JP3271268B2 - 画像表示用集積回路 - Google Patents
画像表示用集積回路Info
- Publication number
- JP3271268B2 JP3271268B2 JP26580191A JP26580191A JP3271268B2 JP 3271268 B2 JP3271268 B2 JP 3271268B2 JP 26580191 A JP26580191 A JP 26580191A JP 26580191 A JP26580191 A JP 26580191A JP 3271268 B2 JP3271268 B2 JP 3271268B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- display
- character
- control block
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Or Creating Images (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は画像表示用集積回路に関
し、特にカメラ一体型ＶＴＲのビューファインダ等に文
字表示を行なう機能を有する画像表示用集積回路に関す
る。
し、特にカメラ一体型ＶＴＲのビューファインダ等に文
字表示を行なう機能を有する画像表示用集積回路に関す
る。
【０００２】
【従来の技術】従来のこの種の画像表示用集積回路５
は、図３に示すように、同期信号とクロック信号とを入
力し各回路で必要なタイミング信号を発生するタイミン
グ発生部１１と、文字信号の表示を制御する制御ブロッ
ク１２と、文字信号の水平行サイズと表示位置を制御す
る水平行サイズ表示位置制御ブロック１３と、文字信号
の垂直行サイズと表示位置を制御する垂直行サイズ表示
位置制御ブロック（ＶＣＳＰ）５４と、制御ブロック１
２により制御されて水平行サイズ表示位置制御ブロック
１３と垂直行サイズ表示位置制御ブロック５４との出力
データを選択するデータセレクタ１５と、ビデオＲＡＭ
１６と、表示制御用の表示制御ブロック１７と、文字デ
ータを格納したキャラクタＲＯＭ１８と、出力制御ブロ
ック５９とを備えて構成されており、制御用のマイクロ
コンピュータ２と、タイミング信号発生用のクロックを
供給する発振回路３と、テレビジョン複合映像信号から
同期信号を分離する同期分離回路４と組合せて使用され
ていた。
は、図３に示すように、同期信号とクロック信号とを入
力し各回路で必要なタイミング信号を発生するタイミン
グ発生部１１と、文字信号の表示を制御する制御ブロッ
ク１２と、文字信号の水平行サイズと表示位置を制御す
る水平行サイズ表示位置制御ブロック１３と、文字信号
の垂直行サイズと表示位置を制御する垂直行サイズ表示
位置制御ブロック（ＶＣＳＰ）５４と、制御ブロック１
２により制御されて水平行サイズ表示位置制御ブロック
１３と垂直行サイズ表示位置制御ブロック５４との出力
データを選択するデータセレクタ１５と、ビデオＲＡＭ
１６と、表示制御用の表示制御ブロック１７と、文字デ
ータを格納したキャラクタＲＯＭ１８と、出力制御ブロ
ック５９とを備えて構成されており、制御用のマイクロ
コンピュータ２と、タイミング信号発生用のクロックを
供給する発振回路３と、テレビジョン複合映像信号から
同期信号を分離する同期分離回路４と組合せて使用され
ていた。
【０００３】垂直行サイズ表示位置制御ブロック（ＶＣ
ＳＰ）５４は、水平同期カウンタ（ＨＳＣ）１４１と、
比較器１４２と、表示位置レジスタ行サイズレジスタ
（ＰＲＣＲ）５４３とを備えて構成されている。
ＳＰ）５４は、水平同期カウンタ（ＨＳＣ）１４１と、
比較器１４２と、表示位置レジスタ行サイズレジスタ
（ＰＲＣＲ）５４３とを備えて構成されている。
【０００４】出力制御ブロック５９は、表示情報デコー
ダ１９１と、３つのスイッチＳ５９１〜Ｓ５９３とを備
えて構成されている。
ダ１９１と、３つのスイッチＳ５９１〜Ｓ５９３とを備
えて構成されている。
【０００５】次に、従来の画像表示用集積回路における
文字信号の出力の動作について説明する。
文字信号の出力の動作について説明する。
【０００６】従来の画像表示用集積回路５は、文字出力
を３系統備えており、その出力の振分け方法は各文字の
ＲＧＢの色指定により行なっていた。この色指定は、各
文字ごとにＲＧＢ８色のうちの任意の１色が指定可能で
あるため、表示可能な文字数分のそれぞれに色指定用の
３ビット分の情報が必要であった。
を３系統備えており、その出力の振分け方法は各文字の
ＲＧＢの色指定により行なっていた。この色指定は、各
文字ごとにＲＧＢ８色のうちの任意の１色が指定可能で
あるため、表示可能な文字数分のそれぞれに色指定用の
３ビット分の情報が必要であった。
【０００７】たとえば、表示可能な文字数が１２行２４
桁であれば、色指定に必要なビット数は次のようにな
る。
桁であれば、色指定に必要なビット数は次のようにな
る。
【０００８】 １２×２４×３＝８６４（ビット） 制御ブロック１２で指定された文字の色は、データセレ
クタ１５を介してビデオＲＡＭ１６内の色指定ビット１
６１に書込まれる。次に、この情報により出力制御ブロ
ック５９の表示情報デコーダ１９１からスイッチ用色出
力ＣＳ１〜ＣＳ３が出力され、これによりスイッチＳ５
９１〜Ｓ５９３をオンオフさせることにより、出力制御
ブロック５９内で出力回路ＣＯ１〜ＣＯ３の３系統に振
分けていた。
クタ１５を介してビデオＲＡＭ１６内の色指定ビット１
６１に書込まれる。次に、この情報により出力制御ブロ
ック５９の表示情報デコーダ１９１からスイッチ用色出
力ＣＳ１〜ＣＳ３が出力され、これによりスイッチＳ５
９１〜Ｓ５９３をオンオフさせることにより、出力制御
ブロック５９内で出力回路ＣＯ１〜ＣＯ３の３系統に振
分けていた。
【０００９】このように、従来の画像表示用集積回路５
における文字信号出力方法は、色指定により出力端子を
決定しているので、行単位に振分けて出力するためには
単位の行の全文字に同一の色を指定する必要があった。
における文字信号出力方法は、色指定により出力端子を
決定しているので、行単位に振分けて出力するためには
単位の行の全文字に同一の色を指定する必要があった。
【００１０】また、垂直行サイズ表示位置制御ブロック
（ＶＣＳＰ）５４の比較器１４２は、水平同期カウンタ
（ＨＳＣ）１４１の値と、表示位置レジスタ行サイズレ
ジスタ（ＰＲＣＲ）５４３の値とを比較し、一致した場
合には表示開始位置用信号および行サイズ信号を出力
し、データセレクタ１５およびビデオＲＡＭ５６を介し
て出力制御ブロック５９に送られていた。
（ＶＣＳＰ）５４の比較器１４２は、水平同期カウンタ
（ＨＳＣ）１４１の値と、表示位置レジスタ行サイズレ
ジスタ（ＰＲＣＲ）５４３の値とを比較し、一致した場
合には表示開始位置用信号および行サイズ信号を出力
し、データセレクタ１５およびビデオＲＡＭ５６を介し
て出力制御ブロック５９に送られていた。
【００１１】
【発明が解決しようとする課題】上述した従来の画像表
示用集積回路は、各文字ごとにＲＧＢ８色のうちの任意
の１色を指定可能とするものであるため、表示可能な文
字数分のそれぞれに付加する色指定用の３ビット分の情
報が必要となり回路規模が大きくなるという欠点があっ
た。
示用集積回路は、各文字ごとにＲＧＢ８色のうちの任意
の１色を指定可能とするものであるため、表示可能な文
字数分のそれぞれに付加する色指定用の３ビット分の情
報が必要となり回路規模が大きくなるという欠点があっ
た。
【００１２】
【課題を解決するための手段】本発明の画像表示用集積
回路は、文字の表示を全体制御する制御ブロックと、前
記文字の水平行サイズと水平表示位置を制御する水平行
サイズ表示位置制御ブロックと、前記文字の垂直行サイ
ズと垂直表示位置および行出力選択の制御をする垂直行
サイズ表示位置行出力選択ブロックと、前記制御ブロッ
クにより制御されて前記水平行サイズ表示位置制御ブロ
ックと前記垂直行サイズ表示位置行出力選択ブロックと
の出力データのいずれか一方を選択するデータセレクタ
と、前記データセレクタの出力信号の供給を受け１画面
分の表示パターンが設定されるビデオＲＡＭと、文字デ
ータを格納し前記ビデオＲＡＭの出力の供給を受けるキ
ャラクタＲＯＭと、前記データセレクタの出力信号の供
給を受け表示制御を行う表示制御ブロックと、前記キャ
ラクタＲＯＭの出力信号の供給を受け前記表示制御ブロ
ックの制御により前記文字の出力制御を行う出力制御ブ
ロックとを備え、前記垂直行サイズ表示位置行出力選択
ブロックが、水平同期信号の数を計数する水平同期信号
カウンタと、前記制御ブロックの制御により前記文字の
垂直表示位置の設定値を格納する垂直表示位置レジスタ
と、予め定めた桁数の表示桁の各々毎に後述の第一およ
び第二の出力回路のいずれか一方から前記文字の情報を
出力することを指定する出力回路指定値を格納する行レ
ジスタと、前記垂直表示位置レジスタの設定値と前記水
平同期信号カウンタの計数値とを比較して生成した第１
の一致信号対応の垂直表示開始位置を指定する垂直表示
開始位置用信号を前記データセレクタおよび前記ビデオ
ＲＡＭを介して前記出力制御ブロックに供給し、前記行
レジスタの前記表示桁の桁番号と前記水平同期信号カウ
ンタの計数値とを比較して生成した第２の一致信号を出
力する比較器とを備え、前記出力制御ブロックが、前記
文字の情報を出力する前記第一および第二の出力回路
と、前記第２の一致信号を生成した桁番号の前記表示桁
の前記出力回路指定値に基づき前記文字の情報の出力を
行単位で前記第一および第二の出力回路に振分ける出力
制御回路とを備えて構成されている。
回路は、文字の表示を全体制御する制御ブロックと、前
記文字の水平行サイズと水平表示位置を制御する水平行
サイズ表示位置制御ブロックと、前記文字の垂直行サイ
ズと垂直表示位置および行出力選択の制御をする垂直行
サイズ表示位置行出力選択ブロックと、前記制御ブロッ
クにより制御されて前記水平行サイズ表示位置制御ブロ
ックと前記垂直行サイズ表示位置行出力選択ブロックと
の出力データのいずれか一方を選択するデータセレクタ
と、前記データセレクタの出力信号の供給を受け１画面
分の表示パターンが設定されるビデオＲＡＭと、文字デ
ータを格納し前記ビデオＲＡＭの出力の供給を受けるキ
ャラクタＲＯＭと、前記データセレクタの出力信号の供
給を受け表示制御を行う表示制御ブロックと、前記キャ
ラクタＲＯＭの出力信号の供給を受け前記表示制御ブロ
ックの制御により前記文字の出力制御を行う出力制御ブ
ロックとを備え、前記垂直行サイズ表示位置行出力選択
ブロックが、水平同期信号の数を計数する水平同期信号
カウンタと、前記制御ブロックの制御により前記文字の
垂直表示位置の設定値を格納する垂直表示位置レジスタ
と、予め定めた桁数の表示桁の各々毎に後述の第一およ
び第二の出力回路のいずれか一方から前記文字の情報を
出力することを指定する出力回路指定値を格納する行レ
ジスタと、前記垂直表示位置レジスタの設定値と前記水
平同期信号カウンタの計数値とを比較して生成した第１
の一致信号対応の垂直表示開始位置を指定する垂直表示
開始位置用信号を前記データセレクタおよび前記ビデオ
ＲＡＭを介して前記出力制御ブロックに供給し、前記行
レジスタの前記表示桁の桁番号と前記水平同期信号カウ
ンタの計数値とを比較して生成した第２の一致信号を出
力する比較器とを備え、前記出力制御ブロックが、前記
文字の情報を出力する前記第一および第二の出力回路
と、前記第２の一致信号を生成した桁番号の前記表示桁
の前記出力回路指定値に基づき前記文字の情報の出力を
行単位で前記第一および第二の出力回路に振分ける出力
制御回路とを備えて構成されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の画像表示用集積回路の一実
施例を示すブロック図である。
施例を示すブロック図である。
【００１５】本実施例の画像表示用集積回路は、図１に
示すように、タイミング発生部１１と、制御ブロック１
２と、水平行サイズ表示位置制御ブロック１３と、デー
タセレクタ１５と、ビデオＲＡＭ１６と、表示制御ブロ
ック１７と、キャラクタＲＯＭ１８とからなる従来例と
同様の構成要素と、文字信号の垂直行サイズと表示位置
および行出力選択の制御をする垂直行サイズ表示位置行
出力選択ブロック（ＶＣＳＰＳ）１４と、出力制御ブロ
ック１９とを備えて構成されており、制御用のマイクロ
コンピュータ２と、タイミング信号発生用のクロックを
供給する発振回路３と、テレビジョン複合映像信号から
同期信号を分離する同期分離回路４と組合せて使用され
る。
示すように、タイミング発生部１１と、制御ブロック１
２と、水平行サイズ表示位置制御ブロック１３と、デー
タセレクタ１５と、ビデオＲＡＭ１６と、表示制御ブロ
ック１７と、キャラクタＲＯＭ１８とからなる従来例と
同様の構成要素と、文字信号の垂直行サイズと表示位置
および行出力選択の制御をする垂直行サイズ表示位置行
出力選択ブロック（ＶＣＳＰＳ）１４と、出力制御ブロ
ック１９とを備えて構成されており、制御用のマイクロ
コンピュータ２と、タイミング信号発生用のクロックを
供給する発振回路３と、テレビジョン複合映像信号から
同期信号を分離する同期分離回路４と組合せて使用され
る。
【００１６】垂直行サイズ表示位置行出力選択ブロック
（ＶＣＳＰＳ）１４は、従来例と同様の水平同期カウン
タ（ＨＳＣ）１４１と、比較器１４２とに加えて、垂直
表示位置レジスタ行レジスタブロック（ＶＰＣＲ）１４
３とを備えて構成されている。
（ＶＣＳＰＳ）１４は、従来例と同様の水平同期カウン
タ（ＨＳＣ）１４１と、比較器１４２とに加えて、垂直
表示位置レジスタ行レジスタブロック（ＶＰＣＲ）１４
３とを備えて構成されている。
【００１７】出力制御ブロック１９は、表示情報デコー
ダ１９１と、２系統の出力回路ＣＯ１，ＣＯ２に対応す
る２つのスイッチＳ１９１，Ｓ１９２とを備えて構成さ
れている。
ダ１９１と、２系統の出力回路ＣＯ１，ＣＯ２に対応す
る２つのスイッチＳ１９１，Ｓ１９２とを備えて構成さ
れている。
【００１８】次に、本実施例の動作について説明する。
【００１９】まず、制御ブロック１２で指定された、文
字サイズと表示位置と書込アドレス等を水平行サイズ表
示位置制御ブロック１３および垂直行サイズ表示位置行
出力選択ブロック（ＶＣＳＰＳ）１４に設定する。次
に、データセレクタ１５を介してビデオＲＡＭ１６に送
る。ビデオＲＡＭ１６では、一画面分の表示パターンが
設定され、キャラクタＲＯＭ１８を介して出力制御ブロ
ック１９に送られる。また、この出力制御ブロック１９
には、表示制御ブロック１７等からのデータが送られ、
これらのデータに基ずいてタイミング発生部１１の発生
するタイミングで表示出力が行なわれる。
字サイズと表示位置と書込アドレス等を水平行サイズ表
示位置制御ブロック１３および垂直行サイズ表示位置行
出力選択ブロック（ＶＣＳＰＳ）１４に設定する。次
に、データセレクタ１５を介してビデオＲＡＭ１６に送
る。ビデオＲＡＭ１６では、一画面分の表示パターンが
設定され、キャラクタＲＯＭ１８を介して出力制御ブロ
ック１９に送られる。また、この出力制御ブロック１９
には、表示制御ブロック１７等からのデータが送られ、
これらのデータに基ずいてタイミング発生部１１の発生
するタイミングで表示出力が行なわれる。
【００２０】垂直行サイズ表示位置行出力選択ブロック
（ＶＣＳＰＳ）１４の垂直表示位置レジスタ行レジスタ
ブロック（ＶＰＣＲ）１４３の構成例を図２に示す。図
２において、このＶＰＣＲ１４３は、垂直表示位置レジ
スタ４３１と、行レジスタ４３２とを備えている。ここ
で、このＶＰＣＲ１４３は、選択可能な表示位置は１６
段階、選択可能な文字サイズは行単位に４種類、選択可
能な文字出力回路は行単位に２系統、表示桁数が１２桁
である例を示す。
（ＶＣＳＰＳ）１４の垂直表示位置レジスタ行レジスタ
ブロック（ＶＰＣＲ）１４３の構成例を図２に示す。図
２において、このＶＰＣＲ１４３は、垂直表示位置レジ
スタ４３１と、行レジスタ４３２とを備えている。ここ
で、このＶＰＣＲ１４３は、選択可能な表示位置は１６
段階、選択可能な文字サイズは行単位に４種類、選択可
能な文字出力回路は行単位に２系統、表示桁数が１２桁
である例を示す。
【００２１】次に、ＶＣＳＰＳ１４の動作について説明
する。まず、ＶＰＣＲ１４３の垂直表示位置レジスタ４
３１の表示位置設定ビットＤＰＢに表示開始位置を設定
する。この設定値と水平同期カウンタ（ＨＳＣ）１４１
の値とを比較器１４２により比較する。比較結果一致し
た場合には、表示開始位置用信号をデータセレクタ１５
およびビデオＲＡＭ１６を介して出力制御ブロック１９
に送り、表示開始を指示する。
する。まず、ＶＰＣＲ１４３の垂直表示位置レジスタ４
３１の表示位置設定ビットＤＰＢに表示開始位置を設定
する。この設定値と水平同期カウンタ（ＨＳＣ）１４１
の値とを比較器１４２により比較する。比較結果一致し
た場合には、表示開始位置用信号をデータセレクタ１５
およびビデオＲＡＭ１６を介して出力制御ブロック１９
に送り、表示開始を指示する。
【００２２】次に、ＶＰＣＲ１４３の行レジスタ４３２
の１２桁の表示桁の各出力回路指定ビットＴＯＢに文字
出力ＣＯ１を出力する出力回路ＣＯ１および文字出力Ｃ
Ｏ２を出力する出力回路ＣＯ２に対する出力指示を設定
する。１２桁の表示桁の１つを指定する数値である桁番
号とＨＳＣ１４１の値とを比較器１４２により比較す
る。比較結果一致した桁番号の表示桁の出力回路指定ビ
ットＴＯＢの値を出力制御ブロック１９のスイッチＳ１
９１，Ｓ１９２に送る。スイッチＳ１９１がオンの場合
には出力回路ＣＯ１から文字出力ＣＯ１が出力される。
同様に、スイッチＳ１９２がオンの場合には出力回路Ｃ
Ｏ２から文字出力ＣＯ２が出力される。以上のようにし
て文字出力を行単位で２系統の出力回路のいずれか一方
から出力するように振分けることが可能となる。
の１２桁の表示桁の各出力回路指定ビットＴＯＢに文字
出力ＣＯ１を出力する出力回路ＣＯ１および文字出力Ｃ
Ｏ２を出力する出力回路ＣＯ２に対する出力指示を設定
する。１２桁の表示桁の１つを指定する数値である桁番
号とＨＳＣ１４１の値とを比較器１４２により比較す
る。比較結果一致した桁番号の表示桁の出力回路指定ビ
ットＴＯＢの値を出力制御ブロック１９のスイッチＳ１
９１，Ｓ１９２に送る。スイッチＳ１９１がオンの場合
には出力回路ＣＯ１から文字出力ＣＯ１が出力される。
同様に、スイッチＳ１９２がオンの場合には出力回路Ｃ
Ｏ２から文字出力ＣＯ２が出力される。以上のようにし
て文字出力を行単位で２系統の出力回路のいずれか一方
から出力するように振分けることが可能となる。
【００２３】また、文字サイズを行単位に指定する場合
は、ＶＰＣＲ１４３の行レジスタ４３２の行サイズ指定
ビットＣＳＢに、出力回路指定ビットＴＯＢに対する出
力指定の設定と同時に文字サイズの指定値を設定する。
以下同様の動作により文字サイズが設定される。
は、ＶＰＣＲ１４３の行レジスタ４３２の行サイズ指定
ビットＣＳＢに、出力回路指定ビットＴＯＢに対する出
力指定の設定と同時に文字サイズの指定値を設定する。
以下同様の動作により文字サイズが設定される。
【００２４】ここで、行単位に出力を振分けるために必
要なビット数は、２系統の振分けで文字色を単色に固定
し、行数を１２行とした場合は次のようになる。
要なビット数は、２系統の振分けで文字色を単色に固定
し、行数を１２行とした場合は次のようになる。
【００２５】１２×１＝１２（ビット） 以上、本発明の実施例を説明したが、本発明は上記実施
例に限られることなく種々の変形が可能である。
例に限られることなく種々の変形が可能である。
【００２６】たとえば、２つの出力回路のうち一方のみ
に比較器の出力が接続されたスイッチを設け、他方の出
力回路からは常に全文字情報を出力するようにし、スイ
ッチがオンしている場合にその出力回路から指定行のみ
の出力を可能とすることも、本発明の主旨を逸脱しない
限り適用できることは勿論である。
に比較器の出力が接続されたスイッチを設け、他方の出
力回路からは常に全文字情報を出力するようにし、スイ
ッチがオンしている場合にその出力回路から指定行のみ
の出力を可能とすることも、本発明の主旨を逸脱しない
限り適用できることは勿論である。
【００２７】
【発明の効果】以上説明したように、本発明の画像表示
用集積回路は、垂直表示位置レジスタと、出力回路を指
定する設定値を格納する行レジスタと、垂直表示位置レ
ジスタおよび行レジスタのそれぞれの設定値と水平同期
信号カウンタの計数値とを比較する比較器とを備えるこ
とにより、文字情報を予め内部で行単位に２系統の出力
回路に振分け出力することを可能とし、表示可能な文字
数分のそれぞれに付加する色指定用の３ビット分の情報
が不要となり、行数分のビット数で可能となるので回路
規模が大幅に縮小できるというという効果がある。
用集積回路は、垂直表示位置レジスタと、出力回路を指
定する設定値を格納する行レジスタと、垂直表示位置レ
ジスタおよび行レジスタのそれぞれの設定値と水平同期
信号カウンタの計数値とを比較する比較器とを備えるこ
とにより、文字情報を予め内部で行単位に２系統の出力
回路に振分け出力することを可能とし、表示可能な文字
数分のそれぞれに付加する色指定用の３ビット分の情報
が不要となり、行数分のビット数で可能となるので回路
規模が大幅に縮小できるというという効果がある。
【図１】本発明の画像表示用集積回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】本実施例の画像表示用集積回路における垂直表
示位置レジスタ行レジスタブロックの構成の一例を示す
ブロック図である。
示位置レジスタ行レジスタブロックの構成の一例を示す
ブロック図である。
【図３】従来の画像表示用集積回路の一例を示すブロッ
ク図である。
ク図である。
１，５ 画像表示用集積回路 ２ マイクロコンピュータ ３ 発振回路 ４ 同期分離回路 １１ タイミング発生部 １２ 制御ブロック １３ 水平行サイズ表示位置制御ブロック １４ 垂直行サイズ表示位置行出力選択ブロック（Ｖ
ＣＳＰＳ） １５ データセレクタ １６，５６ ビデオＲＡＭ１ １７ 表示制御ブロック １８ キャラクタＲＯＭ ５４ 垂直行サイズ表示位置制御ブロック（ＶＣＳ
Ｐ） １９，５９ 出力制御ブロック １４１ 水平同期カウンタ（ＨＳＣ） １４２ 比較器 １４３ 垂直表示位置レジスタ行レジスタブロック
（ＶＰＣＲ） １９１ 表示情報デコーダ ４３１ 垂直表示位置レジスタ ４３２ 行レジスタ ５４３ 表示位置レジスタ行サイズレジスタ（ＰＲＣ
Ｒ） ５６１ 色指定ビット Ｓ１９１，Ｓ１９２，Ｓ５９１〜Ｓ５９３ スイッチ
ＣＳＰＳ） １５ データセレクタ １６，５６ ビデオＲＡＭ１ １７ 表示制御ブロック １８ キャラクタＲＯＭ ５４ 垂直行サイズ表示位置制御ブロック（ＶＣＳ
Ｐ） １９，５９ 出力制御ブロック １４１ 水平同期カウンタ（ＨＳＣ） １４２ 比較器 １４３ 垂直表示位置レジスタ行レジスタブロック
（ＶＰＣＲ） １９１ 表示情報デコーダ ４３１ 垂直表示位置レジスタ ４３２ 行レジスタ ５４３ 表示位置レジスタ行サイズレジスタ（ＰＲＣ
Ｒ） ５６１ 色指定ビット Ｓ１９１，Ｓ１９２，Ｓ５９１〜Ｓ５９３ スイッチ
Claims (3)
- 【請求項１】 文字の表示を全体制御する制御ブロック
と、 前記文字の水平行サイズと水平表示位置を制御する水平
行サイズ表示位置制御ブロックと、 前記文字の垂直行サイズと垂直表示位置および行出力選
択の制御をする垂直行サイズ表示位置行出力選択ブロッ
クと、 前記制御ブロックにより制御されて前記水平行サイズ表
示位置制御ブロックと前記垂直行サイズ表示位置行出力
選択ブロックとの出力データのいずれか一方を選択する
データセレクタと、 前記データセレクタの出力信号の供給を受け１画面分の
表示パターンが設定されるビデオＲＡＭと、 文字データを格納し前記ビデオＲＡＭの出力の供給を受
けるキャラクタＲＯＭと、 前記データセレクタの出力信号の供給を受け表示制御を
行う表示制御ブロックと、 前記キャラクタＲＯＭの出力信号の供給を受け前記表示
制御ブロックの制御により前記文字の出力制御を行う出
力制御ブロックとを備え、 前記垂直行サイズ表示位置行出力選択ブロックが、水平
同期信号の数を計数する水平同期信号カウンタと、 前記制御ブロックの制御により前記文字の垂直表示位置
の設定値を格納する垂直表示位置レジスタと、予め定めた桁数の表示桁の各々毎に 後述の第一および第
二の出力回路のいずれか一方から前記文字の情報を出力
することを指定する出力回路指定値を格納する行レジス
タと、 前記垂直表示位置レジスタの設定値と前記水平同期信号
カウンタの計数値とを比較して生成した第１の一致信号
対応の垂直表示開始位置を指定する垂直表示開始位置用
信号を前記データセレクタおよび前記ビデオＲＡＭを介
して前記出力制御ブロックに供給し、前記行レジスタの
前記表示桁の桁番号と前記水平同期信号カウンタの計数
値とを比較して生成した第２の一致信号を出力する比較
器とを備え、 前記出力制御ブロックが、前記文字の情報を出力する前
記第一および第二の出力回路と、 前記第２の一致信号を生成した桁番号の前記表示桁の前
記出力回路指定値に基づき前記文字の情報の出力を行単
位で前記第一および第二の出力回路に振分ける出力制御
回路とを備えることを特徴とする画像表示用集積回路。 - 【請求項２】 前記行レジスタが、行単位の文字サイズ
の設定値を格納することを特徴とする請求項１記載の画
像表示用集積回路。 - 【請求項３】 文字の表示を全体制御する制御ブロック
と、 前記文字の水平行サイズと水平表示位置を制御する水平
行サイズ表示位置制御ブロックと、 前記文字の垂直行サイズと垂直表示位置および行出力選
択の制御をする垂直行サイズ表示位置行出力選択ブロッ
クと、 前記制御ブロックにより制御されて前記水平行サイズ表
示位置制御ブロックと前記垂直行サイズ表示位置行出力
選択ブロックとの出力データのいずれか一方を選択する
データセレクタと、 前記データセレクタの出力信号の供給を受け１画面分の
表示パターンが設定されるビデオＲＡＭと、 文字データを格納し前記ビデオＲＡＭの出力の供給を受
けるキャラクタＲＯＭと、 前記データセレクタの出力信号の供給を受け表示制御を
行う表示制御ブロックと、 前記キャラクタＲＯＭの出力信号の供給を受け前記表示
制御ブロックの制御により前記文字の出力制御を行う出
力制御ブロックとを備え、 前記垂直行サイズ表示位置行出力選択ブロックが、水平
同期信号の数を計数する水平同期信号カウンタと、 前記制御ブロックの制御により前記文字の垂直表示位置
の設定値を格納する垂直表示位置レジスタと、 予め定めた桁数の表示桁の各々毎に前記文字の情報を出
力することを指定する 出力指定値を格納する行レジスタ
と、 前記垂直表示位置レジスタの設定値と前記水平同期信号
カウンタの計数値とを比較して生成した第１の一致信号
対応の垂直表示開始位置を指定する垂直表示開始位置用
信号を前記データセレクタおよび前記ビデオＲＡＭを介
して前記出力制御ブロックに供給し、前記行レジスタの
前記表示桁の桁番号と前記水平同期信号カウンタの計数
値とを比較して生成した第２の一致信号を出力する比較
器とを備え、 前記出力制御ブロックが、 前記第２の一致信号により制
御されるスイッチを有し、前記文字の情報を前記第２の
一致信号を生成した桁番号の前記表示桁の前記出力指定
値に基づき出力する第一の出力回路と、 常 時全ての前記文字の情報を出力する第二の出力回路と
を備えることを特徴とする画像表示用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26580191A JP3271268B2 (ja) | 1991-10-15 | 1991-10-15 | 画像表示用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26580191A JP3271268B2 (ja) | 1991-10-15 | 1991-10-15 | 画像表示用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110944A JPH05110944A (ja) | 1993-04-30 |
| JP3271268B2 true JP3271268B2 (ja) | 2002-04-02 |
Family
ID=17422234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26580191A Expired - Fee Related JP3271268B2 (ja) | 1991-10-15 | 1991-10-15 | 画像表示用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271268B2 (ja) |
-
1991
- 1991-10-15 JP JP26580191A patent/JP3271268B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110944A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484187A (en) | Video overlay system having interactive color addressing | |
| EP0103982B1 (en) | Display control device | |
| US4812909A (en) | Cell classification apparatus capable of displaying a scene obtained by superimposing a character scene and graphic scene on a CRT | |
| WO1991013518A1 (en) | Display system | |
| JPH0267083A (ja) | ズーム機能のためのアドレス発生回路 | |
| JP3271268B2 (ja) | 画像表示用集積回路 | |
| CA2017600C (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| KR19990043984A (ko) | 병렬 모드 온-스크린 디스플레이 시스템 | |
| KR940010238B1 (ko) | Tv의 다중 온 스크린 디스플레이장치 | |
| US5045944A (en) | Video signal generating circuit for use in video tape recorder and television receiver | |
| JPH0833718B2 (ja) | テレビジョン画面表示装置 | |
| JPH0522660A (ja) | 映像信号発生装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JP3015497B2 (ja) | 表示装置 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JP2710314B2 (ja) | 道路情報表示コントロールユニット | |
| JPH01296878A (ja) | 文字多重放送受信装置 | |
| JPH03196094A (ja) | 画面表示装置 | |
| JPS5968781A (ja) | 画像データの優先選択表示方法 | |
| JPH0759058B2 (ja) | マルチ画面表示装置 | |
| JPH0675553A (ja) | 画面分割方法及び装置 | |
| JPS615288A (ja) | 多色マルチフレ−ムの画像表示装置 | |
| JPH06308935A (ja) | フレーム記憶装置 | |
| JPH0561455A (ja) | 映像表示装置 | |
| JPH0695274B2 (ja) | カ−ソル制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011225 |
|
| LAPS | Cancellation because of no payment of annual fees |