JP3015497B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3015497B2 JP3015497B2 JP3118923A JP11892391A JP3015497B2 JP 3015497 B2 JP3015497 B2 JP 3015497B2 JP 3118923 A JP3118923 A JP 3118923A JP 11892391 A JP11892391 A JP 11892391A JP 3015497 B2 JP3015497 B2 JP 3015497B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- character
- display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【産業上の利用分野】本発明は表示装置に係り、特に画
面に文字や図形をスーパーインポーズ表示する表示装置
に関する。
面に文字や図形をスーパーインポーズ表示する表示装置
に関する。
【0002】テレビジョン画面に文字や図形(以下、本
明細書ではこれらを総称して「文字」と記すものとす
る)をテレビジョン画像にすげ替えてスーパーインポー
ズ表示する表示装置は、オン・スクリーン・ディスプレ
イ・コントローラ(OSDC)と称され、テレビジョン
受像機内に設置され、テレビジョン受像機の高機能化に
寄与している。かかるOSDCは近年のテレビジョン受
像機のより一層の高機能化、高画質化の要求に伴い、益
々多くの文字種の表示が要求されている。
明細書ではこれらを総称して「文字」と記すものとす
る)をテレビジョン画像にすげ替えてスーパーインポー
ズ表示する表示装置は、オン・スクリーン・ディスプレ
イ・コントローラ(OSDC)と称され、テレビジョン
受像機内に設置され、テレビジョン受像機の高機能化に
寄与している。かかるOSDCは近年のテレビジョン受
像機のより一層の高機能化、高画質化の要求に伴い、益
々多くの文字種の表示が要求されている。
【0003】
【従来の技術】図7は従来の表示装置の一例のブロック
図、図8は図7の各部の説明図を示す。図7において、
リード・オンリ・メモリ(ROM)に予め格納されてい
るビットイメージの中から任意に読み出されたビットイ
メージは、EOR回路1及びAND回路2に夫々入力さ
れる一方、シフト回路3に入力されて1ビットシフトさ
れる。上記のビットイメージは例えば図8(A)に示す
如く、「0」という文字(数字)と、その周囲に縁どり
として表示される縁どり情報とからなるイメージデータ
である。なお、図8中、白地の部分は“0”のビットデ
ータ、黒地の部分は“1”のビットデータである。
図、図8は図7の各部の説明図を示す。図7において、
リード・オンリ・メモリ(ROM)に予め格納されてい
るビットイメージの中から任意に読み出されたビットイ
メージは、EOR回路1及びAND回路2に夫々入力さ
れる一方、シフト回路3に入力されて1ビットシフトさ
れる。上記のビットイメージは例えば図8(A)に示す
如く、「0」という文字(数字)と、その周囲に縁どり
として表示される縁どり情報とからなるイメージデータ
である。なお、図8中、白地の部分は“0”のビットデ
ータ、黒地の部分は“1”のビットデータである。
【0004】EOR回路1及びAND回路2は夫々上記
のビットイメージと、シフト回路3で1ビットシフトさ
れたビットイメージとが入力される。シフト回路3の入
力ビットイメージを図8(B)にで示すものとする
と、シフト回路3の出力ビットイメージは同図(B)に
で示す如くになる。従って、EOR回路1はビットイ
メージ及びの一方が“0”(白地)で他方が“1”
(黒地)のとき同図(B)に左下りのハッチングで示す
如く“1”のビットデータを出力し、それ以外のときは
“0”のビットデータを出力する。また、AND回路2
はビットイメージ及びが両方共に“1”のときにの
み図8(B)にクロスハッチングで示す如く“1”のビ
ットデータを出力し、それ以外のときは“0”のビット
データを出力する。
のビットイメージと、シフト回路3で1ビットシフトさ
れたビットイメージとが入力される。シフト回路3の入
力ビットイメージを図8(B)にで示すものとする
と、シフト回路3の出力ビットイメージは同図(B)に
で示す如くになる。従って、EOR回路1はビットイ
メージ及びの一方が“0”(白地)で他方が“1”
(黒地)のとき同図(B)に左下りのハッチングで示す
如く“1”のビットデータを出力し、それ以外のときは
“0”のビットデータを出力する。また、AND回路2
はビットイメージ及びが両方共に“1”のときにの
み図8(B)にクロスハッチングで示す如く“1”のビ
ットデータを出力し、それ以外のときは“0”のビット
データを出力する。
【0005】上記のEOR回路1の出力ビットデータは
ふちどりデータとして出力され、AND回路2の出力ビ
ットデータはドットデータとして出力される。これらの
データをまとめてテレビジョン画面に表示すると、図8
(C)に示す如く、ドットデータで表わされる“0”の
文字の周囲に、ふちどりデータによるふちどりが施され
た画像が得られる。かかる従来の表示装置による、ふち
どり表示が考慮された画像は、テレビジョン画面の補助
的表示(チャンネル表示等)として用いられる。
ふちどりデータとして出力され、AND回路2の出力ビ
ットデータはドットデータとして出力される。これらの
データをまとめてテレビジョン画面に表示すると、図8
(C)に示す如く、ドットデータで表わされる“0”の
文字の周囲に、ふちどりデータによるふちどりが施され
た画像が得られる。かかる従来の表示装置による、ふち
どり表示が考慮された画像は、テレビジョン画面の補助
的表示(チャンネル表示等)として用いられる。
【0006】また、従来の表示装置は図9(A)に示す
如き、ふちどりが有る文字や図形の表示だけでなく、図
7には示していなが、図9(B)に示す如くふちどりが
有る表示文字の背景部分を表示文字と異なる明るさ又は
色相で表示させるべた背景表示を行なえる。このべた背
景表示はバックのテレビ画像を必要以上にマスクしてし
まうために、テレビジョン画面の補助的表示とするには
不向きであるが、それ以外の用途(例えばテレビジョン
受像機の詳しい操作方法の表示など、文字表示がメイン
になる用途)では有効である。
如き、ふちどりが有る文字や図形の表示だけでなく、図
7には示していなが、図9(B)に示す如くふちどりが
有る表示文字の背景部分を表示文字と異なる明るさ又は
色相で表示させるべた背景表示を行なえる。このべた背
景表示はバックのテレビ画像を必要以上にマスクしてし
まうために、テレビジョン画面の補助的表示とするには
不向きであるが、それ以外の用途(例えばテレビジョン
受像機の詳しい操作方法の表示など、文字表示がメイン
になる用途)では有効である。
【0007】
【発明が解決しようとする課題】しかるに、近年、表示
装置の表示文字の多文字種化の要求に伴い、多くの表示
用文字パターンを準備することが必要とされるに到っ
た。しかし、ふちどり情報の有る文字は手作業で作られ
るために、これら多文字種のすべてについてふちどり情
報を考慮した文字パターンを作成することは時間的に
も、また費用的にも問題であるため、一部は一般市販の
漢字マスクROMを流用して、既に作成されているふち
どり情報のある文字パターンとの併用を図ることが望ま
しい。
装置の表示文字の多文字種化の要求に伴い、多くの表示
用文字パターンを準備することが必要とされるに到っ
た。しかし、ふちどり情報の有る文字は手作業で作られ
るために、これら多文字種のすべてについてふちどり情
報を考慮した文字パターンを作成することは時間的に
も、また費用的にも問題であるため、一部は一般市販の
漢字マスクROMを流用して、既に作成されているふち
どり情報のある文字パターンとの併用を図ることが望ま
しい。
【0008】しかし、市販の漢字マスクROMの文字は
ふちどりが考慮されていないため、ROMのビットイメ
ージでそのままスーパーインポーズ表示を行なうと、図
10に示す如くになり、背景のテレビ画像と文字との境
が目に付きにくく、見づらい表示となる。そこで、前記
したべた背景表示をこの漢字マスクROMの文字に対し
て行なうことが考えられるが、その場合は前記したよう
にテレビジョン画面の補助的表示に不向きである。
ふちどりが考慮されていないため、ROMのビットイメ
ージでそのままスーパーインポーズ表示を行なうと、図
10に示す如くになり、背景のテレビ画像と文字との境
が目に付きにくく、見づらい表示となる。そこで、前記
したべた背景表示をこの漢字マスクROMの文字に対し
て行なうことが考えられるが、その場合は前記したよう
にテレビジョン画面の補助的表示に不向きである。
【0009】本発明は以上の点に鑑みなされたもので、
ふちどり表示が考慮されている文字とふちどり表示が考
慮されていない文字との双方を混在して使用可能とする
ことにより、上記の課題を解決した表示装置を提供する
ことを目的とする。
ふちどり表示が考慮されている文字とふちどり表示が考
慮されていない文字との双方を混在して使用可能とする
ことにより、上記の課題を解決した表示装置を提供する
ことを目的とする。
【0010】
【課題を解決するための手段】図1は請求項1記載の発
明の原理ブロック図を示す。同図中、11はふちどり情
報を有する文字のビットイメージを発生する第1の発生
源、12はふちどり情報を有しない文字のビットイメー
ジを発生する第2の発生源である。指定手段13はベタ
背景表示の有無を指定する指定信号と、その指定に応じ
た論理値の論理信号とを出力する。
明の原理ブロック図を示す。同図中、11はふちどり情
報を有する文字のビットイメージを発生する第1の発生
源、12はふちどり情報を有しない文字のビットイメー
ジを発生する第2の発生源である。指定手段13はベタ
背景表示の有無を指定する指定信号と、その指定に応じ
た論理値の論理信号とを出力する。
【0011】第1の論理回路14は第1の発生源11か
らの第1のビットイメージを、ふちどり情報部分を示す
第1のふちどりデータと、それ以外の文字部分を示す第
1のドットデータとに夫々分離する。第2の論理回路1
5は第2の発生源12からの第2のビットイメージ以外
の部分を前記論理信号に応じた第2のふちどりデータと
して出力すると共に、第2のビットイメージを第2のド
ットデータとして出力する。また、選択回路16は前記
第1及び第2のドットデータの一方と、第1及び第2の
ふちどりデータの一方を、指定手段13の出力指定信号
に基づいて選択出力する。
らの第1のビットイメージを、ふちどり情報部分を示す
第1のふちどりデータと、それ以外の文字部分を示す第
1のドットデータとに夫々分離する。第2の論理回路1
5は第2の発生源12からの第2のビットイメージ以外
の部分を前記論理信号に応じた第2のふちどりデータと
して出力すると共に、第2のビットイメージを第2のド
ットデータとして出力する。また、選択回路16は前記
第1及び第2のドットデータの一方と、第1及び第2の
ふちどりデータの一方を、指定手段13の出力指定信号
に基づいて選択出力する。
【0012】
【作用】本発明では、ふちどり情報を有する文字とふち
どり情報を有しない文字のうち、指定手段13で指定し
たどちらか一方の文字のドットデータ及びふちどりデー
タを選択回路16より選択出力することができるため、
ふちどり情報を有する文字とふちどり情報を有しない文
字の双方を混在して表示することができる。
どり情報を有しない文字のうち、指定手段13で指定し
たどちらか一方の文字のドットデータ及びふちどりデー
タを選択回路16より選択出力することができるため、
ふちどり情報を有する文字とふちどり情報を有しない文
字の双方を混在して表示することができる。
【0013】また、ふちどり情報を有しない文字の第2
のドットデータは、べた背景表示の指定により第2の論
理回路15から取り出されるべた背景を示す第2のふち
どりデータと共に選択回路16より選択出力することが
できる。なお、図1では指定信号はスイッチ回路24及
び25に共通に用いているが、スイッチ回路24及び2
5を独立してスイッチング制御するようにしてもよいこ
とは勿論である。
のドットデータは、べた背景表示の指定により第2の論
理回路15から取り出されるべた背景を示す第2のふち
どりデータと共に選択回路16より選択出力することが
できる。なお、図1では指定信号はスイッチ回路24及
び25に共通に用いているが、スイッチ回路24及び2
5を独立してスイッチング制御するようにしてもよいこ
とは勿論である。
【0014】
【実施例】図2は本発明の一実施例のブロック図を示
す。同図中、図1及び図7と同一構成部分には同一符号
を付し、その説明を省略する。図2において、第1の発
生源11及び第1の論理回路14は前記した従来装置の
構成と同様であり、ふちどり情報が文字情報に予め付加
された手作業によるビットイメージが格納された第1の
発生源11からのビットイメージを、文字部分の第1の
ドットデータとふちどり部分の第1のふちどりデータと
に夫々分離してAND回路2及びEOR回路1より出力
する。
す。同図中、図1及び図7と同一構成部分には同一符号
を付し、その説明を省略する。図2において、第1の発
生源11及び第1の論理回路14は前記した従来装置の
構成と同様であり、ふちどり情報が文字情報に予め付加
された手作業によるビットイメージが格納された第1の
発生源11からのビットイメージを、文字部分の第1の
ドットデータとふちどり部分の第1のふちどりデータと
に夫々分離してAND回路2及びEOR回路1より出力
する。
【0015】一方、第2の発生源12は一般市販の漢字
マスクROM20からなる。漢字マスクROM20は前
記したように、ふちどり情報を有しておらず文字情報の
みからなるJIS第一水準漢字で約3000文字種の文
字のビットイメージを格納している。この漢字マスクR
OM20からのビットイメージはNOT回路21を通し
て2入力AND回路22の一方の入力端子に供給される
一方、第1のスイッチ回路24に第2のドットデータと
して入力される。NOT回路21は後述のAND回路2
2と共に第2の論理回路15を構成している。
マスクROM20からなる。漢字マスクROM20は前
記したように、ふちどり情報を有しておらず文字情報の
みからなるJIS第一水準漢字で約3000文字種の文
字のビットイメージを格納している。この漢字マスクR
OM20からのビットイメージはNOT回路21を通し
て2入力AND回路22の一方の入力端子に供給される
一方、第1のスイッチ回路24に第2のドットデータと
して入力される。NOT回路21は後述のAND回路2
2と共に第2の論理回路15を構成している。
【0016】スイッチ回路23は指定手段13を構成し
ており、べた背景表示指定時は電源電圧VCC(ハイレベ
ル)を選択し、べた背景非表示指定時はグランド(GN
D)レベル(ローレベル)を選択するよう、指定信号に
よりスイッチング制御される。このスイッチ回路23の
出力信号はAND回路22に入力される。これにより、
AND回路22からはべた背景表示指定時のみNOT回
路21の出力信号が取り出され、べた背景非表示指定時
はNOT回路21の出力信号はAND回路22により次
段への出力が阻止される。ここで、NOT回路21の出
力信号は漢字マスクROM20からのビットイメージの
文字以外の部分がハイレベルとされたデータである。こ
のNOT回路21の出力データが、べた背景表示時にA
ND回路22を通して第2のふちどりデータとして第2
のスイッチ回路25に入力される。
ており、べた背景表示指定時は電源電圧VCC(ハイレベ
ル)を選択し、べた背景非表示指定時はグランド(GN
D)レベル(ローレベル)を選択するよう、指定信号に
よりスイッチング制御される。このスイッチ回路23の
出力信号はAND回路22に入力される。これにより、
AND回路22からはべた背景表示指定時のみNOT回
路21の出力信号が取り出され、べた背景非表示指定時
はNOT回路21の出力信号はAND回路22により次
段への出力が阻止される。ここで、NOT回路21の出
力信号は漢字マスクROM20からのビットイメージの
文字以外の部分がハイレベルとされたデータである。こ
のNOT回路21の出力データが、べた背景表示時にA
ND回路22を通して第2のふちどりデータとして第2
のスイッチ回路25に入力される。
【0017】スイッチ回路24及び25は夫々前記選択
回路16を構成している。スイッチ回路24はAND回
路2よりの第1のドットデータと漢字マスクROM20
よりの第2のドットデータが入力され、前記指定信号に
よりべた背景非表示指定時には第1のドットデータを選
択し、べた背景表示指定時には第2のドットデータを選
択するようスイッチング制御される。また、スイッチ回
路25はEOR回路1よりの第1のふちどりデータとA
ND回路22よりの第2のふちどりデータとが入力さ
れ、べた背景非表示指定時は第1のふちどりデータを選
択し、べた背景表示指定時には第2のふちどりデータを
選択するように、前記指定信号によりスイッチング制御
される。
回路16を構成している。スイッチ回路24はAND回
路2よりの第1のドットデータと漢字マスクROM20
よりの第2のドットデータが入力され、前記指定信号に
よりべた背景非表示指定時には第1のドットデータを選
択し、べた背景表示指定時には第2のドットデータを選
択するようスイッチング制御される。また、スイッチ回
路25はEOR回路1よりの第1のふちどりデータとA
ND回路22よりの第2のふちどりデータとが入力さ
れ、べた背景非表示指定時は第1のふちどりデータを選
択し、べた背景表示指定時には第2のふちどりデータを
選択するように、前記指定信号によりスイッチング制御
される。
【0018】従って、本実施例によれば、第1の発生源
11からのふちどり情報を有する文字はベタ背景表示さ
れることなく前記従来装置と同様に図9(A)に示す如
くに表示され、一方漢字マスクROM20からのふちど
り情報を有しない文字はべた背景と共に表示される。従
って、本実施例によれば、テレビジョン画面の補助的表
示の場合、ふちどりが考慮された第1の発生源11から
の手作りの文字パターンを表示し、文字表示がメインと
なる場合、漢字マスクROM20からの文字パターンを
表示することができる。しかも、本実施例では2種類の
文字発生源11,12を使用できるため、従来に比べて
大幅に多文字種(例えば4096文字種)とすることが
できる。更に、漢字マスクROM20は一般市販の記憶
回路であるため、文字パターンの開発工程を短縮でき
る。
11からのふちどり情報を有する文字はベタ背景表示さ
れることなく前記従来装置と同様に図9(A)に示す如
くに表示され、一方漢字マスクROM20からのふちど
り情報を有しない文字はべた背景と共に表示される。従
って、本実施例によれば、テレビジョン画面の補助的表
示の場合、ふちどりが考慮された第1の発生源11から
の手作りの文字パターンを表示し、文字表示がメインと
なる場合、漢字マスクROM20からの文字パターンを
表示することができる。しかも、本実施例では2種類の
文字発生源11,12を使用できるため、従来に比べて
大幅に多文字種(例えば4096文字種)とすることが
できる。更に、漢字マスクROM20は一般市販の記憶
回路であるため、文字パターンの開発工程を短縮でき
る。
【0019】次に本発明の一実施例を備えたオン・スク
リーン・ディスプレイ・コントローラ(OSDC)の構
成及び動作について図3乃至図5と共に説明する。図3
は本発明の一実施例を備えたOSDCの構成図を示す。
同図中、OSDC30はリードカウンタ31、ラスタカ
ウンタ32、ビデオ・ランダム・アクセス・メモリ(V
RAM)33、指定レジスタ34、パラレル/シリアル
変換器(P/S)35、及び表示用論理制御部36より
なり、外部の中央処理装置(CPU)40及びキャラク
タROM50と接続されている。
リーン・ディスプレイ・コントローラ(OSDC)の構
成及び動作について図3乃至図5と共に説明する。図3
は本発明の一実施例を備えたOSDCの構成図を示す。
同図中、OSDC30はリードカウンタ31、ラスタカ
ウンタ32、ビデオ・ランダム・アクセス・メモリ(V
RAM)33、指定レジスタ34、パラレル/シリアル
変換器(P/S)35、及び表示用論理制御部36より
なり、外部の中央処理装置(CPU)40及びキャラク
タROM50と接続されている。
【0020】リードカウンタ31はVRAM33から順
次データを取り出すためのアドレスを生成している。例
えばVRAM33の構成が5桁×2行であった場合、0
→1→2→3→…→8→9→0→1→2→…というよう
に0〜9を巡回的にカウントし、そのカウント値をVR
AM33へリードアドレスとして供給する。ラスタカウ
ンタ32はキャラクタROM50のラスタアドレスを生
成している。
次データを取り出すためのアドレスを生成している。例
えばVRAM33の構成が5桁×2行であった場合、0
→1→2→3→…→8→9→0→1→2→…というよう
に0〜9を巡回的にカウントし、そのカウント値をVR
AM33へリードアドレスとして供給する。ラスタカウ
ンタ32はキャラクタROM50のラスタアドレスを生
成している。
【0021】VRAM33は夫々の画面位置に表示させ
るための、文字コード(文字のドット情報が入っている
キャラクタROM50の各文字を選ぶアドレス)33
1、アトリビュートビット(AT)332、その他文字
の色情報等を出力する。AT332は文字単位で処理を
行なう場合の指定ビットで、べた背景の指定、ふちどり
の指定を文字単位で行なわせる場合に、このビットを使
用する。ただし、上記指定を独立して行なわせようとす
る場合はAT332が2ビット必要になる。
るための、文字コード(文字のドット情報が入っている
キャラクタROM50の各文字を選ぶアドレス)33
1、アトリビュートビット(AT)332、その他文字
の色情報等を出力する。AT332は文字単位で処理を
行なう場合の指定ビットで、べた背景の指定、ふちどり
の指定を文字単位で行なわせる場合に、このビットを使
用する。ただし、上記指定を独立して行なわせようとす
る場合はAT332が2ビット必要になる。
【0022】指定レジスタ345はべた背景の指定、ふ
ちどりの指定を画面単位で行なわせる場合に用いられ
る。また、P/S35はキャラクタROM50からの並
列データをシリアルデータに変換して論理制御部36に
入力する。
ちどりの指定を画面単位で行なわせる場合に用いられ
る。また、P/S35はキャラクタROM50からの並
列データをシリアルデータに変換して論理制御部36に
入力する。
【0023】論理制御部36は前記図2に示した実施例
中、第1及び第2の論理回路14及び15と選択回路1
6とからなる回路部で、ドットデータとふちどりデータ
とを夫々出力する。べた背景表示のオン/オフを文字単
位に行なう場合には、VRAM33の各文字単位に指定
ビットを持たせ、AT332で論理制御部36内のスイ
ッチ回路(図2の24,25)を制御する。他方、べた
背景表示のオン/オフを画面単位に行なう場合には、指
定レジスタ34を用いて論理制御部36内のスイッチ回
路(図2の24,25)を制御する。
中、第1及び第2の論理回路14及び15と選択回路1
6とからなる回路部で、ドットデータとふちどりデータ
とを夫々出力する。べた背景表示のオン/オフを文字単
位に行なう場合には、VRAM33の各文字単位に指定
ビットを持たせ、AT332で論理制御部36内のスイ
ッチ回路(図2の24,25)を制御する。他方、べた
背景表示のオン/オフを画面単位に行なう場合には、指
定レジスタ34を用いて論理制御部36内のスイッチ回
路(図2の24,25)を制御する。
【0024】CPU40は指定レジスタ34と共に前記
指定手段13を構成しており、べた背景のオン/オフ情
報やふちどりを考慮した文字パターンと漢字マスクRO
Mパターンのどちらを表示させるかの指定情報を指定レ
ジスタ34に供給する。
指定手段13を構成しており、べた背景のオン/オフ情
報やふちどりを考慮した文字パターンと漢字マスクRO
Mパターンのどちらを表示させるかの指定情報を指定レ
ジスタ34に供給する。
【0025】また、キャラクタROM50は前記第1及
び第2の発生源11及び12を構成しており、ふちどり
情報を有する文字パターンと漢字マスクROMからのふ
ちどり情報を有しない文字パターンとが夫々予め所定ア
ドレスに格納されている。キャラクタROM50は図4
に示すように、VRAM33から読み出された文字コー
ド331により文字を識別し、ラスタカウンタ32から
のラスタアドレスに対応する1行のドットデータを出力
する。図4の例ではラスタアドレスは“0”〜“3”が
順次巡回的に入力され、キャラクタROM50は一度に
5ドットのドットデータを並列に出力する。
び第2の発生源11及び12を構成しており、ふちどり
情報を有する文字パターンと漢字マスクROMからのふ
ちどり情報を有しない文字パターンとが夫々予め所定ア
ドレスに格納されている。キャラクタROM50は図4
に示すように、VRAM33から読み出された文字コー
ド331により文字を識別し、ラスタカウンタ32から
のラスタアドレスに対応する1行のドットデータを出力
する。図4の例ではラスタアドレスは“0”〜“3”が
順次巡回的に入力され、キャラクタROM50は一度に
5ドットのドットデータを並列に出力する。
【0026】次に図3のOSDC30の動作について説
明する。ここでは文字単位でふちどり情報の有る文字パ
ターンとふちどり情報の無い文字パターンの切換えを行
なうものとし、AT332のビット値が“0”のとき、
ふちどり情報の無い文字パターンを選択し、“1”のと
きふちどり情報の有る文字パターンを選択するものとす
る。
明する。ここでは文字単位でふちどり情報の有る文字パ
ターンとふちどり情報の無い文字パターンの切換えを行
なうものとし、AT332のビット値が“0”のとき、
ふちどり情報の無い文字パターンを選択し、“1”のと
きふちどり情報の有る文字パターンを選択するものとす
る。
【0027】図5(A)に示す文字コード331と同図
(B)に示すAT332とは、夫々同じタイミングでV
RAM33から読み出されてキャラクタROM50のア
ドレス端子に入力される。これによりキャラクタROM
50は文字コード331の示すアドレスと、ラスタカウ
ンタ32からのラスタアドレスに従って、図5(C)に
示すタイミングで文字情報ドットデータ(図5では便宜
上8ビットのパラレルデータ)を出力する。
(B)に示すAT332とは、夫々同じタイミングでV
RAM33から読み出されてキャラクタROM50のア
ドレス端子に入力される。これによりキャラクタROM
50は文字コード331の示すアドレスと、ラスタカウ
ンタ32からのラスタアドレスに従って、図5(C)に
示すタイミングで文字情報ドットデータ(図5では便宜
上8ビットのパラレルデータ)を出力する。
【0028】この文字情報ドットデータはP/S35に
より図5(D)に模式的に示す如きシリアルデータに変
換された後、論理制御部36に入力される。一方、図5
(B)に示したAT332は論理制御部36内で、図5
(D)に示したP/S35のシリアルデータ出力タイミ
ングと同じになるように論理をとられて図5(E)に示
す如き遅延ATという信号が生成される。論理制御部3
6は図5(D)に示したシリアルデータを同図(E)に
示した遅延ATで切り換え、同図(F)に示す如きデー
タを出力する。図5(F)中、丸で囲まれている数字が
ふちどり情報の有る文字のドットデータ及びふちどりデ
ータを示し、カッコで囲まれている数字がふちどり情報
の無い文字(漢字マスクROMからの文字)のドットデ
ータ及びふちどりデータを示す。
より図5(D)に模式的に示す如きシリアルデータに変
換された後、論理制御部36に入力される。一方、図5
(B)に示したAT332は論理制御部36内で、図5
(D)に示したP/S35のシリアルデータ出力タイミ
ングと同じになるように論理をとられて図5(E)に示
す如き遅延ATという信号が生成される。論理制御部3
6は図5(D)に示したシリアルデータを同図(E)に
示した遅延ATで切り換え、同図(F)に示す如きデー
タを出力する。図5(F)中、丸で囲まれている数字が
ふちどり情報の有る文字のドットデータ及びふちどりデ
ータを示し、カッコで囲まれている数字がふちどり情報
の無い文字(漢字マスクROMからの文字)のドットデ
ータ及びふちどりデータを示す。
【0029】次に本発明装置が適用されたOSDCの詳
細な構成について図6と共に説明する。同図中、OSD
C60はシリアルインタフェース部61、ドットクロッ
ク発生部62、カラーバーストクロック発生部63、N
TSC/PALタイミング発生部64、メモリシーケン
サ部65、表示用メモリ66、アドレスバッファ67、
パラレルシリアル変換・文字修飾部68及びアナログビ
デオ信号発生部69よりなる。
細な構成について図6と共に説明する。同図中、OSD
C60はシリアルインタフェース部61、ドットクロッ
ク発生部62、カラーバーストクロック発生部63、N
TSC/PALタイミング発生部64、メモリシーケン
サ部65、表示用メモリ66、アドレスバッファ67、
パラレルシリアル変換・文字修飾部68及びアナログビ
デオ信号発生部69よりなる。
【0030】シリアルインタフェース部61は8ビット
シリアル転送で入力されたコマンド及びデータを受信
し、コンマドデコーダによりコマンドの解析(デコー
ド)を行ないデータを振分ける。ドットクロック発生部
62は外部発振器からの発振信号EXに基づいて、メモ
リタイミング系の基本クロックであるドットクロックを
発振出力する。カラーバーストクロック発生部63は外
部発振器からの発振信号EXSCに基づいて、同期信号系
の基本クロックである、4FSC(ただし、FSCは色副搬
送波周波数)の繰り返し周波数を発生する。
シリアル転送で入力されたコマンド及びデータを受信
し、コンマドデコーダによりコマンドの解析(デコー
ド)を行ないデータを振分ける。ドットクロック発生部
62は外部発振器からの発振信号EXに基づいて、メモ
リタイミング系の基本クロックであるドットクロックを
発振出力する。カラーバーストクロック発生部63は外
部発振器からの発振信号EXSCに基づいて、同期信号系
の基本クロックである、4FSC(ただし、FSCは色副搬
送波周波数)の繰り返し周波数を発生する。
【0031】NTSC/PALタイミング発生部64
は、NTSC方式又はPAL方式のカラー映像信号から
分離した水平同期信号及び垂直同期信号が入力され、N
TSC方式又はPAL方式に準拠したタイミング信号を
発生する。メモリシーケンサ部65は表示動作のタイミ
ングを発生し、各ブロックの動作制御を行なう。このメ
モリシーケンサ部65は図3のリードカウンタ31、ラ
スタカウンタ32及び指定レジスタ34を有している。
は、NTSC方式又はPAL方式のカラー映像信号から
分離した水平同期信号及び垂直同期信号が入力され、N
TSC方式又はPAL方式に準拠したタイミング信号を
発生する。メモリシーケンサ部65は表示動作のタイミ
ングを発生し、各ブロックの動作制御を行なう。このメ
モリシーケンサ部65は図3のリードカウンタ31、ラ
スタカウンタ32及び指定レジスタ34を有している。
【0032】表示用メモリ66は24×12×19ビッ
トのVRAMで、前記VRAM33に相当し、12ビッ
トのキャラクタコード、3ビットの文字色、3ビットの
文字背景色、1ビットの文字の属性を記憶する。アドレ
スバッファ67は外付けのキャラクタROM(図3のキ
ャラクタROM50に相当)に対してアドレス信号、リ
ード信号を出力し、またキャラクタROMのTSC端子
からのトライステート制御を行なう。
トのVRAMで、前記VRAM33に相当し、12ビッ
トのキャラクタコード、3ビットの文字色、3ビットの
文字背景色、1ビットの文字の属性を記憶する。アドレ
スバッファ67は外付けのキャラクタROM(図3のキ
ャラクタROM50に相当)に対してアドレス信号、リ
ード信号を出力し、またキャラクタROMのTSC端子
からのトライステート制御を行なう。
【0033】パラレルシリアル変換・文字修飾部68は
図3のP/S35及び論理制御部36に相当し、外付け
のキャラクタROM(図3のキャラクタROM50に相
当)からの文字データDA0〜8に対してパラレル/シ
リアル変換を行なった後、ふちどり、背景などの処理を
行ない、文字信号を生成する。アナログビデオ信号発生
部69は外部入力アナログビデオ信号VIN,Y/CI
と上記文字信号との合成、又は内部で発生したアナログ
ビデオ信号と上記文字信号との合成を行ない、得られた
合成アナログビデオ信号VOUT、Y/COをテレビジ
ョン受像機(図示せず)へ出力し、テレビ画像にスーパ
ーインポーズされた文字を任意のふちどり、背景処理さ
れた状態で、かつ、任意の色で表示させる。
図3のP/S35及び論理制御部36に相当し、外付け
のキャラクタROM(図3のキャラクタROM50に相
当)からの文字データDA0〜8に対してパラレル/シ
リアル変換を行なった後、ふちどり、背景などの処理を
行ない、文字信号を生成する。アナログビデオ信号発生
部69は外部入力アナログビデオ信号VIN,Y/CI
と上記文字信号との合成、又は内部で発生したアナログ
ビデオ信号と上記文字信号との合成を行ない、得られた
合成アナログビデオ信号VOUT、Y/COをテレビジ
ョン受像機(図示せず)へ出力し、テレビ画像にスーパ
ーインポーズされた文字を任意のふちどり、背景処理さ
れた状態で、かつ、任意の色で表示させる。
【0034】
【発明の効果】上述の如く、本発明によれば、ふちどり
情報を有する文字パターンとふちどり情報を有しない文
字パターンの計2種類の文字パターンを混在して表示で
きるため、従来に比べて表示文字種を大幅に増やすこと
ができ、また一般市販の漢字マスクROMを使用できる
ため、文字パターンの開発工程を短縮することができ、
多文字種の表示装置を時間的にも費用的にも最小限で構
成することができる等の特長を有するものである。
情報を有する文字パターンとふちどり情報を有しない文
字パターンの計2種類の文字パターンを混在して表示で
きるため、従来に比べて表示文字種を大幅に増やすこと
ができ、また一般市販の漢字マスクROMを使用できる
ため、文字パターンの開発工程を短縮することができ、
多文字種の表示装置を時間的にも費用的にも最小限で構
成することができる等の特長を有するものである。
【図1】本発明の原理ブロック図である。
【図2】本発明の一実施例のブロック図である。
【図3】本発明の一実施例を備えたOSDCの構成図で
ある。
ある。
【図4】図3中のキャラクタROMの動作説明図であ
る。
る。
【図5】図3の動作説明用タイムチャートである。
【図6】本発明を適用し得るOSDCの一例の構成図で
ある。
ある。
【図7】従来の一例のブロック図である。
【図8】図7の各部の説明図である。
【図9】従来の一例の表示を示す図である。
【図10】漢字ROMパターンの一例の表示を示す図で
ある。
ある。
11 第1の発生源 12 第2の発生源 13 指定手段 14 第1の論理回路 15 第2の論理回路 16 選択回路 20 漢字マスクROM 21 NOT回路 22 AND回路 23〜25 スイッチ回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−32864(JP,A) 特開 平2−296293(JP,A) 特開 平4−146486(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 5/40 G09G 5/00 G09G 5/32 H04N 5/278
Claims (4)
- 【請求項1】 ふちどり情報を有する文字のビットイメ
ージを発生する第1の発生源(11)と、ふちどり情報
を有しない文字のビットイメージを発生する第2の発生
源(12)と、べた背景表示の有無を指定する指定信号
と該指定に応じた論理値の論理信号とを出力する指定手
段(13)と、前記第1の発生源(11)からの第1の
ビットイメージ中、前記ふちどり情報部分を示す第1の
ふちどりデータと、それ以外の文字部分を示す第1のド
ットデータとに夫々分離する第1の論理回路(14)
と、前記指定手段(13)からの論理信号と前記第2の
発生源(12)からの第2のビットイメージとが入力さ
れ、該第2のビットイメージ以外の部分を該論理信号に
応じた第2のふちどりデータとして出力すると共に、該
第2のビットイメージを第2のドットデータとして出力
する第2の論理回路(15)と、前記第1及び第2のド
ットデータと前記第1及び第2のふちどりデータが夫々
入力され、該第1及び第2のドットデータの一方と、該
第1及び第2のふちどりデータの一方とを、前記指定手
段(13)の出力指定信号に基づいて選択出力する選択
回路(16)とを有することを特徴とする表示装置。 - 【請求項2】 前記第2の論理回路(15)は、前記第
2の発生源(12)からの第2のビットイメージを反転
するNOT回路(21)と、該NOT回路(21)の出
力信号と前記指定手段(13)からのベタ背景表示指定
時とべた背景非表示指定時とで異なる論理値の信号とが
夫々入力されるAND回路(22)とを有することを特
徴とする請求項1記載の表示装置。 - 【請求項3】 前記第2の発生源(12)は、漢字マス
クROM(20)であることを特徴とする請求項1記載
の表示装置。 - 【請求項4】 前記選択回路(16)は、前記第1の論
理回路(14)からの前記第1のドットデータと前記第
2の論理回路(15)からの前記第2のドットデータの
一方を選択する第1のスイッチ回路(24)と、前記第
1の論理回路(14)からの前記第1のふちどりデータ
と前記第2の論理回路(15)からの前記第2のふちど
りデータの一方を選択する第2のスイッチ回路(25)
とよりなり、前記指定手段(13)からの指定信号によ
りべた背景表示指定時は前記第2のドットデータ及び第
2のふちどりデータを選択し、べた背景非表示指定時は
前記第1のドットデータ及び第1のふちどりデータを選
択するよう前記第1及び第2のスイッチ回路(24,2
5)がスイッチング制御されることを特徴とする請求項
1記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3118923A JP3015497B2 (ja) | 1991-05-23 | 1991-05-23 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3118923A JP3015497B2 (ja) | 1991-05-23 | 1991-05-23 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04346394A JPH04346394A (ja) | 1992-12-02 |
JP3015497B2 true JP3015497B2 (ja) | 2000-03-06 |
Family
ID=14748541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3118923A Expired - Fee Related JP3015497B2 (ja) | 1991-05-23 | 1991-05-23 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3015497B2 (ja) |
-
1991
- 1991-05-23 JP JP3118923A patent/JP3015497B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04346394A (ja) | 1992-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100735783B1 (ko) | 표시 장치 및 그 표시 방법 | |
US4498081A (en) | Display device for displaying both video and graphic or character images | |
US7187391B2 (en) | Projection display apparatus, display method for same and image display apparatus | |
JPH01296879A (ja) | 文字多重放送受信装置 | |
JPH099305A (ja) | 試験信号及び試験信号発生器 | |
JP3015497B2 (ja) | 表示装置 | |
JPH07162816A (ja) | 文字放送受信装置 | |
US20060114352A1 (en) | Picture output apparatus and picture output method | |
US5798799A (en) | Controller for providing timing signals for video data | |
JP3453413B2 (ja) | ボーダを有する文字記号を表示する方法および装置 | |
JP4466117B2 (ja) | 画像合成装置 | |
JP3424057B2 (ja) | 文字多重放送用テレビジョン受像機 | |
JP4176442B2 (ja) | オンスクリーンディスプレイ装置 | |
JPH0292170A (ja) | デイジタルスーパーインポーズ方式 | |
US5420610A (en) | Screen display circuit apparatus | |
JP3560657B2 (ja) | デジタルテレビ受像機用グラフィックデータユニットおよびデジタルテレビ受像機を使用する方法 | |
JPH05197369A (ja) | 表示制御装置 | |
JP3439697B2 (ja) | 文字表示制御装置およびビットマップフォントの作成方法 | |
JPH09130710A (ja) | 液晶表示映像信号生成装置 | |
JP3440525B2 (ja) | 表示制御装置 | |
JPH01162088A (ja) | スーパーインポーズ装置 | |
JPH0730811A (ja) | ハイビジョン用文字発生器 | |
JPH07219510A (ja) | オンスクリーン表示装置 | |
JPH0951512A (ja) | 文字放送受信装置 | |
JPS5830791A (ja) | 陰極線管の色制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |
|
LAPS | Cancellation because of no payment of annual fees |