JP3440525B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP3440525B2 JP3440525B2 JP00611694A JP611694A JP3440525B2 JP 3440525 B2 JP3440525 B2 JP 3440525B2 JP 00611694 A JP00611694 A JP 00611694A JP 611694 A JP611694 A JP 611694A JP 3440525 B2 JP3440525 B2 JP 3440525B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- dot
- graphic data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＴＶ（テレビジョン）
画面などに文字（図形を含む。以下、同様）を表示する
ための表示制御装置に関する。 【０００２】 【従来の技術】従来、表示制御装置として、図１１にそ
の要部を示すようなものが知られている。 【０００３】図中、１は文字コード、文字色、文字背景
色、文字の属性を記憶する表示用メモリ（ＶＲＡＭ：vi
deo random access memory）、２は表示用メモリ１の動
作を制御するメモリ・シーケンサである。 【０００４】また、３はドットで構成される文字パター
ンのデータ、いわゆる、ドット文字データを記憶するフ
ォントＲＯＭ（font read only memory）、４はフォン
トＲＯＭ３から出力される着色処理されていないドット
文字データを色データに基づいて着色処理する着色回路
である。 【０００５】ここに、メモリ・シーケンサ２は、図１２
に示すように、水平同期信号ＨＳ及びメモリタイミング
系の基本クロック信号であるドットクロック信号ＡＣＬ
Ｋに基づいて桁アドレスＶＣ０〜ＶＣ４を生成すると共
に、図１３に示すように、垂直同期信号ＶＳ及び水平同
期信号ＨＳに基づいて行アドレスＶＲ０〜ＶＲ３を生成
し、これら桁アドレスＶＣ０〜ＶＣ４及び行アドレスＶ
Ｒ０〜ＶＲ３を表示用メモリ１に供給するように構成さ
れている。 【０００６】また、表示用メモリ１は、図１４に示すよ
うに、横３２桁（１Ｆ）×縦１６行（Ｆ）構成とされて
おり、メモリ・シーケンサ２によって指定されたアドレ
スに記憶されている文字コードＣ０〜Ｃ３及び色データ
ＲＧＢを出力するようにされている。 【０００７】また、フォントＲＯＭ３は、１文字分を横
９ドット×縦８ドットとするドット文字データを記憶
し、表示用メモリ１から供給される文字コードＣ０〜Ｃ
３に対応するドット文字データを１行目から順にパラレ
ルに出力し、これを着色回路４に供給するようにされて
いる。 【０００８】また、着色回路４は、図１５に示すように
構成されている。図中、５はフォントＲＯＭ３からパラ
レルに供給される行単位の９ビットのドット文字データ
Ｄ０〜Ｄ８をシリアルデータに変換するパラレル／シリ
アル変換回路（Ｐ／Ｓ回路）、６〜８は切換スイッチ回
路であり、９〜１４はＡＮＤ回路、１５〜１７はＯＲ回
路である。 【０００９】ここに、切換スイッチ回路６〜８は、パラ
レル／シリアル変換回路５の出力に制御されて、文字色
データＲＧＢと、背景色データＲＧＢとを切換えて出力
するものである。 【００１０】即ち、例えば、パラレル／シリアル変換回
路５の出力＝「１」の場合、文字色データＲＧＢが画像
データとして出力され、パラレル／シリアル変換回路５
の出力＝「０」の場合、背景色データＲＧＢが画像デー
タとして出力する。 【００１１】そこで、例えば、フォントＲＯＭ３から図
１６Ａに示すようなドット文字データＤ０〜Ｄ８が出力
されると、着色回路４からは、表示面の一文字分の領域
に図１６Ｂに示すような文字を表示し得る画像データが
出力される。 【００１２】なお、図１６Ｂにおいて、１８は表示面に
おけるドットであり、散点模様のあるドットは、文字色
データＲＧＢに基づく着色がなされていることを意味
し、散点模様のないドットは、背景色データＲＧＢに基
づく着色がなされていることを意味している。 【００１３】 【発明が解決しようとする課題】このように、この表示
制御装置を使用する場合には、文字単位（横９ドット×
縦８ドットの領域単位）で、文字と背景とを着色するこ
とができるが、今日、より豊かな表示を行うことができ
るようにすることが望まれている。 【００１４】本発明は、かかる点に鑑み、ドット文字デ
ータを使用して、簡単な構成で、従来よりも表現力の豊
かな表示を行うことができるようにした表示制御装置を
提供することを目的とする。 【００１５】 【課題を解決するための手段】本発明による表示制御装
置は、図１に原理説明図を示すように、着色回路２０
と、グラフィックデータ作成回路２１と、選択回路２２
とを備えて構成されるものである。 【００１６】本発明においては、着色回路２０に対して
は着色処理されていないドット文字データ及び色データ
が供給され、グラフィックデータ作成回路２１に対して
は、着色処理されていないドット文字データのみが供給
される。 【００１７】ここに、着色回路２０は、着色処理されて
いないドット文字データを色データに基づいて着色処理
するものである。 【００１８】また、グラフィックデータ作成回路２１
は、着色処理されていないドット文字データを複数ビッ
ト単位で色データとして取り扱い、一単位として取り扱
う複数ビットに対応するドットは同一色に表示するグラ
フィックデータを作成するものである。 【００１９】また、選択回路２２は、着色回路２０から
出力される着色処理されてなるドット文字データ又はグ
ラフィックデータ作成回路２１から出力されるグラフィ
ックデータを選択して出力させるためのものであり、こ
の選択回路２２から出力される着色処理されてなるドッ
ト文字データ又はグラフィックデータは表示装置（図示
せず）に供給される。 【００２０】 【作用】本発明では、着色回路２０を設け、着色処理さ
れていないドット文字データを着色処理すると共に、グ
ラフィックデータ作成回路２１を設け、着色処理されて
いないドット文字データからグラフィックデータを作成
し、選択回路２２を介して、着色処理されてなるドット
文字データ又はグラフィックデータを出力させるように
している。 【００２１】したがって、グラフィックデータを記憶す
るグラフィックデータ記憶回路を設けることなく、ドッ
ト文字データを使用して、簡単な構成で、従来よりも表
現力の豊かな表示を行うことができる。 【００２２】 【実施例】以下、図２〜図１０を参照して、本発明の一
実施例について、表示面における１文字分の領域を横９
ドット×縦８ドットとする表示装置に使用される表示制
御装置を例にして説明する。 【００２３】図２は本発明の一実施例の要部を示すブロ
ック図であり、本発明の一実施例の表示制御装置は、図
１１に示す従来の表示制御装置に、グラフィックデータ
作成回路２４と、グラフィックデータ作成制御クロック
信号生成回路２５と、選択回路２６とを付加したもので
ある。 【００２４】ここに、グラフィックデータ作成回路２４
は、フォントＲＯＭ３から出力される着色処理されてい
ないドット文字データを３ビット単位で色データとして
取り扱い、一単位として取り扱う３ビットに対応するド
ットは同一色に表示するグラフィックデータＤＲ、Ｄ
Ｇ、ＤＢを作成するものである。 【００２５】また、グラフィックデータ作成制御クロッ
ク信号生成回路２５は、メモリタイミング系の基本クロ
ック信号であるドットクロック信号ＡＣＬＫに基づいて
グラフィックデータ作成回路２４を制御するグラフィッ
クデータ作成制御クロック信号ＤＳ１、ＤＳ２、ＤＳ３
を生成するものである。 【００２６】また、選択回路２６は、着色回路４から出
力される着色されてなるドット文字データＲＧＢ又はグ
ラフィックデータ作成回路２４から出力されるグラフィ
ックデータＤＲ、ＤＧ、ＤＢを選択して出力させるため
のものである。 【００２７】ここに、グラフィックデータ作成制御クロ
ック信号生成回路２５は、図３に示すように構成されて
いる。図中、２７〜３５はＤフリップフロップ、３６、
３７はインバータ、３８、３９はＥx−ＯＲ回路（排他
的論理和回路）、４０はＥx−ＮＯＲ回路（非排他的論
理和回路）である。 【００２８】ここに、Ｄフリップフロップ２７〜３５
は、縦列接続され、かつ、Ｄフリップフロップ３５の正
相出力端子Ｑをインバータ３７を介してＤフリップフロ
ップ２７のデータ入力端子Ｄに接続されると共に、ドッ
トクロック信号ＡＣＬＫをインバータ３６で反転してな
る反転ドットクロック信号／ＡＣＬＫをクロック信号入
力端子ＣＫに供給するように構成されている。 【００２９】この結果、図４Ａに示すドットクロック信
号ＡＣＬＫに対して、Ｄフリップフロップ２７の出力は
図４Ｂに示すようになり、Ｄフリップフロップ３０の出
力は図４Ｃに示すようになり、Ｄフリップフロップ３３
の出力は図４Ｄに示すようになる。 【００３０】即ち、Ｄフリップフロップ２７、３０、３
３の出力はドットクロック信号ＡＣＬＫを１８分の１に
分周したものとなり、かつ、Ｄフリップフロップ３０の
出力はＤフリップフロップ２７の出力よりも３ドットク
ロック分遅延したものとなり、Ｄフリップフロップ３３
の出力はＤフリップフロップ３０の出力よりも３ドット
クロック分遅延したものとなる。 【００３１】また、Ｅx−ＯＲ回路３８はＤフリップフ
ロップ２７、３０の正相出力を入力し、Ｅx−ＯＲ回路
３９はＤフリップフロップ３０、３３の正相出力を入力
し、Ｅx−ＮＯＲ回路４０はＤフリップフロップ２７、
３３の正相出力を入力するようにされている。 【００３２】この結果、Ｅx−ＯＲ回路３８から出力さ
れるグラフィックデータ作成制御クロック信号ＤＳ１は
図４Ｅに示すようになり、Ｅx−ＯＲ回路３９から出力
されるグラフィックデータ作成制御クロック信号ＤＳ２
は図４Ｆに示すようになり、Ｅx−ＮＯＲ回路４０から
出力されるグラフィックデータ作成制御クロック信号Ｄ
Ｓ３は図４Ｇに示すようになる。 【００３３】即ち、グラフィックデータ作成制御クロッ
ク信号ＤＳ１、ＤＳ２、ＤＳ３は、Ｈレベル幅を３ドッ
トクロック分、周期を９ドットクロック分としたものと
なり、かつ、グラフィックデータ作成制御クロック信号
ＤＳ２はグラフィックデータ作成制御クロック信号ＤＳ
１よりも３ドットクロック分遅延したものとなり、グラ
フィックデータ作成制御クロック信号ＤＳ３はグラフィ
ックデータ作成制御クロック信号ＤＳ２よりも３ドット
クロック分遅延したものとなる。 【００３４】また、グラフィックデータ作成回路２４は
図５に示すように構成されている。図中、４１〜４３は
切換スイッチ回路であり、４４〜５２はＡＮＤ回路、５
３〜５５はＯＲ回路である。 【００３５】ここに、グラフィックデータ作成制御クロ
ック信号ＤＳ１＝「１」、グラフィックデータ作成制御
クロック信号ＤＳ２＝「０」、グラフィックデータ作成
制御クロック信号ＤＳ３＝「０」の場合、ドット文字デ
ータＤ０、Ｄ１、Ｄ２が選択され、これらドット文字デ
ータＤ０、Ｄ１、Ｄ２がグラフィックデータＤＲ、Ｄ
Ｇ、ＤＢとして出力される。なお、ＤＲが赤色データ、
ＤＧは緑色データ、ＤＢは青色データである。 【００３６】また、グラフィックデータ作成制御クロッ
ク信号ＤＳ１＝「０」、グラフィックデータ作成制御ク
ロック信号ＤＳ２＝「１」、グラフィックデータ作成制
御クロック信号ＤＳ３＝「０」の場合、ドット文字デー
タＤ３、Ｄ４、Ｄ５が選択され、これらドット文字デー
タＤ３、Ｄ４、Ｄ５がグラフィックデータＤＲ、ＤＧ、
ＤＢとして出力される。 【００３７】また、グラフィックデータ作成制御クロッ
ク信号ＤＳ１＝「０」、グラフィックデータ作成制御ク
ロック信号ＤＳ２＝「０」、グラフィックデータ作成制
御クロック信号ＤＳ３＝「１」の場合、ドット文字デー
タＤ６、Ｄ７、Ｄ８が選択され、これらドット文字デー
タＤ６、Ｄ７、Ｄ８がグラフィックデータＤＲ、ＤＧ、
ＤＢとして出力される。 【００３８】ここに、本実施例においては、ドット文字
データＤ０〜Ｄ２、Ｄ３〜Ｄ５、Ｄ６〜Ｄ８と、グラフ
ィックデータＤＲ、ＤＧ、ＤＢと、表示色との関係は、
表１に示すようになる。 【００３９】 【表１】【００４０】そこで、例えば、フォントＲＯＭ３から図
６Ａに示すようなドット文字データＤ０〜Ｄ８が出力さ
れると、着色回路４からは、前述したように、表示面の
一文字分の領域に図１６Ｂに示すような文字を表示し得
るドット文字データが出力される。 【００４１】これに対して、グラフィックデータ作成回
路２４では、図６Ａに示すドット文字データＤ０〜Ｄ８
は、図６Ｂに示すように、３ビット単位にグループ化さ
れ、グラフィックデータ作成回路２４からは、表示面の
一文字分の領域に図６Ｃに示すようなグラフィックを表
示し得るグラフィックデータＤＲ、ＤＧ、ＤＢが出力さ
れる。 【００４２】このように、本実施例では、フォントＲＯ
Ｍ３から出力される着色処理されていないドット文字デ
ータＤ０〜Ｄ８を着色処理する着色回路４と、着色処理
されていないドット文字データＤ０〜Ｄ８から３ドット
を同一色とするグラフィックデータＤＲ、ＤＧ、ＤＢを
作成するグラフィックデータ作成回路２４と、着色処理
されてなるドット文字データＲＧＢ又はグラフィックデ
ータＤＲ、ＤＧ、ＤＢを選択するための選択回路２６と
を設け、着色処理されてなるドット文字データＲＧＢ又
はグラフィックデータＤＲ、ＤＧ、ＤＢを選択して出力
させる構成としている。 【００４３】したがって、本実施例によれば、グラフィ
ックデータを記憶するグラフィックデータ記憶回路を設
けることなく、フォントＲＯＭ３から出力されるドット
文字データを使用して、簡単な構成で、従来よりも表現
力の豊かな表示を行うことができる。 【００４４】なお、表示用メモリ１、メモリ・シーケン
サ２及び着色回路４は、例えば、１チップ化してなる図
７に示すような従来のオン・スクリーン・ディスプレイ
・コントローラ（ＯＳＤＣ）を使用して実現することが
できる。 【００４５】この場合、グラフィックデータ作成回路２
４、グラフィックデータ作成制御クロック信号生成回路
２５及び選択回路２６は、図８に示すような回路で構成
することができる。 【００４６】図７において、５７はオン・スクリーン・
ディスプレイ・コントローラ本体、５８は８ビット・シ
リアル転送で入力されるコマンド及びデータを受信し、
コマンドデコーダによりコマンドのデコードを行い、デ
ータの振り分けを行うシリアル・インタフェース部であ
り、／ＣＳはチップセレクト端子、ＳＣＬＫはシフトク
ロック入力端子、ＳＩＮはシリアルデータ入力端子、／
ＲＥＳＥＴはリセット端子である。 【００４７】また、５９はメモリタイミング系の基本ク
ロック信号であるドットクロック信号を発生するドット
クロック発生部であり、ＥＸＤ、ＸＤは表示用ドットク
ロックジェネレータの外付け回路端子である。 【００４８】また、６０は同期信号系の基本クロック信
号であるカラーバースト・クロック信号（４ＦＳＣクロ
ック信号）を発生するカラーバースト・クロック発生部
であり、ＥＸＳ、ＸＳはカラーバースト用クロックジェ
ネレータの外付け回路端子である。 【００４９】また、６１は入力される複合同期信号を水
平同期信号と垂直同期信号に分離すると共に、ＮＴＳＣ
方式又はＰＡＬ方式のタイミング信号を発生するＮＴＳ
Ｃ／ＰＡＬタイミング発生部である。 【００５０】なお、／ＥＸＨＳＹＮは外部水平同期信号
入力端子、／ＥＸＶＳＹＮは外部垂直同期信号入力端
子、／ＶＢＬＮＫは垂直ブランキング信号出力端子、／
ＨＳＹＮＣは水平同期信号出力端子、／ＶＳＹＮＣは垂
直同期信号出力端子である。 【００５１】また、６２は表示動作のタイミング信号を
発生し、各ブロックの動作制御を行うメモリ・シーケン
サ部であり、図２に示すメモリ・シーケンサ２は、この
メモリ・シーケンサ部６２に含まれる。 【００５２】また、６３は文字コード、文字色、文字背
景色、文字の属性を記憶する表示用メモリであり、図２
に示す表示用メモリ１は、これに該当する。 【００５３】また、６４は外付けされるフォントＲＯＭ
へのアドレス出力、リード出力、アドレスバスのトライ
ステート制御を行うアドレスバッファであり、／ＲＥＡ
ＤはフォントＲＯＭのリード制御端子、ＡＤＲ０〜１８
はフォントＲＯＭのアドレス出力端子、／ＴＳＣはアド
レスバス・トライステート制御端子である。 【００５４】また、６５はフォントＲＯＭから出力され
るドット文字データに対する着色処理を行うパラレル／
シリアル変換・文字修飾部であり、図２に示す着色回路
４は、このパラレル／シリアル変換・文字修飾部６５に
含まれる。 【００５５】なお、ＤＡ０〜７はフォントＲＯＭからの
データ入力端子、ＲＧＢＯＵＴは着色処理されたドット
文字データ出力端子、ＶＯＢＯＵＴは文字・文字背景期
間信号出力端子である。 【００５６】また、６６は外部入力又は内部発生による
ビデオ信号の合成を行うアナログビデオ信号発生部であ
り、ＶＩＮは複合映像信号入力端子、ＹＩＮは輝度信号
入力端子、ＣＩＮは彩度信号入力端子、ＶＯＵＴは複合
映像信号出力端子、ＹＯＵＴは輝度信号出力端子、ＣＯ
ＵＴは彩度信号出力端子である。 【００５７】また、／ＴＥＳＴは試験信号入力端子、Ｖ
ＣＣは電源端子、ＶＳＳはグランド端子、ＡＶＣＣはア
ナログ用電源端子、ＡＶＳＳはアナログ用グランド端子
である。 【００５８】また、図８において、６７〜７４はＤフリ
ップフロップ回路、７５、７６はセレクタ、７７〜８１
はインバータ、８２、８３はＮＡＮＤ回路、８４はＮＯ
Ｒ回路である。 【００５９】ここに、図９、図１０は図８に示す回路の
動作を示す波形図であり、この図８に示す回路において
は、図９Ａ、図１０Ａに示すドットクロックＥＸＤは、
インバータ７７、７８を介して、Ｄフリップフロップ６
８〜７０、７４のクロック入力端子ＣＫに供給される。 【００６０】また、フォントＲＯＭに対するアドレスＡ
ＤＲ０〜ＡＤＲ１８のうち、アドレスＡＤＲ１７は、リ
ード制御信号ＲＥＡＤに同期してＤフリップフロップ６
７にラッチされ、更に、その出力はＤフリップフロップ
７３にラッチされ、その出力ＡＤＲ１７ＳＬはセレクタ
７５のセレクト制御端子ＳＥＬに供給される。 【００６１】また、フォントＲＯＭに対するアドレスＡ
ＤＲ０〜ＡＤＲ１８のうち、アドレスＡＤＲ１８は、リ
ード制御信号ＲＥＡＤに同期してＤフリップフロップ６
７にラッチされ、更に、その出力はＤフリップフロップ
７３にラッチされ、その出力ＡＤＲ１８ＳＬはセレクタ
７６のセレクト制御端子ＳＥＬに供給される。 【００６２】また、電源電圧ＶＣＣは、リード制御信号
ＲＥＡＤに同期してＤフリップフロップ６７でラッチさ
れ、その出力はＤフリップフロップ６８に供給され、Ｄ
フリップフロップ６８及びＮＡＮＤ回路８２、８３から
なる回路においては、図９Ｆ（図１０Ｆ）、図９Ｇ（図
１０Ｇ）、図９Ｈ（図１０Ｈ）に示すようなクロック信
号ＢＣＫ、ＲＣＫ、ＧＣＫが生成される。 【００６３】ここに、クロック信号ＢＣＫはＤフリップ
フロップ７１のクロック信号入力端子に供給され、クロ
ック信号ＲＣＫはＤフリップフロップ７２のクロック信
号入力端子に供給され、クロック信号ＧＣＫはＤフリッ
プフロップ７３のクロック信号入力端子に供給される。 【００６４】また、図８において、ＶＯＢはフォントＲ
ＯＭから出力されるドット文字データをシリアル化して
なるドット文字データであり、図９Ｅ、図１０Ｅにおい
て、Ｂ１〜Ｂ８は青色データとして扱われるビット、Ｒ
１〜Ｒ８は赤色データとして扱われるビット、Ｇ１〜Ｇ
８は緑色データとして扱われるビットを示している。 【００６５】ここに、ドット文字データＶＯＢのうち、
青色データとして扱われるビットはクロック信号ＢＣＫ
に同期してＤフリップフロップ７１にラッチされ、更
に、その出力はクロック信号ＧＣＫに同期してＤフリッ
プフロップ７３にラッチされ、その出力ＢＯＴ１は、グ
ラフィックデータの青色データとしてセレクタ７６に供
給される。なお、図９Ｉ、図１０Ｉは、この青色データ
ＢＯＴ１を示している。 【００６６】また、ドット文字データＶＯＢのうち、赤
色データとして扱われるビットはクロック信号ＲＣＫに
同期してＤフリップフロップ７２にラッチされ、更に、
その出力はクロック信号ＧＣＫに同期してＤフリップフ
ロップ７３にラッチされ、その出力ＲＯＴ１は、グラフ
ィックデータの赤色データとしてセレクタ７６に供給さ
れる。なお、図９Ｊ、図１０Ｊは、この赤色データＲＯ
Ｔ１を示している。 【００６７】また、ドット文字データＶＯＢのうち、緑
色データとして扱われるドットはクロック信号ＧＣＫに
同期してＤフリップフロップ７３にラッチされ、その出
力ＧＯＴ１は、グラフィックデータの緑色データとして
セレクタ７６に供給される。なお、図９Ｋ、図１０Ｋは
緑色データＧＯＴ１を示している。 【００６８】また、グラフィックデータの青色データＢ
ＯＴ１、赤色データＲＯＴ１、緑色データＧＯＴ１は、
ＮＯＲ回路８４に供給され、このＮＯＲ回路８４の出力
はインバータ８１を介してセレクタ７５に供給される。 【００６９】このセレクタ７５には、被選択信号とし
て、インバータ８１の出力のほか、水平ブランキング期
間信号／ＨＢＬＮＫが供給されるが、ＡＤＲ１７ＳＬ＝
「１」の場合、水平ブランキング期間信号／ＨＢＬＮＫ
が選択され、青色データＢＯＴ１＝「０」、赤色データ
ＲＯＴ１＝「０」、緑色データＧＯＴ１＝「０」の場
合、即ち、グラフィックデータＢＯＴ１、ＲＯＴ１、Ｇ
ＯＴ１が黒を表示することを意味している場合、そのま
ま黒が表示される。 【００７０】これに対して、ＡＤＲ１７ＳＬ＝「０」の
場合、インバータ８１の出力が選択され、青色データＢ
ＯＴ１＝「０」、赤色データＲＯＴ１＝「０」、緑色デ
ータＧＯＴ１＝「０」の場合、即ち、グラフィックデー
タＢＯＴ１、ＲＯＴ１、ＧＯＴ１が黒を表示することを
意味している場合においても、グラフィックデータＢＯ
Ｔ１、ＲＯＴ１、ＧＯＴ１は透明を表示するものとして
扱われる。 【００７１】また、図７に示すオン・スクリーン・ディ
スプレイ・コントローラから出力される着色処理されて
いるドット文字データＲＧＢＯＵＴのうち、青色データ
ＢＯＵＴ及び赤色データＲＯＵＴはＤフリップフロップ
６９に供給される。 【００７２】また、ドット文字データＲＧＢＯＵＴのう
ち、緑色データＧＯＵＴ及び同じくオン・スクリーン・
ディスプレイ・コントローラから出力される文字・文字
背景期間信号ＶＯＢＯＵＴはＤフリップフロップ７０に
供給される。 【００７３】ここに、青色データＢＯＵＴ及び赤色デー
タＲＯＵＴは、Ｄフリップフロップ６９において、３ド
ットクロック分遅延されて、青色データＢＯＴ７６、赤
色データＲＯＴ７６として、セレクタ７６に供給され
る。 【００７４】また、緑色データＧＯＵＴ及び文字・文字
背景期間信号ＶＯＢＯＵＴは、Ｄフリップフロップ７０
において、３ドットクロック分遅延されて、緑色データ
ＧＯＴ７６及び文字・文字背景期間信号ＶＯＢ７６とし
て、セレクタ７６に供給される。 【００７５】これら青色データＢＯＵＴ、赤色データＲ
ＯＵＴ、緑色データＧＯＵＴ及び文字・文字背景期間信
号ＶＯＢＯＵＴについての遅延処理は、グラフィックデ
ータＢＯＴ１、ＲＯＴ１、ＧＯＴ１及びセレクタ７５か
ら出力される信号ＶＯＢ１とのタイミングを揃えるため
のものである。 【００７６】ここに、セレクタ７４においては、ＡＤＲ
１８ＳＬ＝「１」の場合、セレクタ７５から出力される
信号ＶＯＢ１及びグラフィックデータＢＯＴ１、ＲＯＴ
１、ＧＯＴ１が選択され、これらが最終出力ＢＩＴＶＯ
Ｂ、ＢＩＴＢ、ＢＩＴＲ、ＢＩＴＧとして出力される。 【００７７】これに対して、ＡＤＲ１８ＳＬ＝「０」の
場合には、文字・文字背景期間信号ＶＯＢ７６及びドッ
ト文字データＢＯＴ７６、ＲＯＴ７６、ＧＯＴ７６が最
終出力ＢＩＴＶＯＢ、ＢＩＴＢ、ＢＩＴＲ、ＢＩＴＧと
して出力される。 【００７８】このように、図７に示すオン・スクリーン
・ディスプレイ・コントローラ及び図８に示す回路を使
用する場合においても、フォントＲＯＭから出力される
ドット文字データを使用して、簡単な構成で、従来より
も表現力の豊かな表示を行うことができる。 【００７９】なお、図８に示す回路をオン・スクリーン
・ディスプレイ・コントローラに内蔵させることもで
き、このようにする場合には、部品数の増加を招くこと
なく、フォントＲＯＭから出力されるドット文字データ
を使用して、従来よりも表現力の豊かな表示を行うこと
ができる。 【００８０】 【発明の効果】以上のように、本発明においては、着色
処理されていないドット文字データを着色処理する着色
回路（２０）と、着色処理されていないドット文字デー
タから複数ドットを同一色とするグラフィックデータを
作成するグラフィックデータ作成回路（２１）と、着色
処理されてなるドット文字データ又はグラフィックデー
タを選択するための選択回路（２２）とを設け、着色処
理されてなるドット文字データ又はグラフィックデータ
を選択して出力させる構成としているので、グラフィッ
クデータ記憶回路を設けることなく、ドット文字データ
を使用して、簡単な構成で、従来よりも表現力の豊かな
表示を行うことができる。
画面などに文字（図形を含む。以下、同様）を表示する
ための表示制御装置に関する。 【０００２】 【従来の技術】従来、表示制御装置として、図１１にそ
の要部を示すようなものが知られている。 【０００３】図中、１は文字コード、文字色、文字背景
色、文字の属性を記憶する表示用メモリ（ＶＲＡＭ：vi
deo random access memory）、２は表示用メモリ１の動
作を制御するメモリ・シーケンサである。 【０００４】また、３はドットで構成される文字パター
ンのデータ、いわゆる、ドット文字データを記憶するフ
ォントＲＯＭ（font read only memory）、４はフォン
トＲＯＭ３から出力される着色処理されていないドット
文字データを色データに基づいて着色処理する着色回路
である。 【０００５】ここに、メモリ・シーケンサ２は、図１２
に示すように、水平同期信号ＨＳ及びメモリタイミング
系の基本クロック信号であるドットクロック信号ＡＣＬ
Ｋに基づいて桁アドレスＶＣ０〜ＶＣ４を生成すると共
に、図１３に示すように、垂直同期信号ＶＳ及び水平同
期信号ＨＳに基づいて行アドレスＶＲ０〜ＶＲ３を生成
し、これら桁アドレスＶＣ０〜ＶＣ４及び行アドレスＶ
Ｒ０〜ＶＲ３を表示用メモリ１に供給するように構成さ
れている。 【０００６】また、表示用メモリ１は、図１４に示すよ
うに、横３２桁（１Ｆ）×縦１６行（Ｆ）構成とされて
おり、メモリ・シーケンサ２によって指定されたアドレ
スに記憶されている文字コードＣ０〜Ｃ３及び色データ
ＲＧＢを出力するようにされている。 【０００７】また、フォントＲＯＭ３は、１文字分を横
９ドット×縦８ドットとするドット文字データを記憶
し、表示用メモリ１から供給される文字コードＣ０〜Ｃ
３に対応するドット文字データを１行目から順にパラレ
ルに出力し、これを着色回路４に供給するようにされて
いる。 【０００８】また、着色回路４は、図１５に示すように
構成されている。図中、５はフォントＲＯＭ３からパラ
レルに供給される行単位の９ビットのドット文字データ
Ｄ０〜Ｄ８をシリアルデータに変換するパラレル／シリ
アル変換回路（Ｐ／Ｓ回路）、６〜８は切換スイッチ回
路であり、９〜１４はＡＮＤ回路、１５〜１７はＯＲ回
路である。 【０００９】ここに、切換スイッチ回路６〜８は、パラ
レル／シリアル変換回路５の出力に制御されて、文字色
データＲＧＢと、背景色データＲＧＢとを切換えて出力
するものである。 【００１０】即ち、例えば、パラレル／シリアル変換回
路５の出力＝「１」の場合、文字色データＲＧＢが画像
データとして出力され、パラレル／シリアル変換回路５
の出力＝「０」の場合、背景色データＲＧＢが画像デー
タとして出力する。 【００１１】そこで、例えば、フォントＲＯＭ３から図
１６Ａに示すようなドット文字データＤ０〜Ｄ８が出力
されると、着色回路４からは、表示面の一文字分の領域
に図１６Ｂに示すような文字を表示し得る画像データが
出力される。 【００１２】なお、図１６Ｂにおいて、１８は表示面に
おけるドットであり、散点模様のあるドットは、文字色
データＲＧＢに基づく着色がなされていることを意味
し、散点模様のないドットは、背景色データＲＧＢに基
づく着色がなされていることを意味している。 【００１３】 【発明が解決しようとする課題】このように、この表示
制御装置を使用する場合には、文字単位（横９ドット×
縦８ドットの領域単位）で、文字と背景とを着色するこ
とができるが、今日、より豊かな表示を行うことができ
るようにすることが望まれている。 【００１４】本発明は、かかる点に鑑み、ドット文字デ
ータを使用して、簡単な構成で、従来よりも表現力の豊
かな表示を行うことができるようにした表示制御装置を
提供することを目的とする。 【００１５】 【課題を解決するための手段】本発明による表示制御装
置は、図１に原理説明図を示すように、着色回路２０
と、グラフィックデータ作成回路２１と、選択回路２２
とを備えて構成されるものである。 【００１６】本発明においては、着色回路２０に対して
は着色処理されていないドット文字データ及び色データ
が供給され、グラフィックデータ作成回路２１に対して
は、着色処理されていないドット文字データのみが供給
される。 【００１７】ここに、着色回路２０は、着色処理されて
いないドット文字データを色データに基づいて着色処理
するものである。 【００１８】また、グラフィックデータ作成回路２１
は、着色処理されていないドット文字データを複数ビッ
ト単位で色データとして取り扱い、一単位として取り扱
う複数ビットに対応するドットは同一色に表示するグラ
フィックデータを作成するものである。 【００１９】また、選択回路２２は、着色回路２０から
出力される着色処理されてなるドット文字データ又はグ
ラフィックデータ作成回路２１から出力されるグラフィ
ックデータを選択して出力させるためのものであり、こ
の選択回路２２から出力される着色処理されてなるドッ
ト文字データ又はグラフィックデータは表示装置（図示
せず）に供給される。 【００２０】 【作用】本発明では、着色回路２０を設け、着色処理さ
れていないドット文字データを着色処理すると共に、グ
ラフィックデータ作成回路２１を設け、着色処理されて
いないドット文字データからグラフィックデータを作成
し、選択回路２２を介して、着色処理されてなるドット
文字データ又はグラフィックデータを出力させるように
している。 【００２１】したがって、グラフィックデータを記憶す
るグラフィックデータ記憶回路を設けることなく、ドッ
ト文字データを使用して、簡単な構成で、従来よりも表
現力の豊かな表示を行うことができる。 【００２２】 【実施例】以下、図２〜図１０を参照して、本発明の一
実施例について、表示面における１文字分の領域を横９
ドット×縦８ドットとする表示装置に使用される表示制
御装置を例にして説明する。 【００２３】図２は本発明の一実施例の要部を示すブロ
ック図であり、本発明の一実施例の表示制御装置は、図
１１に示す従来の表示制御装置に、グラフィックデータ
作成回路２４と、グラフィックデータ作成制御クロック
信号生成回路２５と、選択回路２６とを付加したもので
ある。 【００２４】ここに、グラフィックデータ作成回路２４
は、フォントＲＯＭ３から出力される着色処理されてい
ないドット文字データを３ビット単位で色データとして
取り扱い、一単位として取り扱う３ビットに対応するド
ットは同一色に表示するグラフィックデータＤＲ、Ｄ
Ｇ、ＤＢを作成するものである。 【００２５】また、グラフィックデータ作成制御クロッ
ク信号生成回路２５は、メモリタイミング系の基本クロ
ック信号であるドットクロック信号ＡＣＬＫに基づいて
グラフィックデータ作成回路２４を制御するグラフィッ
クデータ作成制御クロック信号ＤＳ１、ＤＳ２、ＤＳ３
を生成するものである。 【００２６】また、選択回路２６は、着色回路４から出
力される着色されてなるドット文字データＲＧＢ又はグ
ラフィックデータ作成回路２４から出力されるグラフィ
ックデータＤＲ、ＤＧ、ＤＢを選択して出力させるため
のものである。 【００２７】ここに、グラフィックデータ作成制御クロ
ック信号生成回路２５は、図３に示すように構成されて
いる。図中、２７〜３５はＤフリップフロップ、３６、
３７はインバータ、３８、３９はＥx−ＯＲ回路（排他
的論理和回路）、４０はＥx−ＮＯＲ回路（非排他的論
理和回路）である。 【００２８】ここに、Ｄフリップフロップ２７〜３５
は、縦列接続され、かつ、Ｄフリップフロップ３５の正
相出力端子Ｑをインバータ３７を介してＤフリップフロ
ップ２７のデータ入力端子Ｄに接続されると共に、ドッ
トクロック信号ＡＣＬＫをインバータ３６で反転してな
る反転ドットクロック信号／ＡＣＬＫをクロック信号入
力端子ＣＫに供給するように構成されている。 【００２９】この結果、図４Ａに示すドットクロック信
号ＡＣＬＫに対して、Ｄフリップフロップ２７の出力は
図４Ｂに示すようになり、Ｄフリップフロップ３０の出
力は図４Ｃに示すようになり、Ｄフリップフロップ３３
の出力は図４Ｄに示すようになる。 【００３０】即ち、Ｄフリップフロップ２７、３０、３
３の出力はドットクロック信号ＡＣＬＫを１８分の１に
分周したものとなり、かつ、Ｄフリップフロップ３０の
出力はＤフリップフロップ２７の出力よりも３ドットク
ロック分遅延したものとなり、Ｄフリップフロップ３３
の出力はＤフリップフロップ３０の出力よりも３ドット
クロック分遅延したものとなる。 【００３１】また、Ｅx−ＯＲ回路３８はＤフリップフ
ロップ２７、３０の正相出力を入力し、Ｅx−ＯＲ回路
３９はＤフリップフロップ３０、３３の正相出力を入力
し、Ｅx−ＮＯＲ回路４０はＤフリップフロップ２７、
３３の正相出力を入力するようにされている。 【００３２】この結果、Ｅx−ＯＲ回路３８から出力さ
れるグラフィックデータ作成制御クロック信号ＤＳ１は
図４Ｅに示すようになり、Ｅx−ＯＲ回路３９から出力
されるグラフィックデータ作成制御クロック信号ＤＳ２
は図４Ｆに示すようになり、Ｅx−ＮＯＲ回路４０から
出力されるグラフィックデータ作成制御クロック信号Ｄ
Ｓ３は図４Ｇに示すようになる。 【００３３】即ち、グラフィックデータ作成制御クロッ
ク信号ＤＳ１、ＤＳ２、ＤＳ３は、Ｈレベル幅を３ドッ
トクロック分、周期を９ドットクロック分としたものと
なり、かつ、グラフィックデータ作成制御クロック信号
ＤＳ２はグラフィックデータ作成制御クロック信号ＤＳ
１よりも３ドットクロック分遅延したものとなり、グラ
フィックデータ作成制御クロック信号ＤＳ３はグラフィ
ックデータ作成制御クロック信号ＤＳ２よりも３ドット
クロック分遅延したものとなる。 【００３４】また、グラフィックデータ作成回路２４は
図５に示すように構成されている。図中、４１〜４３は
切換スイッチ回路であり、４４〜５２はＡＮＤ回路、５
３〜５５はＯＲ回路である。 【００３５】ここに、グラフィックデータ作成制御クロ
ック信号ＤＳ１＝「１」、グラフィックデータ作成制御
クロック信号ＤＳ２＝「０」、グラフィックデータ作成
制御クロック信号ＤＳ３＝「０」の場合、ドット文字デ
ータＤ０、Ｄ１、Ｄ２が選択され、これらドット文字デ
ータＤ０、Ｄ１、Ｄ２がグラフィックデータＤＲ、Ｄ
Ｇ、ＤＢとして出力される。なお、ＤＲが赤色データ、
ＤＧは緑色データ、ＤＢは青色データである。 【００３６】また、グラフィックデータ作成制御クロッ
ク信号ＤＳ１＝「０」、グラフィックデータ作成制御ク
ロック信号ＤＳ２＝「１」、グラフィックデータ作成制
御クロック信号ＤＳ３＝「０」の場合、ドット文字デー
タＤ３、Ｄ４、Ｄ５が選択され、これらドット文字デー
タＤ３、Ｄ４、Ｄ５がグラフィックデータＤＲ、ＤＧ、
ＤＢとして出力される。 【００３７】また、グラフィックデータ作成制御クロッ
ク信号ＤＳ１＝「０」、グラフィックデータ作成制御ク
ロック信号ＤＳ２＝「０」、グラフィックデータ作成制
御クロック信号ＤＳ３＝「１」の場合、ドット文字デー
タＤ６、Ｄ７、Ｄ８が選択され、これらドット文字デー
タＤ６、Ｄ７、Ｄ８がグラフィックデータＤＲ、ＤＧ、
ＤＢとして出力される。 【００３８】ここに、本実施例においては、ドット文字
データＤ０〜Ｄ２、Ｄ３〜Ｄ５、Ｄ６〜Ｄ８と、グラフ
ィックデータＤＲ、ＤＧ、ＤＢと、表示色との関係は、
表１に示すようになる。 【００３９】 【表１】【００４０】そこで、例えば、フォントＲＯＭ３から図
６Ａに示すようなドット文字データＤ０〜Ｄ８が出力さ
れると、着色回路４からは、前述したように、表示面の
一文字分の領域に図１６Ｂに示すような文字を表示し得
るドット文字データが出力される。 【００４１】これに対して、グラフィックデータ作成回
路２４では、図６Ａに示すドット文字データＤ０〜Ｄ８
は、図６Ｂに示すように、３ビット単位にグループ化さ
れ、グラフィックデータ作成回路２４からは、表示面の
一文字分の領域に図６Ｃに示すようなグラフィックを表
示し得るグラフィックデータＤＲ、ＤＧ、ＤＢが出力さ
れる。 【００４２】このように、本実施例では、フォントＲＯ
Ｍ３から出力される着色処理されていないドット文字デ
ータＤ０〜Ｄ８を着色処理する着色回路４と、着色処理
されていないドット文字データＤ０〜Ｄ８から３ドット
を同一色とするグラフィックデータＤＲ、ＤＧ、ＤＢを
作成するグラフィックデータ作成回路２４と、着色処理
されてなるドット文字データＲＧＢ又はグラフィックデ
ータＤＲ、ＤＧ、ＤＢを選択するための選択回路２６と
を設け、着色処理されてなるドット文字データＲＧＢ又
はグラフィックデータＤＲ、ＤＧ、ＤＢを選択して出力
させる構成としている。 【００４３】したがって、本実施例によれば、グラフィ
ックデータを記憶するグラフィックデータ記憶回路を設
けることなく、フォントＲＯＭ３から出力されるドット
文字データを使用して、簡単な構成で、従来よりも表現
力の豊かな表示を行うことができる。 【００４４】なお、表示用メモリ１、メモリ・シーケン
サ２及び着色回路４は、例えば、１チップ化してなる図
７に示すような従来のオン・スクリーン・ディスプレイ
・コントローラ（ＯＳＤＣ）を使用して実現することが
できる。 【００４５】この場合、グラフィックデータ作成回路２
４、グラフィックデータ作成制御クロック信号生成回路
２５及び選択回路２６は、図８に示すような回路で構成
することができる。 【００４６】図７において、５７はオン・スクリーン・
ディスプレイ・コントローラ本体、５８は８ビット・シ
リアル転送で入力されるコマンド及びデータを受信し、
コマンドデコーダによりコマンドのデコードを行い、デ
ータの振り分けを行うシリアル・インタフェース部であ
り、／ＣＳはチップセレクト端子、ＳＣＬＫはシフトク
ロック入力端子、ＳＩＮはシリアルデータ入力端子、／
ＲＥＳＥＴはリセット端子である。 【００４７】また、５９はメモリタイミング系の基本ク
ロック信号であるドットクロック信号を発生するドット
クロック発生部であり、ＥＸＤ、ＸＤは表示用ドットク
ロックジェネレータの外付け回路端子である。 【００４８】また、６０は同期信号系の基本クロック信
号であるカラーバースト・クロック信号（４ＦＳＣクロ
ック信号）を発生するカラーバースト・クロック発生部
であり、ＥＸＳ、ＸＳはカラーバースト用クロックジェ
ネレータの外付け回路端子である。 【００４９】また、６１は入力される複合同期信号を水
平同期信号と垂直同期信号に分離すると共に、ＮＴＳＣ
方式又はＰＡＬ方式のタイミング信号を発生するＮＴＳ
Ｃ／ＰＡＬタイミング発生部である。 【００５０】なお、／ＥＸＨＳＹＮは外部水平同期信号
入力端子、／ＥＸＶＳＹＮは外部垂直同期信号入力端
子、／ＶＢＬＮＫは垂直ブランキング信号出力端子、／
ＨＳＹＮＣは水平同期信号出力端子、／ＶＳＹＮＣは垂
直同期信号出力端子である。 【００５１】また、６２は表示動作のタイミング信号を
発生し、各ブロックの動作制御を行うメモリ・シーケン
サ部であり、図２に示すメモリ・シーケンサ２は、この
メモリ・シーケンサ部６２に含まれる。 【００５２】また、６３は文字コード、文字色、文字背
景色、文字の属性を記憶する表示用メモリであり、図２
に示す表示用メモリ１は、これに該当する。 【００５３】また、６４は外付けされるフォントＲＯＭ
へのアドレス出力、リード出力、アドレスバスのトライ
ステート制御を行うアドレスバッファであり、／ＲＥＡ
ＤはフォントＲＯＭのリード制御端子、ＡＤＲ０〜１８
はフォントＲＯＭのアドレス出力端子、／ＴＳＣはアド
レスバス・トライステート制御端子である。 【００５４】また、６５はフォントＲＯＭから出力され
るドット文字データに対する着色処理を行うパラレル／
シリアル変換・文字修飾部であり、図２に示す着色回路
４は、このパラレル／シリアル変換・文字修飾部６５に
含まれる。 【００５５】なお、ＤＡ０〜７はフォントＲＯＭからの
データ入力端子、ＲＧＢＯＵＴは着色処理されたドット
文字データ出力端子、ＶＯＢＯＵＴは文字・文字背景期
間信号出力端子である。 【００５６】また、６６は外部入力又は内部発生による
ビデオ信号の合成を行うアナログビデオ信号発生部であ
り、ＶＩＮは複合映像信号入力端子、ＹＩＮは輝度信号
入力端子、ＣＩＮは彩度信号入力端子、ＶＯＵＴは複合
映像信号出力端子、ＹＯＵＴは輝度信号出力端子、ＣＯ
ＵＴは彩度信号出力端子である。 【００５７】また、／ＴＥＳＴは試験信号入力端子、Ｖ
ＣＣは電源端子、ＶＳＳはグランド端子、ＡＶＣＣはア
ナログ用電源端子、ＡＶＳＳはアナログ用グランド端子
である。 【００５８】また、図８において、６７〜７４はＤフリ
ップフロップ回路、７５、７６はセレクタ、７７〜８１
はインバータ、８２、８３はＮＡＮＤ回路、８４はＮＯ
Ｒ回路である。 【００５９】ここに、図９、図１０は図８に示す回路の
動作を示す波形図であり、この図８に示す回路において
は、図９Ａ、図１０Ａに示すドットクロックＥＸＤは、
インバータ７７、７８を介して、Ｄフリップフロップ６
８〜７０、７４のクロック入力端子ＣＫに供給される。 【００６０】また、フォントＲＯＭに対するアドレスＡ
ＤＲ０〜ＡＤＲ１８のうち、アドレスＡＤＲ１７は、リ
ード制御信号ＲＥＡＤに同期してＤフリップフロップ６
７にラッチされ、更に、その出力はＤフリップフロップ
７３にラッチされ、その出力ＡＤＲ１７ＳＬはセレクタ
７５のセレクト制御端子ＳＥＬに供給される。 【００６１】また、フォントＲＯＭに対するアドレスＡ
ＤＲ０〜ＡＤＲ１８のうち、アドレスＡＤＲ１８は、リ
ード制御信号ＲＥＡＤに同期してＤフリップフロップ６
７にラッチされ、更に、その出力はＤフリップフロップ
７３にラッチされ、その出力ＡＤＲ１８ＳＬはセレクタ
７６のセレクト制御端子ＳＥＬに供給される。 【００６２】また、電源電圧ＶＣＣは、リード制御信号
ＲＥＡＤに同期してＤフリップフロップ６７でラッチさ
れ、その出力はＤフリップフロップ６８に供給され、Ｄ
フリップフロップ６８及びＮＡＮＤ回路８２、８３から
なる回路においては、図９Ｆ（図１０Ｆ）、図９Ｇ（図
１０Ｇ）、図９Ｈ（図１０Ｈ）に示すようなクロック信
号ＢＣＫ、ＲＣＫ、ＧＣＫが生成される。 【００６３】ここに、クロック信号ＢＣＫはＤフリップ
フロップ７１のクロック信号入力端子に供給され、クロ
ック信号ＲＣＫはＤフリップフロップ７２のクロック信
号入力端子に供給され、クロック信号ＧＣＫはＤフリッ
プフロップ７３のクロック信号入力端子に供給される。 【００６４】また、図８において、ＶＯＢはフォントＲ
ＯＭから出力されるドット文字データをシリアル化して
なるドット文字データであり、図９Ｅ、図１０Ｅにおい
て、Ｂ１〜Ｂ８は青色データとして扱われるビット、Ｒ
１〜Ｒ８は赤色データとして扱われるビット、Ｇ１〜Ｇ
８は緑色データとして扱われるビットを示している。 【００６５】ここに、ドット文字データＶＯＢのうち、
青色データとして扱われるビットはクロック信号ＢＣＫ
に同期してＤフリップフロップ７１にラッチされ、更
に、その出力はクロック信号ＧＣＫに同期してＤフリッ
プフロップ７３にラッチされ、その出力ＢＯＴ１は、グ
ラフィックデータの青色データとしてセレクタ７６に供
給される。なお、図９Ｉ、図１０Ｉは、この青色データ
ＢＯＴ１を示している。 【００６６】また、ドット文字データＶＯＢのうち、赤
色データとして扱われるビットはクロック信号ＲＣＫに
同期してＤフリップフロップ７２にラッチされ、更に、
その出力はクロック信号ＧＣＫに同期してＤフリップフ
ロップ７３にラッチされ、その出力ＲＯＴ１は、グラフ
ィックデータの赤色データとしてセレクタ７６に供給さ
れる。なお、図９Ｊ、図１０Ｊは、この赤色データＲＯ
Ｔ１を示している。 【００６７】また、ドット文字データＶＯＢのうち、緑
色データとして扱われるドットはクロック信号ＧＣＫに
同期してＤフリップフロップ７３にラッチされ、その出
力ＧＯＴ１は、グラフィックデータの緑色データとして
セレクタ７６に供給される。なお、図９Ｋ、図１０Ｋは
緑色データＧＯＴ１を示している。 【００６８】また、グラフィックデータの青色データＢ
ＯＴ１、赤色データＲＯＴ１、緑色データＧＯＴ１は、
ＮＯＲ回路８４に供給され、このＮＯＲ回路８４の出力
はインバータ８１を介してセレクタ７５に供給される。 【００６９】このセレクタ７５には、被選択信号とし
て、インバータ８１の出力のほか、水平ブランキング期
間信号／ＨＢＬＮＫが供給されるが、ＡＤＲ１７ＳＬ＝
「１」の場合、水平ブランキング期間信号／ＨＢＬＮＫ
が選択され、青色データＢＯＴ１＝「０」、赤色データ
ＲＯＴ１＝「０」、緑色データＧＯＴ１＝「０」の場
合、即ち、グラフィックデータＢＯＴ１、ＲＯＴ１、Ｇ
ＯＴ１が黒を表示することを意味している場合、そのま
ま黒が表示される。 【００７０】これに対して、ＡＤＲ１７ＳＬ＝「０」の
場合、インバータ８１の出力が選択され、青色データＢ
ＯＴ１＝「０」、赤色データＲＯＴ１＝「０」、緑色デ
ータＧＯＴ１＝「０」の場合、即ち、グラフィックデー
タＢＯＴ１、ＲＯＴ１、ＧＯＴ１が黒を表示することを
意味している場合においても、グラフィックデータＢＯ
Ｔ１、ＲＯＴ１、ＧＯＴ１は透明を表示するものとして
扱われる。 【００７１】また、図７に示すオン・スクリーン・ディ
スプレイ・コントローラから出力される着色処理されて
いるドット文字データＲＧＢＯＵＴのうち、青色データ
ＢＯＵＴ及び赤色データＲＯＵＴはＤフリップフロップ
６９に供給される。 【００７２】また、ドット文字データＲＧＢＯＵＴのう
ち、緑色データＧＯＵＴ及び同じくオン・スクリーン・
ディスプレイ・コントローラから出力される文字・文字
背景期間信号ＶＯＢＯＵＴはＤフリップフロップ７０に
供給される。 【００７３】ここに、青色データＢＯＵＴ及び赤色デー
タＲＯＵＴは、Ｄフリップフロップ６９において、３ド
ットクロック分遅延されて、青色データＢＯＴ７６、赤
色データＲＯＴ７６として、セレクタ７６に供給され
る。 【００７４】また、緑色データＧＯＵＴ及び文字・文字
背景期間信号ＶＯＢＯＵＴは、Ｄフリップフロップ７０
において、３ドットクロック分遅延されて、緑色データ
ＧＯＴ７６及び文字・文字背景期間信号ＶＯＢ７６とし
て、セレクタ７６に供給される。 【００７５】これら青色データＢＯＵＴ、赤色データＲ
ＯＵＴ、緑色データＧＯＵＴ及び文字・文字背景期間信
号ＶＯＢＯＵＴについての遅延処理は、グラフィックデ
ータＢＯＴ１、ＲＯＴ１、ＧＯＴ１及びセレクタ７５か
ら出力される信号ＶＯＢ１とのタイミングを揃えるため
のものである。 【００７６】ここに、セレクタ７４においては、ＡＤＲ
１８ＳＬ＝「１」の場合、セレクタ７５から出力される
信号ＶＯＢ１及びグラフィックデータＢＯＴ１、ＲＯＴ
１、ＧＯＴ１が選択され、これらが最終出力ＢＩＴＶＯ
Ｂ、ＢＩＴＢ、ＢＩＴＲ、ＢＩＴＧとして出力される。 【００７７】これに対して、ＡＤＲ１８ＳＬ＝「０」の
場合には、文字・文字背景期間信号ＶＯＢ７６及びドッ
ト文字データＢＯＴ７６、ＲＯＴ７６、ＧＯＴ７６が最
終出力ＢＩＴＶＯＢ、ＢＩＴＢ、ＢＩＴＲ、ＢＩＴＧと
して出力される。 【００７８】このように、図７に示すオン・スクリーン
・ディスプレイ・コントローラ及び図８に示す回路を使
用する場合においても、フォントＲＯＭから出力される
ドット文字データを使用して、簡単な構成で、従来より
も表現力の豊かな表示を行うことができる。 【００７９】なお、図８に示す回路をオン・スクリーン
・ディスプレイ・コントローラに内蔵させることもで
き、このようにする場合には、部品数の増加を招くこと
なく、フォントＲＯＭから出力されるドット文字データ
を使用して、従来よりも表現力の豊かな表示を行うこと
ができる。 【００８０】 【発明の効果】以上のように、本発明においては、着色
処理されていないドット文字データを着色処理する着色
回路（２０）と、着色処理されていないドット文字デー
タから複数ドットを同一色とするグラフィックデータを
作成するグラフィックデータ作成回路（２１）と、着色
処理されてなるドット文字データ又はグラフィックデー
タを選択するための選択回路（２２）とを設け、着色処
理されてなるドット文字データ又はグラフィックデータ
を選択して出力させる構成としているので、グラフィッ
クデータ記憶回路を設けることなく、ドット文字データ
を使用して、簡単な構成で、従来よりも表現力の豊かな
表示を行うことができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の一実施例の要部を示すブロック図であ
る。 【図３】本発明の一実施例が設けているグラフィックデ
ータ作成制御クロック信号生成回路を示す回路図であ
る。 【図４】本発明の一実施例が設けているグラフィックデ
ータ作成制御クロック信号生成回路の動作を示す波形図
である。 【図５】本発明の一実施例が設けているグラフィックデ
ータ作成回路を示す回路図である。 【図６】本発明の一実施例が設けているグラフィックデ
ータ作成回路の動作を説明するための図である。 【図７】本発明の一実施例が設けている表示用メモリ、
メモリ・シーケンサ及び着色回路を含めてなるオン・ス
クリーン・ディスプレイ・コントローラを示すブロック
図である。 【図８】本発明の一実施例が設けているグラフィックデ
ータ作成回路及びグラフィックデータ作成制御クロック
信号生成回路の他の構成例及び選択回路の構成例を示す
回路図である。 【図９】図８に示す回路の動作を示す波形図である。 【図１０】図８に示す回路の動作を示す波形図である。 【図１１】従来の表示制御装置の一例の要部を示すブロ
ック図である。 【図１２】図１１に示す表示制御装置が設けているメモ
リ・シーケンサの動作を示す波形図である。 【図１３】図１１に示す表示制御装置が設けているメモ
リ・シーケンサの動作を示す波形図である。 【図１４】図１１に示す表示制御装置が設けている表示
用メモリの構成を示す図である。 【図１５】図１１に示す表示制御装置が設けている着色
回路の構成を示す図である。 【図１６】図１５に示す着色回路の動作を説明するため
の図である。 【符号の説明】 ２０ 着色回路 ２１ グラフィックデータ作成回路 ２２ 選択回路
る。 【図３】本発明の一実施例が設けているグラフィックデ
ータ作成制御クロック信号生成回路を示す回路図であ
る。 【図４】本発明の一実施例が設けているグラフィックデ
ータ作成制御クロック信号生成回路の動作を示す波形図
である。 【図５】本発明の一実施例が設けているグラフィックデ
ータ作成回路を示す回路図である。 【図６】本発明の一実施例が設けているグラフィックデ
ータ作成回路の動作を説明するための図である。 【図７】本発明の一実施例が設けている表示用メモリ、
メモリ・シーケンサ及び着色回路を含めてなるオン・ス
クリーン・ディスプレイ・コントローラを示すブロック
図である。 【図８】本発明の一実施例が設けているグラフィックデ
ータ作成回路及びグラフィックデータ作成制御クロック
信号生成回路の他の構成例及び選択回路の構成例を示す
回路図である。 【図９】図８に示す回路の動作を示す波形図である。 【図１０】図８に示す回路の動作を示す波形図である。 【図１１】従来の表示制御装置の一例の要部を示すブロ
ック図である。 【図１２】図１１に示す表示制御装置が設けているメモ
リ・シーケンサの動作を示す波形図である。 【図１３】図１１に示す表示制御装置が設けているメモ
リ・シーケンサの動作を示す波形図である。 【図１４】図１１に示す表示制御装置が設けている表示
用メモリの構成を示す図である。 【図１５】図１１に示す表示制御装置が設けている着色
回路の構成を示す図である。 【図１６】図１５に示す着色回路の動作を説明するため
の図である。 【符号の説明】 ２０ 着色回路 ２１ グラフィックデータ作成回路 ２２ 選択回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−205991（ＪＰ，Ａ)
特開 昭61−193199（ＪＰ，Ａ)
特開 昭59−23388（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/38 - 5/46
G09G 5/00 - 5/42
Claims (1)
- (57)【特許請求の範囲】 【請求項１】着色処理されていないドット文字データを
色データに基づいて着色処理する着色回路と、 前記着色処理されていないドット文字データを複数ビッ
ト単位のグループにグループ化し、各グループの複数ビ
ットのドット文字データをそれぞれ各グループの各ビッ
トの色データとするグラフィックデータを作成するグラ
フィックデータ作成回路と、 前記着色回路から出力される着色処理されてなるドット
文字データ又は前記グラフィックデータ作成回路から出
力されるグラフィックデータを選択して出力させるため
の選択回路を有することを特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00611694A JP3440525B2 (ja) | 1994-01-25 | 1994-01-25 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00611694A JP3440525B2 (ja) | 1994-01-25 | 1994-01-25 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212667A JPH07212667A (ja) | 1995-08-11 |
| JP3440525B2 true JP3440525B2 (ja) | 2003-08-25 |
Family
ID=11629542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00611694A Expired - Fee Related JP3440525B2 (ja) | 1994-01-25 | 1994-01-25 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3440525B2 (ja) |
-
1994
- 1994-01-25 JP JP00611694A patent/JP3440525B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07212667A (ja) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166966B1 (en) | Video display controller | |
| EP0112832B1 (en) | Digital image display system | |
| US4823120A (en) | Enhanced video graphics controller | |
| US4789854A (en) | Color video display apparatus | |
| JPS6118198B2 (ja) | ||
| US4684942A (en) | Video display controller | |
| US5086295A (en) | Apparatus for increasing color and spatial resolutions of a raster graphics system | |
| US4853681A (en) | Image frame composing circuit utilizing color look-up table | |
| JP2000235382A (ja) | 画像処理装置、画像処理方法 | |
| JPS6221195A (ja) | 画像メモリの読出回路 | |
| JP3440525B2 (ja) | 表示制御装置 | |
| JPH0237479A (ja) | スターバーストプロセッサ | |
| JP3558648B2 (ja) | オンスクリーン表示システム | |
| JP3453413B2 (ja) | ボーダを有する文字記号を表示する方法および装置 | |
| EP0107687B1 (en) | Display for a computer | |
| EP0323636B1 (en) | Object display system | |
| JP3015497B2 (ja) | 表示装置 | |
| JPH06180574A (ja) | コンピュータ画像処理装置 | |
| JPH06333043A (ja) | ヒストグラムデータ作成方式及び回路 | |
| JP2005077629A (ja) | 画像信号処理回路及び携帯端末装置 | |
| JPH03287296A (ja) | 画像表示装置 | |
| JPH0214717B2 (ja) | ||
| GB2212367A (en) | Window control using spare signal data bit | |
| JPH10105150A (ja) | キャラクタ記憶回路および表示制御装置 | |
| JPH0121512B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |