JP3558648B2 - オンスクリーン表示システム - Google Patents

Description

本発明はテレビジョン表示システム用のオンスクリーン表示システムに関するものである。
発明の背景
今日のテレビジョン表示システムは、例えばメニューおよびクローズド・キャプション（closed captioning）を表示させるための幾つかの種類のテクスチャ的（textual）オンスクリーン表示（OSD:on−screen display）システムを必要とする。高性能のテレビジョン表示システムは、ときには表示用にアドバンスト（advanced）ビットマップ（bit−mapped）形グラフィック表示を採用している。しかしながら、大抵のテレビジョン表示システムは依然としてCPC（character−per−cell）に基づくグラフィック（graphic）表示に依存している。コスト的な制約からこのような大抵のCSD表示システムは単一の読出し／書込みメモリ（RAM）バッファを使用している。各RAMバッファはスクリーンを横切って表示されるテキスト（text）キャラクタの１行を保持するのに充分な大きさをもっている。表示しようとするキャラクタを表わすコードはRAMバッファ中に記憶される。例えば、テレビジョンシステム中に設けられたプロセッサは視聴者とのやりとりを行なうためのメニューを表わすRAMバッファ中のキャラクタコードを記憶し、あるいはクローズド・キャプション回路は受信テレビジョン信号からクローズド・キャプション情報を取出し、受信テレビジョン画像と共に表示用のそのクローズド・キャプション情報を表わすRAMバッファ中のキャラクタコードを記憶する。
OSD発生器は受信テレビジョンビデオ信号のそのときのビデオラインをカウントし、それらのキャラクタが表示しようとするビデオラインが走査されるとき、RAMバッファ中に含まれているキャラクタを表示させるように動作する。その時点でOSD発生器はRAMバッファからキャラクタコードを回復（retrieve）し、それらのキャラクタの画像を表わす信号を発生する。OSDキャラクタを構成する画素（ピクセル）は、RAMバッファから読出されたキャラクタコード、およびそのとき走査されつゝあるビデオラインとピクセル位置を使用してキャラクタRAMをアドレスすることによってキャラクタ読出し専用メモリ（ROM）中でルックアップされる。RAMバッファからキャラクタコードを回復し、OSD画像を表わす信号を発生する回路は通常ある態様で受信テレビジョン信号と同期している。このようにして発生された画像を表わす信号は受信テレビジョン画像と置換され、あるいはそれに重畳される。上述のOSD発生器の形式はシリアルモード（順次モード:serial mode）OSD発生器と称される。シリアルモードOSDの別の実施例では、２個のRAMバッファがピンポン（pinpon）バッファとして動作し、一方のRAMバッファが上述のように更新され、その間OSD発生器は他のRAMバッファからデータを回復する。
周知のシリアルモードOSD発生器システムでは、RAMバッファは、通常キャラクタ当たり１バイト（すなわち８ビット）からなり、256の可能なキャラクタを与えることができる。しかしながら、表示されたキャラクタは、閉じられた字幕および／またはメニューシステム用の（属性と称される）各種の色で表示され、またアンダーライン付き、イタリック等で表示されることが要求されるので、256以下のキャラクタが可能である。RAMバッファ中の各バイトはキャラクタデータあるいは属性（アトリビュート:attribute）データを含むことがある。最上位ビット（MSB）は、残りの７個の下位ビットが表示キャラクタであるかあるいは属性（色の変化）であるかを決定するために使用される。例えば、MSBが論理“0"であれば、このバイト中のデータは表示キャラクタを指定する。その結果、最大127の表示キャラクタを指定することが可能である。
もしMSBが論理“1"であれば、このバイト中のデータ属性を指定する。属性バイトは前景色（foreground）あるいは背景色（backgronud）、あるいはアンダーライン、フラッシング、イタリック等の他の表示属性のいずれかを指定する。前景色および背景色は、属性バイト中の指定された色に対する赤、緑および青（RGB）色成分の各値を含むことによって、あるいはインデックスをパレットテーブル（palette table）に含ませることによって、すなわち前景色用の１つのパレットテーブルに、また背景色用の別のパレットテーブルに含ませることによって指定される。パレットテーブルは、各々が各RGB色成分値の値を含むことによって色を指定するエントリ（entry）を含んでいる。属性変化が生じると（すなわち、属性バイトがRAMバッファから回復されると）、ブランクスペース（通常そのときの背景色中にある）が表示上に生成される。
シリアルモードOSD発生器システムはコンパクトなメモリの使用を可能にするものである。しかしながら、テキストのライン中のすべてのキャラクタに対して、そのキャラクタの属性（前景色／背景色等）を簡単に変更することができない。さらに、属性変化が要求されるとき、ブランクスペース（blank space）が表示されるので、ユーザのインターフェースの設計は著しく制限される。
この問題を解決するための１つの可能な方法は、表示キャラクタを指定するための第１のバイトとそのキャラクタの属性を指定するための第２のバイトを用いて、RAMバッファ中の２個のシーケンシャルバイトによってあらゆるOSDキャラクタを表わすことである。このようなシステムでは、OSD情報がRAMバッファ中に書き込まれると、表示キャラクタとその属性の両方がメモリにシーケンシャル（順次）に書き込まれる。すなわち、プロセッサあるいはクローズド・キャプション回路は、表示しようとする各キャラクタについて２個のバイトをRAMバッファ中に書き込まなければならない。次いでOSD発生器は表示キャラクタバイトを順次回復し、その後それに対応する属性バイトを回復し、それからそれらの属性をもった表示キャラクタの画像を表わす信号を発生する。これは一応実現可能であるが、ソフトウエアの観点からは理想的でない。OSD情報を記憶するソフトウエアは表示キャラクタバイトと属性バイトの両方を連続的に書き込まなければならない。しかしながら、属性はそれほど頻繁には変化しないので、各表示キャラクタに対する書込み属性バイトはこのソフトウエアによって実行しなければならない不必要な処理を表わしている。
キャラクタおよびそれに対応する属性の発生に関する問題に対する他の研究が1990年11月７日付けで「SEPARATE FONT AND ATTRIBUTE DISPLAY SYSTEM（別々のフォントおよび属性表示システム）」という名称で公告されたEP−Ａ−Ｏ 365 916号の明細書中でエドガード（Edgard）氏他によって説明されている。エドガード氏他は、別々のフォントおよび属性バッファを使用したコンピュータシステムについて説明している。しかしながら、このシステムは比較的複雑で、コンピュータ製造業者によって提供されたアプリケーション・プログラムが実行されつゝあるか、サブルーチンが実行されつゝあるかに基づいて異なる処理を採用している。例えば、サブルーチンの実行期間中は、レジスタに記憶された情報はマスク情報がフォントバッファに書込まれるときに属性バッファに書込まれる。アプリケーション・プログラムの実行期間中は、属性値が前景バッファに書込まれ、また０が背景バッファに書込まれ、その間属性値の論理和値（オア値）はフォントバッファに書込まれる。サブルーチン読出し動作において、全体のキャラクタセルに関するフォントバッファ中の値が得られ、あるいはCRC値が発生される。キャラクタがセル中に存在するか否かを決定するために、CRC値は、関係のあるキャパシタマスクについて発生された同様なCRC値と比較される。アプリケーション・プログラムにおいて読出し動作の実行中に、前景バッファあるいは背景バッファにおける値はフォントバッファにおける値に基づいて選択される。
別々の属性およびキャラクタメモリを使用した他の例が、1986年12月９日付けで「TERMINAL WITH MEMORY WRITE PROTECTION（メモリ書込み保護を具えた端子）」という名称で特許された米国特許第4,628,479号明細書中で、ボーグ（Borg）氏他によって説明されている。このシステムでは、キャラクタデータとは別にRAMに記憶された属性情報はマイクロプロセッサ制御形ビデオ表示端子（ターミナル）における書込み保護のために使用される。さらに具体的に説明すると、属性メモリ中に記憶された非使用属性ビットは、ビデオ表示に関する所定の位置あるいはアドレスに対するキャラクタRAM中の保護されるフィールドを表わすために使用され、またキャラクタRAMに対するアクセスを制限するためにマイクロプロセッサによって属性RAMから読出され、それによってビデオ表示の選択された部分に対する書込み保護を与える。
属性処理の他の例が、1985年７月31日付けで「ATTRIBUTE HIERARCHY SYSTEM（属性階層システム）」という名称で公告されたAP−Ａ−０ 149 780号の明細書中でラック（Luck）氏他によって説明されている。ラック氏他のシステムでは、データおよび属性を記憶するための複数のスタック（stack）が設けられており、一番上のスタックのみがロードされ、使用される。このシステムは属性メモリおよびキャラクタデータ記憶手段、キャラクタデータカウンタ、および位置レジスタを含んでいる。属性マスクおよび属性プロセッサは属性のローディングを制御する。命令レジスタは、属性プロセッサからの一連の制御装置の入力と主にスタックにプッシュ（push）し、ポップ（pop）し、あるいはロードする。命令デコーダは、属性およびキャラクタを行バッファ中にロードするための一連の動作を決定する。有効なロードが生じたときスタック制御フラグを立て、ロードが生じなければスタックはデフォルト（省略値）をとり、転記（コピー）動作が生じる。
後程説明するように、より精巧なオンスクリーン表示を容易に行なう間、簡単な方法でキャラクタおよび属性情報を処理する必要があることが認識された。本発明はこの必要性を満たすことを目的としたものである。
本発明の原理は、各々が予め定められた複数の表示キャラクタの１つを指定する複数のキャラクタを含むキャラクタバッファ（22）と、各々が対応する表示キャラクタの属性を指定する、表示キャラクタバッファ中の複数のエントリにそれぞれ対応する複数のエントリを含む属性バッファと、キャラクタバッファおよび属性バッファからの対応するエントリを実質的に同時に回復して、回復された属性エントリで指定された属性をもった回復された表示キャラクタエントリで指定された表示キャラクタの画像を表わす信号を発生する制御回路（30、50）と、を含む形式のOSDシステムに適用されるものである。
発明の構成
1.各々が予め定められた複数の表示キャラクタの１つをを指定する複数のエントリを含むキャラクタバッファ（22）と、
各々が対応する表示キャラクタの属性を指定する、表示キャラクタバッファ中の複数のエントリにそれぞれ対応する複数のエントリを含む属性バッファ（24）と、
キャラクタバッファおよび属性バッファからの対応するエントリを実質的に同時に回復し、回復された属性エントリで指定された属性を有する回復された表示キャラクタエントリ中の指定された表示キャラクタ画像を表わす信号を発生する制御回路（30、50）とからなり、
属性バッファ（24）中の各エントリは、パレットメモリ（40）中の複数のエントリの１つを指定するデータを含み、
上記制御回路（30、50）は、キャラクタバッファ（22）に結合されたキャラクタメモリ（30）と、属性バッファ（24）に結合されたパレットメモリ（40）と、マルチプレクサ（50）とを含み、
上記キャラクタメモリ（30）は、ピクセルの複数の配列（アレイ）を含み、各ピクセルは予め定められた複数の表示キャラクタにそれぞれ対応する前景ピクセルあるいは背景ピクセルの一方であり、回復された表示キャラクタのエントリによって指定された表示キャラクタに対応するピクセル配列中のピクセルを表わす信号を生成し、
上記パレットメモリ（40）は、前景ピクセルおよび背景ピクセルに対する各画像の特性を指定する複数のエントリを含み、回復された属性エントリによって指定されたパレットエントリ中の前景ピクセルおよび背景ピクセルの画像の特性を表わす各信号を発生し、
上記マルチプレクサ（50）は、上記パレットメモリ（40）からの前景ピクセルおよび背景ピクセルの画像の特性を表わす各信号に応答する第１のデータ入力端子および第２のデータ入力端子と、上記キャラクタメモリ（22）からの表示キャラクタに対応するピクセル配列中のピクセルを表わす信号に応答する制御入力とを有し、表示キャラクタの画像を表わす信号を生成する、
オンスクリーン表示（OSD）システム。
【図面の簡単な説明】
図１は本発明の原理によるオンスクリーン表示システムの概略的なブロック図である。
図２は図１のキャラクタROM中の表示キャラクタのメモリレイアウトの概略図である。
図３および図４は本発明の原理によるオンスクリーン表示システムの各実施例の概略ブロック図である。
発明の詳細な説明
図１は本発明の原理によるテレビジョン受像機におけるオンスクリーン表示システムの概略的なブロック図である。図１では、本発明を理解するのに必要な要素並びに相互接続のみが図示されている。これ以外に如何なる要素が必要であるか、またどのように設計し、それを実行し、これらの他の要素を図１に示された要素とどのように接続すべきかという点は当業者には明らかである。
図１で、プロセッサ10はバッファRAM20およびパレットメモリ40の各データ入力端子に結合された出力端子を有している。図示の実施例では、バッファRAM20は、OSD用の表示キャラクタを表わすデータを含むキャラクタバッファ22と表示キャラクタ用の属性を表わすデータを含む属性バッファ24とに分離されている。図示の実施例では、キャラクタバッファ22および属性バッファ24は各々最大36個のキャラクタを含む単一のキャラクタラインを含むことができる。表示キャラクタバッファ22のデータ出力端子はキャラクタROM30のアドレス入力端子に結合されており、属性バッファ24のデータ出力端子はパレットメモリ40のアドレス入力端子に結合されている。図示の実施例では、パレットメモリ40は前景パレット42と背景パレット44の各々に分離されている。さらに具体的に説明すると、属性バッファ24の第１のデータ出力端子は前景パレット42のアドレス入力端子に結合されており、属性バッファ24の第２のデータ出力端子は背景パレット44のアドレス入力端子に結合されている。キャラクタバッファ22と属性バッファ24とからなるRAMバッファ20、および前景パレット42と背景パレット44とからなるパレットメモリ40は別々の要素として図示されているが、これらは単一のRAM中に個々にアドレス可能な区分の形で共存し得ることは当業者には自明のことである。
３個の成分色（component color）の値を生成する前景パレット42の色データ出力端子はマルチプレクサ50の第１の入力端子に結合されており、前景パレット42のアンダーラインデータ出力端子は選択論理要素（select logic element:SEL）35の対応する入力端子に結合されている。同様に３個の色成分の値を生成する背景パレット44の色データ出力端子はマルチプレクサ50の第２の入力端子に結合されている。キャラクタROM30のデータ出力端子は選択論理要素35の第２の入力端子に結合されている。選択論理要素35の出力端子はマルチプレクサ50の制御入力端子に結合されている。３個の色成分信号のうちの第１の色成分信号、例えば赤（Ｒ）を生成するマルチプレクサ50の第１の出力端子は第１のデジタル−アナログ変換器（DAC）60Rに結合されている。同様に、マルチプレクサ50の第２の出力端子は緑（Ｇ）の色成分デジタル−アナログ変換器60Gに結合されており、マルチプレクサ50の第３の出力端子は青（Ｂ）の色成分デジタル−アナログ変換器60Bに結合されている。赤、緑および青の各色成分デジタル−アナログ変換器60R、60G、60Bの各出力端子はオンスクリーン表示画像中のそのとき表示されるキャラクタの色成分信号を表わすアナログ信号を生成し、また表示装置70の対応する入力端子に結合されている。表示装置70は例えばテレビジョン受像機の映像管を含んでいる。
またテレビジョン受像機は同期信号分離器80を含んでいる。テレビジョン受像機の他の回路（図示せず）には、アンテナあるいはケーブル分配システムに結合されたRF/IFチューナ／増幅器の前段（フロントエンド）回路網、該前段回路網に結合されたビデオ信号分離器およびビデオ信号処理回路網、同様に上記前段回路網に結合された音声信号分離器および音声信号処理回路網、および同期分離器80に結合された走査信号発生器を含んでいてもよい。これらの要素は周知の態様で動作して、すべて周知の態様でRFテレビジョン信号を受信して復調し、また表示装置70に供給される画像を表わす信号を発生し、スピーカ（図示せず）に供給されるオーディオ信号、さらに表示装置（同様に図示されていない）の走査を制御するために該表示装置上の偏向コイルに供給される偏向信号を発生する。同期分離器80の出力端子はタイムベース（time base）回路90の入力端子に結合されている。タイムベース回路90の各出力端子はRAMバッファ20およびキャラクタROM30の対応するアドレス入力端子および選択論理要素35の入力端子に結合されている。
動作について説明すると、同期信号分離器80は受信した複合テレビジョン信号から同期成分を取出して処理し、水平同期パルス、垂直同期パルスおよびカラーバーストに同期したクロック信号のような同期信号をタイムベース回路90に供給する。タイムベース回路90は同期信号分離器80から受信したタイミング信号に同期した各カウンタ（図示せず）を含み、すべて周知の態様でそのとき走査されつゝある垂直ライン番号、および水平ラインの位置を識別するように上記のカウンタを維持する。
プロセッサ10はOSD画像の１本のラインを表わすデータをRAMバッファ20に記憶させる。OSD表示キャラクタを表わすデータはキャラクタバッファ22の各エントリに記憶され、これらのキャラクタに対する属性を表わすデータは属性バッファ24の対応するエントリに記憶される。プロセッサ10はキャラクタバッファ22および属性バッファ24の各エントリを各別にアドレスし、またアクセスすることができる。例えば、プロセッサ10は遠隔制御ユニット（図示せず）を介して視聴者からの入力を求める、表示装置70上に表示しようとするメニューを発生することができる。これとは別にクローズド・キャプション情報を周知の態様で受信テレビジョン信号から取出すこともでき、この情報はプロセッサに供給され、次いで表示装置70上にこの情報を表示させるためにオンスクリーン表示を生成する。この情報がプロセッサ10によってRAMバッファ20に記憶されるとき、先行するラインと異なる情報のみが再書込みされる。例えば、表示キャラクタの新しいライン中のキャラクタに対する属性が先行するラインの属性と同じであれば（通常の場合）、これらの属性を再書込みする必要はない。

第１の実施例ではキャラクタバッファ22の各表示キャラクタのエントリは８ビットバイトによって表わされる（表Ｉを参照されたし）。従って、最大256のキャラクタを表示することができる。属性バッファ24の各エントリもまた８ビットバイトである（表IIを参照されたし）。最上位の４ビットニブル（bit nibble）（FG3〜FG0）は前景パレット44中の16個のエントリのうちの１個に対するポインタを含んでおり、最下位の４ビットニブル（BG3〜BG0）は背景パレット44中の16個のエントリのうちの１個に対するポインタ（pointer）を含んでいる。前景パレット42および背景パレット44の両方のエントリはそれぞれキャラクタの前景色および背景色を指定し、またアンダーラインのような属性を指定する。

またプロセッサ10は前景パレット42および背景パレット44にエントリを書き込む。上述のように、前景パレット42および背景パレット44にはそれぞれ最大16個の前景パレットエントリ、16個の背景パレットエントリが記憶される。第１の実施例では、前景パレットおよび背景パレットの両方の各エントリは８ビットバイトからなる。各エントリは、そのエントリの色（前景または背景）を指定する６個のビットを含み、２個のビットはその色に対する赤（R1およびR0）色成分、緑（G1およびG0）色成分、および青（B1およびB0）色成分の各々を指定する（背景パレットのエントリに関する表IIIを参照されたし）。また前景パレットの各エントリはアンダーラインを指定する２ビットを含んでいる（前景パレットのエントリに関する表IVを参照されたし）。

図２はキャラクタROM30中の表示キャラクタ用の画像を表わすデータのメモリのレイアウトを概略的に示す図で、表示キャラクタは13の行（行０〜13）を有するピクセルの配列（アレイ）からなり、各行は９個のピクセル（ピクセル０〜８）からなる。各ピクセルは前景ピクセルあるいは背景ピクセルのいずれかである。この画像はキャラクタROM30の位置の対応する配列によって該キャラクタROM30中で表わされ、各位置は２個の状態のうちの１個を有するデータを含んでいる。例えば、前景ピクセルは論理“1"データによって表わされ、背景ピクセルは論理“0"データによって表わされる。キャラクタ自体の画像を表わすデータは、配列の実質的に右上部分にある９つの行（行１〜９）と８個のピクセル（ピクセル１〜８）からなる副配列（サブアレイ）内に含まれている。この配列の残りの部分はキャラクタ相互間のスペース、およびキャラクタの行相互間のスペースを与えるブランクである（すなわち、背景色となるように指定される）。単一のキャラクタ（キャラクタ“A"）に対する記憶装置の配列が図２に四角の配列によって示されており、各四角はキャラクタROM30中の１個のメモリ位置を表わしている。前景ピクセルは四角内の“X"によって表わされ、背景ピクセルはブランクの四角によって表わされる。
再び図１を参照すると、タイムベース回路90中の垂直ラインカウンタおよび水平位置カウンタ（図示せず）のそれぞれの部分は、各々、キャラクタバッファ22、属性バッファ24およびキャラクタROM30の適当な位置をアドレスして、キャラクタバッファ22からそのとき表示されつゝあるOSD表示キャラクタを指定するデータを取出し、属性バッファ24からその対応する属性を引出し、キャラクタROM30からそのとき走査されつゝある指定されたOSD表示キャラクタの画像のピクセルを引出す（後程さらに詳細に説明する）。属性バッファ24の出力端子における前景パレットニブル（表Ｖを参照されたし）に応答して、前景パレット42中の１個のエントリがアドレスされる。次いで前景パレット42はその色データ出力端子に、アドレスされた前景パレットエントリにおける前景色を表わす信号を生成する。また前景パレット42はアドレスされた前景パレットエントリにおけるアンダーラインデータ信号を選択論理要素35に供給する。同様に、属性バッファ24の出力端子における背景パレットニブル（表IVを参照されたし）に応答して、背景パレット44中の１個のエントリがアドレスされる。背景パレット44はその色データ出力端子に、アドレスされた背景パレットエントリにおける背景色を表わす信号を発生する。
キャラクタバッファ22からの出力バイトに応答して、そのとき走査されつゝある指定された表示キャラクタを表わすデータを含む配列が（図２に示すように）記憶されたキャラクタROM30内の位置がアドレスされる。タイムベース回路90からの行カウンタおよびピクセルカウンタの部分に応答して、次にそのとき走査されつゝあるアドレスされた配列の行およびピクセルが周知の態様でキャラクタROM30のデータ出力端子に発生される。キャラクタROM30の出力は、そのとき表示されつゝあるピクセルの値、すなわち前景あるいは背景のいずれかの値を表わす信号である。この信号は選択論理要素35に供給される。選択論理要素35はタイムベース回路90中の行カウンタおよびピクセルカウンタをモニタして、表示キャラクタのどの行がそのとき走査されつゝあるかを決定する。
（図２の）キャラクタ配列の最初の11の行（行０〜10）に対しては、キャラクタROM30からの出力は選択論理要素35を通過してマルチプレクサ50の制御入力端子に供給される。キャラクタROM30からの出力信号が前景ピクセルを指定すると、マルチプレクサ50は背景パレット42からの色データ出力端子を色成分デジタル−アナログ変換器60R、60G、60Bに結合する。キャラクタROM30からの出力信号が背景ピクセルを指定すれば、マルチプレクサ50は、背景パレット44からの色データ出力端子を色成分デジタル−アナログ変換器60R、60G、60Bに結合するように条件付けられる。デジタル−アナログ変換器60R、60G、60Bによって生成されたアナログ信号は表示装置70に供給され、該表示装置はそれに応答してOSD画像を表示する。
最後の２行（行11および12）については、前景パレット42からのアンダーラインデータ（それぞれ表IVのU11およびU12、ビットB6およびB7）はマルチプレクサ50を制御するために使用される。行11が走査されておれば、そのときは選択論理要素35は前景パレット42からのU11ビットB6を検査する。U11ビットが論理“1"信号であれば、行11中のすべてのピクセルは前景ピクセルであると見做される。この場合、選択論理要素35は前景パレット42からの色データ出力端子を色成分デジタル−アナログ変換器60R、60G、60Bに結合するようにマルチプレクサ50を条件付ける。U11ビットが論理“0"信号であれば、そのときは行11中のすべてのピクセルは背景ピクセルであると見做される。この場合、選択論理要素35は背景パレット44からの色データ出力端子を色成分デジタル−アナログ変換器60R、60G、60Bに結合するようにマルチプレクサ50を条件付ける。
行12が走査されていれば、そのときは選択論理要素35は前景パレット42からのU12ビットB7を検査する。U12ビットが論理“1"信号であれば、行12中のすべてのピクセルは前景ピクセルであると見做される。この場合、選択論理要素35は前景パレット42からの色データ出力端子を色成分デジタル−アナログ変換器60R、60G、60Bに結合するようにマルチプレクサ50を条件付ける。U12ビットが論理“0"信号であれば、行12中のすべてのピクセルは背景ピクセルであると見做される。この場合、選択論理要素35は背景パレット44からの色データ出力端子を色成分デジタル−アナログ変換器60R、60G、60Bに結合するようにマルチプレクサ50を条件付ける。前景パレット42中のアンダーラインデータ（それぞれU11およびU12、ビットB6およびB7）を適当にセットすることにより、太いアンダーライン（行11および12の両方からなる）、あるいは２つの場所の一方（行11あるいは12のいずれか）における細いアンダーラインが指定される。
上記の態様で実行されるOSDシステムはさらに精巧複雑なオンスクリーン表示も可能にする。２倍もの表示キャラクタ（すなわち、従来技術による127に対して255のキャラクタ）をキャラクタバッファ22で指定することができるから、指定されたスクリーンアイコンを記憶して表示させることができる。さらに、表示ラインにスペースを挿入することなく、単一のキャラクタ内で16個の前景色の任意の１つを16個の背景色の任意の１つと共に使用することができる。16個の前景色と16個の背景色を64個の可能な色のいずれかから独立して選択することができる。また、アンダーライン用の２本のラインを独立して制御する能力をもっていることにより、より太いドロップシャドウ（drop shadow）を生成することが可能になる。適当な前景色パレットエントリ中の色を、関連する背景パレットエントリと同じ色に周期的に変化させることによってフラッシュキャラクタを生成することができる。

図３は本発明の原理によるオンスクリーン表示システムの別の実施例の概略ブロック図である。図３中で図１に示す要素と同じ要素については同じ参照番号を付し、以下ではそれらの各要素に関する詳細な説明は省略する。図３において、前景パレット42′および背景パレット44′における各エントリは３個の色成分Ｒ、Ｇ、Ｂの各々に割り当てられた３個のビットを有している。これは、512個の可能な色について１つの色を指定するために各パレットのエントリ中に割り当てられた総計９ビットを構成する。デジタル−アナログ変換器60′は、上述の２ビットデジタル−アナログ変換器（図１の60）の代わりに３ビットデジタル−アナログ変換器として動作する。さらに、前景パレット42′は、後程さらに詳細に説明するように２個のアンダーライン・データビットおよび中が詰まったソリッドカラー（solid color）指示ビットＳ（B9）を含んでいる（表Ｖを参照されたし）。従って、前景パレット42′中の各エントリは12ビットを含んでいる。背景パレット44′もまた中実色指示ビットＳ（B9）を含んでいる（表Ｖを参照されたし）。従って、背景パレット44′中の各エントリは10ビットを含んでいる。

上述のように、属性バイトが属性バッファ24から読出されると、各々３ビットを有する３色成分信号を含む前景色データ信号は前景パレット42′からマルチプレクサ50′の第１のデータ入力端子に供給される。同様に各々３ビットを有する３色成分信号を含む背景色データ信号は背景パレット44′からマルチプレクサ50′の第２のデータ入力端子に供給される。
また、図３に示す実施例にはフリンジパレット（fringe palette）100が含まれている。上記の表VIに示されているように、フリンジパレットは背景パレット44′におけるエントリと同様な１個の10ビットエントリを含んでいる。プロセッサ10の出力端子はフリンジパレット100のデータ入力端子にも結合されており、またプロセッサ10は前景パレット42′および背景パレット44′に対する態様と同じ態様でフリンジパレット100中のフリンジ色を記憶する。フリンジパレット100は、各々が３ビットを有する３色成分信号を含むフリンジ色データ信号を色データ出力端子に生成し、この信号はマルチプレクサ50′の第３の入力端子に供給される。
図３に示されているオンスクリーン表示システムでは、オンスクリーン表示画像は、前述のように前景色および背景色、および例えば表示領域の周囲の境界を形成するフリンジの色の３色の１つをもっている。前景領域および背景領域のいずれでもないOSD画像のすべての領域はフリンジ領域である。選択論理要素35′は、前述のようにキャラクタROM30からの表示キャラクタ画像データ、およびタイムベース回路90からの行およびピクセル位置のデータに応答する。OSD表示キャラクタが表示しようとする期間中、選択論理要素35′はキャラクタROM30からのデータに応答して、前景ピクセルが走査されつゝあるときは前景パレット42′からの前景色データ信号をデジタル−アナログ変換器60′に供給するようにマルチプレクサ50′を条件付け、背景ピクセルが走査されつゝあるときは背景パレット44′からの背景色データ信号をデジタル−アナログ変換器60′に供給するようにマルチプレクサ50′を条件付ける。（OSD画像の周囲の縁部、あるいは表示ライン相互間のような）OSDが発生しようとする他のすべての期間中、選択論理要素35′はフリンジパレット100からの色データ信号をデジタル−アナログ変換器60′に供給するようにマルチプレクサ50′を条件付ける。
前景パレット42′からのソリッドカラー・データビットＳ（B9）は第２のマルチプレクサ110の第１の入力端子に供給され、背景パレット44′からのソリッドカラー・データビットＳ（B9）は第２のマルチプレクサ110の第２の入力端子に供給され、フリンジパレット100からのソリッドカラー・データビットＳ（B9）は第２のマルチプレクサ110の３の入力端子に結合される。第２のマルチプレクサ110は前述の第１のマルチプレクサ50′と同様に選択論理要素35′からの同じ制御信号によって条件付けられる。従って、前景ピクセルが表示されつゝあるときは、前景パレット42′からのソリッドカラー・データビットＳは第２のマルチプレクサ110の出力端子に発生され、背景ピクセルが表示されつゝあるときは、背景パレット44′からのソリッドカラー・データビットＳが発生され、フリンジピクセルが示されつゝあるときは、フリンジパレット100′からのソリッドカラー・データビットＳが発生される。
第２のマルチプレクサ110の出力端子に発生したソリッドカラー・データビットＳは表示装置70′の制御入力端子に供給される。このデータビットは、受信テレビジョン信号（図示せず）からのテレビジョン画像信号のブランキングを制御する。このビットが論理“1"信号であれば、このピクセルが表示されつゝある間、テレビジョン画像信号はブランクされる。これによってOSDの色は中の詰まった中実色として見えるように表示される（前景、背景、あるいはフリンジ）。このビットが論理“0"であれば、テレビジョン画像信号はブランクされず、OSD画像信号と組み合わされる。この場合、表示されるOSDの色は透明として見えるように表示され、OSDを通して下のテレビジョン画像を見ることができるように表示される。第２のマルチプレクサ110の出力はブランキング回路（図示されていないが表示装置70中に存在する）に結合され、これを上述のように条件付ける。
図３に示されたOSDシステムは512の可能な色から選択される最大16の個々に選択可能な前景色および背景色を与えることができ、また512の可能な色から選択される１つのフリンジ色を与えることができる。さらに、前景パレット42′、背景パレット44′およびフリンジパレット100における各パレットエントリは中実色として見えるように、あるいは受信テレビジョン画像の上に重畳される透明となるように指定される。これにより非常に少ない付加回路で図１に示すOSDシステム全体に格段の融通性を与えることが可能になる。
図４は本発明の原理によるオンスクリーン表示システムのさらに他の実施例の概略ブロック図である。図４で、図１および図３中の要素と同じ要素については同じ参照番号を付し、以下ではそれらの各要素に関する詳細な説明は省略する。図４において、キャラクタバッファ22中のエントリによって表わされる各表示キャラクタに対する属性の一部は属性バッファ24″中の対応するエントリ中に含まれている（表VIIを参照されたし）。各属性エントリは、上述と同じ態様で16個のパレットエントリの１つを指定する１個の４ビットニブルP0〜P3（B0〜B3）をもった８ビットバイトによって表わされる。対応する表示キャラクタに対するパレットエントリを指定する４ビットニブルはパレットメモリ40″のアドレス入力端子に供給される。
しかしながら、残りの４ビットニブルはキャラクタバッファ22中の対応する表示キャラクタのエントリに対する幾つかの属性を指定する。１個のビットＦ（表VIIのB7）は対応する表示キャラクタがフラッシュであるか否かを制御し、１個のビットＩ（B6）は対応する表示キャラクタがイタリック（斜字体）で表示されるか否かを制御し、２個のビットU12とU11（B4、B5）は対応する表示キャラクタに対するアンダーラインを前述と同じ態様で制御する。対応する表示キャラクタの属性を指定する４ビットニブルは選択論理要素35″の制御入力端子に供給される。

選択論理要素35″は前述と同じ態様でアンダーラインデータ信号U11およびU12に応答して、キャラクタバッファ22中の対応するエントリで指定された表示キャラクタに対するアンダーラインを発生する。フラッシュ属性信号Ｆ（表VIIのB7）が論理“1"信号であるときは、選択論理要素35″は、第１の期間中（パレット40″からの背景色信号出力端子をデジタル−アナログ変換器60′に結合するように第１のマルチプレクサ50′を条件付けることによって）背景ピクセルとなるべき表示キャラクタ画像を含む配列中の全てのピクセルを第１の強度で繰返し動作させ、次いで第２の期間中は上述の正規の動作を回復させる。これらの動作はすべて周知である。これによりスクリーン上にフラッシュして見えるOSD表示キャラクタを生成することができる。フラッシュ属性信号Ｆが論理“0"信号であれば、キャラクタは上述の正規の態様で表示され、フラッシュは生じない。
イタリック属性信号Ｉ（表VIIのB6）が論理“1"信号のとき、選択論理要素35″は同様に周知の態様で、傾斜して見えるキャラクタの画像を生成するような態様でピクセルの配列中のピクセルの各行の表示時間を変化させる。イタリック属性信号Ｉが論理“0"信号のときは、キャラクタは上述の正規の態様で表示され、垂直に現れる。
図４の実施例では、16個のエントリを含む単一のパレット40″のみが設けられている。パレット40″中の各エントリは前景色データと背景色データの両方を含んでいる（表VIIIを参照されたし）。前景色および背景色の両方の各色成分は２ビットで表わされるが、３（あるいはそれ以上）のビットを使用することもできる。従って、前景色用に各パレットエントリ中の６ビット（赤成分にFR1およびFR0（B13およびB12）、緑成分にFG1およびFG0（B11およびB12）、青成分にFB1およびFB0（B9およびB8））、背景色用に各パレットエントリ中の６ビット（赤成分にBR1およびBR08（B5およびB4）、緑成分にBG1およびBG0（B3およびB2）、青成分にBB1およびBB0（B1およびB0））が割り当てられる。また各パレットエントリは前景色用の中実色データビットFS（B14）および背景色用の中実色データビットBS（B6）を含んでいる。

図４では、各パレットのエントリは、一方のバイト中に前景データを、他方のバイト中に背景データを有する２バイトからなる。フリンジパレット100は、色データ信号Ｃと中実色ビットＳとを含む背景データを有するパレット40″の部分に対応する単一の１バイトエントリを有している。
タイムベース回路90がキャラクタバッファ22中の表示キャラクタエントリおよび属性バッファ24″中の対応する属性エントリをアドレスすると、パレット40″中のエントリを指定するニブルは、背景色データ出力端子BG Ｃに背景色データ信号を、背景中実データ出力端子BG Ｓに背景ソリッドカラー・データビットを、前景色データ出力端子FG Ｃに前景色データ信号を、前景中実データ出力端子FG Ｓに前景ソリッドカラー・データビットをそれぞれ同時に発生させるように上記パレット40″を条件付ける。パレット40″の前景色信号出力端子FG Ｃ、パレット40″の背景色信号出力端子BG Ｃ、フリンジパレット100の色信号出力端子Ｃからの各色データ信号は第１のマルチプレクサ50′の各入力端子に供給される。同様に、パレット40″の前景中実色ビット出力端子FG Ｓ、パレット40″の背景色中実色ビット出力端子BG Ｓ、フリンジパレット100の中実色ビット出力端子Ｓからの各中実色データビットは第２のマルチプレクサ110の各入力端子に供給される。
第１のマルチプレクサ50′は先に図３に関して説明したように動作して、前景色信号、背景色信号およびフリンジ色信号の適当なものをデジタル−アナログ変換器60′に供給し、次いで該デジタル−アナログ変換器60′は表示装置70にアナログ色信号を供給してOSD画像を発生させる。同様に、第２のマルチプレクサ110は先に説明したように動作して、前景中実色ビット信号、背景中実色ビット信号およびフリンジ中実色ビット信号の適当なものを表示装置70に供給して、受信テレビジョン画像信号のブランキングを制御する。
前景パレット、背景パレットおよび／またはフリンジパレット、および／または属性バッファに別のビットを付加することによって、表示されたOSDキャラクタおよびフリンジ領域に関する他の属性を制御できることは当業者には明らかであり、これらのビットはOSDシステム中の適当な回路あるいは表示装置70′を制御して上記の他の属性を生成することができる。例えば、背景パレット中にビットを含ませて、背景色が表示キャラクタを指定するピクセル配列の左端で開始するか、あるいはその配列の中央で開始するかを指定することができる。属性バッファ、前景パレットおよび背景パレットの間で属性制御ビットを他の形で割り当てることができることは当業者には明らかなことである。

Claims (11)

1. 各々が予め定められた複数の表示キャラクタの１つをを指定する複数のエントリを含むキャラクタバッファと、
   各々が対応する表示キャラクタの属性を指定する、表示キャラクタバッファ中の複数のエントリにそれぞれ対応する複数のエントリを含む属性バッファと、
   キャラクタバッファおよび属性バッファからの対応するエントリを実質的に同時に回復し、回復された属性エントリで指定された属性を有する回復された表示キャラクタエントリ中の指定された表示キャラクタの画像を表わす信号を発生する制御回路とからなり、
   属性バッファ中の各エントリは、パレットメモリ中の複数のエントリの１つを指定するデータを含み、
   上記制御回路は、キャラクタバッファに結合されたキャラクタメモリと、属性バッファに結合されたパレットメモリと、マルチプレクサとを含み、
   上記キャラクタメモリは、ピクセルの複数の配列を含み、各ピクセルは予め定められた複数の表示キャラクタにそれぞれ対応する前景ピクセルあるいは背景ピクセルの一方であり、回復された表示キャラクタのエントリによって指定された表示キャラクタに対応するピクセル配列中のピクセルを表わす信号を生成し、
   上記パレットメモリは、前景ピクセルおよび背景ピクセルに対する各画像の特性を指定する複数のエントリを含み、回復された属性エントリによって指定されたパレットエントリ中の前景ピクセルおよび背景ピクセルの画像の特性を表わす各信号を発生し、
   上記マルチプレクサは、上記パレットメモリからの前景ピクセルおよび背景ピクセルの画像の特性を表わす各信号に応答する第１のデータ入力端子および第２のデータ入力端子と、上記キャラクタメモリからの表示キャラクタに対応するピクセル配列中のピクセルを表わす信号に応答する制御入力とを有し、表示キャラクタの画像を表わす信号を生成する、
   オンスクリーン表示システム。
2. パレットメモリは、各々が前景ピクセル用の画像の特性を指定する第１の複数のエントリを含む前景パレットと、各々が背景ピクセル用の画像の特性を指定する第２の複数のエントリを含む背景パレットとに分割されており、
   属性バッファ中のエントリは、第１の複数の前景パレットエントリの１つを指定する第１の部分と、第２の複数の背景パレットエントリの１つを指定する第２の部分とを含んでいる、
   請求項１記載のオンスクリーン表示システム。
3. パレットメモリ中の各エントリは前景ピクセルおよび背景ピクセルの色を表わすデータを含み、
   制御回路は、マルチプレクサの出力端子に結合されており、パレットメモリ中の指定されたエントリに対応する色を表わす信号を発生する回路を含む、
   請求項１記載のオンスクリーン表示システム。
4. パレットメモリ中の各エントリは、さらに、回復されたキャラクタバッファのエントリによって指定された表示キャラクタの画像にアンダーラインを施すか否かを指定するデータを含んでいる、
   請求項３記載のオンスクリーン表示システム。
5. パレットメモリ中の各エントリは、さらに、回復されたキャラクタバッファのエントリによって指定された表示キャラクタの画像がフラッシュであるか否かを指定するデータを含んでいる、
   請求項３記載のオンスクリーン表示システム。
6. パレットメモリ中の各エントリは、さらに、回復されたキャラクタバッファのエントリによって指定された表示キャラクタの画像がイタリックであるか否かを指定するデータを含んでいる、
   請求項３記載のオンスクリーン表示システム。
7. プロセッサは、キャラクタバッファ、属性バッファおよびパレットメモリに結合されており、上記キャラクタバッファの各エントリ中の表示キャラクタ指定データ、属性バッファ中の各エントリ中の属性指定データ、およびパレットメモリ中の前景および背景ピクセル画像の特性データを記憶するものである、
   請求項１記載のオンスクリーン表示システム。
8. 制御回路はテレビジョン信号を表わす画像と表示キャラクタ画像を表わす信号とを合成する回路からなり、制御信号に応答して上記テレビジョン画像を表わす信号を選択的にブランキングする回路を含み、
   パレットメモリはデータを含む各エントリ中の前景および背景のピクセル画像の特性データを記憶して選択的ブランキング回路用の制御信号を発生する、
   請求項１記載のオンスクリーン表示システム。
9. プロセッサは、キャラクタバッファおよび属性バッファに結合されており、キャラクタバッファの各エントリ中の表示キャラクタ指定データおよび属性バッファ中の各エントリにおける属性指定データを記憶するものである、
   請求項１記載のオンスクリーン表示システム。
10. タイミング回路は、テレビジョン信号に応答し、且つキャラクタバッファ、属性バッファおよび制御回路に結合されており、表示キャラクタ画像を表わす信号を上記テレビジョン信号に同期させるものである、
    請求項１記載のオンスクリーン表示システム。
11. 制御回路は、テレビジョン信号によって表わされる画像と表示キャラクタの画像を表わす信号とを合成する回路からなる、
    請求項10記載のオンスクリーン表示システム。

Images