JPH06222748A - ボーダを有する文字記号を表示する方法および装置 - Google Patents

ボーダを有する文字記号を表示する方法および装置

Info

Publication number
JPH06222748A
JPH06222748A JP5283330A JP28333093A JPH06222748A JP H06222748 A JPH06222748 A JP H06222748A JP 5283330 A JP5283330 A JP 5283330A JP 28333093 A JP28333093 A JP 28333093A JP H06222748 A JPH06222748 A JP H06222748A
Authority
JP
Japan
Prior art keywords
border
raster
line
signal
character symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5283330A
Other languages
English (en)
Other versions
JP3453413B2 (ja
Inventor
Juergen Plog
プロク ユンゲル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH06222748A publication Critical patent/JPH06222748A/ja
Application granted granted Critical
Publication of JP3453413B2 publication Critical patent/JP3453413B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24Generation of individual character patterns
    • G09G5/28Generation of individual character patterns for enhancement of character form, e.g. smoothing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Studio Circuits (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【目的】 像メモリを用いることなく任意の選択可能な
側部にボーダを有する廉価な任意の文字記号を表示する
方法および装置を提供せんとするものである。 【構成】 ボーダを有する文字記号を表示するために、
このボーダをオンラインに発生させ、各瞬時ラスタライ
ンに対して前のラスタラインおよび続くラスタラインを
読出して所望のボーダに従って列状に合成し、合成情報
を多数のラスタ点によりステップ状に遅延する。遅延し
た信号をオンラインに対し選択された側部およびボーダ
幅に従って合成して文字記号情報を表示すべき箇所で抑
圧した後ボーダ信号を発生する。これがため任意の文字
記号の形状に選択可能なボーダを設けることができ、こ
の際ボーダのない設けるの形状を記憶する必要があるだ
けである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はラスタラインおよびライ
ン列より成るラスタとして表示装置上にボーダを有しメ
モリから取出される文字記号を表示する方法、および文
字記号情報を供給するデータソースを具え、ラスタライ
ンおよびライン列より成るラスタにボーダを有する文字
記号を表示する装置に関するものである。
【0002】
【従来の技術】この種の文字記号表示方法は米国特許第
5,003,303 号明細書から既知である。この米国特許明細
書には文字記号の各ラスタ点の文字記号情報は多重数値
を含む。この値はこの数値を全数値範囲の1部分に転送
するとともにこれに並列に拡張した形態の文字記号素子
を数値範囲の他の部分に形成し、例えば各ラスタフィー
ルドに対し当該ラスタフィールドを囲む所定大きさのマ
トリックスフィールド内に文字記号素子が存在するかど
うかをテストする。文字記号の回転またはシフトの後に
適用可能であれば、2つの数値範囲を再び全数値範囲に
個別に逆伝送し、且つ選択可能なカラーをボーダ情報に
割当てる。最後にボーダを有する全文字記号情報を像メ
モリに記憶し、これによりこれから表示を行い得るよう
にする。
【0003】
【発明が解決しようとする課題】像メモリを必要とする
理由は表示すべき文字記号の個別のラスタ点に必要な多
くの処理ステップを表示速度で実行し得ないからであ
る。しかし、かかる像メモリは著しい経費がかかる。
【0004】かかる文字記号メモリを節約するためには
文字記号メモリに例えば文字または数値記号状に記憶さ
れた表示すべき文字記号の像情報を表示装置の表示に同
期して、即ち、画像管の場合に電子ビームの偏向に同期
してしばしば読出すようにしている。文字記号は選択可
能な背景の選択可能なカラーに通常再生される。また、
例えば文字記号をテレビジョン像の所定位置に重畳する
必要がある場合にはこの背景をも透明とする。文字記号
を重畳すべき像部分のカラーが文字記号に選択されたカ
ラーと同一であり、しかも文字記号の背景が透明である
場合には、表示された文字記号を認識することはできな
い。
【0005】任意のカラーの背景に文字記号を認識可能
に表示する1つの可能性は、少なくともある側にボーダ
を有する文字記号を設けることであり、かかるボーダは
シェイド(陰影)とも称される。このボーダを異なるカ
ラーで再生して背景のカラーに関係なく文字記号または
ボーダの何れかを常時信頼可能に認識し得るようにす
る。その他の理由で例えば一層審美的な表示を達成する
ためにはボーダを有する文字記号をも表示する必要があ
る。このボーダは1つ以上の側部、例えば頂部または右
側に必要として、これが陰影として現われるようにす
る。しかし、1つのボーダを3つの側部または全部で4
つの側部に設ける必要がある場合もある。
【0006】従って、本発明の目的は像メモリを用いる
必要なく任意の選択可能な側部にボーダを有する廉価な
任意の文字記号を表示し得る上述した種類の表示方法を
提供せんとするにある。
【0007】
【課題を解決するための手段】本発明文字記号表示方法
はラスタラインおよびライン列より成るラスタとして表
示装置上にボーダを有しメモリから取出される文字記号
を表示するに当たり、遅延されたラスタ点に同期して文
字記号の選択された側のボーダ(陰影)を発生するため
に、ライン信号を形成し、遅延司べき各ラスタラインに
対し関連するラスタラインの情報をボーダに対し選択さ
れた側に関して文字記号の前のおよび/または後のラス
タラインの第1数の情報と列順次に合成し、ライン信号
を列の第2数の2倍まで列状に遅延し、第1数はラスタ
ラインにおけるボーダの高さを示し、第2数はラスタ列
のボーダの幅を示し、表示すべき文字記号のラスタライ
ンの情報が列の第2数だけ遅延される文字記号信号をも
形成し、陰影信号をボーダに対し選択された側に関して
異なる遅延ライン信号の組合せから形成し、文字記号信
号をこの組合せで抑圧し、陰影信号によって遅延された
ラスタラインの関連するラスタ点に選択可能な色を発生
するようにしたことを特徴とする。
【0008】これがため、本発明の基本的な思考は文字
記号の基本的な形状のみを記憶するとともに表示中オン
ラインにボーダを加えることにあり、従って、画像管の
ような周期的な表示の場合にはボーダをも周期的に発生
させるようにする。これがため、まず最初、上側縁部ま
たは下側縁部の情報を発生させ、これから左側縁部また
は右側縁部の追加の情報を形成する。便宜上、表示すべ
き基本的な文字記号の情報に関連するラスタ点に対する
ボーダ情報を形成し、その後このボーダ情報を文字記号
情報によって再び抑圧する。斯様にして文字記号の選択
可能なボーダリングを達成するために容易に実行し得る
とともに文字記号情報が例えば完全な像の像部分に対し
画素状に記憶する場合に用い得る方法を得ることができ
る。
【0009】また、異なる大きさ、例えば高さが2倍、
幅が2倍、即ち、全体の大きさが2倍の選択可能な文字
記号を表示することもできる。従って良好な像表示のた
めにはかかる文字記号を通常の寸法の文字記号ボーダよ
りも広いボーダとともに表示する。
【0010】これがため、本発明文字記号表示方法の他
の例では、異なるボーダ幅の選択を行う場合には、前記
第1数を選択されたボーダ幅に関連させ、前記第2数を
最大ボーダ幅に関連させ、中央遅延ライン信号を選択さ
れたボーダ幅およびボーダに対し選択された側に関し合
成して陰影信号を形成し得るようにする。従ってボーダ
幅は1ラインの文字記号内で、または1ラスタライン内
で変化させることができる。
【0011】1つのボーダに対して上側縁部または下側
縁部に対するラインの数を、側縁部に対するラスタ点の
数とは相違させることができる。即ち、第1の数および
第2の数は相違する。
【0012】本発明は表示されるラスタ点に同期して文
字記号情報を供給するデータソースを具え、ラスタライ
ンおよびライン列より成るラスタに文字記号を表示する
装置において、文字記号の選択可能な側部にボーダ(陰
影)を有する文字記号の表示を行う素子として次に示す
素子: a)前記データソースから表示すべき文字記号の各ラス
タラインに対し、前記ボーダに選択された側部に従って
ボーダ幅に相当する文字記号の前のおよび/または続く
ラスタラインの第1数の情報をも読取る制御装置と、 b)文字記号の個別に読出したラスタラインの関連する
列の情報を組合せてライン信号を形成する合成装置と、 c)ボーダの幅に対応しこれを文字記号信号として出力
する列の第2数により表示すべき瞬時ラスタラインの情
報を遅延する第1遅延装置と、 d)ライン信号を列の第1数の2倍まで遅延してこれを
列状に出力する第2遅延装置と、 e)列状の遅延ライン信号をボーダに対し選択された側
部に従って合成する合成装置と、 f)文字記号信号が発生すると前記合成され遅延された
ライン信号を抑圧するとともに抑圧されない信号を陰影
信号として前記表示装置に供給して選択可能な色を関連
するラスタ点に発生するようにした抑圧装置とを具える
ことを特徴とする。
【0013】制御装置を除けば、他の全ての装置は極め
て簡単な構成となる。その理由は単一のビット−直列信
号のみを主として処理する必要があるからである。例え
ばテレビジョン像に文字記号を重畳する場合にはマイク
ロプロセッサとして構成し得るとともに可能には特定の
特徴を有する制御装置を必要とするため、この制御装置
はボーダを制御するために、特に可能には読取るべきラ
スタラインを計数する計数器を追加した後に個別のラス
タラインを読取るために容易に用いることもできる。
【0014】本発明文字記号表示装置の他の例では、選
択可能な幅を有するボーダを表示するために、前記第1
数を選択されたボーダの幅に対応させ、前記第2数を最
大ボーダ幅に対応させ、前記合成装置によって選択され
たボーダ幅に従って選択された列状遅延ライン信号を合
成し得るようにする。これがため、ボーダの幅を例えば
異なる大きさの文字記号に対して容易に制御することが
できる。
【0015】表示装置の本質的な部分は表示装置のラス
タ点の周波数、例えば12MHzに相当するクロック周
波数で作動し、これは慣例のデジタル技術におけるゲー
トおよびフリップフロップに対し何ら問題ではない。従
って、列の数個のラインを上記周波数で決まる周期ない
に読取る必要のある文字記号メモリによって形成される
データソースへのアクセスは現在得られるメモリに対し
ては容易ではない。これがため、通常はラスタラインの
第3数のラスタ列は文字記号メモリから並列に読出して
ボーダなく文字記号自体を表示し得るようにし、並列情
報を並列−直列コンバータによって直列情報に変換す
る。これがため、メモリアクセス周波数は並列に読出さ
れた第3数のラスタ列に比例して減少する。この目的の
ため、本発明文字記号表示装置の1例では、各ラスタラ
インに対し前記データソースによってコヒーレントラス
タ列の第3数に対する情報を並列に発生するボーダを有
する文字記号を表示する装置において、前記合成装置は
第3数の蓄積レジスタを具え、その各々の前段に個別に
ORゲートを設け、各ORゲートの第1入力端子を関連
する蓄積レジスタの出力端子に接続し、各ORゲートの
第2入力端子をラスタ列の各並列情報の入力端子に接続
し、蓄積レジスタの出力端子を並列−直列コンバータに
接続し、このコンバータの直列出力端子を前記第2遅延
装置に接続し得るようにする。本発明表示装置の本質的
な手段はフリップフロップとして構成された記憶素子に
含まれるため、単一ラスタラインの記憶レジスタのみを
例えば文字記号メモリから読出された複数のラスタライ
ンのバッファリングに必要とすると云う点で著しい節約
を達成することができる。
【0016】
【実施例】図1aはラスタ状表示における数字“2”を
示し、ラスタ点を交差ハッチングで示す。この文字記号
には上側および右側にボーダを設ける。このボーダは1
ラスタ点の幅を有する。これは画素の上側および右側の
各ラスタ点並びに画素の右側に対し対角線的な各ラスタ
点がボーダ点を示すことを意味する。カラー表示の場合
には画素およびボーダ点は異なる色を有する。即ち、白
黒表示の場合にはこれら画素およびボーダ点は異なる輝
度値を有する。文字記号は実際上多数の点によって、即
ち、高解像度でしばしば表示され、且つボーダは単一幅
の文字記号に対しても1つ以上のラスタ点の幅を有す
る。
【0017】図1bに示す数字“2”の4側全部にはボ
ーダを設け、且つさらに文字記号点に対し対角線的に位
置する各ラスタ点はこの点自体が文字記号点でない場合
にはボーダに属するようにする。
【0018】図1aに示すように、ボーダを形成する手
段を図2aにつき説明する。図2aにおいてその頂部に
は文字記号またはその1部分の2つのラスタラインを示
す。即ち、表示すべきラスタラインを示す上側のライン
nには1つの文字記号点を示し、次のラスタラインn+
1にも1つの文字記号点を示しこれを対角線的にずらせ
た点とする。
【0019】図2aの次のラインはこれら2つの文字記
号点の組合せ、即ち、文字記号情報に対するOR機能の
組合せを示す。この情報を以下ライン信号と称する。
【0020】図2aの第3ラインは2重ボーダ幅に従っ
て2ラスタ点だけ遅延されたライン信号および1ラスタ
点だけ遅延されたライン信号を有するライン信号の組合
せを示す。遅延されないライン信号はここでは含まれな
い。その理由は文字記号の左側ではボーダを遅延する必
要がないからである。この組合せ信号は、実際の文字記
号情報の区域にこのボーダ信号をも得られるものとする
と、図1aに示すように本質的には既にボーダ信号であ
る。
【0021】図2aの最後のラインでは、単一ボーダ幅
に従って1ラスタ点だけ遅延された上側のラインnの文
字記号情報を有するラスタ点は組合せ信号から除去され
この文字記号情報によって置換される。これは、図1a
の数字の中央の傾斜部分に示されるように表示装置に供
給される情報を示す。
【0022】図2bにおいて、対応する条件を図1bに
示すように4側全部において完全なボーダに対して与え
る。これがため、遅延すべき各ラインnに対して前のラ
スタラインn−1および次のラスタラインn+1を供給
する。図2bの次のラインは3つの文字記号データの全
部の組合せとしてライン信号を再び示す。
【0023】図2bの第3ラインは2つのラスタ点およ
び遅延されないライン信号を有する1ラスタ点だけ遅延
されたライン信号の組合せを示す。その理由はこの場合
文字記号の左側および右側にボーダ情報を設ける必要が
あるからである。最後に、図2bの最後のラインには中
央ラスタ点を1ラスタ点だけ遅延されたラインnのライ
ン情報で置換する。
【0024】これがためボーダ情報を有する選択された
文字記号側部が表示装置の適用中直接発生し、従ってボ
ーダのない文字記号情報自体を記憶する必要がある。ボ
ーダを発生するこの方法は極めて柔軟性のあるものであ
る。その理由は所望のボーダを、各前のおよび/または
次のラスタラインの読出しの制御によって、および適宜
に遅延されたおよび遅延されない信号の組合せによって
形成することができる。これによっても容易に理解し得
るように、文字記号の上縁および下縁を保持する。その
理由は例えば文字記号上のボーダを表示する必要がある
箇所に直接ラインを表示する際に、ラスタラインn−1
およびnが文字記号情報を含まず、従ってライン信号を
形成する組合せがラスタラインn+1の情報のみ、即
ち、表示すべき文字記号の上側縁のみを含むからであ
る。
【0025】図3は上述した方法に従ってボーダ情報を
発生する回路配置を示す。マイクロプロセッサとして構
成され得、且つ他の機能をも実行し得る制御装置10は
ボーダ情報を発生するに必要な多数の制御信号を受け
る。リード線束7はまずボーダ情報の発生を可能とする
かどうかを示すリード線Enを具える。これがため、個
別の文字記号はボーダと共に表示する必要があるが、同
一像内の他の文字記号はボーダなしに表示する必要があ
るかどうかを選択することができる。次の4つのリード
線N,S,WおよびEは文字記号の何れの側にボーダを
設ける必要があるかを示し、リード線は慣例の地理的な
方向から取出す。従って、Nは“北”を意味し、各文字
記号素子の上端にボーダを設ける必要があること等を示
す。リード線dbは2倍幅のボーダを設ける必要がある
ことを示す。これは少なくとも1方向に拡大して示す必
要がある文字記号に対して特に有効である。瞬時ライン
のアドレスを多重リード線9を経て表示装置に並列に供
給し、このアドレスによって何れの文字記号ラインを文
字記号発生器から読出す必要があるかを示す。文字記号
発生器の文字記号自体による他の制御は示さない。その
理由はこれが一般的に既知であり、発明の1部分を構成
しないからである。またクロック信号のような他の制御
信号も説明の便宜上省略する。
【0026】制御装置10によって供給された信号から
多数の他の制御信号を発生し、これら制御信号を接続ラ
イン15,17を経て出力するとともにこれについて以
下に詳細な説明を行う。また、制御装置10によって出
力ライン11に例えば計数器(図示せず)により文字記
号情報を含むデータソース12から読出すべきラスタラ
インのアドレスを並列に発生し、この計数器は現在のラ
スタラインのアドレスに設定し、ボーダ幅に従って減少
し、次いで増大してデータソース12からラスタライン
を各位置で読出すようにする。説明の便宜上以下データ
ソース12はラスタラインおよびラスタ列の形状の文字
記号情報を含む慣例の文字記号発生器とし、毎回文字記
号の完全なラスタラインを読取り出力ライン13を経て
出力し得るようにする。
【0027】ラスタラインの並列情報は接続ライン13
を経て2つの装置14および16に供給する。装置14
はレジスタとし、これにより接続ライン15を経て制御
装置10からの関連する制御信号により遅延すべき現在
のラインの文字記号情報を記憶し、この制御信号は関連
するラスタラインを文字記号発生器12から読取る際に
発生させるようにする。装置16は南北論理回路と称さ
れる回路を具え、これにより表示すべき各ラインに連続
的に供給されるラスタラインの文字記号情報をOR機能
状に列状合成し得るようにする。これは再び接続ラスタ
15を経て受信した制御信号の制御の下で行われる。読
取り且つ直接遅延すべきラスタラインにさらに供給され
るラスタラインは、リード線NおよびS並びにdbの信
号ラスタラインに従って接続ライン15を経て供給され
たラスタラインの関連するラスタラインのみを取出し、
毎回最も広いボーダに対するラスタラインの最大数のも
のを読取るか、または制御装置によって前記リード線の
信号に依存して出力ライン11に関連するアドレスのみ
を発生させるようにする。
【0028】表示すべき文字記号のラスタラインのレジ
スタ14に記憶された文字記号情報および装置16に記
憶された合成文字記号情報を直列−並列コンバータ18
および20にそれぞれ供給し、ここでこれを接続ラスタ
15を経て関連する信号により書込むようにする。これ
は前の文字記号の関連するラスタラインの処理が終了す
る場合に生ずる。次いで並列−直列コンバータ18およ
び20は表示装置28の各ラスタ点の表示速度で情報を
出力する。
【0029】コンバータ20の直列情報は遅延装置22
に供給し、ここでこの情報を横方向ボーダの最大幅に相
当する多数のクロック周期だけ遅延する。遅延された信
号はリード線23を経て東西論理回路と称される装置2
4に出力する。その理由はこれが左右ボーダを発生する
からである。ボーダの側部およびその幅はリード線17
の制御信号により制御装置10で選択する。東西論理回
路24は主として遅延装置を具え、これによりコンバー
タ18の直列情報を東西ボーダの最大幅だけ遅延してリ
ード線19を経て出力し、且つリード線17の制御信号
に従って遅延された信号を合成する。この合成された信
号からリード線23を経て供給された文字記号情報を取
出す。斯くして形成された信号によってボーダ情報を構
成し、このボーダ情報をリード線25を経て装置26に
供給する。この装置26もリード線23を経て遅延され
た文字記号情報を受ける。
【0030】前記装置26はリード線23および25の
信号から遅延装置28の関連するカラー情報を発生し、
このカラー情報が合成された形態でリード線27に現わ
れるようにする。さらに、装置26では例えばカラーテ
レビジョン信号の受像機のような信号源(図示せず)か
ら発生するカラー像信号をカラー情報に重畳することが
できる。
【0031】図4は装置16の構成を詳細に示す。前述
したように、接続ラスタ13は各々が文字記号の列また
は文字記号フィールドに関連する多数のリード線を具
え、従って文字記号のラスタラインの情報を並列に供給
する。接続ライン13の各リード線を各ORゲート42
(説明の便宜上、図4には1つのゲートのみを示す)の
一方の入力端子に接続する。各ORゲートの出力端子を
各レジスタ段44(その1つのレジスタ段のみを示す)
のデータ入力端子に接続する。各レジスタ段の出力端子
45を関連するORゲート42の第2入力端子に接続
し、レジスタ全ての出力端子を並列−直列コンバータ1
8の並列入力端子に接続する。例えば、文字記号のラス
タラインが12個のラスタ点、12個のORゲート42
および12個のレジスタ段44を含むものとすると、並
列−直列コンバータ18は12ビットの幅を有するワー
ドを直列データ流に変換する。
【0032】連続して供給されるラスタラインの各々の
情報をORゲートを経て関連するレジスタ段44の前の
内容にOR状に合成してリード線15aの信号により再
び関連するレジスタ段に書込み得るようにする。このリ
ード線15aは図3の接続ライン15の1部分を形成す
るとともに実際に使用すべき各ラスタラインの情報に対
し1つの信号を受けるようにする。例えば、最も広いボ
ーダに対するラスタラインの最大数の情報が接続ライン
13を経て供給される場合にもラスタラインの情報は所
望のボーダに対して選択することができる。ボーダに対
する全てのラスタラインが供給されると、各レジスタ段
44は全てのラスタラインから1つの列の論理組合せを
含むようになる。前の文字記号のラスタラインの情報が
完全に処理されると、即ち、直列出力端子19を経て並
列−直列コンバータ18により完全に出力されると、リ
ード線15bに1つの信号が現われ、これにより並列−
直列コンバータ18に全てのレジスタ段44の情報を供
給し、且つ全てのレジスタ段を同時に消去する。次いで
供給された情報をリード線19を経て並列−直列コンバ
ータ18により再び直列に出力する。
【0033】東西論理回路24の構成を図5に詳細に示
す。リード線19を経て到来する情報を一連の遅延装置
52,54,56および58に供給し、ここでこの情報
を表示装置のラスタ点の速度でシフトする。遅延装置5
2および54の遅延の和は、ビット幅の2倍とする最も
広いボーダに相当する遅延装置56および58の遅延の
和に等しい。遅延装置54および56の遅延の各々は単
一のボーダの幅に相当する。
【0034】これがため各遅延装置はライン信号を遅延
する列の数に相当する多数の遅延段を具える。装置の全
ての遅延段の出力信号は並列に取出す、即ち、遅延装置
52の接続ライン53を経て取出す。この接続ラインの
各リード線を各ANDゲート61の一方の入力端子に接
続し、全てのANDゲートの他方の入力端子を、ボーダ
を単一形態で遅延する必要があるかまたは二重形態で遅
延する必要があるかを示す制御リード線15dに接続す
る。各ANDゲート61の出力端子をORゲート62の
入力端子に接続する。接続ライン55を経て並列に供給
される遅延装置54の遅延段はORゲート62の各入力
端子に直接接続する。このゲート62の出力端子をAN
Dゲート65の入力端子に接続し、このゲート65の他
方の入力端子を図3の接続ライン15の1部分をも構成
する制御リード線15wに接続する。
【0035】同様に、遅延装置58の遅延段の出力端子
を接続ライン59を経て各ANDゲート64の入力端子
に接続し、このゲート64の他方の入力端子を制御リー
ド線15dに接続する。ANDゲート64の出力端子を
ORゲート63の各入力端子に接続し、このゲート63
の他方の入力端子を接続ライン57を経て遅延装置56
の各遅延段の出力端子に直接接続する。ORゲート63
の出力端子をANDゲート66の入力端子に接続し、こ
のゲート66の他方の入力端子を図3の接続ライン15
の1部分を構成する制御リード線15eに接続する。A
NDゲート65および66の出力端子をORゲート67
の各入力端子に接続し、このゲート67の出力端子にそ
れぞれ図2aおよび図2bの底部からの第2ラインに示
すような信号を発生する。
【0036】図3の文字記号信号を発生する部分を図5
の上側部分に詳細に示す。レジスタ14は入力端子13
を経て供給される表示すべき文字記号のラスタラインの
情報を受けて記憶する。図4のレジスタ段44の情報を
並列−直列コンバータ18に供給する接続ライン15b
の同様の信号を用いて、レジスタ14の内容を並列−直
列コンバータ20に供給し、その後内容を直列に読出
す。この直列情報を遅延段22に供給してこれにより信
号を、遅延装置52および54の遅延の和に等しい多数
のラスタ点によって遅延された接続ライン23の文字記
号信号として出力する。この文字記号信号をインバータ
74を経てANDゲート72の入力端子に供給し、この
インバータの他方の入力端子にORゲート67の出力信
号を供給する。一方、接続ライン15fの信号によって
ANDゲート72を作動可能状態にするものとすると、
ボーダ信号はリード線25に現われるようになる。ま
た、図3の接続ライン15に属するリード線15fの信
号によって例えばある文字記号に対しては1つのボーダ
が表示され、他の文字記号に対してはボーダ信号が抑圧
されるような制御を行う。
【0037】遅延装置22の遅延が遅延装置52および
54の遅延の和に等しいため、出力接続ライン55には
1つ以上のラスタ点によって実際の文字記号情報を導出
するボーダ信号が現われるようになる。これら出力信号
をORゲート62で合成するため、その出力端子には文
字記号信号を導出する一連のラスタ点信号が発生し、従
ってリード線15wの信号によってANDゲート65を
作動可能状態にする場合に左側のボーダ信号をORゲー
ト67を経て発生する。同様に、遅延装置56の出力端
子57には文字記号信号を遅延するボーダ信号が発生
し、且つリード線15eの信号によってANDゲート6
6を作動可能状態にする場合にORゲート67を経て出
力端子25に一連の遅れラスタ点信号を右側のボーダ信
号として発生する。双方のリード線15eおよび15w
が高レベル信号を保持する場合には1つの文字記号点の
両側に1つのボーダが発生する。
【0038】リード線15dの高レベル信号によって、
実際上各々がそれぞれ接続ライン53および59の多数
のリード線に相当する多数の個別のゲートより成るAN
Dゲート61および64を作動可能状態にし、且つOR
ゲート62および63の出力側に関連する長い一連のそ
れぞれ進みおよび遅れラスタ点信号が現われ、これによ
り像に関連する広いボーダを形成する。これがためボー
ダの幅はリード線15dの信号によって決めることがで
きる。また、制御リード線15dによって2群のAND
ゲート61および64を分離してボーダの幅を1文字記
号内で、例えば単一幅から二重幅に切換えることができ
る。
【0039】これがため上述した表示装置によって実際
の文字記号情報を修正する必要なく、例えばボーダ情報
を有する文字記号を個別に記憶することなく、文字記号
のボーダの表示を柔軟性とすることができる。
【図面の簡単な説明】
【図1】(a)ボーダを有する文字記号の1例を示す説
明図であり、(b)ボーダを有する文字記号の他の例を
示す説明図である。
【図2】(a)ボーダ情報をステップ状に構成する態様
を示す説明図であり、(b)ボーダ情報をステップ状に
構成する態様を示す説明図である。
【図3】本発明文字記号表示装置の1例を示すブロック
回路図である。
【図4】図3の回路の1ブロックの構成を詳細に示す回
路図である。
【図5】図3の回路の他のブロックの構成を詳細に示す
回路図である。
【符号の説明】
7 リード線束 9 多重リード線 10 制御装置 11 制御端子 12 データソース(文字記号発生器) 13 接続ライン 14 装置 15 接続ライン(リード線) 16 装置 17 接続ライン 18 並列−直列コンバータ 19 リード線 20 並列−直列コンバータ 22 遅延装置 23 リード線 24 東西論理回路(装置) 25 リード線 26 装置 27 リード線 28 表示装置 42 ORゲート 44 レジスタ段 45 出力端子(44) 52、54、56、58 遅延装置 53、55、57、59 接続ライン 61、64、65、66、72 ANDゲート 62、63、67 ORゲート 74 インバータ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ラスタラインおよびライン列より成るラ
    スタとして表示装置上にボーダを有しメモリから取出さ
    れる文字記号を表示するに当たり、遅延されたラスタ点
    に同期して文字記号の選択された側のボーダ(陰影)を
    発生するために、ライン信号を形成し、遅延すべき各ラ
    スタラインに対し関連するラスタラインの情報をボーダ
    に対し選択された側に関して文字記号の前のおよび/ま
    たは後のラスタラインの第1数の情報と列順次に合成
    し、ライン信号を列の第2数の2倍まで列状に遅延し、
    第1数はラスタラインにおけるボーダの高さを示し、第
    2数はラスタ列のボーダの幅を示し、表示すべき文字記
    号のラスタラインの情報が第2数の列だけ遅延される文
    字記号信号をも形成し、陰影信号をボーダに対し選択さ
    れた側に関して異なる遅延ライン信号の組合せから形成
    し、文字記号信号をこの組合せで抑圧し、陰影信号によ
    って遅延されたラスタラインの関連するラスタ点に選択
    可能な色を発生するようにしたことを特徴とするボーダ
    を有する文字記号を表示する方法。
  2. 【請求項2】 異なるボーダ幅の選択を行う場合には、
    前記第1数を選択されたボーダ幅に関連させ、前記第2
    数を最大ボーダ幅に関連させ、中央遅延ライン信号を選
    択されたボーダ幅およびボーダに対し選択された側に関
    し合成して陰影信号を形成するようにしたことを特徴と
    する請求項1に記載のボーダを有する文字記号を表示す
    る方法。
  3. 【請求項3】 表示されるラスタ点に同期して文字記号
    情報を供給するデータソースを具え、ラスタラインおよ
    びライン列より成るラスタに文字記号を表示する請求項
    1または2に記載の方法を実施する装置において、文字
    記号の選択可能な側部にボーダ(陰影)を有する文字記
    号の表示を行う素子として次に示す素子: a)前記データソース(12)から表示すべき文字記号
    の各ラスタラインに対し、前記ボーダに選択された側部
    に従ってボーダ幅に相当する文字記号の前のおよび/ま
    たは続くラスタラインの第1数の情報をも読取る制御装
    置(10)と、 b)文字記号の個別に読出したラスタラインの関連する
    列の情報を組合せてライン信号を形成する合成装置(1
    6;42,44)と、 c)ボーダの幅に対応しこれを文字記号信号として出力
    する第2数の列により表示すべき瞬時ラスタラインの情
    報を遅延する第1遅延装置(22)と、 d)ライン信号を第1数の列の2倍まで遅延してこれを
    列状に出力する第2遅延装置(52,54,56,5
    8)と、 e)列状の遅延ライン信号をボーダに対し選択された側
    部に従って合成する合成装置(61−67)と、 f)
    文字記号信号が発生すると前記合成され遅延されたライ
    ン信号を抑圧するとともに抑圧されない信号を陰影信号
    として前記表示装置(28)に供給して選択可能な色を
    関連するラスタ点に発生するようにした抑圧装置(7
    2,74)とを具えることを特徴とするボーダを有する
    文字記号を表示する装置。
  4. 【請求項4】 選択可能な幅を有するボーダを表示する
    ためには、前記第1数を選択されたボーダの幅に対応さ
    せ、前記第2数を最大ボーダ幅に対応させ、前記合成装
    置(61−67)によって選択されたボーダ幅に従って
    選択された列状遅延ライン信号を合成するようにしたこ
    とを特徴とする請求項3に記載のボーダを有する文字記
    号を表示する装置。
  5. 【請求項5】 各ラスタラインに対し前記データソース
    によってコヒーレントラスタ列の第3数に対する情報を
    並列に発生する請求項3または4に記載のボーダを有す
    る文字記号を表示する装置において、前記合成装置(1
    6)は第3数の蓄積レジスタ(44)を具え、その各々
    の前段に個別にORゲート(42)を設け、各ORゲー
    トの第1入力端子を関連する蓄積レジスタの出力端子に
    接続し、各ORゲートの第2入力端子をラスタ列の各並
    列情報の入力端子(13)に接続し、蓄積レジスタの出
    力端子(45)を並列−直列コンバータ(18)に接続
    し、このコンバータの直列出力端子(19)を前記第2
    遅延装置(52,54,56,58)に接続するように
    したことを特徴とするボーダを有する文字記号を表示す
    る装置。
  6. 【請求項6】 制御装置、合成装置、第1および第2遅
    延装置、合成装置および抑圧装置を具えることを特徴と
    する請求項3,4または5に記載のボーダを有する文字
    記号を表示する装置の回路配置。
JP28333093A 1992-11-14 1993-11-12 ボーダを有する文字記号を表示する方法および装置 Expired - Fee Related JP3453413B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4238547A DE4238547A1 (de) 1992-11-14 1992-11-14 Verfahren und Schaltungsanordnung zum Darstellen von Zeichen mit Umrandung
DE4238547:4 1992-11-14

Publications (2)

Publication Number Publication Date
JPH06222748A true JPH06222748A (ja) 1994-08-12
JP3453413B2 JP3453413B2 (ja) 2003-10-06

Family

ID=6472932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28333093A Expired - Fee Related JP3453413B2 (ja) 1992-11-14 1993-11-12 ボーダを有する文字記号を表示する方法および装置

Country Status (4)

Country Link
US (1) US6249273B1 (ja)
EP (1) EP0598434B1 (ja)
JP (1) JP3453413B2 (ja)
DE (2) DE4238547A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544669B2 (ja) * 1999-09-30 2010-09-15 三洋電機株式会社 キャラクタ読み出し回路
SE517445C2 (sv) * 1999-10-01 2002-06-04 Anoto Ab Positionsbestämning på en yta försedd med ett positionskodningsmönster
JP4127594B2 (ja) * 2000-03-23 2008-07-30 理想科学工業株式会社 画像処理方法および装置
US6586688B2 (en) * 2000-04-05 2003-07-01 Anoto Ab Information-related devices and methods
JP5170043B2 (ja) * 2009-09-15 2013-03-27 コニカミノルタビジネステクノロジーズ株式会社 画像投影システム、画像投影方法および画像投影プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2123038B1 (ja) * 1970-04-17 1974-03-15 Lannionnais Electronique
US3781849A (en) * 1972-03-20 1973-12-25 Columbia Broadcasting Syst Inc Method and apparatus for generating self contrasting character images
JPS52105734A (en) * 1976-03-01 1977-09-05 Canon Inc Signal coverter
US4186393A (en) * 1977-01-05 1980-01-29 William Leventer Digital character font enhancement device
US4827254A (en) * 1984-10-30 1989-05-02 Canon Kabushiki Kaisha Display apparatus adapted to display various types of modified characters
JPS6323189A (ja) * 1986-06-03 1988-01-30 日本電気株式会社 記号発生回路
GB8707088D0 (en) 1987-03-25 1987-04-29 Quantel Ltd Character & graphical generating systems
NL8900988A (nl) * 1989-04-20 1990-11-16 Philips Nv Karaktergenerator voor het weergeven op een beeldscherm van karakters met een schaduw.
US5200739A (en) * 1989-04-20 1993-04-06 U.S. Philips Corporation Character generator for displaying characters with a shadow on a display screen
JPH02287496A (ja) * 1989-04-28 1990-11-27 Seiko Epson Corp 文字画像記憶装置
US5280576A (en) * 1991-12-24 1994-01-18 Xerox Corporation Method of adjusting the weight of a character of an outline font

Also Published As

Publication number Publication date
EP0598434B1 (de) 1997-07-23
JP3453413B2 (ja) 2003-10-06
US6249273B1 (en) 2001-06-19
EP0598434A1 (de) 1994-05-25
DE4238547A1 (de) 1994-05-19
DE59306968D1 (de) 1997-08-28

Similar Documents

Publication Publication Date Title
JP3818662B2 (ja) 単一のフレームバッファを有する画像処理システム
JP3385135B2 (ja) オン・スクリーン・ディスプレイ装置
JP2632844B2 (ja) カラー・パレツト・システム
EP0166966B1 (en) Video display controller
US4922238A (en) Method and system for smooth scrolling of a displayed image on a display screen
EP0201210B1 (en) Video display system
US5250928A (en) Graphics decoder
US5420609A (en) Frame buffer, systems and methods
US4853681A (en) Image frame composing circuit utilizing color look-up table
EP0367823A1 (en) Video signal processor
JP3453413B2 (ja) ボーダを有する文字記号を表示する方法および装置
JPH06208787A (ja) ランダムアクセスメモリ
JPH0237479A (ja) スターバーストプロセッサ
JP3558648B2 (ja) オンスクリーン表示システム
CA1292335C (en) Raster scan digital display system
EP0107687B1 (en) Display for a computer
US4901062A (en) Raster scan digital display system
JPH02137070A (ja) 画像処理装置
JP3017093B2 (ja) パレット回路
JP3440525B2 (ja) 表示制御装置
JPH0121512B2 (ja)
JPS5897085A (ja) 映像文字信号発生装置
JPH087555B2 (ja) 表示合成装置
JPH10105150A (ja) キャラクタ記憶回路および表示制御装置
JPH0321173A (ja) パターン発生装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080718

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090718

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100718

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees