JP2632844B2 - カラー・パレツト・システム - Google Patents
カラー・パレツト・システムInfo
- Publication number
- JP2632844B2 JP2632844B2 JP62106128A JP10612887A JP2632844B2 JP 2632844 B2 JP2632844 B2 JP 2632844B2 JP 62106128 A JP62106128 A JP 62106128A JP 10612887 A JP10612887 A JP 10612887A JP 2632844 B2 JP2632844 B2 JP 2632844B2
- Authority
- JP
- Japan
- Prior art keywords
- color
- pixel
- data word
- color data
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 49
- 230000003252 repetitive effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims 3
- 239000003086 colorant Substances 0.000 description 17
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明の分野は、コンピュータ・グラフィックス・シ
ステム、特にカラーを用いるコンピュータ・グラフィッ
クス・システムに関する。
ステム、特にカラーを用いるコンピュータ・グラフィッ
クス・システムに関する。
従来の技術及び問題点 ダイナミック・ランダムアクセス・メモリの価格が下
がるにつれて、コンピュータ・グラフィックス・システ
ム用のビット・マップ又は画素マップ・メモリを提供す
ることが経済的になった。このビット・マップ又は画素
マップ・メモリでは、表示しようとする各々の画素に対
応するメモリ位置にカラー・コードを記憶する。各々の
画素に対するカラー・コードを呼出し、呼出されたカラ
ー・コードに対応するラスタ走査ビデオ信号を発生する
ビデオ装置を設ける。この為、メモリに記憶されている
データが、表示装置の各々の画素に対して発生された色
を決定することにより、表示を決定する。
がるにつれて、コンピュータ・グラフィックス・システ
ム用のビット・マップ又は画素マップ・メモリを提供す
ることが経済的になった。このビット・マップ又は画素
マップ・メモリでは、表示しようとする各々の画素に対
応するメモリ位置にカラー・コードを記憶する。各々の
画素に対するカラー・コードを呼出し、呼出されたカラ
ー・コードに対応するラスタ走査ビデオ信号を発生する
ビデオ装置を設ける。この為、メモリに記憶されている
データが、表示装置の各々の画素に対して発生された色
を決定することにより、表示を決定する。
自然に見える表示を作ることゝ、必要なメモリを最小
限に抑えることゝは、相反する条件である。自然に見え
る表示を作る為には、他種類の色が利用出来ることが必
要である。この為には、非常に多数の可能性の中から、
特定の色を特定する為に、各々の画素に対して多数のビ
ットを必要とする。然し、1つの画素当り多数のビット
を使うことは、記憶の為に大量のメモリを必要とする。
表示に入っている各々の画素に対して多数のビットを設
けなければならないから、中位の寸法の表示装置でも、
大形メモリを必要とする。この為、非常に他種類の色の
中から選ぶことが出来る様にしながら、表示を記憶する
のに必要なメモリの規模を小さくする何等かの方法を提
供するのが有利である。
限に抑えることゝは、相反する条件である。自然に見え
る表示を作る為には、他種類の色が利用出来ることが必
要である。この為には、非常に多数の可能性の中から、
特定の色を特定する為に、各々の画素に対して多数のビ
ットを必要とする。然し、1つの画素当り多数のビット
を使うことは、記憶の為に大量のメモリを必要とする。
表示に入っている各々の画素に対して多数のビットを設
けなければならないから、中位の寸法の表示装置でも、
大形メモリを必要とする。この為、非常に他種類の色の
中から選ぶことが出来る様にしながら、表示を記憶する
のに必要なメモリの規模を小さくする何等かの方法を提
供するのが有利である。
カラー・パレットを提供することは、このような相反
する条件の折合いをつけることが出来る様にする。各々
の画素に対して記憶されるカラー・コードが限られた数
のビットを持っており、こうしてメモリ条件を緩かにす
る。カラー・コードを用いて多数のカラー・レジスタの
内の1つを選択する。こういうカラー・レジスタは何れ
も画素カラー・コードよりも一層長いカラー・データ・
ワードを夫々記憶している。カラー・パレットに設けら
れるカラー・レジスタの数は、画素カラー・コードによ
る選択の個数と等しい。
する条件の折合いをつけることが出来る様にする。各々
の画素に対して記憶されるカラー・コードが限られた数
のビットを持っており、こうしてメモリ条件を緩かにす
る。カラー・コードを用いて多数のカラー・レジスタの
内の1つを選択する。こういうカラー・レジスタは何れ
も画素カラー・コードよりも一層長いカラー・データ・
ワードを夫々記憶している。カラー・パレットに設けら
れるカラー・レジスタの数は、画素カラー・コードによ
る選択の個数と等しい。
この方式は欠点も利点もある。こういうカラー・パレ
ットは、各々の画素カラー・コードのビット数を制限す
ることにより、必要なメモリを減少すると云う条件を充
たす。カラー・レジスタに記憶されているカラー・デー
タ・ワードが画素カラー・コードより長いから、各々の
カラー・データ・ワードが利用し得る一層多数の色の中
から選択することが出来る。この為、この方式は、画素
カラー・コードだけで特定し得るよりもずっと多数の色
の集合の中からある色を特定することが出来る。欠点
は、任意のある時に特定し得る色の数が、画素カラー・
コードの規模によって制限されることである。カラー・
レジスタの数が、一層長いカラー・データ・ワードによ
って選択し得る色の合計の数よりも少ないから、カラー
・パレットは、一層長いカラー・データ・ワードによっ
て選択し得る色の集合の内の部分集合しか選択すること
が出来ない。この欠点は、表示の際、カラー・パレット
のカラー・レジスタを取替えることが出来る様にするこ
とにより、部分的に解決することが出来る。即ち、一度
にある限られた数の色しか表示することが出来ないが、
表示の際、必要に応じて、カラー・レジスタ内に交代的
なカラー・データ・ワードを選択してロードすることに
より、利用し得る色を拡張することが出来る。
ットは、各々の画素カラー・コードのビット数を制限す
ることにより、必要なメモリを減少すると云う条件を充
たす。カラー・レジスタに記憶されているカラー・デー
タ・ワードが画素カラー・コードより長いから、各々の
カラー・データ・ワードが利用し得る一層多数の色の中
から選択することが出来る。この為、この方式は、画素
カラー・コードだけで特定し得るよりもずっと多数の色
の集合の中からある色を特定することが出来る。欠点
は、任意のある時に特定し得る色の数が、画素カラー・
コードの規模によって制限されることである。カラー・
レジスタの数が、一層長いカラー・データ・ワードによ
って選択し得る色の合計の数よりも少ないから、カラー
・パレットは、一層長いカラー・データ・ワードによっ
て選択し得る色の集合の内の部分集合しか選択すること
が出来ない。この欠点は、表示の際、カラー・パレット
のカラー・レジスタを取替えることが出来る様にするこ
とにより、部分的に解決することが出来る。即ち、一度
にある限られた数の色しか表示することが出来ないが、
表示の際、必要に応じて、カラー・レジスタ内に交代的
なカラー・データ・ワードを選択してロードすることに
より、利用し得る色を拡張することが出来る。
このカラー・パレット方式の利点により、この実施方
法を改良すれば、コンピュータ・カラー・グラフィック
ス・システムにも有利である。
法を改良すれば、コンピュータ・カラー・グラフィック
ス・システムにも有利である。
発明の要約 本発明は画素カラー・コードをずっと多くの数のビッ
トを持つカラー・データ・ワードに変換するカラー・パ
レットの改良に関する。カラー・パレットでは、画素マ
ップ・メモリからの画素カラー・コードのストリーム
が、1組のカラー・レジスタの内の1つのレジスタを逐
次的に選択することが出来る様にする。選択されたカラ
ー・レジスタに記憶されているカラー・データ・ワード
が、ビデオ表示装置に於ける現在の画素の色を制御す
る。本発明の技術革新は、それ自身の対応する色を持た
ないカラー・パレット内に、前の色の繰返しが出来る様
にする少なくとも1つのカラー・データ・ワードを発生
する。
トを持つカラー・データ・ワードに変換するカラー・パ
レットの改良に関する。カラー・パレットでは、画素マ
ップ・メモリからの画素カラー・コードのストリーム
が、1組のカラー・レジスタの内の1つのレジスタを逐
次的に選択することが出来る様にする。選択されたカラ
ー・レジスタに記憶されているカラー・データ・ワード
が、ビデオ表示装置に於ける現在の画素の色を制御す
る。本発明の技術革新は、それ自身の対応する色を持た
ないカラー・パレット内に、前の色の繰返しが出来る様
にする少なくとも1つのカラー・データ・ワードを発生
する。
この方式は、表示装置の内容を特定する利点がある。
本発明は表示装置全体を特定するために使うことが出来
る。画素マップ・メモリ全体が、繰返しカラー・データ
・ワードを参照する画素カラー・コードで埋められる場
合、可視像全体は、カラー領域の最初に走査される縁で
画素カラー・コードを変えるだけのことによって、再び
限定することが出来る。この為、表示を再び限定するた
めに、画素マップ・メモリに記憶しなければならないデ
ータ量が大幅に減少する。
本発明は表示装置全体を特定するために使うことが出来
る。画素マップ・メモリ全体が、繰返しカラー・データ
・ワードを参照する画素カラー・コードで埋められる場
合、可視像全体は、カラー領域の最初に走査される縁で
画素カラー・コードを変えるだけのことによって、再び
限定することが出来る。この為、表示を再び限定するた
めに、画素マップ・メモリに記憶しなければならないデ
ータ量が大幅に減少する。
更に、繰返しカラー・データ・ワードを記憶したカラ
ー・レジスタを参照する画素カラー・コードを使うこと
により、画素マップ・メモリ内に隠れた物体を形成する
ことが出来る。カラー・データ・ワードをカラー・レジ
スタに再び限定することにより、こういう隠れた物体を
現れたり或いは消える様にすることが出来る。この発明
の好ましい実施例では、呼出されたカラー・データ・ワ
ードがカラー・データ・バッファに記憶される。このカ
ラー・データ・バッファに記憶されたカラー・データ・
ワードが、発生されるビデオ出力信号を制御する。カラ
ー・データ・バッファにこういう繰返しカラー・データ
・ワードを記憶することを不作動にすることにより、繰
返しカラー・データ・ワードが達成される。即ち、繰返
しカラー・データ・ワードが呼出された時、カラー・デ
ータ・バッファの内容が変らず、こうして前の色を繰返
す。これは、カラー・データ・ワード全体を復号するこ
とにより、又はカラー・データ・ワードの選ばれた数の
属性ビットだけを復号することによって達成することが
出来る。
ー・レジスタを参照する画素カラー・コードを使うこと
により、画素マップ・メモリ内に隠れた物体を形成する
ことが出来る。カラー・データ・ワードをカラー・レジ
スタに再び限定することにより、こういう隠れた物体を
現れたり或いは消える様にすることが出来る。この発明
の好ましい実施例では、呼出されたカラー・データ・ワ
ードがカラー・データ・バッファに記憶される。このカ
ラー・データ・バッファに記憶されたカラー・データ・
ワードが、発生されるビデオ出力信号を制御する。カラ
ー・データ・バッファにこういう繰返しカラー・データ
・ワードを記憶することを不作動にすることにより、繰
返しカラー・データ・ワードが達成される。即ち、繰返
しカラー・データ・ワードが呼出された時、カラー・デ
ータ・バッファの内容が変らず、こうして前の色を繰返
す。これは、カラー・データ・ワード全体を復号するこ
とにより、又はカラー・データ・ワードの選ばれた数の
属性ビットだけを復号することによって達成することが
出来る。
本発明の上記並びにその他の面は以下図面について説
明する所から更によく理解されよう。
明する所から更によく理解されよう。
実 施 例 第1図にビデオ・システム100を示す。ビデオ・シス
テム100がこの発明を実施するのに必要な主な部分を含
む。ビデオ・システム100が表示制御器110、ビデオ・タ
イミング及び制御回路115、画素マップ・メモリ120、画
素バッファ130、カラー・パレット140及びビデオ表示装
置150を含む。表示制御器110がアドレス・バス122及び
データ・バス124を介して画素マップ・メモリ120に結合
される。ビデオ・タイミング及び制御回路115も制御バ
ス126を介して画素マップ・メモリ120に接続される。画
素マップ・メモリ120が、アドレス・バス122によって選
択し得る複数個のメモリ位置を持っている。画素マップ
・メモリ120内の各々のアドレス位置は、ビデオ表示装
置150によって表示しようとする可視像の個別の画素
(1つ又は複数)に対応するデータを持っている。画素
マップ・メモリ120内に記憶されている各各の画素カラ
ー・コードは、ビデオ表示装置150の対応する画素位置
に表示しようとする特定のビデオの属性に対応するデー
タを持っている。こういうビデオの属性は、特定の画素
の色及び強度を含む。
テム100がこの発明を実施するのに必要な主な部分を含
む。ビデオ・システム100が表示制御器110、ビデオ・タ
イミング及び制御回路115、画素マップ・メモリ120、画
素バッファ130、カラー・パレット140及びビデオ表示装
置150を含む。表示制御器110がアドレス・バス122及び
データ・バス124を介して画素マップ・メモリ120に結合
される。ビデオ・タイミング及び制御回路115も制御バ
ス126を介して画素マップ・メモリ120に接続される。画
素マップ・メモリ120が、アドレス・バス122によって選
択し得る複数個のメモリ位置を持っている。画素マップ
・メモリ120内の各々のアドレス位置は、ビデオ表示装
置150によって表示しようとする可視像の個別の画素
(1つ又は複数)に対応するデータを持っている。画素
マップ・メモリ120内に記憶されている各各の画素カラ
ー・コードは、ビデオ表示装置150の対応する画素位置
に表示しようとする特定のビデオの属性に対応するデー
タを持っている。こういうビデオの属性は、特定の画素
の色及び強度を含む。
ビデオ・システム100の通常の動作では、表示制御部1
10、ビデオ・タイミング及び制御回路115及び画素マッ
プ・メモリ120が協働して、ビデオ表示装置150に対する
ビデオ信号を発生することが出来る様なデータ・ストリ
ームを発生する。表示制御器110が、画素マップ・メモ
リ120に印加する為の逐次的なアドレスをアドレス・バ
ス122に発生する。ビデオ・タイミング及び制御回路115
が、画素マップ・メモリ120に印加する為の対応する信
号を制御バス126に発生する。特にこれはタイミング及
びモード制御信号である。ビデオ・システム100の通常
のモードでは、画素カラー・コード・データが画素マッ
プ・メモリから呼出され、従って、ビデオ・タイミング
及び制御回路115が制御バス126を介してこのメモリにメ
モリ読取信号を印加する。表示制御器110によって発生
されて画素マップ・メモリ120に印加されたアドレスの
順序が、ビデオ表示装置150に於ける表示の順序に対応
する順序で、画素カラー・コードを呼出す。普通の状態
では、ビデオ表示装置150はラスタ走査形表示装置であ
り、画素を左から右、そして上から下へ走査する。表示
制御器110によってアドレス・バス122に発生されるアド
レスの順序は、こういう所定の順序で画素カラー・コー
ドが画素マップ・メモリ120から呼出されることを保証
する。
10、ビデオ・タイミング及び制御回路115及び画素マッ
プ・メモリ120が協働して、ビデオ表示装置150に対する
ビデオ信号を発生することが出来る様なデータ・ストリ
ームを発生する。表示制御器110が、画素マップ・メモ
リ120に印加する為の逐次的なアドレスをアドレス・バ
ス122に発生する。ビデオ・タイミング及び制御回路115
が、画素マップ・メモリ120に印加する為の対応する信
号を制御バス126に発生する。特にこれはタイミング及
びモード制御信号である。ビデオ・システム100の通常
のモードでは、画素カラー・コード・データが画素マッ
プ・メモリから呼出され、従って、ビデオ・タイミング
及び制御回路115が制御バス126を介してこのメモリにメ
モリ読取信号を印加する。表示制御器110によって発生
されて画素マップ・メモリ120に印加されたアドレスの
順序が、ビデオ表示装置150に於ける表示の順序に対応
する順序で、画素カラー・コードを呼出す。普通の状態
では、ビデオ表示装置150はラスタ走査形表示装置であ
り、画素を左から右、そして上から下へ走査する。表示
制御器110によってアドレス・バス122に発生されるアド
レスの順序は、こういう所定の順序で画素カラー・コー
ドが画素マップ・メモリ120から呼出されることを保証
する。
こうして呼出された画素カラー・コードのストリーム
がデータ・バス126に現れ、画素バッファ130に供給され
る。画素バッファ130がビデオ・タイミング及び制御回
路115から制御バス128を介して制御されて、画素マップ
・メモリ120から呼出された画素カラー・コードを、バ
ス135を介してカラー・パレット140に印加する為に、一
時的に記憶する様に作用する。ビデオ・パレット140も
ビデオ・タイミング及び制御回路115から制御バス128を
介して制御される。この制御は、主に、画素マップ・メ
モリ120からの画素カラー・コードの呼出しと、対応す
る画素の表示及びビデオ表示装置150のタイミングを保
つものである。ビデオ・パレット140が画素バッファ130
からバス135を介して、呼出された画素カラー・コード
・ストリームを受取る。ビデオ・パレット140が、受取
った画素カラー・コードに対応するビデオ信号を発生す
る。ビデオ信号を特定する1つの方法は、3個1組の原
色信号である。第1図に示す好ましい実施例では、こう
いうビデオ信号が、線142の赤カラー信号、線144の緑カ
ラー信号及び線146の青カラー信号を別々に含む。こう
いう赤、緑及び青カラー信号が、受取った画素カラー・
コードに対応し、且つ第2図に示す内部のカラー・ルッ
クアップ・テーブルに対応して、カラー・パレット140
によって夫々発生される。好ましい実施例は別々の赤、
緑及び青カラー信号を含んでいるが、当業者であれば、
カラー及び輝度情報を1個の複合ビデオ信号としてビデ
オ表示装置150に伝送することが出来ることが理解され
よう。ビデオ表示装置150が、カラー・パレット140から
受取った夫々赤、緑及び青カラー信号と、制御バス128
を介してビデオ・タイミング及び制御回路115から受取
った制御信号とに従って、可視表示を発生する。
がデータ・バス126に現れ、画素バッファ130に供給され
る。画素バッファ130がビデオ・タイミング及び制御回
路115から制御バス128を介して制御されて、画素マップ
・メモリ120から呼出された画素カラー・コードを、バ
ス135を介してカラー・パレット140に印加する為に、一
時的に記憶する様に作用する。ビデオ・パレット140も
ビデオ・タイミング及び制御回路115から制御バス128を
介して制御される。この制御は、主に、画素マップ・メ
モリ120からの画素カラー・コードの呼出しと、対応す
る画素の表示及びビデオ表示装置150のタイミングを保
つものである。ビデオ・パレット140が画素バッファ130
からバス135を介して、呼出された画素カラー・コード
・ストリームを受取る。ビデオ・パレット140が、受取
った画素カラー・コードに対応するビデオ信号を発生す
る。ビデオ信号を特定する1つの方法は、3個1組の原
色信号である。第1図に示す好ましい実施例では、こう
いうビデオ信号が、線142の赤カラー信号、線144の緑カ
ラー信号及び線146の青カラー信号を別々に含む。こう
いう赤、緑及び青カラー信号が、受取った画素カラー・
コードに対応し、且つ第2図に示す内部のカラー・ルッ
クアップ・テーブルに対応して、カラー・パレット140
によって夫々発生される。好ましい実施例は別々の赤、
緑及び青カラー信号を含んでいるが、当業者であれば、
カラー及び輝度情報を1個の複合ビデオ信号としてビデ
オ表示装置150に伝送することが出来ることが理解され
よう。ビデオ表示装置150が、カラー・パレット140から
受取った夫々赤、緑及び青カラー信号と、制御バス128
を介してビデオ・タイミング及び制御回路115から受取
った制御信号とに従って、可視表示を発生する。
更に表示制御器110がデータ・バス124を介して画素マ
ップ・メモリ120に結合されている。表示制御器110と画
素マップ・メモリ120の間のこのデータ接続が、ビデオ
・タイミング及び制御回路115と共に、表示制御器110が
画素マップ・メモリ120の内容を制御することが出来る
様にする。ビデオ・システム100についてこれまで説明
した所から明らかであるが、画素マップ・メモリ120の
内容を制御することにより、ビデオ表示装置150によっ
て発生される可視像が制御される。第1図に示すビデオ
・システム100の様な典型的なビデオ・システムでは、
表示制御器110が画素マップ・メモリ120の内容を変更す
ることが許される。画素マップ・メモリ120に接続され
た2つのデータ・バス126,128を設けることにより、こ
の二重アクセスが容易になる。好ましい実施例では、画
素マップ・メモリ120は二重ポート・ビデオ・ランダム
アクセス・メモリで構成される。データ・バス126に対
応する並列アクセス・データ・ポートが、画素カラー・
コードを変更することにより、可視像を変更する為に、
表示制御器がアクセスすることが出来る様にする。ビデ
オ・ランダムアクセス・メモリ内の直列ポートが長いシ
フトレジスタを持ち、これはメモリ・アレーから周期的
にロードされ、その後シフトして出て行く。この長いシ
フトレジスタをロードする過程は、1メモリ・アクセス
・サイクルしか必要としないが、シフトレジスタの長さ
に関係する期間にわたり、直列出力を与えるのに十分な
データが得られる。こういうシフトレジスタの出力がデ
ータ・バス126を形成し、それが表示装置の更新を制御
する。画素マップ・メモリ120にこの様な二重ポート・
メモリを使うことにより、メモリ・アクセス帯域幅に対
するコンテンションが大幅に低下する。直列ポートは、
表示装置を更新する為に、データ・バス126にデータを
殆んど連続的に発生することが出来る様にする。他方、
長いシフトレジスタのローディングには1メモリ・サイ
クルしか必要としないから、メモリ・アクセス帯域幅の
略全体がデータ・バス124を介しての可視像の制御に利
用出来る。
ップ・メモリ120に結合されている。表示制御器110と画
素マップ・メモリ120の間のこのデータ接続が、ビデオ
・タイミング及び制御回路115と共に、表示制御器110が
画素マップ・メモリ120の内容を制御することが出来る
様にする。ビデオ・システム100についてこれまで説明
した所から明らかであるが、画素マップ・メモリ120の
内容を制御することにより、ビデオ表示装置150によっ
て発生される可視像が制御される。第1図に示すビデオ
・システム100の様な典型的なビデオ・システムでは、
表示制御器110が画素マップ・メモリ120の内容を変更す
ることが許される。画素マップ・メモリ120に接続され
た2つのデータ・バス126,128を設けることにより、こ
の二重アクセスが容易になる。好ましい実施例では、画
素マップ・メモリ120は二重ポート・ビデオ・ランダム
アクセス・メモリで構成される。データ・バス126に対
応する並列アクセス・データ・ポートが、画素カラー・
コードを変更することにより、可視像を変更する為に、
表示制御器がアクセスすることが出来る様にする。ビデ
オ・ランダムアクセス・メモリ内の直列ポートが長いシ
フトレジスタを持ち、これはメモリ・アレーから周期的
にロードされ、その後シフトして出て行く。この長いシ
フトレジスタをロードする過程は、1メモリ・アクセス
・サイクルしか必要としないが、シフトレジスタの長さ
に関係する期間にわたり、直列出力を与えるのに十分な
データが得られる。こういうシフトレジスタの出力がデ
ータ・バス126を形成し、それが表示装置の更新を制御
する。画素マップ・メモリ120にこの様な二重ポート・
メモリを使うことにより、メモリ・アクセス帯域幅に対
するコンテンションが大幅に低下する。直列ポートは、
表示装置を更新する為に、データ・バス126にデータを
殆んど連続的に発生することが出来る様にする。他方、
長いシフトレジスタのローディングには1メモリ・サイ
クルしか必要としないから、メモリ・アクセス帯域幅の
略全体がデータ・バス124を介しての可視像の制御に利
用出来る。
後で述べるが、好ましい実施例では、画素マップ・メ
モリ120に記憶されている画素カラー・コードは4ビッ
トの長さである。この4ビット画素カラー・コードが、
カラー・パレット140内に記憶されているカラー・ルッ
クアップ・テーブルが16項目を含むことが出来る様にす
る。カラー・パレット140に4ビット・バスからデータ
を供給することが出来る。然し、こうすると、特に大形
の表示装置では、データ速度が非常に高くなる。バス12
6のデータ速度を下げる為、このバスは8ビットで形成
される。この場合、画素マップ・メモリ120から呼出さ
れる1ワードは8データ・ビットを含み、これは4ビッ
ト画素カラー・コード2個に対応する長さである。好ま
しい実施例では、画素マップ・メモリ120の8ビットの
1ストリング内に、隣合った2つの奇数及び偶数の画素
カラー・コードのデータが記憶されている。呼出された
時、こういう2つの画素カラー・コードがデータ・バス
126を介して画素バッファ130に印加される。ビデオ・タ
イミング及び制御回路115からのタイミング及び制御信
号に従って、これらの2つの画素カラー・コードが、受
取った時の様に並列ではなく、逐次的にカラー・パレッ
ト140に印加される。これによって、データ・バス126に
8ビット・データ・ワードを用いることが出来、これに
よってカラー・パレット140内に所望の4ビットの画素
カラー・コードを保ちながら、データ・バス126の個々
の線に要求されるデータ速度を下げる。
モリ120に記憶されている画素カラー・コードは4ビッ
トの長さである。この4ビット画素カラー・コードが、
カラー・パレット140内に記憶されているカラー・ルッ
クアップ・テーブルが16項目を含むことが出来る様にす
る。カラー・パレット140に4ビット・バスからデータ
を供給することが出来る。然し、こうすると、特に大形
の表示装置では、データ速度が非常に高くなる。バス12
6のデータ速度を下げる為、このバスは8ビットで形成
される。この場合、画素マップ・メモリ120から呼出さ
れる1ワードは8データ・ビットを含み、これは4ビッ
ト画素カラー・コード2個に対応する長さである。好ま
しい実施例では、画素マップ・メモリ120の8ビットの
1ストリング内に、隣合った2つの奇数及び偶数の画素
カラー・コードのデータが記憶されている。呼出された
時、こういう2つの画素カラー・コードがデータ・バス
126を介して画素バッファ130に印加される。ビデオ・タ
イミング及び制御回路115からのタイミング及び制御信
号に従って、これらの2つの画素カラー・コードが、受
取った時の様に並列ではなく、逐次的にカラー・パレッ
ト140に印加される。これによって、データ・バス126に
8ビット・データ・ワードを用いることが出来、これに
よってカラー・パレット140内に所望の4ビットの画素
カラー・コードを保ちながら、データ・バス126の個々
の線に要求されるデータ速度を下げる。
第2図は第1図に示したカラー・パレット140の細部
を示す。ビデオ・パレットが制御デコード回路210、ス
イッチ220、アドレス装置235を持つカラー・ルックアッ
プ・テーブル230、カラー・データ・バッファ240及び3
個のディジタル・アナログ変換器250,260,270を持って
いる。制御デコード回路210が2本のモード制御棒、即
ちDATEN線212及びMODE線214を介して、ビデオ・タイミ
ング及び制御回路115に結合される。制御デコード回路2
10が、受取った制御信号に従って、カラー・パレットの
動作を制御する。制御デコード回路210が表示/ロード
信号215を発生し、これがスイッチ回路220に印加され
る。制御デコード回路210が読取/書込み信号217を発生
し、これがカラー・ルックアップ・テーブル230及びア
ドレス装置235に印加される。最後に、制御デコード回
路210が消去信号219を発生し、これが各々のディジタル
・アナログ変換器250,260,270に印加される。
を示す。ビデオ・パレットが制御デコード回路210、ス
イッチ220、アドレス装置235を持つカラー・ルックアッ
プ・テーブル230、カラー・データ・バッファ240及び3
個のディジタル・アナログ変換器250,260,270を持って
いる。制御デコード回路210が2本のモード制御棒、即
ちDATEN線212及びMODE線214を介して、ビデオ・タイミ
ング及び制御回路115に結合される。制御デコード回路2
10が、受取った制御信号に従って、カラー・パレットの
動作を制御する。制御デコード回路210が表示/ロード
信号215を発生し、これがスイッチ回路220に印加され
る。制御デコード回路210が読取/書込み信号217を発生
し、これがカラー・ルックアップ・テーブル230及びア
ドレス装置235に印加される。最後に、制御デコード回
路210が消去信号219を発生し、これが各々のディジタル
・アナログ変換器250,260,270に印加される。
スイッチ回路220がバス135に結合され、このバスを介
して画素バッファ130からの逐次的な画素カラー・コー
ドを受取る。制御デコード回路210から受取った表示/
ロード信号215に従って、スイッチ回路220が受取った画
素カラー・コードをアドレス装置235又はカラー・ルッ
クアップ・テーブル230の何れかに印加する。可視像を
表示する通常のモードでは、スイッチ回路220は表示モ
ードにあって、この時バス135から受取った画素カラー
・コードがアドレス装置235に印加される。カラー・ル
ックアップ・テーブル・ロード・モードでは、スイッチ
回路220がロード・モードにあり、この時バス135から受
取った画素カラー・コードがカラー・ルックアップ・テ
ーブル230に印加される。
して画素バッファ130からの逐次的な画素カラー・コー
ドを受取る。制御デコード回路210から受取った表示/
ロード信号215に従って、スイッチ回路220が受取った画
素カラー・コードをアドレス装置235又はカラー・ルッ
クアップ・テーブル230の何れかに印加する。可視像を
表示する通常のモードでは、スイッチ回路220は表示モ
ードにあって、この時バス135から受取った画素カラー
・コードがアドレス装置235に印加される。カラー・ル
ックアップ・テーブル・ロード・モードでは、スイッチ
回路220がロード・モードにあり、この時バス135から受
取った画素カラー・コードがカラー・ルックアップ・テ
ーブル230に印加される。
カラー・ルックアップ・テーブル230がアドレス装置2
35と共に、カラー・パレット140のビデオ出力信号を制
御する様に作用する。好ましい実施例では、カラー・ル
ックアップ・テーブル230が、16個のカラー・データ・
ワードを記憶する16個の別々のメモリ・レジスタを持っ
ている。通常の表示動作の間、スイッチ回路220から受
取った4ビット画素カラー・コードがアドレス装置235
に印加される。受取った特定の画素カラー・コードに従
って、アドレス装置235が、カラー・ルックアップ・テ
ーブル230の16個のカラー・データ・レジスタの内の1
つを選択し、そこに記憶されていたデータを出力する。
画素カラー・コードの4ビットのデータが、24即ち16個
までの異なる状態を特定することが出来ることに注意さ
れたい。従って、カラー・ルックアップ・テーブル230
が、4ビット画素カラー・コードで選択し得る16個に対
応して、16個のカラー・レジスタを持っている。
35と共に、カラー・パレット140のビデオ出力信号を制
御する様に作用する。好ましい実施例では、カラー・ル
ックアップ・テーブル230が、16個のカラー・データ・
ワードを記憶する16個の別々のメモリ・レジスタを持っ
ている。通常の表示動作の間、スイッチ回路220から受
取った4ビット画素カラー・コードがアドレス装置235
に印加される。受取った特定の画素カラー・コードに従
って、アドレス装置235が、カラー・ルックアップ・テ
ーブル230の16個のカラー・データ・レジスタの内の1
つを選択し、そこに記憶されていたデータを出力する。
画素カラー・コードの4ビットのデータが、24即ち16個
までの異なる状態を特定することが出来ることに注意さ
れたい。従って、カラー・ルックアップ・テーブル230
が、4ビット画素カラー・コードで選択し得る16個に対
応して、16個のカラー・レジスタを持っている。
選択されたカラー・レジスタから呼出されたカラー・
データ・ワードがバス232を介してカラー・データ・バ
ッファ240に印加される。好ましい実施例では、このカ
ラー・データ・ワードは第3図の300に示す形を持って
いる。このカラー・データ・ワードは、1つ又は更に多
くの属性ビット310、赤カラー・ビット320、緑カラー・
ビット330及び青カラー・ビット340を持っている。赤カ
ラー・ビット320が線242を介して赤のディジタル・アナ
ログ変換器250に印加される。赤のディジタル・アナロ
グ変換器が、ビデオ表示装置150に印加する為に、線142
に赤カラー信号を発生する。緑カラー・ビット330が線2
44を介して緑のディジタル・アナログ変換器260に印加
される。緑のディジタル・アナログ変換器260が、ビデ
オ表示装置150に印加する為、線144に緑カラー信号を発
生する。最後に、青カラー・ビット340が線246を介して
青のディジタル・アナログ変換器270に印加され、これ
が線146に青カラー信号を発生する。
データ・ワードがバス232を介してカラー・データ・バ
ッファ240に印加される。好ましい実施例では、このカ
ラー・データ・ワードは第3図の300に示す形を持って
いる。このカラー・データ・ワードは、1つ又は更に多
くの属性ビット310、赤カラー・ビット320、緑カラー・
ビット330及び青カラー・ビット340を持っている。赤カ
ラー・ビット320が線242を介して赤のディジタル・アナ
ログ変換器250に印加される。赤のディジタル・アナロ
グ変換器が、ビデオ表示装置150に印加する為に、線142
に赤カラー信号を発生する。緑カラー・ビット330が線2
44を介して緑のディジタル・アナログ変換器260に印加
される。緑のディジタル・アナログ変換器260が、ビデ
オ表示装置150に印加する為、線144に緑カラー信号を発
生する。最後に、青カラー・ビット340が線246を介して
青のディジタル・アナログ変換器270に印加され、これ
が線146に青カラー信号を発生する。
第2図から判る様に、別個の線233がバス232から出て
いて、カラー・データ・バッファ240の付能入力に印加
される。この発明の一面では、呼出されたカラー・デー
タ・ワード300の内の属性310の一部分をカラー・データ
・バッファ240の付能入力に印加して、「繰返し」色を
発生することが出来る。本発明のこういう一面は後で更
に説明する。
いて、カラー・データ・バッファ240の付能入力に印加
される。この発明の一面では、呼出されたカラー・デー
タ・ワード300の内の属性310の一部分をカラー・データ
・バッファ240の付能入力に印加して、「繰返し」色を
発生することが出来る。本発明のこういう一面は後で更
に説明する。
制御デコード回路210に印加されたモード信号がカラ
ー・ルックアップ・テーブル・ロードモードを示す時、
カラー・パレット140は前に述べたのとは異なる形で動
作する。最初に、制御デコード回路210が線215を介して
スイッチ回路220にロード信号を印加する。これによっ
て、バス135から受取った画素カラー・コードが、バス2
22を介してアドレス装置235に印加されるのではなく、
バス224を介してカラー・ルックアップ・テーブル230に
印加される。更に、制御デコード回路210がカラー・ル
ックアップ・テーブル230及びアドレス装置235の両方に
書込み信号を印加する。この時、受取った画素カラー・
コードがカラー・ルックアップ・テーブル230の16個の
カラー・レジスタを印加され、これらのレジスタにロー
ドする。このカラー・テーブル・ロード動作の間、アド
レス装置235が予定の順序のアドレスを発生して、受取
った画素カラー・コードが一定の順序で予定の位置に記
憶される様にする。同時に、制御デコード回路210が線2
19に消去信号を発生し、これが赤のディジタル・アナロ
グ変換器250、緑のディジタル・アナログ変換器260及び
青のディジタル・アナログ変換器270に印加される。
ー・ルックアップ・テーブル・ロードモードを示す時、
カラー・パレット140は前に述べたのとは異なる形で動
作する。最初に、制御デコード回路210が線215を介して
スイッチ回路220にロード信号を印加する。これによっ
て、バス135から受取った画素カラー・コードが、バス2
22を介してアドレス装置235に印加されるのではなく、
バス224を介してカラー・ルックアップ・テーブル230に
印加される。更に、制御デコード回路210がカラー・ル
ックアップ・テーブル230及びアドレス装置235の両方に
書込み信号を印加する。この時、受取った画素カラー・
コードがカラー・ルックアップ・テーブル230の16個の
カラー・レジスタを印加され、これらのレジスタにロー
ドする。このカラー・テーブル・ロード動作の間、アド
レス装置235が予定の順序のアドレスを発生して、受取
った画素カラー・コードが一定の順序で予定の位置に記
憶される様にする。同時に、制御デコード回路210が線2
19に消去信号を発生し、これが赤のディジタル・アナロ
グ変換器250、緑のディジタル・アナログ変換器260及び
青のディジタル・アナログ変換器270に印加される。
カラー・パレット140の2つの動作モードが第4図及
び第5図に図式的に示されている。第4図は、受取った
画素カラー・コードがビデオ出力信号の予定の集合を発
生することが出来る様にする普通のモードを示す。第5
図は、受取った画素カラー・コードを用いて、カラー・
ルックアップ・テーブルをロードするカラー・テーブル
・ロード・モードの動作を示している。
び第5図に図式的に示されている。第4図は、受取った
画素カラー・コードがビデオ出力信号の予定の集合を発
生することが出来る様にする普通のモードを示す。第5
図は、受取った画素カラー・コードを用いて、カラー・
ルックアップ・テーブルをロードするカラー・テーブル
・ロード・モードの動作を示している。
第4図はカラー・パレット140の通常の動作を示す。
通常の動作では、表示制御器110の動作により、画素マ
ップ・メモリ120から、ある計画の画素カラー・コード
が読出される。こういう画素カラー・コードが第4図の
401,402,403に図式的に示されている。第4図で、402と
記したN番目の画素カラー・コードを考える。この例で
は、画素カラー・コード402は2進ディジット“1010"で
ある。この2進値は10進法の10の値に対応し、従ってカ
ラー・ルックアップ・テーブル230の16個のカラー・レ
ジスタの中からカラー・レジスタ10を選択する。この機
能が、画素カラー・コード402からカラー・ルックアッ
プ・テーブル230のカラー・レジスタ10への矢印によっ
て図式的に示してある。
通常の動作では、表示制御器110の動作により、画素マ
ップ・メモリ120から、ある計画の画素カラー・コード
が読出される。こういう画素カラー・コードが第4図の
401,402,403に図式的に示されている。第4図で、402と
記したN番目の画素カラー・コードを考える。この例で
は、画素カラー・コード402は2進ディジット“1010"で
ある。この2進値は10進法の10の値に対応し、従ってカ
ラー・ルックアップ・テーブル230の16個のカラー・レ
ジスタの中からカラー・レジスタ10を選択する。この機
能が、画素カラー・コード402からカラー・ルックアッ
プ・テーブル230のカラー・レジスタ10への矢印によっ
て図式的に示してある。
カラー・ルックアップ・テーブル230のカラー・レジ
スタ10にはカラー・データ・ワード300が記憶されてい
る。前に第3図に示した様に、このカラー・データ・ワ
ードが2個の属性ビット、4個の赤カラー・ビット、4
個の緑カラー・ビット及び4個の青カラー・ビットを含
んでいる。この例では、属性ビットが310に示されてお
り、赤カラー・ビットが320に示されており、緑カラー
・ビットが330に示されており、青カラー・ビットが340
に示されている。この発明の好ましい実施例では、赤カ
ラー・ビット320、緑カラー・ビット330及び青カラー・
ビット340が何れもカラー・データ・バッファ240内に記
憶される。線242が赤カラー・ビット320を赤のディジタ
ル・アナログ変換器250に伝達する。赤のディジタル・
アナログ変換器250がこの時カラー・データ・バッファ2
40から受取ったディジタル値に従って、赤カラー線140
にアナログ信号を発生する。同様に、線244が緑カラー
・ビット330を緑のディジタル・アナログ変換器260に伝
達する。緑のディジタル・アナログ変換器260が、受取
ったディジタル値に対応するアナログ信号を緑カラー線
144に発生する。最後に、青カラー・ビット340が線246
を介して青のディジタル・アナログ変換器270に伝達さ
れ、この変換器が受取ったディジタル値に従って青カラ
ー線146に信号を発生する。更にこの発明の好ましい実
施例では、属性310の内の1つ又は更に多くが、線233を
介してカラー・データ・バッファ240の付能入力に印加
される。この特徴により、繰返し色動作が出来るが、こ
れは後で更に説明する。
スタ10にはカラー・データ・ワード300が記憶されてい
る。前に第3図に示した様に、このカラー・データ・ワ
ードが2個の属性ビット、4個の赤カラー・ビット、4
個の緑カラー・ビット及び4個の青カラー・ビットを含
んでいる。この例では、属性ビットが310に示されてお
り、赤カラー・ビットが320に示されており、緑カラー
・ビットが330に示されており、青カラー・ビットが340
に示されている。この発明の好ましい実施例では、赤カ
ラー・ビット320、緑カラー・ビット330及び青カラー・
ビット340が何れもカラー・データ・バッファ240内に記
憶される。線242が赤カラー・ビット320を赤のディジタ
ル・アナログ変換器250に伝達する。赤のディジタル・
アナログ変換器250がこの時カラー・データ・バッファ2
40から受取ったディジタル値に従って、赤カラー線140
にアナログ信号を発生する。同様に、線244が緑カラー
・ビット330を緑のディジタル・アナログ変換器260に伝
達する。緑のディジタル・アナログ変換器260が、受取
ったディジタル値に対応するアナログ信号を緑カラー線
144に発生する。最後に、青カラー・ビット340が線246
を介して青のディジタル・アナログ変換器270に伝達さ
れ、この変換器が受取ったディジタル値に従って青カラ
ー線146に信号を発生する。更にこの発明の好ましい実
施例では、属性310の内の1つ又は更に多くが、線233を
介してカラー・データ・バッファ240の付能入力に印加
される。この特徴により、繰返し色動作が出来るが、こ
れは後で更に説明する。
要約すれば、画素マップ・メモリ120から受取った各
々の画素カラー・コードが、カラー・ルックアップ・テ
ーブル230から1つのカラー・レジスタを選択し、これ
がビデオ表示装置150に印加する為の正確な赤、緑及び
青カラー・レベルを特定する。この方式は、画素マップ
・メモリ120に大量のメモリを使うのと、多数の色を供
給することが出来ることゝの間の折合いである。画素マ
ップ・メモリが1つの画素当り、4ビットしか記憶しな
い。カラー・ルックアップ・テーブル230を使うことに
より、各々の画素カラー・コードが1つのカラー・デー
タ・ワードを選択することが出来、このワードは、考え
られる212又は4,096個の色の組合せの内の1つである。
この様な可能な4,096個の組合せの内の16個だけを一度
にアクセスすることが出来るが、カラー・ルックアップ
・テーブルのローディングのやり直しにより、こういう
16個の選択を変えることが出来る。
々の画素カラー・コードが、カラー・ルックアップ・テ
ーブル230から1つのカラー・レジスタを選択し、これ
がビデオ表示装置150に印加する為の正確な赤、緑及び
青カラー・レベルを特定する。この方式は、画素マップ
・メモリ120に大量のメモリを使うのと、多数の色を供
給することが出来ることゝの間の折合いである。画素マ
ップ・メモリが1つの画素当り、4ビットしか記憶しな
い。カラー・ルックアップ・テーブル230を使うことに
より、各々の画素カラー・コードが1つのカラー・デー
タ・ワードを選択することが出来、このワードは、考え
られる212又は4,096個の色の組合せの内の1つである。
この様な可能な4,096個の組合せの内の16個だけを一度
にアクセスすることが出来るが、カラー・ルックアップ
・テーブルのローディングのやり直しにより、こういう
16個の選択を変えることが出来る。
第5図はカラー・パレット140のカラー・ルックアッ
プ・テーブル・ロード動作を図式的に示す。画素マップ
・メモリ120には複数個のカラー・データ・ワード501,5
02,503,504が記憶されており、これらのワードはカラー
値G0乃至G15を持っている。表示制御器110を介して画素
マップ・メモリ120に適正なアドレス信号を印加し、ビ
デオ・タイミング及び制御回路115を介してカラー・パ
レット140に適正なモード制御信号が加えられると、こ
れらのカラー・データ・ワードが画素マップ・メモリ12
0から呼出され、カラー・ルックアップ・テーブル230内
の逐次的なカラー・レジスタに記憶される。第5図は、
カラー値G0を持つカラー・データ・ワードの内容を図式
的に示している。画素アップ・メモリ120が画素カラー
・コードによって構成されているから、カラー・データ
・ワード501が、4つの4画素カラー・コード511,512,5
13,514で構成されるものとして示されている。これらは
画素P0乃至P3に対応する。
プ・テーブル・ロード動作を図式的に示す。画素マップ
・メモリ120には複数個のカラー・データ・ワード501,5
02,503,504が記憶されており、これらのワードはカラー
値G0乃至G15を持っている。表示制御器110を介して画素
マップ・メモリ120に適正なアドレス信号を印加し、ビ
デオ・タイミング及び制御回路115を介してカラー・パ
レット140に適正なモード制御信号が加えられると、こ
れらのカラー・データ・ワードが画素マップ・メモリ12
0から呼出され、カラー・ルックアップ・テーブル230内
の逐次的なカラー・レジスタに記憶される。第5図は、
カラー値G0を持つカラー・データ・ワードの内容を図式
的に示している。画素アップ・メモリ120が画素カラー
・コードによって構成されているから、カラー・データ
・ワード501が、4つの4画素カラー・コード511,512,5
13,514で構成されるものとして示されている。これらは
画素P0乃至P3に対応する。
本発明の好ましい実施例では、各々のカラー・データ
・ワードの属性が2ビットで構成され、赤、緑及び青カ
ラー・ビットは夫々4ビットを含む。これは、カラー・
ルックアップ・テーブル230のカラー・レジスタに記憶
される完全なカラー・ワードが16ビットを持つことを意
味する。好ましい実施例で画素カラー・コードの寸法で
ある4ビットの一番近い次の倍数が16であるから、各各
のカラー・データの値G0乃至G15は16ビットで構成され
る。こういう16ビットが相次ぐ4つの画素カラー・コー
ドとして構成されている。こういうカラー・データ・ワ
ードの各々にある1番目の画素カラー・コードP0は属性
に対応するデータを持っている。この場合、カラー・デ
ータの値の属性を選定するのに必要ではない画素カラー
・コードP0の余分の2ビットが捨てられる。残りの画素
カラー・コードP1,P2,P3を用いて、カラー・データ・ワ
ードの夫々赤、緑及び青カラー・ビットを選定する。画
素マップ・メモリ120に記憶された各々のカラー・デー
タ・ワードを構成するこういう4つの画素カラー・コー
ドを一度に1つずつ呼出すことが出来る。然し、表示制
御器110及び画素マップ・メモリ120が長さ8ビットのデ
ータ・ワードに対して作用する好ましい実施例では、画
素マップ・メモリ120に記憶される画素カラー・コード
は対として呼出される。その後、このデータが記憶の為
にカラー・ルックアップ・テーブル230に印加される。
・ワードの属性が2ビットで構成され、赤、緑及び青カ
ラー・ビットは夫々4ビットを含む。これは、カラー・
ルックアップ・テーブル230のカラー・レジスタに記憶
される完全なカラー・ワードが16ビットを持つことを意
味する。好ましい実施例で画素カラー・コードの寸法で
ある4ビットの一番近い次の倍数が16であるから、各各
のカラー・データの値G0乃至G15は16ビットで構成され
る。こういう16ビットが相次ぐ4つの画素カラー・コー
ドとして構成されている。こういうカラー・データ・ワ
ードの各々にある1番目の画素カラー・コードP0は属性
に対応するデータを持っている。この場合、カラー・デ
ータの値の属性を選定するのに必要ではない画素カラー
・コードP0の余分の2ビットが捨てられる。残りの画素
カラー・コードP1,P2,P3を用いて、カラー・データ・ワ
ードの夫々赤、緑及び青カラー・ビットを選定する。画
素マップ・メモリ120に記憶された各々のカラー・デー
タ・ワードを構成するこういう4つの画素カラー・コー
ドを一度に1つずつ呼出すことが出来る。然し、表示制
御器110及び画素マップ・メモリ120が長さ8ビットのデ
ータ・ワードに対して作用する好ましい実施例では、画
素マップ・メモリ120に記憶される画素カラー・コード
は対として呼出される。その後、このデータが記憶の為
にカラー・ルックアップ・テーブル230に印加される。
第5図に図式的に示す様に、1番目のカラー・データ
の値G0がカラー・ルックアップ・テーブル230のカラー
・レジスタ0に記憶される。同様に、2番目のカラー・
データ・ワードG1がカラー・ルックアップ・テーブル23
0のカラー・レジスタ1に記憶される。同様に、カラー
・ワードG9がカラー・レジスタ9に記憶され、カラー・
ワードG15がカラー・ルックアップ・テーブル230のカラ
ー・レジスタ15に記憶される。この動作の間、制御デコ
ード回路210がアドレス装置235によって、カラー・ルッ
クアップ・テーブル230の適正なカラー・レジスタに受
取ったデータを記憶する為の適切なアドレスを発生させ
る。これは、画素マップ・メモリ120から受取ったデー
タ・スリトームをカラー・ルックアップ・テーブル230
の適正なカラー・レジスタに差向けるのに役立つ。
の値G0がカラー・ルックアップ・テーブル230のカラー
・レジスタ0に記憶される。同様に、2番目のカラー・
データ・ワードG1がカラー・ルックアップ・テーブル23
0のカラー・レジスタ1に記憶される。同様に、カラー
・ワードG9がカラー・レジスタ9に記憶され、カラー・
ワードG15がカラー・ルックアップ・テーブル230のカラ
ー・レジスタ15に記憶される。この動作の間、制御デコ
ード回路210がアドレス装置235によって、カラー・ルッ
クアップ・テーブル230の適正なカラー・レジスタに受
取ったデータを記憶する為の適切なアドレスを発生させ
る。これは、画素マップ・メモリ120から受取ったデー
タ・スリトームをカラー・ルックアップ・テーブル230
の適正なカラー・レジスタに差向けるのに役立つ。
画素マップ・メモリ120からカラー・ルックアップ・
テーブル230へのデータ転送が正確にどういう性質のも
のであるかは、この発明にとって重要ではない。この発
明で重要な因子は、カラー・パレット140が、通常の動
作中に画素カラー・コードを受取るのと同じデータ・チ
ャンネルを介して、画素マップ・メモリ120から予定量
のデータを受取るモードを取り得る様にすることであ
る。この後、データ・ストリームがカラー・ルックアッ
プ・テーブル230のカラー・レジスタに予定の形でロー
ドされる。この為、カラー・ルックアップ・テーブル23
0のカラー・レジスタにデータを導入する為の別個のデ
ータ・チャンネルの必要がない。この方式のそれに伴な
う多少の利点は、カラー・ルックアップ・テーブル230
をロードする為に、出所データを記憶する別個のメモリ
の必要がなくなることである。この別個のデータ・チャ
ンネル及びメモリ・チャンネルを必要としない結果とし
て、ビデオ表示システム100全体は一層簡単であり、製
造比が一層安く、一層使い易い。
テーブル230へのデータ転送が正確にどういう性質のも
のであるかは、この発明にとって重要ではない。この発
明で重要な因子は、カラー・パレット140が、通常の動
作中に画素カラー・コードを受取るのと同じデータ・チ
ャンネルを介して、画素マップ・メモリ120から予定量
のデータを受取るモードを取り得る様にすることであ
る。この後、データ・ストリームがカラー・ルックアッ
プ・テーブル230のカラー・レジスタに予定の形でロー
ドされる。この為、カラー・ルックアップ・テーブル23
0のカラー・レジスタにデータを導入する為の別個のデ
ータ・チャンネルの必要がない。この方式のそれに伴な
う多少の利点は、カラー・ルックアップ・テーブル230
をロードする為に、出所データを記憶する別個のメモリ
の必要がなくなることである。この別個のデータ・チャ
ンネル及びメモリ・チャンネルを必要としない結果とし
て、ビデオ表示システム100全体は一層簡単であり、製
造比が一層安く、一層使い易い。
本発明では、カラー・ルックアップ・テーブルのロー
ド動作はテーブル全体をロードする必要がない。この出
願で説明する好ましい実施例のルッ クアップ・テーブルの規模は、夫々14ビットのレジスタ
16個だけである。こういう規模のテーブルをロードする
のに要する時間はあまり長くない。8ビットの画素カラ
ー・コードに対応する256個のレジスタと云う様なより
多くのレジスタを持つカラー・ルックアップ・テーブル
を設けることが可能である。14ビットより多くを持つレ
ジスタを設けることも可能である。こういう場合、カラ
ー・ルックアップ・テーブル全体のローディングはかな
りの期間を要し、表示装置の更新に利用出来る時間が短
くなる。この場合、カラー・ルックアップ・テーブルの
選ばれた一部分だけをロードする手段を設けるのが有利
である。256個のカラー・レジスタの集合を夫々レジス
タ32個の8個のバンクに分割することが出来、1つのバ
ンクの32個のレジスタだけをロードすることが出来る。
この方式は、各々のビデオ線に対してカラー・ロード動
作が行なわれる次に述べる様なモードで特に価値があ
る。
ド動作はテーブル全体をロードする必要がない。この出
願で説明する好ましい実施例のルッ クアップ・テーブルの規模は、夫々14ビットのレジスタ
16個だけである。こういう規模のテーブルをロードする
のに要する時間はあまり長くない。8ビットの画素カラ
ー・コードに対応する256個のレジスタと云う様なより
多くのレジスタを持つカラー・ルックアップ・テーブル
を設けることが可能である。14ビットより多くを持つレ
ジスタを設けることも可能である。こういう場合、カラ
ー・ルックアップ・テーブル全体のローディングはかな
りの期間を要し、表示装置の更新に利用出来る時間が短
くなる。この場合、カラー・ルックアップ・テーブルの
選ばれた一部分だけをロードする手段を設けるのが有利
である。256個のカラー・レジスタの集合を夫々レジス
タ32個の8個のバンクに分割することが出来、1つのバ
ンクの32個のレジスタだけをロードすることが出来る。
この方式は、各々のビデオ線に対してカラー・ロード動
作が行なわれる次に述べる様なモードで特に価値があ
る。
第6図乃至第11図は制御デコード回路210にモード信
号を印加する態様の好ましい実施例を示す。好ましい実
施例では、カラー・ルックアップ・テーブル・ロード動
作が相異なる3つのモードで行なわれる。第1のモード
では、カラー・ルックアップ・テーブル230は、各々の
ビデオ・フレームが開始する時にロードされる。第2の
モードでは、カラー・ルックアップ・テーブルが選ばれ
たフレームの初めにだけロードされる。最後に、好まし
い実施例の第3のモードでは、カラー・ルックアップ・
テーブルが各々のビデオ線の初めにロードされる。第6
図、第8図及び第10図に示す様な、制御デコード回路21
0の制御の為に選ばれたモード信号は、それらがビデオ
・システムに利用し易い信号であって、他のビデオ制御
機能の為にビデオ・タイミング及び制御回路115によっ
て発生する必要があるものである為に選ばれた、従っ
て、カラー・パレット140は余分な形式の制御信号を発
生する必要がなく、この為、この装置を動作させる為に
必要な装置と経費が節約される。
号を印加する態様の好ましい実施例を示す。好ましい実
施例では、カラー・ルックアップ・テーブル・ロード動
作が相異なる3つのモードで行なわれる。第1のモード
では、カラー・ルックアップ・テーブル230は、各々の
ビデオ・フレームが開始する時にロードされる。第2の
モードでは、カラー・ルックアップ・テーブルが選ばれ
たフレームの初めにだけロードされる。最後に、好まし
い実施例の第3のモードでは、カラー・ルックアップ・
テーブルが各々のビデオ線の初めにロードされる。第6
図、第8図及び第10図に示す様な、制御デコード回路21
0の制御の為に選ばれたモード信号は、それらがビデオ
・システムに利用し易い信号であって、他のビデオ制御
機能の為にビデオ・タイミング及び制御回路115によっ
て発生する必要があるものである為に選ばれた、従っ
て、カラー・パレット140は余分な形式の制御信号を発
生する必要がなく、この為、この装置を動作させる為に
必要な装置と経費が節約される。
第6図は、カラー・ルックアップ・テーブルが1フレ
ームに1回ロードされるモードに於けるカラー・パレッ
ト140の動作に関係する種々の信号を示す。線212を介し
て制御デコード回路210に伝達されるデータ付能信号(D
ATEN)が第6(A)図に示されている。データ付能信号
は、有効なデータがバス135を介して伝送されている時
を制御デコード回路210に知らせる。判り易くする為、
第6(A)図に示したデータ付能信号の部分は、データ
付能信号のこれらの部分とビデオ表示装置150の線の間
の一致を示す為に、夫々線0、線1及び線2と記入され
ている。DATEN信号の長くなった低の期間が垂直帰線消
去期間を示す。垂直帰線消去期間の初めは時刻t1であ
り、垂直帰線消去期間の終りはt2である。1フレーム毎
に1回カラー・ルックアップ・テーブルのローディング
をトリガする為に必要なMODE信号が第6(B)図に示さ
れている。このMODE信号が、線0より前の垂直帰線消去
期間の間に1個の低パルスを持つことに注意されたい。
制御デコード回路210がこゝに示したDATEN及びMODE信号
を受取り、第6(C)図及び第6(D)図に示した次に
述べる機能を行なう。DATEN信号を使って、t1からt2ま
での垂直帰線消去期間を限定する。この期間中にMODE信
号を監視する。この期間の任意の部分の間、MODE信号が
低であって、垂直帰線消去期間の終りの時刻t2に高であ
れば、次のビデオ線の間、カラー・ルックアップ・テー
ブルにロードされ、その線全体を消去する。このフレー
ムの残りの線は通常のモードで表示する。第6(C)図
に示す様に、カラー・ルックアップ・テーブルが線0の
間にロードされ、線1,2及び3の間は表示を行なう。カ
ラー・ルックアップ・テーブルは、DATEN信号の長く伸
びた低パルスによって示される次のフレームの初めま
で、接続の各々の線の間、表示し続ける。この長く伸び
た低パルスは垂直帰線消去期間の間に発生する。第6
(D)図は夫々赤、緑及び青の出力の状態を示す。DATE
N線の低信号の初めから線1の有効な部分の初めまでの
期間の間、赤、緑及び青の信号は夫々消去レベルにあ
る。この為、カラー・パレット140の出力により、ビデ
オ表示装置150は線0、即ち、カラー・ルックアップ・
テーブルにロードする線である線0全体の間、消去され
る。線1,2及び3の有効な部分の間、夫々赤、緑及び青
の信号が作用する。第6(D)図から判る様に、これら
の赤、緑及び青の信号は、線1と線2、及び線2と線3
の有効な部分の合間の期間中は、消去レベルにある。
ームに1回ロードされるモードに於けるカラー・パレッ
ト140の動作に関係する種々の信号を示す。線212を介し
て制御デコード回路210に伝達されるデータ付能信号(D
ATEN)が第6(A)図に示されている。データ付能信号
は、有効なデータがバス135を介して伝送されている時
を制御デコード回路210に知らせる。判り易くする為、
第6(A)図に示したデータ付能信号の部分は、データ
付能信号のこれらの部分とビデオ表示装置150の線の間
の一致を示す為に、夫々線0、線1及び線2と記入され
ている。DATEN信号の長くなった低の期間が垂直帰線消
去期間を示す。垂直帰線消去期間の初めは時刻t1であ
り、垂直帰線消去期間の終りはt2である。1フレーム毎
に1回カラー・ルックアップ・テーブルのローディング
をトリガする為に必要なMODE信号が第6(B)図に示さ
れている。このMODE信号が、線0より前の垂直帰線消去
期間の間に1個の低パルスを持つことに注意されたい。
制御デコード回路210がこゝに示したDATEN及びMODE信号
を受取り、第6(C)図及び第6(D)図に示した次に
述べる機能を行なう。DATEN信号を使って、t1からt2ま
での垂直帰線消去期間を限定する。この期間中にMODE信
号を監視する。この期間の任意の部分の間、MODE信号が
低であって、垂直帰線消去期間の終りの時刻t2に高であ
れば、次のビデオ線の間、カラー・ルックアップ・テー
ブルにロードされ、その線全体を消去する。このフレー
ムの残りの線は通常のモードで表示する。第6(C)図
に示す様に、カラー・ルックアップ・テーブルが線0の
間にロードされ、線1,2及び3の間は表示を行なう。カ
ラー・ルックアップ・テーブルは、DATEN信号の長く伸
びた低パルスによって示される次のフレームの初めま
で、接続の各々の線の間、表示し続ける。この長く伸び
た低パルスは垂直帰線消去期間の間に発生する。第6
(D)図は夫々赤、緑及び青の出力の状態を示す。DATE
N線の低信号の初めから線1の有効な部分の初めまでの
期間の間、赤、緑及び青の信号は夫々消去レベルにあ
る。この為、カラー・パレット140の出力により、ビデ
オ表示装置150は線0、即ち、カラー・ルックアップ・
テーブルにロードする線である線0全体の間、消去され
る。線1,2及び3の有効な部分の間、夫々赤、緑及び青
の信号が作用する。第6(D)図から判る様に、これら
の赤、緑及び青の信号は、線1と線2、及び線2と線3
の有効な部分の合間の期間中は、消去レベルにある。
第7図は、カラー・パレット140を、各フレームの初
めに1回カラー・ルックアップ・テーブルにロードする
モードにする為に必要なDATEN及びMODE信号を発生する
様子を示す。第7図に示す様に、制御デコード回路210
のDATEN線212がビデオ・タイミング及び制御回路115のB
LANK−出力に接続する。このBLANK−出力はビデオ消去
信号の反転である。このビデオ消去信号は、ビデオ表示
装置150のビデオをターンオフ又は空白にすべき時を知
らせる。この信号は、ビデオ表示装置150を制御する為
に、ビデオ・タイミング及び制御回路115が発生しなけ
ればならない。従って、この信号を制御デコード回路21
0のDATEN入力に印加するのが最も便利である。前に述べ
た様に、DATEN信号は、有効なデータがバス135を介して
供給される時にカラー・パレット140に知らせる。
めに1回カラー・ルックアップ・テーブルにロードする
モードにする為に必要なDATEN及びMODE信号を発生する
様子を示す。第7図に示す様に、制御デコード回路210
のDATEN線212がビデオ・タイミング及び制御回路115のB
LANK−出力に接続する。このBLANK−出力はビデオ消去
信号の反転である。このビデオ消去信号は、ビデオ表示
装置150のビデオをターンオフ又は空白にすべき時を知
らせる。この信号は、ビデオ表示装置150を制御する為
に、ビデオ・タイミング及び制御回路115が発生しなけ
ればならない。従って、この信号を制御デコード回路21
0のDATEN入力に印加するのが最も便利である。前に述べ
た様に、DATEN信号は、有効なデータがバス135を介して
供給される時にカラー・パレット140に知らせる。
同様に、線214を介して制御デコード回路210に送られ
るMODE入力信号はVSYNC−信号である。これはビデオ表
示装置150を正しく制御する為に、ビデオ・タイミング
及び制御回路115が発生しなければならない垂直同期信
号の反転である。この信号は、丁度第6(B)図に示し
た垂直帰線消去期間中に発生する。第8(A)図は、カ
ラー・ルックアップ・テーブルにロードしないビデオ・
フレームの初めに於ける信号とその時の動作を示してい
る。この発明の2番目の好ましい実施例では、カラー・
ルックアップ・テーブルは、選ばれたビデオ・フレーム
の初めにだけロードされる。特定のビデオ・フレームが
選択されてない場合、信号は第8図に示す様になる。第
8(A)図はDATEN信号を示すが、これは第6(A)図
に示したDATEN信号と同様である。この信号が、見易く
する為に、線0、線1、線2及び線3の有効な部分を記
入してある。第6(B)図に示した場合と対照的に、第
8(B)図は、MODE信号が高レベルに保たれることを示
している。ビデオ線0より前の時刻t1及びt2の間の垂直
帰線消去期間全体にわたって、MODE信号が高レベルに保
たれているから、カラー・パレット140のカラー・ルッ
クアップ・テーブル230にロードしない。
るMODE入力信号はVSYNC−信号である。これはビデオ表
示装置150を正しく制御する為に、ビデオ・タイミング
及び制御回路115が発生しなければならない垂直同期信
号の反転である。この信号は、丁度第6(B)図に示し
た垂直帰線消去期間中に発生する。第8(A)図は、カ
ラー・ルックアップ・テーブルにロードしないビデオ・
フレームの初めに於ける信号とその時の動作を示してい
る。この発明の2番目の好ましい実施例では、カラー・
ルックアップ・テーブルは、選ばれたビデオ・フレーム
の初めにだけロードされる。特定のビデオ・フレームが
選択されてない場合、信号は第8図に示す様になる。第
8(A)図はDATEN信号を示すが、これは第6(A)図
に示したDATEN信号と同様である。この信号が、見易く
する為に、線0、線1、線2及び線3の有効な部分を記
入してある。第6(B)図に示した場合と対照的に、第
8(B)図は、MODE信号が高レベルに保たれることを示
している。ビデオ線0より前の時刻t1及びt2の間の垂直
帰線消去期間全体にわたって、MODE信号が高レベルに保
たれているから、カラー・パレット140のカラー・ルッ
クアップ・テーブル230にロードしない。
第8(C)図に示す様に、カラー・ルックアップ・テ
ーブルは、線0、線1、線2及び線3の間表示モードに
ある。更に、夫々赤、緑及び青カラー信号が、第8
(D)図に示す様に、夫々の線の間に作用すると共に、
夫々の線の合間の期間中は消去される。
ーブルは、線0、線1、線2及び線3の間表示モードに
ある。更に、夫々赤、緑及び青カラー信号が、第8
(D)図に示す様に、夫々の線の間に作用すると共に、
夫々の線の合間の期間中は消去される。
第9図は、本発明の2番目の好ましい実施例に従っ
て、ビデオ・タイミング及び制御回路115を制御デコー
ド回路210に接続する回路を示す。前に第7図に示した
様に、線212を介して制御デコード回路210に印加される
DATEN信号は、ビデオ・タイミング及び制御回路115から
取出されたBLANK−信号である。第9図に示す回路は、
更にオア・ゲート901を含む。オア・ゲート901の一方の
入力がビデオ・タイミング及び制御回路115からのVSYNC
−信号である。これは第7図に示したのと同じ垂直同期
信号の反転である。オア・ゲート901の他方の入力に
は、低レベルが有効なロード付能信号が接続される。オ
ア・ゲート901の出力が線214を介して制御デコード回路
210のモード入力に結合される。ロード付能信号が高で
ある場合、制御デコード回路210のモード入力が、第8
(B)図に示す様な一定の高信号を受取る。この場合、
カラー・ルックアップ・テーブルはロードされず、カラ
ー・レジスタ0乃至15の内容は変らない。他方、ロード
付能信号が低であれば、VSYNC−信号がゲート901を変更
されずに通過する。この場合、状態は第6図に示す様に
なる。第6(B)図に示すモード信号は、第6(A)図
に示したDATEM信号の垂直帰線消去期間の間低パルスで
ある。この場合、カラー・ルックアップ・テーブルが線
0の間にロードされ、赤、緑及び青信号は線1の初めま
で、消去レベルにある。
て、ビデオ・タイミング及び制御回路115を制御デコー
ド回路210に接続する回路を示す。前に第7図に示した
様に、線212を介して制御デコード回路210に印加される
DATEN信号は、ビデオ・タイミング及び制御回路115から
取出されたBLANK−信号である。第9図に示す回路は、
更にオア・ゲート901を含む。オア・ゲート901の一方の
入力がビデオ・タイミング及び制御回路115からのVSYNC
−信号である。これは第7図に示したのと同じ垂直同期
信号の反転である。オア・ゲート901の他方の入力に
は、低レベルが有効なロード付能信号が接続される。オ
ア・ゲート901の出力が線214を介して制御デコード回路
210のモード入力に結合される。ロード付能信号が高で
ある場合、制御デコード回路210のモード入力が、第8
(B)図に示す様な一定の高信号を受取る。この場合、
カラー・ルックアップ・テーブルはロードされず、カラ
ー・レジスタ0乃至15の内容は変らない。他方、ロード
付能信号が低であれば、VSYNC−信号がゲート901を変更
されずに通過する。この場合、状態は第6図に示す様に
なる。第6(B)図に示すモード信号は、第6(A)図
に示したDATEM信号の垂直帰線消去期間の間低パルスで
ある。この場合、カラー・ルックアップ・テーブルが線
0の間にロードされ、赤、緑及び青信号は線1の初めま
で、消去レベルにある。
第10図は本発明の3番目の好ましい実施例のタイミン
グ信号と動作を示す。本発明のこの3番目の好ましい実
施例では、カラー・ルックアップ・テーブルが、ビデオ
表示装置150の各々の水平走査線の初めにロードされ
る。DATEN信号が第10(A)図に示されており、実質的
に第6(A)図及び第8(A)図に示す通りであるが、
動作を判り易くする為に、時間目盛を拡大してある。線
0及び線1の有効な期間が図式的に示されている。第10
(B)図は一定の低レベルにあるMODE信号を示す。第6
図及び第8図に示した前の場合と同じく、MODE信号は、
時刻t1及びt2の間の垂直帰線消去期間の間監視する。こ
の場合、MODE信号は、時刻t1及びt2の間の期間のある部
分で低であると共に、時刻t2の間低である。これは制御
デコード回路210に対して第3のモードを知らせる。
グ信号と動作を示す。本発明のこの3番目の好ましい実
施例では、カラー・ルックアップ・テーブルが、ビデオ
表示装置150の各々の水平走査線の初めにロードされ
る。DATEN信号が第10(A)図に示されており、実質的
に第6(A)図及び第8(A)図に示す通りであるが、
動作を判り易くする為に、時間目盛を拡大してある。線
0及び線1の有効な期間が図式的に示されている。第10
(B)図は一定の低レベルにあるMODE信号を示す。第6
図及び第8図に示した前の場合と同じく、MODE信号は、
時刻t1及びt2の間の垂直帰線消去期間の間監視する。こ
の場合、MODE信号は、時刻t1及びt2の間の期間のある部
分で低であると共に、時刻t2の間低である。これは制御
デコード回路210に対して第3のモードを知らせる。
カラー・ルックアップ・テーブルの動作が第10(C)
図に図式的に示されている。線0及び線1の両方の最初
の部分の間、カラー・ルックアップ・テーブルにロード
する。この各々の線の後の部分の間、普通の表示が行な
われる。カラー・パレット140に印加されたデータ・ス
トリームが、カラー・ルックアップ・テーブルのロード
中も、通常の表示中と同じ速度であると仮定すると、カ
ラー・ルックアップ・テーブルのロード動作は、64個の
画素を発生するのと同じ長さの時間を要する。これは、
16個のカラー・レジスタの各々がローディングに4画素
を必要とし、合計すると64個の画素期間になるからであ
る。ビデオ表示装置150の様な典型的なビデオ表示装置
は、各各の水平走査線に数百個の画素を持っている。従
って、カラー・ロード動作に必要な時間の長さは、水平
走査線全体を表示するのに要する時間の長さの端数に過
ぎない。
図に図式的に示されている。線0及び線1の両方の最初
の部分の間、カラー・ルックアップ・テーブルにロード
する。この各々の線の後の部分の間、普通の表示が行な
われる。カラー・パレット140に印加されたデータ・ス
トリームが、カラー・ルックアップ・テーブルのロード
中も、通常の表示中と同じ速度であると仮定すると、カ
ラー・ルックアップ・テーブルのロード動作は、64個の
画素を発生するのと同じ長さの時間を要する。これは、
16個のカラー・レジスタの各々がローディングに4画素
を必要とし、合計すると64個の画素期間になるからであ
る。ビデオ表示装置150の様な典型的なビデオ表示装置
は、各各の水平走査線に数百個の画素を持っている。従
って、カラー・ロード動作に必要な時間の長さは、水平
走査線全体を表示するのに要する時間の長さの端数に過
ぎない。
第10(D)図は、本発明の第3の好ましい実施例に於
ける赤、緑及び青カラー信号の作用を示す。カラー・ロ
ード動作の間、赤、緑及び青カラー信号の消去期間がデ
ータ付能信号の有効な線部分に入り込んでいることに注
意されたい。この余分の消去期間が発生するのは、MODE
信号の一定の低レベルに応答して、制御デコード回路21
0が第3のモードに入るからである。MODE信号のこの違
いの為、特定の線が、予定のカラー・ルックアップ・テ
ーブル・ロード期間の間だけ消去され、第6図に示す様
に、線全体にわたっては消去されない。
ける赤、緑及び青カラー信号の作用を示す。カラー・ロ
ード動作の間、赤、緑及び青カラー信号の消去期間がデ
ータ付能信号の有効な線部分に入り込んでいることに注
意されたい。この余分の消去期間が発生するのは、MODE
信号の一定の低レベルに応答して、制御デコード回路21
0が第3のモードに入るからである。MODE信号のこの違
いの為、特定の線が、予定のカラー・ルックアップ・テ
ーブル・ロード期間の間だけ消去され、第6図に示す様
に、線全体にわたっては消去されない。
第11図は第10図に示した信号を発生する回路を示す。
この回路は、各々の水平走査線の初めにカラー・ルック
アップ・テーブルにロードするこの発明の第3の好まし
い実施例が出来る様にする。前と同じく、ビデオ・タイ
ミング及び制御回路115からのBLANK−信号が線212を介
して、制御デコード回路210のDATEN入力に印加される。
この場合、制御デコード回路210のMODE信号入力及びDUM
P信号力の両方がアース基準に結合されている。これに
よって、MODE信号及びDUMP信号の両方が夫々第10(B)
図及び第10(C)図に示す一定の低レベルを持つことが
保証される。第2図に示すカラー・パレット140の別の
一面は、カラー・ルックアップ・テーブル230の1つ又
は更に多くのカラー・レジスタ内に繰返し色を作る可能
性があることである。第2図を見れば、線233がカラー
・ルックアップ・テーブル230からの若干のビットをカ
ラー・データ・バッファ240の付能入力に結合している
ことが認められよう。本発明の好ましい実施例では、選
ばれたカラー・レジスタのカラー・データ・ワードの属
性ビットの1つを線233を介してカラー・データ・バッ
ファ240の付能入力に印加する。このビットが第1の状
態、即ち通常の状態にある時、カラー・バッファが付能
される。従って、選ばれたカラー・レジスタの夫々赤、
緑及び青カラー・ビットがカラー・データ・バッファ24
0に記憶される。それらが、赤のディジタル・アナログ
変換器250、緑のディジタル・アナログ変換器260及び青
のディジタル・アナログ変換器270に夫々印加される。
繰返しの場合、カラー・データ・ワードの属性のこのビ
ットは反対の状態にある。この場合、カラー・データ・
バッファ240に対する入力は付能されない。従って、選
ばれたカラー・レジスタに記憶されているデータがカラ
ー・データ・バッファ240にロードされない。カラー・
データ・バッファ240の内容は前に特定したまゝであ
る。
この回路は、各々の水平走査線の初めにカラー・ルック
アップ・テーブルにロードするこの発明の第3の好まし
い実施例が出来る様にする。前と同じく、ビデオ・タイ
ミング及び制御回路115からのBLANK−信号が線212を介
して、制御デコード回路210のDATEN入力に印加される。
この場合、制御デコード回路210のMODE信号入力及びDUM
P信号力の両方がアース基準に結合されている。これに
よって、MODE信号及びDUMP信号の両方が夫々第10(B)
図及び第10(C)図に示す一定の低レベルを持つことが
保証される。第2図に示すカラー・パレット140の別の
一面は、カラー・ルックアップ・テーブル230の1つ又
は更に多くのカラー・レジスタ内に繰返し色を作る可能
性があることである。第2図を見れば、線233がカラー
・ルックアップ・テーブル230からの若干のビットをカ
ラー・データ・バッファ240の付能入力に結合している
ことが認められよう。本発明の好ましい実施例では、選
ばれたカラー・レジスタのカラー・データ・ワードの属
性ビットの1つを線233を介してカラー・データ・バッ
ファ240の付能入力に印加する。このビットが第1の状
態、即ち通常の状態にある時、カラー・バッファが付能
される。従って、選ばれたカラー・レジスタの夫々赤、
緑及び青カラー・ビットがカラー・データ・バッファ24
0に記憶される。それらが、赤のディジタル・アナログ
変換器250、緑のディジタル・アナログ変換器260及び青
のディジタル・アナログ変換器270に夫々印加される。
繰返しの場合、カラー・データ・ワードの属性のこのビ
ットは反対の状態にある。この場合、カラー・データ・
バッファ240に対する入力は付能されない。従って、選
ばれたカラー・レジスタに記憶されているデータがカラ
ー・データ・バッファ240にロードされない。カラー・
データ・バッファ240の内容は前に特定したまゝであ
る。
前の色を繰返す様な色をカラー・ルックアップ・テー
ブル230から選択するこの可能性は、画素マップ・メモ
リ120に記憶されている画素カラー・コードの操作によ
り、図形を描くことが出来る様にする点で有利である。
第12図、第13図及び第14図は、この繰返しの色を用いる
有利な1つの態様を図式的に示している。第12図は画素
マップ・メモリ120の一部分を示す。第12図に示した各
々のセルが、1個の画素カラー・コードが記憶されてい
るメモリ位置を表わす。第12図で、各々のセルがRを持
っている。Rは、こういう各々のメモリ位置に記憶され
ている画素カラー・コードが、カラー・ルックアップ・
テーブル230から繰返し色を選択することを示す。即
ち、こういう各々のセルに記憶されている画素カラー・
コードが、カラー・ルックアップ・テーブル230内で、
繰返し色を示す属性を持つカラー・レジスタを選択す
る。この場合、カラー・データ・バッファ240に記憶さ
れた色は変らず、従って表示の色は変らない。
ブル230から選択するこの可能性は、画素マップ・メモ
リ120に記憶されている画素カラー・コードの操作によ
り、図形を描くことが出来る様にする点で有利である。
第12図、第13図及び第14図は、この繰返しの色を用いる
有利な1つの態様を図式的に示している。第12図は画素
マップ・メモリ120の一部分を示す。第12図に示した各
々のセルが、1個の画素カラー・コードが記憶されてい
るメモリ位置を表わす。第12図で、各々のセルがRを持
っている。Rは、こういう各々のメモリ位置に記憶され
ている画素カラー・コードが、カラー・ルックアップ・
テーブル230から繰返し色を選択することを示す。即
ち、こういう各々のセルに記憶されている画素カラー・
コードが、カラー・ルックアップ・テーブル230内で、
繰返し色を示す属性を持つカラー・レジスタを選択す
る。この場合、カラー・データ・バッファ240に記憶さ
れた色は変らず、従って表示の色は変らない。
第13図は、第2図に示した画素マップ・メモリ120の
同じ部分で、その中に記憶されている画素カラー・コー
ドを若干変更した後の状態を示す。表示制御器110が、
第13図に1,2及び3で示す画素カラー・コードを記憶し
ている。画素マップ・メモリ120に記憶されたこういう
画素カラー・コードが、図示のこの部分の中にあること
ごとくの素子を含まないことに注意されたい。むしろ若
干のメモリ位置だけが変更されている。こういう新しい
画素カラー・コードが、各々の領域の一番左の縁にあ
る。この一番左の縁は、左から右への普通の走査過程で
走査される最初の縁に対応する。画素マップ・メモリ12
0に入力されたこういう画素カラー・コードと前に入力
された繰返し色コードとにより、表示全体が決定され
る。
同じ部分で、その中に記憶されている画素カラー・コー
ドを若干変更した後の状態を示す。表示制御器110が、
第13図に1,2及び3で示す画素カラー・コードを記憶し
ている。画素マップ・メモリ120に記憶されたこういう
画素カラー・コードが、図示のこの部分の中にあること
ごとくの素子を含まないことに注意されたい。むしろ若
干のメモリ位置だけが変更されている。こういう新しい
画素カラー・コードが、各々の領域の一番左の縁にあ
る。この一番左の縁は、左から右への普通の走査過程で
走査される最初の縁に対応する。画素マップ・メモリ12
0に入力されたこういう画素カラー・コードと前に入力
された繰返し色コードとにより、表示全体が決定され
る。
第14図は第13図に示した、新たに入力された画素カラ
ー・コードと前に記憶されている繰返し色コードとの組
合せの効果を示す。第4図の各各の水平線で、最初の画
素カラー・コード1は、カラー・ルックアップ・テーブ
ル230から、選ばれたカラー・レジスタからの対応する
色データを呼出す。この色データが、別の画素カラー・
コードが呼出された後も、カラー・データ・バッファ24
0内にとゞまる。これは、こういう余分の画素カラー・
コードが最初は繰返し色コードであるからである。繰返
し画素カラー・コードでない別の画素カラー・コードに
出合った時にだけ、カラー・データ・バッファ240に記
憶されるデータが変化する。この為、例えば表示装置の
1本の線が、多数の異なる領域にわたって多数の色を持
ち、これに対して表示制御器110はこういう領域の縁に
対する画素カラー・コードだけを入力すればよい。画素
マップ・メモリ120の大きな領域に対するデータの入力
は、かなりのメモリ転送を必要とし、その為かなりの長
さの時間を要するから、この方式は、画素マップ・メモ
リ120内に領域の縁だけを書込むことにより、スクリー
ン全体の色を特定することが出来る点で有利である。勿
論、こういう領域の縁だけを書込むのに要する画素カラ
ー・コードはずっと少なく、従って、所望の表示を完全
に特定するのにずっと短い時間で済む。その結果、第10
図に示すビデオ・システムは、本発明以前よりもずっと
速い速度で変更することが出来る。
ー・コードと前に記憶されている繰返し色コードとの組
合せの効果を示す。第4図の各各の水平線で、最初の画
素カラー・コード1は、カラー・ルックアップ・テーブ
ル230から、選ばれたカラー・レジスタからの対応する
色データを呼出す。この色データが、別の画素カラー・
コードが呼出された後も、カラー・データ・バッファ24
0内にとゞまる。これは、こういう余分の画素カラー・
コードが最初は繰返し色コードであるからである。繰返
し画素カラー・コードでない別の画素カラー・コードに
出合った時にだけ、カラー・データ・バッファ240に記
憶されるデータが変化する。この為、例えば表示装置の
1本の線が、多数の異なる領域にわたって多数の色を持
ち、これに対して表示制御器110はこういう領域の縁に
対する画素カラー・コードだけを入力すればよい。画素
マップ・メモリ120の大きな領域に対するデータの入力
は、かなりのメモリ転送を必要とし、その為かなりの長
さの時間を要するから、この方式は、画素マップ・メモ
リ120内に領域の縁だけを書込むことにより、スクリー
ン全体の色を特定することが出来る点で有利である。勿
論、こういう領域の縁だけを書込むのに要する画素カラ
ー・コードはずっと少なく、従って、所望の表示を完全
に特定するのにずっと短い時間で済む。その結果、第10
図に示すビデオ・システムは、本発明以前よりもずっと
速い速度で変更することが出来る。
繰返しカラー・データ・ワードは隠れた物体に対して
も有用である。繰返しカラー・データ・ワードに対応す
る画素カラー・コードを持つ物体が画素マップ・メモリ
に記憶される場合、カラー・ルックアップ・テーブルだ
けを変えることにより、この物体を現れたり消えたりす
る様にすることが出来る。カラー・ルックアップ・テー
ブルを変更して、特定のカラー・レジスタに記憶されて
いる特定のカラー・データ・ワードを変更することによ
り、色が前の色を繰返したり、或いはそれ自身の新しい
色を持つ様にすることが出来る。幾つかの画素カラー・
コードに対応するカラー・レジスタを繰返しから非繰返
しのカラー・データ・ワードに逐次的に変更することに
より、この手段によって簡単なアニメーションを行なう
ことが出来る。この方式は、画素マップ・メモリに新し
い画素カラー・コードを書込むのに要するよりも、表示
装置を変更する為に処理する必要のあるデータがずっと
少なくて済むから、有利である。更に粗い形式のアニメ
ーションも、背景の色から新しい色へカラー・データ・
ワードを変えることにより、従来技術を用いて行なうこ
とが出来る。この過程は、物体に対して繰返しカラー・
データ・ワードを使う時、背景が1種類よりも多くの色
を持つことが出来るので、本発明を用いた方が一層よ
い。
も有用である。繰返しカラー・データ・ワードに対応す
る画素カラー・コードを持つ物体が画素マップ・メモリ
に記憶される場合、カラー・ルックアップ・テーブルだ
けを変えることにより、この物体を現れたり消えたりす
る様にすることが出来る。カラー・ルックアップ・テー
ブルを変更して、特定のカラー・レジスタに記憶されて
いる特定のカラー・データ・ワードを変更することによ
り、色が前の色を繰返したり、或いはそれ自身の新しい
色を持つ様にすることが出来る。幾つかの画素カラー・
コードに対応するカラー・レジスタを繰返しから非繰返
しのカラー・データ・ワードに逐次的に変更することに
より、この手段によって簡単なアニメーションを行なう
ことが出来る。この方式は、画素マップ・メモリに新し
い画素カラー・コードを書込むのに要するよりも、表示
装置を変更する為に処理する必要のあるデータがずっと
少なくて済むから、有利である。更に粗い形式のアニメ
ーションも、背景の色から新しい色へカラー・データ・
ワードを変えることにより、従来技術を用いて行なうこ
とが出来る。この過程は、物体に対して繰返しカラー・
データ・ワードを使う時、背景が1種類よりも多くの色
を持つことが出来るので、本発明を用いた方が一層よ
い。
第15図はカラー・ルックアップ・テーブル230及びカ
ラー・データ・バッファ240の間の別の実施例の接続を
示す。この場合、カラー・ルックアップ・テーブル230
から呼出されたカラー・データ・ワード全体をデコード
回路1510に結合する。この接続は、カラー・データ・バ
ッファ240に対する接続の他にある。実際のカラー・デ
ータ・ワードと予定の繰返しカラー・データ・ワードと
の比較に基づいて、デコード回転1510が、カラー・デー
タ・バッファ240の付能入力に対し、線1510を介して付
能入力を発生する。呼出されたカラー・データ・ワード
が予定の繰返し色でない場合、カラー・データ・ワード
をカラー・データ・バッファ240に記憶し、ビデオ表示
装置150に伝送されるビデオ信号を制御する。呼出され
たカラー・データ・ワードが予定の繰返しカラー・デー
タ・ワードである場合、カラー・データ・バッファ240
のローディングを不作動にする。この為、カラー・バッ
ファの内容は変らず、繰返し色機能が実施される。
ラー・データ・バッファ240の間の別の実施例の接続を
示す。この場合、カラー・ルックアップ・テーブル230
から呼出されたカラー・データ・ワード全体をデコード
回路1510に結合する。この接続は、カラー・データ・バ
ッファ240に対する接続の他にある。実際のカラー・デ
ータ・ワードと予定の繰返しカラー・データ・ワードと
の比較に基づいて、デコード回転1510が、カラー・デー
タ・バッファ240の付能入力に対し、線1510を介して付
能入力を発生する。呼出されたカラー・データ・ワード
が予定の繰返し色でない場合、カラー・データ・ワード
をカラー・データ・バッファ240に記憶し、ビデオ表示
装置150に伝送されるビデオ信号を制御する。呼出され
たカラー・データ・ワードが予定の繰返しカラー・デー
タ・ワードである場合、カラー・データ・バッファ240
のローディングを不作動にする。この為、カラー・バッ
ファの内容は変らず、繰返し色機能が実施される。
以上の説明に関連して更に下記の項を開示する。
(1) 可視像を限定する複数個の画素カラー・コード
を持っていて、各々の画素カラー・コードがビデオ・ス
クリーンの位置に対応するメモリ位置に記憶されている
画素マップ・メモリと、該画素マップ・メモリに接続さ
れていて、該画素マップ・メモリにメモリ・アドレスを
逐次的に印加して、ビデオ・スクリーンのラスタ走査に
対応する予定の順序で、前記画素マップ・メモリから画
素カラー・コードを呼出すメモリ制御器と、前記画素マ
ップ・メモリに接続されていて、呼出された画素カラー
・コードを受取り、カラー・データ・ワードを記憶した
複数個のカラー・レジスタを持っていて、前記画素マッ
プ・メモリから受取った各々の画素カラー・コードが対
応する1つのカラー・レジスタに記憶されているカラー
・データ・ワードを呼出すことが出来る様にし、少なく
とも1つのカラー・レジスタが繰返しカラー・データ・
ワードを記憶している様なカラー・ルックアップ・テー
ブルと、該カラー・ルックアップ・テーブルに接続され
ていて、繰返しカラー・データ・ロードが呼出された時
に、前に呼出されたカラー・データ・ワードに対応する
色特性を持つ少なくとも1つのビデオ出力信号を当該ビ
デオ信号発生器が発生することを別とすれば、前記カラ
ー・レジスタから呼出されたカラー・データに対応する
色特性を持つ少なくとも1つのビデオ出力信号を発生す
るビデオ信号発生器とを有するカラー・パレット・シス
テム。
を持っていて、各々の画素カラー・コードがビデオ・ス
クリーンの位置に対応するメモリ位置に記憶されている
画素マップ・メモリと、該画素マップ・メモリに接続さ
れていて、該画素マップ・メモリにメモリ・アドレスを
逐次的に印加して、ビデオ・スクリーンのラスタ走査に
対応する予定の順序で、前記画素マップ・メモリから画
素カラー・コードを呼出すメモリ制御器と、前記画素マ
ップ・メモリに接続されていて、呼出された画素カラー
・コードを受取り、カラー・データ・ワードを記憶した
複数個のカラー・レジスタを持っていて、前記画素マッ
プ・メモリから受取った各々の画素カラー・コードが対
応する1つのカラー・レジスタに記憶されているカラー
・データ・ワードを呼出すことが出来る様にし、少なく
とも1つのカラー・レジスタが繰返しカラー・データ・
ワードを記憶している様なカラー・ルックアップ・テー
ブルと、該カラー・ルックアップ・テーブルに接続され
ていて、繰返しカラー・データ・ロードが呼出された時
に、前に呼出されたカラー・データ・ワードに対応する
色特性を持つ少なくとも1つのビデオ出力信号を当該ビ
デオ信号発生器が発生することを別とすれば、前記カラ
ー・レジスタから呼出されたカラー・データに対応する
色特性を持つ少なくとも1つのビデオ出力信号を発生す
るビデオ信号発生器とを有するカラー・パレット・シス
テム。
(2) 第(1)項に記載したカラー・パレット・シス
テムに於て、前記ビデオ信号発生器に接続されていて、
前記少なくとも1つのビデオ信号の可視的に知覚し得る
表示を発生する可視表示手段を有するカラー・パレット
・システム。
テムに於て、前記ビデオ信号発生器に接続されていて、
前記少なくとも1つのビデオ信号の可視的に知覚し得る
表示を発生する可視表示手段を有するカラー・パレット
・システム。
(3) 第(1)項に記載したカラー・パレット・シス
テムに於て、前記メモリ制御器が前記画素マップ・メモ
リに接続されて、前記可視像を限定する前記複数個の画
素カラー・コードをその中にロードし、前記画素カラー
・コードは、前記少なくとも1つの繰返しカラー・デー
タ・ワードを呼出すことが出来る様にする少なくとも1
つの繰返し画素カラー・コードを含んでいるカラー・パ
レット・システム。
テムに於て、前記メモリ制御器が前記画素マップ・メモ
リに接続されて、前記可視像を限定する前記複数個の画
素カラー・コードをその中にロードし、前記画素カラー
・コードは、前記少なくとも1つの繰返しカラー・デー
タ・ワードを呼出すことが出来る様にする少なくとも1
つの繰返し画素カラー・コードを含んでいるカラー・パ
レット・システム。
(4) 第(3)項に記載したカラー・パレット・シス
テムに於て、前記メモリ制御器が複数個のカラー領域の
最初に走査される縁に対応する前記画素マップ・メモリ
のメモリ位置に非繰返し画素カラー・コードをロードす
ると共に、前記繰返し画素カラー・コードを、前記画素
マップ・メモリの他のメモリ位置にロードすることによ
って、前記可視像を限定するカラー・パレット・システ
ム。
テムに於て、前記メモリ制御器が複数個のカラー領域の
最初に走査される縁に対応する前記画素マップ・メモリ
のメモリ位置に非繰返し画素カラー・コードをロードす
ると共に、前記繰返し画素カラー・コードを、前記画素
マップ・メモリの他のメモリ位置にロードすることによ
って、前記可視像を限定するカラー・パレット・システ
ム。
(5) 第(3)項に記載したカラー・パレット・シス
テムに於て、更に前記メモリ制御器が前記カラー・ルッ
クアップ・テーブルに接続されて、前記カラー・レジス
タに前記カラー・データ・ワードをロードし、前記メモ
リ制御器は複数個のメモリ位置に予定の画素カラー・コ
ードを記憶した画素マップ・メモリに物体をロードし、
前記メモリ制御器は、前記予定の画素カラー・コードに
対応するカラー・レジスタに非繰返しカラー・データ・
ワードをロードすることによって前記物体を出現させる
と共に、前記予定の画素カラー・コードに対応するカラ
ー・レジスタに繰返しカラー・データ・ワードをロード
することにより、前記物体を消失させるカラー・パレッ
ト・システム。
テムに於て、更に前記メモリ制御器が前記カラー・ルッ
クアップ・テーブルに接続されて、前記カラー・レジス
タに前記カラー・データ・ワードをロードし、前記メモ
リ制御器は複数個のメモリ位置に予定の画素カラー・コ
ードを記憶した画素マップ・メモリに物体をロードし、
前記メモリ制御器は、前記予定の画素カラー・コードに
対応するカラー・レジスタに非繰返しカラー・データ・
ワードをロードすることによって前記物体を出現させる
と共に、前記予定の画素カラー・コードに対応するカラ
ー・レジスタに繰返しカラー・データ・ワードをロード
することにより、前記物体を消失させるカラー・パレッ
ト・システム。
(6) 第(1)項に記載したカラー・パレット・シス
テムに於て、前記ビデオ信号発生器が赤カラー信号、緑
カラー信号及び青カラー信号を別々に発生するカラー・
パレット・システム。
テムに於て、前記ビデオ信号発生器が赤カラー信号、緑
カラー信号及び青カラー信号を別々に発生するカラー・
パレット・システム。
(7) 第(6)項に記載したカラー・パレット・シス
テムに於て、各々のカラー・データ・ワードが複数個の
ビットを持ち、その第1の部分集合が赤カラー・ビット
であり、その第2の部分集合が、緑カラー・ビットであ
り、その第3の部分集合が青カラー・ビットであり、前
記ビデオ発生器が受取ったカラー・データ・ワードの赤
カラー・ビットに対応する赤カラー信号、前記受取った
カラー・データ・ワードの緑カラー・ビットに対応する
緑カラー信号及び前記受取ったカラー・データ・ワード
の青カラー・ビットに対応する青カラー信号を発生する
カラー・パレット・システム。
テムに於て、各々のカラー・データ・ワードが複数個の
ビットを持ち、その第1の部分集合が赤カラー・ビット
であり、その第2の部分集合が、緑カラー・ビットであ
り、その第3の部分集合が青カラー・ビットであり、前
記ビデオ発生器が受取ったカラー・データ・ワードの赤
カラー・ビットに対応する赤カラー信号、前記受取った
カラー・データ・ワードの緑カラー・ビットに対応する
緑カラー信号及び前記受取ったカラー・データ・ワード
の青カラー・ビットに対応する青カラー信号を発生する
カラー・パレット・システム。
(8) 第(1)項に記載したカラー・パレット・シス
テムに於て、前記ビデオ信号発生器が、前記カラー・ル
ックアップ・テーブルに接続されたカラー・データ・ワ
ード・バッファと、前記カラー・ルックアップ・テーブ
ル及び前記カラー・データ・ワード・バッファに接続さ
れていて、前記受取ったカラー・データ・ワードが繰返
しカラー・データ・ワードでない時、前記カラー・ルッ
クアップ・テーブルから受取った前記カラー・データ・
ワードをカラー・データ・ワード・バッファに記憶する
ことが出来る様にすると共に、前記受取ったカラー・デ
ータ・ワードが繰返しカラー・データ・ワードである
時、前記カラー・ルックアップ・テーブルから受取った
前記カラー・データ・ワードを前記カラー・データ・バ
ッファに記憶することを不作動にして、前記カラー・デ
ータ・ワード・バッファの前の内容を保持するカラー・
データ・ワード・デコーダと、前記カラー・データ・ワ
ード・バッファに接続されていて、前記カラー・データ
・ワード・バッファに記憶された前記カラー・データ・
ワードに対応する少なくとも1つのビデオ出力信号を発
生する少なくとも1つの変換器回路とを含んでいるカラ
ー・パレット・システム。
テムに於て、前記ビデオ信号発生器が、前記カラー・ル
ックアップ・テーブルに接続されたカラー・データ・ワ
ード・バッファと、前記カラー・ルックアップ・テーブ
ル及び前記カラー・データ・ワード・バッファに接続さ
れていて、前記受取ったカラー・データ・ワードが繰返
しカラー・データ・ワードでない時、前記カラー・ルッ
クアップ・テーブルから受取った前記カラー・データ・
ワードをカラー・データ・ワード・バッファに記憶する
ことが出来る様にすると共に、前記受取ったカラー・デ
ータ・ワードが繰返しカラー・データ・ワードである
時、前記カラー・ルックアップ・テーブルから受取った
前記カラー・データ・ワードを前記カラー・データ・バ
ッファに記憶することを不作動にして、前記カラー・デ
ータ・ワード・バッファの前の内容を保持するカラー・
データ・ワード・デコーダと、前記カラー・データ・ワ
ード・バッファに接続されていて、前記カラー・データ
・ワード・バッファに記憶された前記カラー・データ・
ワードに対応する少なくとも1つのビデオ出力信号を発
生する少なくとも1つの変換器回路とを含んでいるカラ
ー・パレット・システム。
(9) 第(8)項に記載したカラー・パレット・シス
テムに於て、前記カラー・ルックアップ・テーブルが少
なくとも1つの属性ビットを持つカラー・データ・ワー
ドを前記カラー・レジスタに記憶し、前記カラー・デー
タ・ワード・デコーダが前記カラー・ルックアップ・テ
ーブルから受取ったカラー・データ・ワードの前記少な
くとも1つの属性ビットに応答して、前記カラー・デー
タ・ワード・バッファに記憶することが出来る様に又は
出来ない様にするカラー・パレット・システム。
テムに於て、前記カラー・ルックアップ・テーブルが少
なくとも1つの属性ビットを持つカラー・データ・ワー
ドを前記カラー・レジスタに記憶し、前記カラー・デー
タ・ワード・デコーダが前記カラー・ルックアップ・テ
ーブルから受取ったカラー・データ・ワードの前記少な
くとも1つの属性ビットに応答して、前記カラー・デー
タ・ワード・バッファに記憶することが出来る様に又は
出来ない様にするカラー・パレット・システム。
(10) 画素カラー・コードの順序を受取るインターフ
ェース装置と、該インターフェース装置に接続されてい
て前記画素カラー・コードを受取るカラー・ルックアッ
プ・テーブルとを有し、該カラー・ルックアップ・テー
ブルはカラー・データ・ワードを記憶した複数個のカラ
ー・レジスタを含んでおり、少なくとも1つの前記カラ
ー・レジスタは繰返しカラー・コード・データ・ワード
を記憶しており、前記インターフェース回路から受取っ
た各々の画素カラー・コードは、繰返しカラー・データ
・ワードを記憶するカラー・レジスタに対応する画素カ
ラー・コードを受取った時に、前に呼出されたカラー・
データ・ワードが出力されることを別とすると、対応す
る1つのカラー・レジスタに記憶されていたカラー・デ
ータ・ワードを出力することが出来るようにするカラー
・パレット。
ェース装置と、該インターフェース装置に接続されてい
て前記画素カラー・コードを受取るカラー・ルックアッ
プ・テーブルとを有し、該カラー・ルックアップ・テー
ブルはカラー・データ・ワードを記憶した複数個のカラ
ー・レジスタを含んでおり、少なくとも1つの前記カラ
ー・レジスタは繰返しカラー・コード・データ・ワード
を記憶しており、前記インターフェース回路から受取っ
た各々の画素カラー・コードは、繰返しカラー・データ
・ワードを記憶するカラー・レジスタに対応する画素カ
ラー・コードを受取った時に、前に呼出されたカラー・
データ・ワードが出力されることを別とすると、対応す
る1つのカラー・レジスタに記憶されていたカラー・デ
ータ・ワードを出力することが出来るようにするカラー
・パレット。
(11) 第(10)項に記載したカラー・パレットに於
て、前記カラー・ルックアップ・テーブル接続されてい
て、前記カラー・レジスタから呼出されたカラー・デー
タに対応する色特性を持つ少なくとも1つのビデオ出力
信号を発生するビデオ信号発生器を有するカラー・パレ
ット。
て、前記カラー・ルックアップ・テーブル接続されてい
て、前記カラー・レジスタから呼出されたカラー・デー
タに対応する色特性を持つ少なくとも1つのビデオ出力
信号を発生するビデオ信号発生器を有するカラー・パレ
ット。
(12) 第(11)項に記載したカラー・パレットに於
て、前記ビデオ信号発生器が赤カラー信号、緑カラー信
号及び青カラー信号を別々に発生するカラー・パレッ
ト。
て、前記ビデオ信号発生器が赤カラー信号、緑カラー信
号及び青カラー信号を別々に発生するカラー・パレッ
ト。
(13) 第(12)項に記載したカラー・パレットに於
て、各々のカラー・データ・ワードが複数個のビットを
持ち、その第1の部分集合が赤カラー・ビットであり、
その第2の部分集合が緑カラー・ビットであり、そして
その第3の部分集合が青カラー・ビットであり、前記ビ
デオ発生器が受取ったカラー・データ・ワードの赤カラ
ー・ビットに対応する赤カラー信号、受取ったカラー・
データ・ワードの緑カラー・ビットに対応する緑カラー
信号、及び受取ったカラー・データ・ワードの青カラー
・ビットに対応する青カラー信号を発生するカラー・パ
レット。
て、各々のカラー・データ・ワードが複数個のビットを
持ち、その第1の部分集合が赤カラー・ビットであり、
その第2の部分集合が緑カラー・ビットであり、そして
その第3の部分集合が青カラー・ビットであり、前記ビ
デオ発生器が受取ったカラー・データ・ワードの赤カラ
ー・ビットに対応する赤カラー信号、受取ったカラー・
データ・ワードの緑カラー・ビットに対応する緑カラー
信号、及び受取ったカラー・データ・ワードの青カラー
・ビットに対応する青カラー信号を発生するカラー・パ
レット。
(14) 第(10)項に記載したカラー・パレットに於
て、前記カラー・ルックアップ・テーブルが、前記カラ
ー・レジスタに接続されたカラー・データ・ワード・バ
ッファと、前記カラー・レジスタ及び前記カラー・デー
タ・ワード・バッファに接続されていて、受取ったカラ
ー・データ・ワードが繰返しカラー・データ・ワードで
ない時、前記カラー・レジスタから受取ったカラー・デ
ータ・ワードを前記カラー・データ・ワード・バッファ
に記憶することが出来る様にすると共に、前記受取った
カラー・データ・ワードが繰返しカラー・データ・ワー
ドである時に、前記カラー・レジスタから受取ったカラ
ー・データ・ワードを前記カラー・データ・バッファに
記憶することが出来ない様にして、前記カラー・データ
・ワード・バッファの前の内容を保持するカラー・パレ
ット。
て、前記カラー・ルックアップ・テーブルが、前記カラ
ー・レジスタに接続されたカラー・データ・ワード・バ
ッファと、前記カラー・レジスタ及び前記カラー・デー
タ・ワード・バッファに接続されていて、受取ったカラ
ー・データ・ワードが繰返しカラー・データ・ワードで
ない時、前記カラー・レジスタから受取ったカラー・デ
ータ・ワードを前記カラー・データ・ワード・バッファ
に記憶することが出来る様にすると共に、前記受取った
カラー・データ・ワードが繰返しカラー・データ・ワー
ドである時に、前記カラー・レジスタから受取ったカラ
ー・データ・ワードを前記カラー・データ・バッファに
記憶することが出来ない様にして、前記カラー・データ
・ワード・バッファの前の内容を保持するカラー・パレ
ット。
(15) 第(14)項に記載したカラー・パレットに於
て、前記カラー・ルックアップ・テーブルが少なくとも
1つの属性ビットを持つカラー・データ・ワードをカラ
ー・レジスタに記憶し、前記カラー・データ・ワード・
デコーダが前記カラー・ルックアップ・テーブルから受
取ったカラー・データ・ワードの前記少なくとも1つの
属性ビットに応答して、前記カラー・データ・ワード・
バッファに記憶することが出来る様に又は出来ない様に
するカラー・パレット。
て、前記カラー・ルックアップ・テーブルが少なくとも
1つの属性ビットを持つカラー・データ・ワードをカラ
ー・レジスタに記憶し、前記カラー・データ・ワード・
デコーダが前記カラー・ルックアップ・テーブルから受
取ったカラー・データ・ワードの前記少なくとも1つの
属性ビットに応答して、前記カラー・データ・ワード・
バッファに記憶することが出来る様に又は出来ない様に
するカラー・パレット。
第1図は本発明を利用することが出来るビデオ表示シス
テムを示すブロック図、第2図は第1図に示したカラー
・パレットの細部を示すブロック図、第3図は第2図に
示したカラー・ルックアップ・テーブルのカラー・レジ
スタに記憶されるカラー・データ・ワードを示す図、第
4図は本発明のカラー・パレットの通常の動作モード
で、画素マップ・メモリからビデオ信号発生器へのデー
タの流れを図式的に示す略図、第5図は本発明のカラー
・ルックアップ・テーブル・ロード・モードで画素マッ
プ・メモリからカラー・ルックアップ・テーブルへのデ
ータの流れを図式的に示す略図、第6図は本発明の第1
の実施例で、1フレームに1回、カラー・ルックアップ
・テーブル・ロード・モードを用いる1つの態様に於け
る種々の信号を示すグラフ、第7図は本発明のビデオ・
タイミング及び制御回路と制御デコード回路の間の接続
を示す回路図、第8図は本発明の第2の実施例で、カラ
ー・ルックアップ・テーブル・ロード動作を持たないフ
レームに於ける種々の信号とタイミングを示すグラフ、
第9図は本発明の実施例で、選ばれたフレームでカラー
・ルックアップ・テーブルにロードする時のビデオ・タ
イミング及び制御回路から制御デコード回路への接続を
示す略図、第10図はことごとくの線でカラー・ルックア
ップ・テーブルにロードする本発明のモードに於ける種
々の信号を示すグラフ、第11図はカラー・ルックアップ
・テーブルをことごとく線でロードする本発明の第3の
実施例で、ビデオ・タイミング及び制御回路回路と制御
デコード回路の間の接続を示す略図、第12図は各々の画
素カラー・コードが繰返しコードである様な画素マップ
・メモリの一部分を示す図、第13図は別の非繰返しの画
素カラー・コードを追加した画素マップ・メモリの一部
分の図、第14図は画素マップ・メモリが第13図に示す様
に、繰返し及び非繰返しのカラー・コードを含む時、本
発明のカラー・パレットによって発生される等価のカラ
ー・コードを示す図、第15図は本発明の繰返し色動作を
実施する別の実施例を示す略図である。 主な符号の説明 110:表示制御器 115:ビデオ・タイミング及び制御回路 120:画素マップ・メモリ 210:制御デコード回路 220:スイッチ回路 230:カラー・ルックアップ・テーブル 250,260,270:赤、緑、青ディジタル・アナログ変換器
テムを示すブロック図、第2図は第1図に示したカラー
・パレットの細部を示すブロック図、第3図は第2図に
示したカラー・ルックアップ・テーブルのカラー・レジ
スタに記憶されるカラー・データ・ワードを示す図、第
4図は本発明のカラー・パレットの通常の動作モード
で、画素マップ・メモリからビデオ信号発生器へのデー
タの流れを図式的に示す略図、第5図は本発明のカラー
・ルックアップ・テーブル・ロード・モードで画素マッ
プ・メモリからカラー・ルックアップ・テーブルへのデ
ータの流れを図式的に示す略図、第6図は本発明の第1
の実施例で、1フレームに1回、カラー・ルックアップ
・テーブル・ロード・モードを用いる1つの態様に於け
る種々の信号を示すグラフ、第7図は本発明のビデオ・
タイミング及び制御回路と制御デコード回路の間の接続
を示す回路図、第8図は本発明の第2の実施例で、カラ
ー・ルックアップ・テーブル・ロード動作を持たないフ
レームに於ける種々の信号とタイミングを示すグラフ、
第9図は本発明の実施例で、選ばれたフレームでカラー
・ルックアップ・テーブルにロードする時のビデオ・タ
イミング及び制御回路から制御デコード回路への接続を
示す略図、第10図はことごとくの線でカラー・ルックア
ップ・テーブルにロードする本発明のモードに於ける種
々の信号を示すグラフ、第11図はカラー・ルックアップ
・テーブルをことごとく線でロードする本発明の第3の
実施例で、ビデオ・タイミング及び制御回路回路と制御
デコード回路の間の接続を示す略図、第12図は各々の画
素カラー・コードが繰返しコードである様な画素マップ
・メモリの一部分を示す図、第13図は別の非繰返しの画
素カラー・コードを追加した画素マップ・メモリの一部
分の図、第14図は画素マップ・メモリが第13図に示す様
に、繰返し及び非繰返しのカラー・コードを含む時、本
発明のカラー・パレットによって発生される等価のカラ
ー・コードを示す図、第15図は本発明の繰返し色動作を
実施する別の実施例を示す略図である。 主な符号の説明 110:表示制御器 115:ビデオ・タイミング及び制御回路 120:画素マップ・メモリ 210:制御デコード回路 220:スイッチ回路 230:カラー・ルックアップ・テーブル 250,260,270:赤、緑、青ディジタル・アナログ変換器
Claims (1)
- 【請求項1】可視像を構成する複数の画素カラー・コー
ドを有する画素マップ・メモリであって、各画素カラー
・コードはビデオ・スクリーン位置に対応するメモリ位
置に記憶され、前記画素カラー・コードが少なくとも1
つの繰り返し画素カラー・コードを含んでいる該画素マ
ップ・メモリと、 前記画素マップ・メモリに接続され、前記画素マップ・
メモリにメモリ・アドレスを逐次的に印加して、ビデオ
・スクリーンのラスタ走査に対応する所定の順序で前記
画素マップ・メモリから画素カラー・コードを呼び出す
メモリ制御器と、 前記画素マップ・メモリに接続されて前記呼び出された
画素カラー・コードを受け取るカラー・ルックアップ・
テーブルであって、カラー・データ・ワードを記憶する
複数のカラー・レジスタを有し、前記画素マップ・メモ
リから受け取った各画素カラー・コードは前記カラー・
レジスタの対応する1つに記憶された前記カラー・デー
タ・ワードを呼び出させ、前記カラー・レジスタの少な
くとも1つは前記繰り返し画素カラー・コードの受け取
り時に呼び出される繰り返しカラー・データ・ワードを
記憶している該カラー・ルックアップ・テーブルと、 前記カラー・ルックアップ・テーブルに接続され、前記
呼び出されたカラー・データ・ワードを受け取り、繰り
返しカラー・データ・ワードの呼び出しの検出時に繰り
返し信号を発生するデコーダと、 前記カラー・ルックアップ・テーブルに接続されて前記
呼び出されたカラー・データ・ワードを受け取り、か
つ、前記デコーダに接続されて前記繰り返し信号を受け
取り、前記繰り返し信号が繰り返しカラー・データ・ワ
ードの検出を示していない場合に前記受け取ったカラー
・データ・ワードを記憶して前記記憶しているカラー・
データ・ワードを呼び出すとともに、前記繰り返し信号
が繰り返しカラー・データ・ワードの検出を示している
場合に前記受け取ったカラー・データ・ワードを記憶せ
ず前記記憶しているカラー・データ・ワードを呼び出す
ことにより、以前に記憶したカラー・データ・ワードの
呼び出しを繰り返すカラー・データ・バッファと、 前記カラー・データ・バッファに接続され、前記カラー
・データ・バッファから呼び出された前記カラー・デー
タ・ワードに対応するカラー特性を有する少なくとも1
つのビデオ出力信号を発生するビデオ信号発生器と を含むことを特徴としたカラー・パレット・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/856,919 US4825390A (en) | 1986-04-28 | 1986-04-28 | Color palette having repeat color data |
| US856919 | 1986-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6326786A JPS6326786A (ja) | 1988-02-04 |
| JP2632844B2 true JP2632844B2 (ja) | 1997-07-23 |
Family
ID=25324775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62106128A Expired - Fee Related JP2632844B2 (ja) | 1986-04-28 | 1987-04-28 | カラー・パレツト・システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4825390A (ja) |
| JP (1) | JP2632844B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996591A (en) * | 1987-05-15 | 1991-02-26 | Canon Kabushiki Kaisha | Method of and apparatus for processing color image |
| JP2612475B2 (ja) * | 1988-06-24 | 1997-05-21 | 日本航空電子工業株式会社 | カラー表示パネルの表示制御装置 |
| US5003496A (en) * | 1988-08-26 | 1991-03-26 | Eastman Kodak Company | Page memory control in a raster image processor |
| US5206833A (en) * | 1988-09-12 | 1993-04-27 | Acer Incorporated | Pipelined dual port RAM |
| US5016876A (en) * | 1988-10-14 | 1991-05-21 | Williams Electronics Games, Inc. | Video display co-processor for use in a video game |
| US5602655A (en) * | 1989-05-10 | 1997-02-11 | Canon Kabushiki Kaisha | Image forming system for single bit image data |
| US5126747A (en) * | 1989-10-31 | 1992-06-30 | Ramtek Corporation | Method and apparatus for displaying radar data |
| US5216602A (en) * | 1989-11-06 | 1993-06-01 | The Board Of Trustees Of The University Of Illinois | Color imaging system |
| JP3135243B2 (ja) * | 1989-11-28 | 2001-02-13 | キヤノン株式会社 | 画像データ送受信方法及びそれに使用する装置 |
| US5555460A (en) * | 1989-11-29 | 1996-09-10 | Chips And Technologies, Inc. | Method and apparatus for providing a reformatted video image to a display |
| US5220646A (en) * | 1990-04-30 | 1993-06-15 | International Business Machines Corporation | Single pass hidden line removal using z-buffers |
| US5327159A (en) * | 1990-06-27 | 1994-07-05 | Texas Instruments Incorporated | Packed bus selection of multiple pixel depths in palette devices, systems and methods |
| US5717697A (en) * | 1990-06-27 | 1998-02-10 | Texas Instruments Incorporated | Test circuits and methods for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state |
| US5270687A (en) * | 1990-06-27 | 1993-12-14 | Texas Instruments Incorporated | Palette devices, computer graphics systems and method with parallel lookup and input signal splitting |
| US5341470A (en) * | 1990-06-27 | 1994-08-23 | Texas Instruments Incorporated | Computer graphics systems, palette devices and methods for shift clock pulse insertion during blanking |
| US5309551A (en) * | 1990-06-27 | 1994-05-03 | Texas Instruments Incorporated | Devices, systems and methods for palette pass-through mode |
| US5293468A (en) * | 1990-06-27 | 1994-03-08 | Texas Instruments Incorporated | Controlled delay devices, systems and methods |
| US6232955B1 (en) | 1990-06-27 | 2001-05-15 | Texas Instruments Incorporated | Palette devices, systems and methods for true color mode |
| US5274284A (en) * | 1991-01-24 | 1993-12-28 | Texas Instruments Incorporated | Output buffer circuits with controlled Miller effect capacitance |
| US5847700A (en) * | 1991-06-14 | 1998-12-08 | Silicon Graphics, Inc. | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
| US5699087A (en) * | 1991-06-24 | 1997-12-16 | Texas Instruments | Sequential access memories, systems and methods |
| GB2261144B (en) * | 1991-10-30 | 1995-06-21 | Thomson Consumer Electronics | Apparatus for generating graphics |
| GB2270450B (en) * | 1992-09-08 | 1997-03-26 | Silicon Graphics Incorporation | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
| US5552824A (en) * | 1993-02-18 | 1996-09-03 | Lynx System Developers, Inc. | Line object scene generation apparatus |
| JP3437223B2 (ja) * | 1993-08-25 | 2003-08-18 | キヤノン株式会社 | 形状表示装置および形状表示方法 |
| US6542183B1 (en) | 1995-06-28 | 2003-04-01 | Lynx Systems Developers, Inc. | Event recording apparatus |
| JP3063957B2 (ja) * | 1995-03-01 | 2000-07-12 | 富士ゼロックス株式会社 | 画像処理装置 |
| US5699277A (en) * | 1996-01-02 | 1997-12-16 | Intel Corporation | Method and apparatus for source clipping a video image in a video delivery system |
| JP4033948B2 (ja) * | 1997-08-07 | 2008-01-16 | 沖電気工業株式会社 | カラーパレット用ramおよびd/aコンバータ |
| WO1999022519A2 (en) * | 1997-10-28 | 1999-05-06 | Koninklijke Philips Electronics N.V. | Compressing and decompressing an image |
| US6545705B1 (en) | 1998-04-10 | 2003-04-08 | Lynx System Developers, Inc. | Camera with object recognition/data output |
| US6570626B1 (en) * | 1998-06-26 | 2003-05-27 | Lsi Logic Corporation | On-screen display format reduces memory bandwidth for on-screen display systems |
| JP3804003B2 (ja) * | 2000-04-28 | 2006-08-02 | パイオニア株式会社 | 画像処理装置および画像データ変換方法 |
| US7162077B2 (en) * | 2001-10-19 | 2007-01-09 | Sharp Laboratories Of America, Inc. | Palette-based image compression method, system and data file |
| US7002599B2 (en) * | 2002-07-26 | 2006-02-21 | Sun Microsystems, Inc. | Method and apparatus for hardware acceleration of clipping and graphical fill in display systems |
| TWI248762B (en) * | 2004-11-10 | 2006-02-01 | Realtek Semiconductor Corp | Video processing device and method thereof |
| JP5479853B2 (ja) * | 2009-11-09 | 2014-04-23 | 三洋電機株式会社 | 表示駆動回路及び表示駆動システム |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4232311A (en) * | 1979-03-20 | 1980-11-04 | Chyron Corporation | Color display apparatus |
| US4536848A (en) * | 1982-04-15 | 1985-08-20 | Polaroid Corporation | Method and apparatus for colored computer graphic photography |
| JPS5967587A (ja) * | 1982-10-08 | 1984-04-17 | 日本電信電話株式会社 | カラ−重畳図形発生装置 |
| JPS6061790A (ja) * | 1983-09-16 | 1985-04-09 | 株式会社日立製作所 | 表示用制御回路 |
| JPH0757007B2 (ja) * | 1984-01-23 | 1995-06-14 | 株式会社ニコン | 画像読み取り装置 |
| JPS60230693A (ja) * | 1984-04-27 | 1985-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | カラ−画像表示システム |
| JPS61213896A (ja) * | 1985-03-19 | 1986-09-22 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
| JPH0736104B2 (ja) * | 1985-03-27 | 1995-04-19 | 株式会社アスキ− | デイスプレイコントロ−ラ |
| GB8514608D0 (en) * | 1985-06-10 | 1985-07-10 | Crosfield Electronics Ltd | Colour modification in image reproduction systems |
| US4752893A (en) * | 1985-11-06 | 1988-06-21 | Texas Instruments Incorporated | Graphics data processing apparatus having image operations with transparent color having a selectable number of bits |
-
1986
- 1986-04-28 US US06/856,919 patent/US4825390A/en not_active Expired - Lifetime
-
1987
- 1987-04-28 JP JP62106128A patent/JP2632844B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4825390A (en) | 1989-04-25 |
| JPS6326786A (ja) | 1988-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2632844B2 (ja) | カラー・パレツト・システム | |
| JP2632845B2 (ja) | カラー・パレツト・システム | |
| US4823120A (en) | Enhanced video graphics controller | |
| US4980678A (en) | Display controller for CRT/flat panel display apparatus | |
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| JPH0222957B2 (ja) | ||
| JPH0335676B2 (ja) | ||
| EP0201210B1 (en) | Video display system | |
| JPH087550B2 (ja) | カラ−グラフイツク制御装置 | |
| JPH0690613B2 (ja) | 表示制御装置 | |
| JPH0420191B2 (ja) | ||
| JPH0426471B2 (ja) | ||
| US4744046A (en) | Video display terminal with paging and scrolling | |
| US4616220A (en) | Graphics display comparator for multiple bit plane graphics controller | |
| JPH051946B2 (ja) | ||
| JP3203650B2 (ja) | テレビジョン信号受信機 | |
| US5325109A (en) | Method and apparatus for manipulation of pixel data in computer graphics | |
| US5585824A (en) | Graphics memory apparatus and method | |
| EP0202426B1 (en) | Raster scan digital display system | |
| JPH0237479A (ja) | スターバーストプロセッサ | |
| US4868556A (en) | Cathode ray tube controller | |
| US5097256A (en) | Method of generating a cursor | |
| JPH0664452B2 (ja) | デイジタル表示システム | |
| JPH04264617A (ja) | グラフィック・システムにおけるデータ信号選択方法および装置 | |
| US5745104A (en) | Palette control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |