JP3203650B2

JP3203650B2 - テレビジョン信号受信機

Info

Publication number: JP3203650B2
Application number: JP27065990A
Authority: JP
Inventors: ヨセフフランシスカスヨハネスファンデンホンベルフペトラス; ヤンレニールスハミッツヘルマン; ドールンハインラウレンス
Original assignee: コーニンクレッカフィリップスエレクトロニクスエヌヴイ
Priority date: 1989-10-11
Filing date: 1990-10-11
Publication date: 2001-08-27
Anticipated expiration: 2016-08-27
Also published as: FI904934A0; DE69020486D1; EP0422729B1; US5119200A; ES2076297T3; FI97589C; JPH03135282A; KR910009070A; KR0174536B1; AU646777B2; NL8902516A; CA2027054C; EP0422729A1; CA2027054A1; DE69020486T2; AU6395190A; FI97589B

Description

【発明の詳細な説明】（産業上の利用分野）本発明はテレビジョン信号受信機に関する。このよう
なテレビジョン信号受信機は、特に、テレビジョン受信
機又はモニタ、ビデオレコーダ、あるいはコンパクトデ
ィスクビデオプレーヤでありうる。本発明は特に、ノイ
ズ低減、大面積フリッカ低減又は静止画のような機能に
関してフィールド又はピクチャメモリのビデオメモリを
備えるとともに、例えばテレテキストページ又はオンス
クリーン表示情報を表示するための追加ピクチャ信号源
を備えるテレビジョン信号受信機に関する。

（従来の技術）この種のテレビジョン受信機は米国特許第4,568,964
号明細書から既知である。この既知の受信機の追加ピク
チャ信号源は、テレテキストデコーダによって構成され
ている。このデコーダは、表示されるべきテレテキスト
ページの画素を有する画素信号と、各画素ごとのブラン
キング信号の所定値とを発生させる。ビデオメモリは、
ピクチャメモリにより構成されるとともに、表示される
べきピクチャ信号サンプルが所定の方法で記憶されるメ
モリ素子のマトリックスを有する。具体的に述べると、
受信したビデオ信号のサンプル又はテレテキストデコー
ダの画素は、ブランキング信号の値に依存して、既知の
受信機のピクチャメモリ内に各メモリ素子毎に記憶され
る。この目的のため、受信したビデオ信号とテレテキス
トデコーダの画素信号とが共に選択器に供給され、その
選択器においてブランキング信号により選択が行われ
る。このようにして選択された信号は、受信したビデオ
信号のフィールド周波数、例えば50Hzで記憶される。こ
の既知の受信機では、次いでピクチャ信号の記憶された
サンプルが２倍のフィールド周波数すなわち100Hzでメ
モリから読み出されて表示スクリーンに供給される。既
知の受信機では、このような方法で通常の大面積フリッ
カを大幅に低減することができる。

記憶されているピクチャ信号が表示される場合、テレ
テキストページの画素が存在する間はブランキング信号
がビデオ信号をブランク（blank、阻止）する。この目
的のため、例えばメモリ素子ごとの余分な１ビットによ
ってピクチャメモリ内の各メモリ素子に更にブランキン
グ信号の対応する値が記憶される。

（発明が解決しようとする課題）既知のテレビジョン受信機では、各メモリ素子ごとに
ビデオ信号サンプルとテレテキストデコーダの画素とが
両方とも同時に前記選択器に供給されるとともに、この
選択に必要なブランキング信号の値もまた選択器に供給
される。この点で、受信したビデオ信号は50Hzのフィー
ルド周波数を有するが、表示されるべきテレテキストペ
ージ用の情報は１回又は散発的に得られることに注意さ
れたい。従って、既知のテレビジョン受信機のテレテキ
ストデコーダは、テレテキスト表示メモリ及び高速キャ
ラクタジェネレータのように画素信号及び対応するブラ
ンキング信号を50Hzのフィールド周波数で生成するため
の手段を備える。これらの手段が、係るテレビジョン受
信機の費用を引き上げている。

本発明の目的は、追加ピクチャ信号源及びメモリを備
えるとともに、追加ピクチャ信号源の画素を所定のフィ
ールド周波数で生成する手段を不要にしたテレビジョン
信号受信機を提供することである。

（課題を解決するための手段）本発明によれば、テレビジョン信号受信機は、各メモ
リ素子について記憶されている前記ブランキング信号の
値を読み出し、記憶されている前記ブランキング信号の
第１の値に応じて、ビデオ信号サンプルの少なくとも一
部がメモリ素子に記憶されることを防ぐことを特徴とす
る。これによって、表示されるべき画素は、追加ピクチ
ャ信号源によって１度だけ低速に生成されればよい。そ
の後、更に供給されるビデオ信号サンプルによって、記
憶されている画素が不所望に上書きされることが妨げら
れる。メモリの個々の位置が上書きされることを防ぐこ
とは、米国特許第4,628,479号明細書から既に知られて
いることに注意すべきである。しかしながら、係る明細
書では、単一のピクチャ源が前記の保護される位置を記
憶したり、読み出したり、処理している。

ビデオ信号サンプルのビデオメモリへの記憶はさまざ
まな方法で防ぐことができる。効果的な実施形態におい
ては、テレビジョン信号受信機は、ビデオピクチャ信号
サンプル又はメモリ素子に既に記憶されている追加画素
のいずれかをメモリ素子に記憶するための選択を行い、
係る選択が、記憶されているブランキング信号の所定の
値に応じて行われる。

別の実施形態では、テレビジョン信号受信機は、各ビ
デオ信号サンプルについて書込み信号をメモリの書込み
入力部に供給するための手段を備える。このような書込
み信号は、記憶されているブランキング信号の所定の値
に応じて抑制される。

本発明によるテレビジョン信号受信機の別の実施形態
は、メモリが、ビデオ信号サンプル又は追加画素を記憶
するための第１のメモリ素子と、ブランキング信号の値
を記憶するための第２のメモリ素子とを有し、この第２
のメモリ素子が、少なくとも２つの第１のメモリ素子に
関連していることを特徴とする。この結果として、特
に、ブランキング信号を記憶するに必要なメモリ容量を
節約することができる。

本発明のテレビジョン信号受信機の更に別の実施形態
は、受信機が消去信号を生成する手段を備えるととも
に、消去信号に応じてビデオ信号サンプルの一部の記憶
防止をやめるとともに記憶されているブランキング信号
を消去することを特徴とする。このような消去信号が例
えば20msecのフィールド周期において供給されると、供
給されているすべてのビデオ信号サンプルがビデオメモ
リに記憶されると同時に以前に記憶されていたブランキ
ング信号が消去される。この結果、記憶されているテレ
テキストページのすべての画素をビデオメモリから迅速
且つ効率的に除去することができる。これらの手段がな
い場合には、追加ピクチャ信号源は、記憶されているブ
ランキング信号を消去するために、ビデオメモリ内の関
連するすべてのメモリ素子を個別にアドレスしなければ
ならない。これは、720＊280個のメモリ素子からなるビ
デオメモリを有するテレビジョン受信機においては時間
のかかる作業である。

本発明によるテレビジョン信号受信機は、テレテキス
ト表示について従来通りであるメモリとは相違して、受
信機内に既に存在するビデオメモリが例えば720＊280個
のメモリ素子の容量を有するとともに、各メモリ素子が
個別にアドレス可能であり12ビットを有するものであれ
ば特に好ましい。これは、本発明によるテレビジョン信
号受信機がテレテキストページを表示するのに適してい
るだけでなく、例えば高解像度であり4096カラー階調を
有する操作メニューを表示するにも適しているという利
点を与える。この目的のために、追加ピクチャ信号源自
体が表示メモリを有する必要はない。

（実施例）図面につき本発明の実施例を説明する。

第１図は本発明のテレビジョン受像機の一実施例を概
略的に示している。アンテナ１に受信された送信機信号
は、従来の同調検波回路２に供給される。この同調検波
回路２から得られた合成ビデオ信号CVBSは特にディジタ
イジング回路３に供給される。この回路３は、合成ビデ
オ信号を輝度信号Ｙ並びに２つの色差信号Ｕ及びＶに変
換する復調器31を有する。次いで輝度信号Ｙは、例えば
13.5MHzのいわゆるサンプル周波数f_sでサンプリングさ
れ、A/D変換器34において８ビットに量子化される。色
差信号Ｕ及びＶの８ビットサンプルは、サンプル周波数
f_sの1/4の周波数でそれぞれA/D変換器32及び33から得ら
れることが理想的である。これら色差信号Ｕ及びＶのサ
ンプルは、それぞれパラレル−シリアル変換器35及び36
に供給され、周波数f_s/4の８ビットサンプルを周波数f_s
の４つの連続する２ビット部分に変換する。従って、1
3.5MHzの周波数の12ビットサンプルYUVがディジタイジ
ング回路３の出力側に得られるようになる。このように
して約53μsecのアクティブピクチャライン周期の間の
み合成ビデオ信号CVBSがディジタル化される。720サン
プルYUVが各ピクチャライン毎に前記の13.5MHzのサンプ
ル周波数で生成される。ビデオフィールドはビデオ情報
に関してこれらピクチャラインの280本を有する。

テレビジョン受信機のこの実施例では、得られたサン
プルYUVはノイズ低減回路４の第１入力端子に供給され
る。この回路４の第２入力端子には、既に表示されてい
る直前のビデオピクチャの対応するサンプルYUV（ｎ−
１）が供給される。表示されるべき次のビデオピクチャ
ｎに関するサンプルYUV（ｎ）の値は、ノイズ低減回路
４において、受け取られたサンプルYUVと、直前のビデ
オピクチャｎ−１において表示された対応するサンプル
YUN（ｎ−１）とから計算すされる。この計算は本発明
の良好な理解には関係しないので、これ以上説明はしな
い。次いで得られたサンプルYUV（ｎ）が選択器５の第
１入力端子に供給され、この選択器を経てフィールドメ
モリ６に供給される。この点で、選択器５はその入力端
子SLに供給される論理値“0"を有する選択信号に応じて
図示された位置にあるものとする。

第１図に示すテレブジョン受信機の実施例では、フィ
ールドメモリ６はいわゆる“２重ポートビデオRAM"であ
る。このようなメモリは１ビット幅のデータに関して第
２図に概略的に示されている。このメモリは、一般にDR
AMとして知られている、280行及び720列を含むランダム
アクセスメモリ部61を有する。このDRAMは、アドレス入
力端子ADと、供給されたアドレスを行又は列アドレスと
して識別する入力端子RAS及びCASと、書込み入力端子WE
と、合成データ入力兼出力端子D/Qのような従来の接続
部を有する。更に、アドレスされた行は、バス62によっ
て720ビットシフトレジスタ63に結合される。このシフ
トレジスタ63は、ロード及び読出しをパラレルに実施す
るとともに、シリアル入力端子SIと、シリアル出力端子
SOと、クロック入力端子CKとを備える。フィールドメモ
リ６は更に、シリアル又はランダムアクセスモードを選
択するためのモード入力端子S/Rを有する制御回路64を
有する。ランダムアクセスモードではフィールドメモリ
６は既知のようにDRAMとして利用される。この場合には
行及び列アドレスは、いわゆるランダムメモリサイクル
でアドレス入力端子ADに順次供給され、書込み入力端子
WEに従って、接続部D/Qを経て１ビットが読み出される
か又は書き込まれる。シリアルアクセスモードでは行及
び列アドレスが、いわゆるシリアルメモリサイクルでア
ドレス入力端子ADに供給される。書込み入力端子WEがア
クティブでない場合、アドレスされた行全体がこのモー
ドにおいてシフトレジスタに転送される。次いでこのシ
フトレジスタ内で得られる720ビットは、クロック入力
端子CKに供給されるクロック信号によって、アドレスさ
れた列アドレスから始まり出力端子SOに順次供給され
る。書込み入力端子WEがアクティブである場合、入力端
子SIを経てシフトレジスタ63に供給された720ビット
が、同様にメモリ部61のアドレスされた行に転送され
る。

第１図に示すテレビジョン受像機のフィールドメモリ
では、12ビットサンプルYUV（ｎ）及び13番目のビット
（以後ブランキングビットと呼ばれる）を記憶するため
に上記のメモリのうちの13個のメモリがパラレルに配列
される。このブランキングビットは選択器５の入力端子
SLに供給される選択信号の値を有する。このブランキン
グビットは論理値“0"を有するものとされるが、これは
以下で常にこの値であるとは限らないことが明らかにな
るであろう。ピクチャラインの720サンプルYUV（ｎ）を
フィールドメモリ６に記憶するとともに720サンプルYUV
（ｎ−１）を表示するために、ピクチャラインカウンタ
７は、この目的のためのシリアルメモリサイクル中、関
連するピクチャラインの開始時に対応するピクチャライ
ンの数をアドレス選択器８を経てフィールドメモリのア
ドレス入力端子ADに供給する。この結果、アドレスされ
たメモリ行の内容がシフトレジスタ63（第２図参照）に
転送される。クロックパルスがクロック入力端子CKに生
じるたびに、１サンプルYUV（ｎ−１）がフィールドメ
モリ６のシリアルデータ出力端子SOに得られるようにな
る。これと同時に新たなサンプルYUV（ｎ）がシフトレ
ジスタ63に記憶される。ピクチャラインの終了時、新た
な720個のサンプルYUV（ｎ）を有するシフトレジスタ63
の内容が、同一のピクチャライン番号に関するシリアル
メモリサイクルにおいてアドレスされたメモリ行に転送
されるとともにその行に記憶される。これらの動作のた
めに、アドレス選択器８が２つのシリアルメモリサイク
ル中のみ図示の位置にあるものとする。ピクチャライン
の残りの間は、アドレス選択器８は、後述するように他
の信号源によってアドレスするために図示以外の位置に
ある。この目的のため、アドレス選択器８が例えばライ
ン同期信号LSによって制御される。又、このライン同期
信号LSは、アクセスモードを選択するためのモード入力
端子S/Rにも供給される。

シリアルメモリ出力端子SOに得られる12ビットサンプ
ルYUV（ｎ−１）がビデオ変換器９に供給され、この変
換器９が、表示スクリーン11に表示するための３つの従
来の赤、緑及び青（RGB）信号を生成する。この目的の
ためビデオ変換器９は、周波数f_sの４つの順次の２ビッ
ト部分の周波数f_s/4の１つの完全な８ビットＵ又はＶサ
ンプルに変換する２つのシリアル−パラレル変換器91及
び92と、アナログ色差信号Ｕ′及びＶ′を得るための２
つのD/A変換器93及び94と、アナログ輝度信号Ｙ′の得
るためのD/A変換器95とを有する。これらシリアル−パ
ラレル変換器91−92及びD/A変換器93−95は、前述した
パラレル−シリアル変換器35−36及びA/D変換器32−34
の相補的な機能を有するものである。更にビデオ変換器
９は、輝度信号Ｙ′並びに色差信号Ｕ′及びＶ′を表示
可能なRGB信号に変換するためのデマトリックス回路96
を有する。これらRGB信号は、ブランキング回路10を経
て表示スクリーン11に供給され、ノイズが低減されたビ
デオピクチャを表示する。

この実施例では、同調検波回路２から受け取った合成
ビデオ信号CVBSがテレテキストアクイジション回路12に
も供給される。この回路12は、既知のように表示される
べきテレテキストピクチャ用のピクチャ情報を受け取り
記憶するように構成されている。一般に、このテレテキ
ストピクチャ情報は、表示されるべきキャラクタ毎に対
応する８ビットコードを有する。テレビジョン受信機は
更に、操作回路13を備える。この回路13は、（遠隔）制
御ユニット14を用いてユーザによって生成される操作命
令を受け取るとともに、これら操作命令に応じて送信局
の同調、ピクチャ輝度、音量等を制御する機能を有す
る。第１図においてはこれらの機能を適宜の信号で示し
ている。特に、操作回路13は、いわゆるオンスクリーン
表示ピクチャ用のピクチャ情報を生成するように構成さ
れる。係るピクチャは、チャネル信号、局名等のシンプ
ルテキストのみならず、グラフィック画像かならなる操
作メニューであってもよい。例として、操作回路13で
は、操作メニュー用のピクチャ情報が例えば次に示すピ
クチャ記述を含むことができる。

・中心（360,140）及び半径15の円をカラー4080で描
く。

・この円をカラー240で充填する。

・位置（348,145）からカラー4095で文字“T"及び“V"
を描く。

このピクチャ記述は、表示スクリーンの中央部に白色
の信号“TV"を有する黄色の線で縁どられた円形の緑色
のボタン形状を描くことができる。

表示のために、テレエキストピクチャ情報及び操作ピ
クチャ情報が画素発生器15に供給される。この発生器15
は、マイクロプロセッサの形態であることが好ましく、
表示されるべき各画素毎に当該画素の表示スクリーン位
置と、例えば赤色の４ビット、緑色の４ビット及び青色
の４ビットのカラーコードとを決めるように構成され
る。このような画素発生器は、IEEE Transactions on C
onsumer Electronics、Vol.CE−26、1980年８月、605〜
617頁に発表された論文“Comparative terminal realiz
ations with alpha−geometric coding"の第３図及び第
４図から既知である。テレビジョン受信機の第１図に示
した実施形態では、かかる画素発生器として、例えばTe
xas Instruments社のグラフィックシステムプロセ
ッサTMS34010を用いることができる。表示されるべきテ
レテキスト又は操作ピクチャの画素は画素発生器15によ
って一度比較的ゆるやかに生成され、例えばμsec当た
り１画素よりも速くない速度で生成される。更に、表示
スクリーン上のこれらの位置に関する画素シーケンスは
任意とする。

画素発生器15により生成され以下RGB画素と称される1
2ビットカラーコードが、双方向データバスを経てフィ
ールドメモリ６のランダムアクセスデータ入力端子及び
出力端子D/Qに供給される。画素発生器は更に、ブラン
キングビットを13番目のビットとして前述した生成す
る。このブランキングビットは、その論理値“1"によ
り、対応する12ビットコードが前述した12ビットYUVサ
ンプルと区別されるべきRGB画素であることを示す。RGB
画素がフィールドメモリ６に供給される一方、画素発生
器は、表示スクリーン11上の所望の位置に対応するメモ
リアドレスを生成し、これをアドレス選択器８を介して
フィールドメモリ６のアドレス入力端子ADに供給する。
前述したように、アドレス選択器８はこの目的のための
位置（図示せず）に実質的に常時位置している。ランダ
ムメモリサイクル中、RGB画素及び対応するブランキン
グビットは、アドレスされたメモリ位置に記憶される。
ここで、前述したようなシフトレジスタ63のシリアル書
込み及びシリアル読出しの処理は妨げられないことに注
意すべきである。

従って表示されるべきビデオピクチャに対応するYUV
サンプルと、テレテキスト又は操作ピクチャに対応する
RGB画素との両方がフィールドメモリに記憶され、記憶
されている情報の種類が、メモリの各メモリ素子ごとに
ブランキングビットによって示される。従って、シリア
ルメモリ出力端子SOからの信号は、サンプルYUV（ｎ−
１）又は画素RGB（ｎ−１）及びこれに対応するブラン
キングビットFBLを表す連続するメモリ素子を有する。

メモリ素子の信号は、ビデオ変換器９に供給されるだ
けでなく、３個のD/A変換器16−18にも供給され、これ
ら変換器の各々はメモリ素子の４ビットを受け取る。こ
れらD/A変換器がRGB画素を受信すると、これら変換器の
出力側に従来のRGB信号が得られ、これによりこの画素
を画素発生器によって考慮された色で表示するようにす
る。同様にこれらRGB信号を、ビデオ変換器９からのRGB
信号としてブランキング回路10を経て表示スクリーン11
に供給する。更に、各メモリ素子に対応するブランキン
ギビットFBLはブランキング回路10に供給され、このビ
ットによって、RGB画素が得られる場合にはYUVサンプル
から得られたビデオピクチャをブランクし、YUVサンプ
ルが得られる場合にはテレテキスト又は操作ピクチャを
ブランクする。この結果、YUVサンプルがD/A変換器16−
18にも供給され、RGB画素がビデオ変換器９にも供給さ
れることは何等問題ではない。

フィールドメモリから得られた連続するブランギング
ビットFBLは更にANDゲート19の第１入力端子に供給され
る。ここで、このANDゲート19の第２入力端子には論理
値“1"が常に供給されるものとする。フィールドメモリ
６からのメモリ素子のシリアル読出しの間、対応するブ
ランキングビットFBLは、ANDゲート19を経て選択器５の
入力端子SLに供給されるとともに、フィールドメモリ６
のシリアルメモリ入力端子SIの13番目のビット入力端子
にも供給される。従って、フィールドメモリから読み出
される各ブランキングビットは再び記憶され、不変のま
まである。こうして、画素発生器15により一旦生成され
た論理値“1"のブランキングビットは保存されることに
なる。メモリ入力端子SIに供給される他の12ビットは選
択器５から発生する。ブランキングビットが論理値“0"
を有する場合には、この選択器５は、前述したように記
憶の目的でノイズ低減回路４からのサンプルYUV（ｎ）
を選択する。しかしながら、ブランキングビットが論理
値“1"を有する場合、選択器５は、メモリ出力端子SOか
ら選択器の第２入力端子に供給される画素RGB（ｎ−
１）を選択してこの画素が再び記憶されるようにする。
これは、メモリ素子が画素発生器によって生成されたRG
B画素を有する場合である。このようにして、一旦記憶
されたテレテキスト又は操作ピクチャの画素がYUVサン
プルによって上書きされることを防いでいる。

ビデオピクチャと同時にかくして表示されたテレテキ
スト又は操作ピクチャは、消去命令に応答して消去する
ことができ、すなわちビデオピクチャと置き替えられ
る。この消去命令は一般に、（例えば新たなテレテキス
トページの受信時に）テレテキストアクイジション回路
12により、又（例えば遠隔制御ユニット14から得られた
操作命令に応答して）操作回路13により画素発生器15に
供給される。この発生器15は、フィールドメモリ６内の
消去すべき画素をアドレスすると共に論理値“0"を13番
目のビットとして記憶する。次いで対応するメモリ素子
がシリアル入力端子SIを経て再び書き込まれると、ブラ
ンキングビットの値が変更されているゆえ、選択器５
は、すでに記憶されている画素RGB（ｎ−１）を選択せ
ずに、ノイズ低域回路４からのサンプルYUV（ｎ）を選
択する。しかしながら、比較的大きな操作ピクチャや、
表示スクリーンを占めるテレテキストページを上記のよ
うに消去するのは効率的ではない。なぜなら、比較的ゆ
るやかな動作速度の画素発生器15によって多数の画素を
個別にアドレスするには時間がかかりすぎるからであ
る。

テレテキスト又は操作ピクチャ全体を消去する効率的
な方法は、画素発生器15により反転器20を介してANDゲ
ート19の第２入力端子に供給される消去信号ERによって
与えられる。これまでに考察した通常の操作条件では、
この消去信号ERは一定の論理値“0"を有している。しか
しながら、消去命令に応答して、消去信号は、20msecの
少なくとも１ビデオフィールド周期の間は論理値“1"に
よりアクティブとなる。この結果、ANDゲート19が、フ
ィールドメモリ６のシリアル入力端子SIの13番目のビッ
トの入力端子に論理値“0"を供給することにより、フィ
ールドメモリ６内の全てのブランキングビットが論理値
“0"となり、従って消去されることになる。更に、AND
ゲート19が、論理値“0"を選択器５の選択入力端子SLに
供給すると同時に、選択器５は、各メモリ素子毎にフィ
ールドメモリ６にサンプルYUV（ｎ）を供給する。

かかる消去信号ERは別の既知の方法で発生させること
ができる。例えば、マイクロプロセッサとして実現され
る画素発生器15は、従来のプログラムステップにより、
テレビジョンアクイジション回路12又は操作回路13から
の消去命令の受信に応答して出力側に20mescのパルスを
発生するように構成することができる。ビデオフィール
ド周期の選択された部分、例えば表示スクリーン上の矩
形ボックス部分に対応する部分の間に消去信号ERを生成
することも可能であることに注意すべきである。

本発明に関連するテレビジョン受信機部分の別の実施
例を第３図に示す。図示されているノイズ低減回路４、
フィールドメモリ６、アドレス選択器８、及び画素発生
器15は、第１図に示す回路と同一であり、従って同一符
号を付して示している。第３図において、フィールドメ
モリ６は従来のランダムアクセスメモリ（RAM）を有し
ている。この例では、13ビット幅のデータ入力端子Ｄ及
び出力端子Ｑを個別に示している。実際上、これら入力
端子は１つの双方向データバスに結合することができ
る。

アクティブピクチャライン周期の間、ノイズ低減回路
４からの連続する720個のサンプルYUV（ｎ）をフィール
ドメモリ６に記憶するためには720の個々のメモリサイ
クルが必要とされる。これは、この目的のために２メモ
リサイクルのみを必要とする第１図の回路と対照的であ
る。各メモリサイクル中、メモリ制御回路21は、データ
選択器22及びアドレス選択器８に所定値の選択信号Ｓを
供給し、これら選択器22及び８はこれに応答して図示の
位置にあるものとする。フィールドメモリは、メモリ制
御回路21によりアドレス選択器８を経てアドレスされる
とともに、データ選択器22の第１入力端子を経てノイズ
低減回路４からのサンプルYUV（ｎ）を受け取り、論理
値“0"が13番目のビットとして供給される。第３図で
は、YUVサンプルを記憶するための720メモリサイクルの
中のそれぞれの１サイクルは２つの時間間隔を含むいわ
ゆる“読出し−変更−書込み”サイクルである。第１の
時間間隔では、アドレスされたメモリ素子が読み出され
て表示されるとともに、ノイズ低減回路４に供給され
る。更に、得られたメモリ素子に対応するブランキング
ビットFBLが、反転器23による反転後ANDゲート24の第１
入力端子に供給される。第２の時間間隔では、メモリ制
御回路21が、論理値“1"をもつ第１の書込み信号W1を生
成し、これをこのANDゲート24の第２入力端子に供給す
る。ブランキングビットFBLが論理値“0"を有して、前
述したように読み出されたメモリ素子がYUVサンプルを
有することを意味する場合、ANDゲート24の出力はこれ
に応答して論理値“1"となる。ANDゲート24の出力端子
はORゲート25の第１入力端子に接続され、このORゲート
25の出力信号はフィールドメモリ６の書込み入力端子WE
に供給される。こうしてアドレスされたメモリ素子はノ
イズ低減回路からの新たな値YUV（ｎ）を取得し、論理
値“0"が13番目のビットとして記憶される。しかしなが
ら、ブランキングビットFBLが論理値“1"を有し、メモ
リ素子がRGB画素を有することを意味する場合には、論
理値“0"が、反転器23を経てANDゲート24の第１入力端
子に供給される。ANDゲート24の第２入力端子に供給さ
れた書込み信号W1が、アドレスされたメモリ素子につい
て抑制されるので、YUVサンプルが記憶されず、既に記
憶されているRGBが画素が保存されるようになる。

メモリ制御回路21が、YUVサンプルを記憶するための
選択信号Ｓの値をデータ選択器22及びアドレス選択器８
に供給しない場合、これら２つの選択器は他の位置とな
る。図示しないこれらの位置では、フィールドメモリ６
が、画素発生器15に接続されてRGB画素及びこれらに対
応するブランキングビットを記憶するようにする。フィ
ールドメモリ６の書込入力端子WEは、この例では第２書
込み信号W2によってアクティブ化される。この第２の書
込信号W2は、画素発生器によって生成され、この発生器
によってORゲート25の第２入力端子を介してフィールド
メモリに供給される。

更に、第３図に示すテレビジョン受信機は消去信号ER
を生成する。すなわち、テレテキスト又は操作ピクチャ
を消去するために、論理値“1"の消去信号がANDゲート2
6の第１入力端子に供給され、このANDゲート26は、その
第２入力端子において書込信号W1を受け取る。このAND
ゲート26の出力端子はORゲート25の第３入力端子に接続
される。こうしてANDゲート24を経て受信されたブラン
キングビットFBLの値に関係なく、フィールドメモリの
書込み入力端子WEが、供給された各サンプルYUV（ｎ）
と論理値“0"を有する対応する13番目のビットとについ
てアクティブ化される。

第３図に示すテレビジョン受信機では、画素発生器15
によるフィールドメモリ６へのアクセスは、YUVサンプ
ルが発生しないテレビジョンフィールド周期の一部に限
定されている。この目的のため、選択信号Ｓは、例えば
ビデオ信号の水平及び垂直帰線周期に対応させるように
する。この場合、RGB画素を記憶するために、フィール
ド周期のほんの僅かな部分のみが利用可能である。これ
がため、テレテキスト又は操作ピクチャが画素発生器15
により生成される速度は著しく低減される。しかしなが
ら、アクティブピクチャライン周期中は、YUVサンプル
を記憶するための１又は複数の読出し−変更−書込みサ
イクルと、RGB画素を記憶するためのメモリサイクルと
を交互にすることができる。選択信号Ｓを画素発生器15
に供給して、画素発生器15にデータ選択器22及びアドレ
ス選択器８がとる位置を知らせるようにする。

最後に、本発明によるテレビジョン受信機の図示した
実施例においては、４つの連続するRGB画素のフィール
ドにおいてテレテキスト又は操作ピクチャを合成するこ
とに注意されたい。実際上、かかる合成を行わず、例え
ば１つのRGB画素及び３つのYUVサンプルがフィールドメ
モリ６の４つの連続するメモリ素子に記憶される場合、
前述したように、ビデオ変換器９がこれら４つのメモリ
素子について１つの完全な８ビットＵサンプル及び１つ
の完全な８ビットＶサンプルを生成する。しかしなが
ら、D/A変換器93及び94（第１図参照）からの色差信号
Ｕ′及びＶ′の対応する値は記憶されているRGB画素に
依存しており、これらは元の表示されるべきビデオ信号
にもはや関連しなくなる。それゆえビデオピクチャの色
誤差が個々のRGB画素のエッジ部に生じてしまう。これ
は、４つのRGB画素を記憶することにより防ぐことがで
きる。かようにすれば、４つの連続するメモリ素子につ
いて１つ以下のブランキングビットをフィールドメモリ
６に記憶することも有用である。これを達成する第３図
に示すフィールドメモリ６の可能な例を第４図に示す。
第４図においては、フィールドメモリ６は、YUVサンプ
ルはRGB画素を記憶するための第１の12ビット幅のメモ
リ65と、ブランキングビットを記憶するための別の第２
メモリ66と、アドレス変換器67とに分割される。メモリ
65は、前述したように280行及び720列に分割される。メ
モリ66は、280行及びほんの180列に分割される。アドレ
ス変換器67は、例えば供給されたアドレスの最下位２ビ
ットを無視することによりメモリ65の連続する４列がメ
モリ66の１列に対応するように供給されたアドレスADの
変換を実施する。これによってブランキングビットを記
憶するに必要なメモリを大幅に節約することができる。

ビデオピクチャにおける上述した色誤差の発生は、対
応するブランキングビットに関係なく、フィールドメモ
リ６のすべてのメモリ素子にサンプルYUV（ｎ）の２ビ
ットＵ部分及び２ビットＶ部分（第１図参照）を常に記
憶することによって防ぐこともできる。従ってメモリ素
子の他の８ビットは８ビットＹサンプル又はRGB画素の
いずれかを有する。色差信号Ｕ′及びＶ′がもはや乱さ
ることがない。RGB画素は８ビットを有するので、テレ
テキスト又は操作ピクチャのカラー階調の数は256に制
限されることになる。

最後に本発明によるテレビジョン受信機の画素発生器
15は、代替として、RGB画素の代わりにYUVサンプルを有
するテレテキスト又は操作ピクチャを生成することもで
きる。この場合、第１図の３つのD/A変換器16−18及び
ブランキング回路10を省略することができる。こうして
得られるテレテキスト又は操作ピクチャは、色差信号の
帯域幅が小さいため定義がかなり小さくなる。代替とし
て、ビデオ信号をRGB値の形態で記憶することもでき
る。しかしながら、ブランキング信号は、ビデオピクチ
ャに対応するメモリ素子と、テレテキスト又は操作ピク
チャに対応するメモリ素子とを識別するために必要され
る。

【図面の簡単な説明】

第１図は、本発明によるテレビジョン信号受信機の第１
の実施例の概略構成を示す図である。第２図は、第１図のフィールドメモリの一実施例を示す
ブロック図である。第３図は、第１図の本発明に関連するテレビジョン信号
受信機の一部の第２の実施例を示す図である。第４図は、第１図のフィールドメモリの一実施例を示す
ブロック図である。符号の説明１……アンテナ２……同調検波回路３……ディジタイジング回路４……ノイズ低減回路５……選択器６……フィールドメモリ７……ピクチャラインカウンタ８……アドレス選択器９……ビデオ変換器 10……ブランキング回路 11……表示スクリーン 12……テレテキストアクイジション回路 13……操作回路 14……遠隔制御ユニット 15……画素発生器 16−18……D/A変換器 19……ANDゲート 20……反転器 21……メモリ制御回路 22……データ選択器 23……反転器 24……ANDゲート 25……ORゲート 65……12ビット幅のメモリ 66……第２メモリ 67……アドレス変換器 91,92……シリアル−パラレル変換器 93,94,95……D/A変換器 96……デマトリックス回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者ラウレンスドールンハインオランダ国5621 ベーアーアインドーフェンフルーネバウツウェッハ１ (56)参考文献特開昭63−292783（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/76 - 5/937

Claims

(57)【特許請求の範囲】

【請求項１】複数のビデオ信号サンプルを有するビデオ
ピクチャを生成する手段と、アドレス可能なメモリ素子を有するメモリと、複数の追加画素を有する補助ピクチャと、前記複数の追
加画素の１つが表示されるとき第１の値を有し、前記複
数のビデオ信号サンプルの１つが表示されるとき第２の
値を有するブランキング信号とを生成する追加ピクチャ
信号源と、前記複数の追加画素の１つ及び前記ブランキング信号の
前記第１の値、又は前記複数のビデオ信号サンプルの１
つ及び前記ブランキング信号の前記第２の値、のいずれ
かをそれぞれのメモリ素子に記憶するための手段と、を有するテレビジョン信号受信機であって、各メモリ素子に記憶されているブランキング信号を読み
出し、前記ブランキング信号が前記第１の値をもつ場
合、前記メモリ素子に既に記憶されている追加画素が再
び使用され、前記ブランキング信号が前記第２の値をも
つ場合、新たなビデオ信号サンプルが前記メモリ素子に
記憶されるように構成されることを特徴とするテレビジ
ョン信号受信機。
【請求項２】前記テレビジョン信号受信機は更に、前記
ビデオ信号サンプルのそれぞれについて書込み信号を生
成するとともに該書込み信号を前記メモリの書込み入力
部に供給する手段を備え、前記書込み信号は、記憶され
ている前記ブランキング信号の前記第１の値に応じて抑
制されることを特徴とする、請求項１に記載のテレビジ
ョン信号受信機。
【請求項３】前記メモリは、前記ビデオ信号サンプル又
は前記追加画素を記憶する第１のメモリ素子と、前記ブ
ランキング信号を記憶する第２のメモリ素子とを有し、
前記第２のメモリ素子は、少なくとも２つの前記第１の
メモリ素子に関連することを特徴とする請求項１又は請
求項２に記載のテレビジョン信号受信機。
【請求項４】前記追加ピクチャ信号源は、消去命令に応
じて消去信号を生成し、前記テレビジョン受信受信機
は、前記消去信号に応じて、前記ビデオ信号サンプルの
一部の記憶防止をやめ、前記ブランキング信号の前記第
２の値を記憶することを特徴とする、請求項１ないし請
求項３のいずれか１項に記載のテレビジョン信号受信
機。