JPH03135282A - テレビジョン信号受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はテレビジョン信号の受像機に関するものである
。この種テレビジョン信号受像機は、特に、テレビジョ
ン受像機またはモニタ、ビデオレコーダ、或は、コンパ
クト　ディスク　ビデオプレーヤとすることかできる。

特に、本発明は、雑音減少、大面積フリッカ減少または
静止画のような機能に対するフィールドまたは画像メモ
リのビデオメモリを設けるとともに、例えば、テレテキ
ストベージまたはオンスクリーン表示情報のような表示
のための追加の画像信号源を設けるテレビジョン信号受
像機に関するものである。

（従来の技術） この種のテレビジョン受像機は米国特許第４，５６８、
９６４号明細書から既知である。この既知の受像機の追
加の画像信号源は、テレテキスト　デコーダによって構
成する。このデコーダにより表示すべきテレテキストベ
ージの画素および各画素に対しブランキング信号の所定
値を具える画素信号を発生する。ビデオメモリは画像メ
モリにより構成するとともに表示すべき画像信号のサン
プルを所定のように記憶するメモリ素子のマトリックス
を具える。特に、受信したビデオ信号のサンプルまたは
テレテキストデコーダの画素をブランキング信号の値に
応じ既知の受像機の画素メモリにメモリ素子当たり記憶
する。この目的のため、受信したビデオ信号およびテレ
テキストデコーダの画素信号を選択器に供給し、ここに
おいてブランキング信号による選択を行う。かくして選
択した信号を受信したビデオ信号のフィールド周波数、
例えば５０Ｈｚで記憶する。この既知の受像機では、画
像信号の記憶されたサンプルを２倍のフィールド周波数
、即ち、５０Ｈｚでメモリから読出して表示スクリーン
に供給する。既知の受像機では通常の大面積フリッカを
かようにして著しく減少するようにしている。

記憶された画像信号を表示する場合には、ブランキング
信号によってテレテキストベージの画素の存在中、ビデ
オ信号を帰線消去する。この目的のため、ブランキング
信号の対応する値をも例えばメモリ素子毎に１つの余分
なビットによって画像メモリの各メモリ素子に対し記憶
し得るようにする。

（発明か解決しようとする課題） 既知のテレビジョン受像機では、各メモリ素子に対し、
ビデオ信号サンプルおよびテレテキストデコーダの画素
を同時に前記選択器に供給するとともにこの選択に必要
なブランキング信号の値をも供給する。これに対し、受
信したビデオ信号が５０Ｈｚのフィールド周波数を有す
るとともに表示すべきテレテキストベージに対する情報
が１回または散発的に得られるようにする。従って、既
知のテレビジョン受像機のテレテキストデコーダにはテ
レテキスト表示メモリおよび高速キャラクタ発生器のよ
うな手段を設け、画素信号および対応するブランキング
信号を５０Ｈｚのフィールド周波数で発生器させるよう
にする。これらの手段を設けることにより、かかるテレ
ビジョン受像機は一層高価となる。

本発明の目的は追加の画像信号源およびビデオメモリを
設け、所定フィールド周波数で追加の画像信号源の画素
を発生する手段を不必要とするテレビジョン信号受像機
を提供せんとするにある。

（課題を解決するための手段） 本発明は所定のフィールド周波数で順次のビデオ信号サ
ンプルを発生する手段と、個別の追加の画素およびブラ
ンキング信号を発生する追加の画素信号源と、アドレス
指定可能メモリ素子で構成されるメモリと、各メモリ素
子にビデオ信号サンプルまたは追加の画素並びに前記ブ
ランキング信号の値を記憶する手段とを具えるテレビジ
ョン信号受像機において、ビデオ信号サンプルの少なく
とも所定の部分が前記メモリ素子に対し記憶された前記
ブランキング信号の値に応答してメモリ素子に記憶され
るのを防止する手段を設けるようにしたことを特徴とす
る。

これがため、追加の画像信号源により表示すべき画素を
低速で発生し、かつ、記憶する必要がある。その後以降
に更に追加されるビデオ信号サンプルによって記憶され
た画素を不所望な重ね書きを防止し得るようにする。メ
モリの個別の位置が重ね書きされるのを防止することは
米国特許筒４゜６２８、４７９号明細書から既知である
。しかし、これはキャラクタコードをマイクロプロセッ
サの形状の１つの信号源のみによって非繰返しの状態で
記憶する。かかるビデオメモリにおけるビデオ信号サン
プルの記憶防止は次に示す例によって有効に行うことが
できる。即ち、ビデオメモリのメモリ素子に記憶するた
めに、前記メモリ素子に既に記憶されたビデオ信号サン
プルまたは追加の画素の部分を選択する手段を設けてか
かる選択を記憶されたブランキング信号の値に応答して
おこなうようにする。

本発明テレビジョン信号受像機の他の例では、各ビデオ
信号サンプルに対し書込み信号を発生する手段を設け、
前記ビデオメモリには前記書込み信号を受ける書込み信
号入力端子を設け、この書込み信号を前記記憶されたブ
ランキング信号の値に応答して抑圧し得るようにする。

これがため、記憶した画素の不所望な重ね書きは発生し
ない。

本発明テレビジョン信号受像機の更に他の例では、第１
メモリはビデオ信号サンプルまたは追加の画素を記憶す
るメモリ素子を具え、第２メモリはブランキング信号の
値を記憶する素子を具え、第２メモリの１つの素子をＷ
ｌメモリの少なくとも２つのメモリ素子の１フィールド
に対応させるようにする。これがため、特に、ブランキ
ング信号を記憶するに必要なメモリ容量を経済的に得る
ことができる。

本発明テレビジョン信号受像機の更に他の例では、消去
信号を発生する手段を具え、前記ビデオ信号サンプルの
部分の記憶防止を解除するとともに前記消去信号に応答
して前記記憶されたブランキング信号を消去し得るよう
にする。これがため、例えば、２０μｓのフィールド周
期に亘りかかる消去信号を供給する場合には、供給され
たビデオ信号サンプルの全部がビデオメモリに記憶され
、前に記憶したブランキング信号は同時に消去されるよ
うになる。これがため、記憶されたテレテキストベージ
の画素はビデオメモリから迅速かつ有効に除去し得るよ
うにする。これらの手段を実行しない場合には追加の画
素信号源によってビデオメモリの関連するメモリ素子の
全部をビデオメモリに個別にアドレス指定して記憶され
たブランキング信号を消去し得るようにする。例えば、
７２０＊２８０型メモリ素子のビデオメモリを有するテ
レビジョン受像機において時間消費アクティビティを得
ることができる。

テレテキスト表示に対し通常のメモリとは相違して、受
像機内に既に存在するビデオメモリが例えば７２０　＊
２８０メモリ素子の容量を有し、その各々が個別にアド
レス指定し得るとともに１２ビツトを具えるものと見な
される場合には本発明テレビジョン信号受像機が特に好
適である。これがため、本発明テレビジョン信号受像機
はテレテキストページを表示するのが好適であるだけて
なく、例えば、高解像度および４０９６力ラー階調を有
する作動メニューをも表示するのか好適である。この目
的のために、追加の画像信号源自体か表示メモリを具え
る必要はない。

（実施例） 図面につき本発明の詳細な説明する。

第１図は本発明テレビジョン受像機の一例の構成を線図
的に示す。アンテナ１に受信した送信機の信号を通常の
同調兼検波回路２に供給する。この検波回路２から得た
合成ビデオ信号ＣＶＢＳを特にディジタイジング回路３
に供給する。この回路３は、合成ビデオ信号を輝度信号
Ｙ並びに２つの色差信号Ｕ及びＶに変換する復調器３１
を具える。次いで輝度信号Ｙは例えば１３．５ＭＨｚの
いわゆるサンプル周波数ｆ、でサンプル化すると共にＡ
／Ｄ変換器３４で８ビツトに量子化する。理想的には、
サンプル周波数ｆ８の１／４の周波数でＡ／Ｄ変換器３
２及び３３から夫々色差信号Ｕ及びＶの８ビツトサンプ
ルを得るようにする。これら色差信号Ｕ及びＶのサンプ
ルを夫々並−直列変換器３５及び３６に供給し、周波数
ｆ、／４の８ビツトサンプルを周波数ｆ、の４つの順次
の２ビツト部分に変換する。これがため、１３、５ＭＨ
ｚの周波数の１２−ビットサンプルＹＵＶがディジタイ
ジング回路３の出力側に得られるようになる。かように
してほぼ５３μｓのアクティブ画像ライン周期中のみ合
成ビデオ信号ＣＶＢＳをディジタル化する。１３．５Ｍ
Ｈｚのサンプル周波数で、７２０サンプルＹＵＶを各画
像ライン毎に発生させるようにする。ビデオフィールド
はビデオ情報に対しこれら画像ラインの２８０本を具え
る。

テレビジョン受像機のこの例では、得られたサンプルＹ
Ｕ■を雑音低減回路４の第１入力端子に供給し、この回
路４の第２入力端子には、すでに遅延されている前のビ
デオ画像の関連するサンプルＹυＶ（ｎ−１）を供給す
る。表示すべき次のビデオ画像ｎに対するサンプルＹＵ
Ｖ（ｎ）の値を、雑音低減回路４において、受信したサ
ンプルＹＵＶと、前のビデオ画像ｎ−１で遅延された関
連するサンプルＹＵＶ（ｎ−１）とから計算する。この
計算は本発明の要旨ではないため、更にその説明は行わ
ない。次いて得られたサンプルＹＵＶ（ｎ）を選択器５
の第１入力端子に供給すると共にこの選択器を経てフィ
ールドメモリ６に供給する。この際選択器５はその入力
端子ＳＬに供給される論路値“Ｏ“の選択信号に応答し
図示の位置にあるものとする。

第１図に示すテレビジョン受像機の例では、フィールド
メモリ６はいわゆる“２重ボートビデオＲＡＭ”とする
。かかるメモリは１ビツト幅の広いデータに対し第２図
に線図的に示す。このメモリは、一般にＤＲＡＭとして
既知であり、２８０行及び７２０列を具えるランダムア
クセスメモリ区分６１を具える。

このＤＲＡＭは、アドレス入力端子ＡＤ、供給されたア
ドレスを行又は列アドレスとして識別する入力端子ＲＡ
Ｓ及びＣＡＳ　、書込み入力端子ＷＥ並びに合成された
入力兼出力端子Ｄ／Ｑのような通常の接続部を有する。

又、アドレス指定された行はバス６２によって７２０ビ
ツトシフトレジスタ６３に結合し、このシフトレジスタ
６３は並列にロードし得ると共に並列読出しを行い、且
つ、これに直列入力端子Ｓ【、直列出力端子ＳＯ及びク
ロック入力端子ＣＫを具える。

更にフィールドメモリ６には直列又はランダムアクセス
モードを選択するモード入力端子Ｓ／Ｒを有する制御回
路６４をも設ける。ランダムアクセスモードてはフィー
ルドメモリ６は既知のようにＤＲＡＭとして用いる。こ
の場合には行及び列アドレスを、いわゆるランダムメモ
リサイクルでアドレス入力端子ＡＤに順次供給し、且つ
書込み入力端子ＷＥに従って接続部Ｄ／Ｑを経て１ビツ
トを読出すか又は書込む。直列アクセスモードでは行及
び列アドレスをアドレス入力端子ＡＤにいわゆる直列メ
モリサイクルで供給する。書込み入力端子ＷＥかアクテ
ィブでない場合にはアドレス指定された行の全体をこの
モードにおいてシフトレジスタに転送する。次いでこの
シフトレジスタに得られた７２０ビツトはアドレス指定
された列アドレスから出発してクロック入力端子ＣＫに
供給されたクロック信号によって出力端子ＳＯに順次供
給する。書込み入力端子ＷＥがアクティブである場合に
は入力端子Ｓｔを経てシフトレジスタ６３に供給された
７２０ビツトを同様にメモリ区分６１のアドレス指定さ
れた行に転送する。

第１図に示すテレビジョン受像機のフィールドメモリで
はこれらメモリのうちの１３ｍのメモリを並列に配列し
て１２ビツトサンプルＹｔＪＶ（ｎ）及びブランキング
ビットと称される１３番目のビットを記憶する。このブ
ランキングビットは選択器５の入力端子ＳＬに供給され
た選択信号の値を有する。仮に、このブランキングビッ
トが論理値“０”を有するものとするが、これは以下常
にこの値であるとはかぎらない。画像ラインの７２０サ
ンプルＹｔｌＶ（ｎ）をフィールドメモリ６に記憶する
と共に７２０サンプルＹＵＶ（ｎ−１）を表示するため
には、この目的のための直列メモリサイクル中、関連す
る画像ラインのスタート時に画像ライン計数器７によっ
て関連する画像ラインの数をアドレス選択器８を経てフ
ィールドメモリのアドレス入力端子ＡＤに供給する。こ
れがため、アドレス指定されたメモリ行の内容をシフト
レジスタ６２（第２図参照）に転送する。クロック入力
端子ＣＫにクロックパルスが発生する際には、常時ｌサ
ンプルＹＵＶ（ｎ−１）がフィールドメモ＋Ｊ　６の直
列データ出力端子ＳＯに得られるようになる。これと同
時に新たなサンプルＹＵＶ（ｎ）がシフトレジスタ６３
に記憶されるようになる。画像ラインの終了時には７２
０個の新たなサンプルＹＵＶ（ｎ）を具えるシフトレジ
スタ６３の内容を同一の画像ライン数に対し直列メモリ
サイクルで、アドレス指定されたメモリ行に転送すると
共にこの行に記憶する。

これらの作動に対し、２つの直列メモリサイクル中のみ
アドレス選択器８が図示の位置にあるものとする。画像
ラインの休止中はアドレス選択器８は図示以外の位置に
あり、他の信号源による後述するアドレス指定を行い得
るようにする。この目的のため、アドレス選択器８を例
えばライン同期信号ＬＳによって制御する。又、このラ
イン同期信号ＬＳはアクセスモードを選択するモード入
力端子Ｓ／Ｒにも供給する。

直列メモリ出力端子ＳＯに得られる１２ビツトサンプル
ＹＵＶ（ｎ−１）をビデオ変換器９に供給してこの変換
器９により３つの慣例の赤、緑及び青（ＲＧＢ）信号を
発生して表示スクリーン１１に表示し得るようにする。

この目的のためビデオ変換器９は、周波数ｆ、の４つの
順次の２ビット部分を周波数ｆ８／４の１つの完全な８
ビツトＵ又はＶサンプルに変換する２個の直−並列変換
器９１及び９２と、アナログ色差信号Ｕ′及びＶ′を得
る２つのＤ／Ａ変換器９３及び９４と、アナログ輝度信
号Ｙ′を得るＤ／Ａ変換器９５とを具える。これら直−
並列変換器９１−９２及びＤ／Ａ変換器９３−９５は前
述した並−直列変換器３５−３６及びＡ／Ｄ変換器３２
−３４に対し相補の機能を有するものである。更に、ビ
デオ変換器９には輝度信号Ｙ′並びに色差信号Ｕ′及び
ｖ′を表示可能なＲＧＢ信号に変換するデマトリックス
回路９６をも設ける。これらＲＧＢ信号はブランキング
回路１０を経て表示スクリーン１１に供給し、雑音か低
減されたビデオ画像を表示し得るようにする。

本例では同調兼検波回路２から受信した合成ビデオ信号
ＣＶＢＳをテレテキストアクイジション回路１２にも供
給する。この回路１２は既知のように表示すべきテレテ
キスト画像の画像情報を受信し、記憶する。一般に、こ
のテレテキスト画像情報は表示すべき各キャラクタに対
し、関連する８ビツトコードを具える。更にテレビジョ
ン受像機には操作回路１３をも設ける。この回路１３は
、ユーザか遠隔制御ユニッ）１４により発生した操作命
令を受けて、これら操作命令に応答し、送信局の同調、
画像の輝度、音量等を制御する機能を有する。第１図に
おいてはこれらの機能を適宜の記号で示す。

特に、操作回路１３によって、いわゆるオンスクリーン
表示画像に対する画像情報を発生させるようにする。か
かる画像には、簡単なテキスト、チャネル番号、局名等
及び、グラフィック像を構成する操作メニューがある。

例えば、操作回路１３ては、操作メニューの画像情報は
例えば次に示す画像記述で構成される。

・中心（３６０，１４０）及び半径１５の円をカラー４
０８０に描く。

この円にカラー２４０を充填する。

・位置（３４８，１４５）からカラー４０９５に文字“
Ｔ“及び“■”を描く。

この画像記述によって、表示スクリーンの中央部に白色
の記号“ＴＶ”を有する円形の緑色のボタン形状を黄色
の縁とりで描くことができる。

表示時には、テレテキスト画像情報及び操作画像情報を
画素発生器１５に供給す喝。この発生器１５はマイクロ
プロセッサの形態とするのか好適であり、これによって
表示すべき各画素に対し、この画素の表示スクリーン上
の位置及び例えば赤色の４ビツト、緑色の４ビツト及び
青色の４ビツトのカラーコードを決めるようにする。か
かる画素発生器は、　［ＥＥＥ　トランザクションズ　
オン　コンシューマ　エレクトロニクス、第ＣＥ−２６
巻、１９８０年８月、第６０５〜６１７頁に発表された
論文“コンパラティブ　ターミナル　リアライゼーショ
ンズウイズ　アルファーゼオメトリック　コーディング
の第３及び４図から既知である。第１図に示す本例テレ
ビジョン受像機では、かかる画素発生器として、例えば
、テキサス　インストラメント社のグラフィック　シス
テム　プロセッサＴＭＳ　３４０１Ｏを用いる。表示す
べきテレテキスト又は操作画像の画素は画素発生器１５
により比較的ゆるやかに、例えばμＳ当たり１画素より
も遅い速度で発生させるようにする。更に、表示スクリ
ーン上のこれらの位置による画素のシーケンスは任意と
する。

画素発生器１５により発生し、以下ＲＧＢ画素と称され
る１２ビツトカラーコードを双方向データバスを経てフ
ィールドメモリ６のランダムアクセスデータ入力端子及
び出力端子Ｄ／Ｑに供給する。更に、画素発生器によっ
て前述したブランキングビットを第１３番目のビットと
して発生させる。このブランキングビットによって、そ
の論理値“１”により、関連する１２ビツトコードか前
述した１２ビツトＹＵ■サンプルから識別すべきＲＧＢ
画素であることを示すようにする。ＲＧＢ画素かフィー
ルドメモリ６に供給されると、画素発生器によって表示
スクリーン１１上の所望の位置に対応するメモリアドレ
スを発生し、これをアドレス選択器８を経てフィールド
メモリ６のアドレス入力端子ＡＤに供給する。前述した
ようにアドレス選択器８はこの目的のための位置（図示
せず）に常時位置させる。ランダムメモリサイクル中、
ＲＧＢ画素及び関連するブランキングビットをアドレス
指定されたメモリ位置に記憶する。この際、シフトレジ
スタ６３の直列書込み及び直列読出しの前述した処理は
妨害されないものとする。

従って表示すべきビデオ画像に対応するＹＵ■サンプル
及び表示すべきテレテキスト又は操作画像に対応するＲ
ＧＢ画素をフィールドメモリに記憶し、このメモリの各
メモリ素子に対し、記憶された情報をブランキングビッ
トによって示す。これがため、直列メモリ出力端子ＳＯ
からの信号は順次の連続メモリ素子を具え、これにより
サンプルＹＵＶ（ｎ−１）又は画素ＲＧＢ（ｎ−１）及
びこれに対応するブランキングビットＦＢＬを示すよう
にする。

即ちメモリ素子の信号を、ビデオ変換器９に供給すると
共に３個のＤ／Ａ変換器１６−１８に供給し、従ってこ
れら変換器の各々はメモリ素子の４ビツトを受信する。

これらＤ／Ａ変換器がＲＧＢ画素を受信すると、これら
変換器の出力側に慣例のＲＧＢ信号が得られ、これによ
りこの画素が画素発生器で考慮された色で表示を行うよ
うにする。同様にこれらＲＧＢ信号を、ビデオ変換器９
からのＲＧＢ信号としてブランキング回路ｌＯを経て表
示スクリーン１１に供給する。更に、各メモリ素子に対
応するブランキンギビツトＦＢＬをブランキング回路１
０に供給し、このビットによって、ＲＧＢ画素か得られ
る場合にＹｔＪＶサンプルから得たビデオ画像を帰線消
去すると共にＹＵ■サンプルか得られる場合にテレテキ
スト又は操作画像を帰線消去する。これがため、ＹＵ■
サンプルをＤ／Ａ変換器１６−１８にも供給すると共に
ＲＧＢ画素をビデオ変換器９にも供給することは何等問
題ない。

又、フィールドメモリから得られた順次のブランキング
ビットＦＢＬをＡＮＤゲート１９の第１入力端子にも供
給する。この際、このＡＮＤゲート１９の第２入力端子
には論理値“ｌ”か常時供給されているものとする。フ
ィールドメモリ６からのメモリ素子の直列読出し中、関
連するブランキングビットＦＢＬをＡＮＤゲート１９を
経て選択器５の入力端子ＳＬに供給すると共にフィール
ドメモリ６の直列メモリ入力端子Ｓ［の第１３番目のビ
ット入力端子にも供給する。これがため、フィールドメ
モリから読出した各ブランキングビットは再び記憶され
、不変の侭である。かくして画素発生器１５により発生
した論理値“ｌ“のブランキングビットは保存されるよ
うになる。メモリ入力端子Ｓ［に供給される他の１２ビ
ツトは選択器５から発生する。ブランキングビットか論
理値“０“を有する場合には、この選択器５によって前
述したように記憶の目的で、雑音低減回路４からサンプ
ルＹＵＶ（ｎ）を選択する。しかし、ブランキングビッ
トが論理値“ｌ”を有する場合には選択器５によってそ
の第２入力端子に供給される画素ＲＧＢ（ｎ−１）をメ
モリ出力端子ＳＯから選択してこの画素を再び記憶し得
るようにする。

これは、メモリ素子が画素発生器によって発生したＲＧ
Ｂ画素を具える場合に相当する。かようにして−旦記憶
したテレテキスト又は操作画像の画素をＹＵ■サンプル
により重ね書きされるのを防止する。

ビデオ画像と同時にかくして表示されたテレテキスト又
は操作画像は、消去命令に応答して消去、即ちビデオ画
像により置換する。この消去命令は、一般に、例えば新
たなテレテキストページの受信時にテレテキストアクイ
ジション回路１２により、又は例えば遠隔制御ユニット
１４から得られた操作命令に応答して操作回路１３によ
り画素発生器１５に供給する。この発生器１５によって
フィールドメモリ６内で消去すべき画素をアドレス指定
すると共に論理値“０“を第１３番目のビットとして記
憶する。

次いで関連するメモリ素子を直列入力端子Ｓｔを経て再
び書込むと、選択器５は、既に記憶した画素ＲＧＢ（ｎ
−１）を選択しないで、雑音低域回路４からのサンプル
ＹＵＶ（ｎ）を選択する。その理由は、ブランキングビ
ットの値が変更されていないからである。しかし、この
場合比較的大きな操作画像又はテレテキストページを充
填する表示スクリーンを消去するのは不充分である。そ
の理由は、比較的ゆるやかな動作速度の画素発生器１５
によって多数の画素を個別にアドレス指定するには時間
が掛りすぎるからである。

完全なテレテキスト又は操作画像を消去するに充分に有
効な手段は、画素発生器１５により反転器２０を経てＡ
ＮＤゲート１９の第２入力端子に消去信号ＥＲを供給す
ることにより実行する。今までに考察した常規操作条件
に対しては、この消去信号ＥＲは一定の論理値“０“を
有する。しかし、消去命令に応答して、消去信号は、２
０μｓの少なくとも１つのビデオフィールド周期中論理
値“ｌ“でアクティブとなる。これがため、ＡＮＤゲー
ト１９によってフィールドメモリ６の直列入力端子Ｓ１
の１３番目のビットの入力端子に論理値“０゛を供給し
て、フィールドメモリ６内の全てのブランキングビット
か論理値“０“となり、従って消去されるようにする。

更に、ＡＮＤゲート１９によって論理値“０“を選択器
５の選択入力端子ＳＬに供給し、これと同時に選択器５
によって各メモリ素子に対し、フィールドメモリ６にサ
ンプルＹＵＶ（ｎ）を供給する。

かかる消去信号ＥＲは既知のように発生させることがで
きる。例えば、マイクロプロセッサとして実現される画
素発生器１５によって、慣例のプログラムステップによ
りテレビジョンアクイジション回路Ｉ２又は操作回路１
３からの消去命令の受信に応答して出力側に２０μｓの
パルスを発生させることかできる。又、ビデオフィール
ド周期の選択部分、例えば、表示スクリーンの長方形ボ
ックスに相当する部分中消去信号ＥＲを発生させること
もできる。

本発明に関連するテレビジョン受像機区分の他の例を第
３図に示す。図中、雑音低減回路４、フィールドメモリ
６、アドレス選択器８及び画素発生器１５は第１図に示
す回路と同一であり、従って同一符号を付して示す。第
３図において、フィールドメモリ６は慣例のランダムア
クセスメモリ（ＲＡＭ）を具える。この場合、１３ビツ
ト幅の広さのデータ入力端子り及び出力端子Ｑを個別に
示す。

実際上、これら入力端子は１つの双方向データバスに結
合することかできる。

アクティブ画像ライン周期中、フィールドメモリ６の雑
音低減回路４から７２０個の順次のサンプルＹＵＶ（ｎ
）を記憶するために、７２０個の個別のメモリサイクル
を必要とする。これは、この目的のために２つのメモリ
サイクルのみを必要とする第１図の回路と対比すべきも
のである。各メモリサイクル中メモリ制御回路２１によ
って所定値の選択信号Ｓをデータ選択器２２に供給する
と共にアドレス選択器８にも供給し、これら選択器２２
及び８はこれに応答して図示の位置にあるもとする。フ
ィールドメモリは、メモリ制御回路２１によりアドレス
選択器８を経てアドレス指定し、且つデータ選択器２２
の第１入力端子を経て雑音低減回路４からのサンプルＹ
ＬＩＶ（ｎ）を受信し、論理値“０”を１３番目のビッ
トとして供給する。第３図には、ＹｔＪＶサンプルを記
憶する７２０メモリサイクルの各サイクルは、いわゆる
２つの時間インターバルを具える“読出し一変更一書込
み”サイクルとする。第１の時間インターバルではアド
レス指定されたメモリ素子を読出して表示し、雑音低減
回路４に供給する。更に、得られたメモリ素子に対応す
るブランキングビットＦＢＬを反転器２３による反転後
ＡＮＤゲート２４の第１入力端子に供給する。第２の時
間インターバルではメモリ制御回路２１によって論理値
“ｌ”の第１書込み信号Ｗｌを発生してこれをこのＡＮ
Ｄゲート２４の第２入力端子に供給する。読出されたメ
モリ素子がＹＵＶサンプルを具えることを前述したよう
に意味する論理値“０”をブランキングビットＦＢＬか
有する場合にはＡＮＤゲート２４の出力はこれに応答し
て論理値“１“どなる。ＡＮＤゲート２４の出力端子を
ＯＲゲート２５の第１入力端子に接続し、このＯＲゲー
ト２５の出力信号をフィールドメモリ６の書込み入力端
子ＷＥに供給する。これがためアドレス指定されたメモ
リ素子は雑音低減回路から新たな値ＹＵＶ（ｎ）を得、
論理値“０“を１３番目のビットとして記憶する。しか
し、メモリ素子がＲＧＢ画素を具えることを意味する論
理値“１”をブランキングビットＦＢＬか有する場合に
は、論理値“０“を反転器３を経てＡＮＤゲート２４の
第１入力端子に供給する。ＡＮＤゲート２４の第２入力
端子に供給された書込み信号Ｗｌがアドレス指定された
メモリ素子に対し抑圧されると、ＹＵ■サンプルが記憶
されず、既に記憶されているＲＧＢ画素が保存されるよ
うになる。

データ選択器２２及びアドレス選択器８に、ＹＵＶサン
プルを記憶する選択信号Ｓをメモリ制御回路２１が供給
しない場合には、これら２つの選択器は他の位置となる
。図示しないこれらの位置では、フィールドメモリ６を
画素発生器１５に接続してＲＧＢ画素及びこれに対応す
るブランキングビットを記憶し得るようにする。フィー
ルドメモリ６の入力端子ＷＥは第２書込み信号Ｗ２によ
って能動化する。この第２書込み信号Ｗ２は画素発生器
により発生し、この発生器からＯＲゲート２５の第２入
力端子を経てフィールドメモリに供給する。

又、第３図に示すテレビジョン受像機によってｔ＾去信
号ＥＲを発生させるようにする。即ち、テレテキスト又
は操作画像を消去するために、論理値“１″の消去信号
をＡＮＤゲート２６の第１入力端子に供給し、このＡＮ
Ｄゲート２６の第２入力端子には書込み信号ＷＩを供給
する。このＡＮＤゲート２６の出方端子をＯＲゲート２
５の第３入力端子に接続して、ＡＮＤゲート２４を経て
受信されたブランキングビットＦＢＬの値とは無関係に
供給されたサンプルＹＵＶ（ｎ）及び論理値“０”の関
連する第１３番目のビットの各々に対しフィールドメモ
リの書込み入力端子ＷＥを能動化する。

第３図に示すテレビジョン受像機では、画素発生器１５
によるフィールドメモリ６へのアクセスをＹＵＶサンプ
ルが発生しないテレビジョンフィールド周期の部分に限
定し得るようにする。この目的のため、選択信号Ｓを例
えばビデオ信号の水平及び垂直フライバック周期に一致
させるようにする。

この場合には、ＲＧＢ画素を記憶するために、フィール
ド周期の僅かな部分のみが得られるようにする。これが
ため、テレテキスト又は操作画像を画素発生器１５によ
り発生させる速度か著しく低下する。しかし、アクティ
ブ画像ライン周期内で、ＹＵＶサンプルを記憶するため
の１つ以上の読出し一変更一書込みサイクルと、ＲＧＢ
画素を記憶するメモリサイクルとを交互に発生させるこ
とかできる。選択信号Ｓを画素発生器１５に供給してこ
れをデータ選択器２２及びアドレス選択器８がとる位置
を知らせるようにする。

最後に、本発明テレビジョン受像機の例においては、４
つの順次のＲＧＢ画素のフィールドでテレテキスト又は
操作画像を合成するのか有利である。

実際上、かかる合成を行わず、しかも、例えば、１つの
ＲＧＢ画素及び３つのＹＵＶサンプルをフィールドメモ
リ６の４つの順次のメモリ素子に記憶する場合には、ビ
デオ変換器９によって前述したように１つの完全な８ビ
ツトＵサンプル及び１つの完全な８ビツトＶサンプルを
これら４つのメモリ素子に対して発生させるようにする
。しかし、Ｄ／Ａ変換器９３及び９４（第１図）からの
色差信号Ｕ′及びＶ′の対応する値は記憶されたＲＧＢ
画素に依存し、これらは最早や最初に表示すべきビデオ
信号に関連しなくなる。これがため、ビデオ画像の色誤
差が個別のＲＧＢ画素の端縁部に発生するようになる。

この色誤差は４つのＲＧＢ画素を記憶することににより
防止できる。かようにすれば、４つの順次のメモリ素子
に対し１つ以下のブランキングビットをフィールドメモ
リ６に有効に記憶することかできる。第３図に示すフィ
ールドメモリ６の可能な例を第４図に示す。第４図にお
いては、フィールドメモリ６を、ＹＵＶサンプル又はＲ
ＧＢ画素を記憶する第１の１２ビット幅の広いメモリ６
５と、ブランキングビットを記憶する分離された第２メ
モリ６６と、アドレス変換器６７とに分割する。メモリ
６５は前述したように２８０行及び７２０列に分割する
。メモリ６６は２８０行及び１８０列のみに分割する。

又、アドレス変換器６７によって供給されたアドレスＡ
Ｄを適宜変換して、例えば供給されたアドレスの２つの
最下位ビットを無視することによりメモリ６５の４つの
連続列かメモリ６６の１つの列に対応し得るようにする
。これはブランキングビットを記憶するに要するメモリ
においては著しく経済的となる。

ビデオ画像における上述した色誤差の発生は、関連する
ブランキングビットに関係なく、フィールドメモリ６の
全部のメモリ素子にサンプルＹＵ■（ｎ）の２ビットＵ
部分及び２ビットＶ部分（第１図参照）を常時記憶する
ことによって防止することもてきる。従ってメモリ素子
の他の８ビツトは８ビツトＹサンプル又はｌ？ＧＢ画素
を具えるようにする。これがため、色差信号Ｕ′及びＶ
′は最早や妨害されなくなる。ＲＧＢ画素は８ビツトを
具えるため、テレテキスト又は操作画像のカラ階調の数
は２５６に制限されるようになる。

或いは又、本発明テレビジョン受像機の画素発生器１５
によって、ＲＧＢ画素の代わりにＹＵ■サンプルを具え
るテレテキスト又は操作画像を発生させることもてきる
。この場合には、第１図の３個のＤ／Ａ変換器１６−１
８及びブランキング回路１０を省略することができる。

かようにして得たテレテキスト又は操作画像は、色差信
号の帯域幅か狭いため、その定義が狭くなる。或いは又
、ビデオ信号をＲＧＢ値の形態で記憶することもてきる
。しかし、ブランキング信号は、ビデオ画像に相当する
メモリ素子及びテレテキスト又は操作画像に相当するメ
モリ素子を識別するためには必要である。

【図面の簡単な説明】

第１図は本発明テレビジョン信号受像機の第１例の基本
的な構成を示す回路図、 第２図は第１図のフィールドメモリの１例を示すブロッ
ク図、 第３図は第１図の本発明に関連する区分の第２例を示す
ブロック回路図、 第４図は第１図のフィールドメモリの１例を示すブロッ
ク図である。 ｌ・・・アンテナ ２・・・同調兼検波回路 ３・・・ディジタイジング回路 ４・・・雑音低減回路 ５・・・選択器 ６・・・フィールドメモリ ７・・・画像ライン計数器 ８・・・アドレス選択器 ９・・・ビデオ変換器 ｌＯ・・・ブランキング回路 １１・・・表示スクリ７ン Ｉ２・・・テレテキストアクイジション回路１３・・・
操作回路 １４・・・遠隔制御ユニット １５・・・画素発生器 １６−１８・・・Ｄ／Ａ変換器 Ｉ９・・・ＡＮＤゲート ２０・・・反転器 ２１・・・メモリ制御回路 ２２・・・データ選択器 ２３・・・反転器 ２４・・−ＡＮＤゲート ２５・・・ＯＲゲート ６５・・・１２ビット幅の広いメモリ ６６・・・第２メモリ ６７・・・アドレス変換器 ９１、９２・・・直−並列変換器 ９３、９４．９５・・・Ｄ／Ａ変換器 ９６・・・デマトリックス回路 ＦＩＧ、３ Ｎ ぐ Ｃフ ロ

Claims (1)

1. 【特許請求の範囲】 １、所定のフィールド周波数で順次のビデオ信号サンプ
   ルを発生する手段と、個別の追加の画素およびブランキ
   ング信号を発生する追加の画素信号源と、アドレス指定
   可能メモリ素子で構成されるメモリと、各メモリ素子に
   ビデオ信号サンプルまたは追加の画素並びに前記ブラン
   キング信号の値を記憶する手段とを具えるテレビジョン
   信号受像機において、ビデオ信号サンプルの少なくとも
   所定の部分が前記メモリ素子に対し記憶された前記ブラ
   ンキング信号の値に応答してメモリ素子に記憶されるの
   を防止する手段を設けるようにしたことを特徴とするテ
   レビジョン信号受像機。 ２、ビデオメモリのメモリ素子に記憶するために、前記
   メモリ素子に既に記憶されたビデオ信号サンプルまたは
   追加の画素の部分を選択する手段を設けてかかる選択を
   記憶されたブランキング信号の値に応答しておこなうよ
   うにしたことを特徴とする請求項１に記載のテレビジョ
   ン信号受像機。 ３、各ビデオ信号サンプルに対し書込み信号を発生する
   手段を設け、前記ビデオメモリには前記書込み信号を受
   ける書込み信号入力端子を設け、この書込み信号を前記
   記憶されたブランキング信号の値に応答して抑圧するよ
   うにしたことを特徴とする請求項１に記載のテレビジョ
   ン信号受像機。 ４、第１メモリはビデオ信号サンプルまたは追加の画素
   を記憶するメモリ素子を具え、第２メモリはブランキン
   グ信号の値を記憶する素子を具え、第２メモリの１つの
   素子を第１メモリの少なくとも２つのメモリ素子の１フ
   ィールドに対応させるようにしたことを特徴とする請求
   項１、２または３に記載のテレビジョン信号受像機。 ５、消去信号を発生する手段を具え、前記ビデオ信号サ
   ンプルの部分の記憶防止を解除するとともに前記消去信
   号に応答して前記記憶されたブランキング信号を消去す
   るようにしたことを特徴とする請求項１、２、３または
   ４に記載のテレビジョン信号受像機。