JPH087551B2 - 表示システム - Google Patents

Description

【発明の詳細な説明】 この発明は、電算機の（コンピュータ）と共に使用す
るに適した改良された表示処理器（ディスプレイ・プロ
セッサ）に関するもので、この処理器は画像メモリから
得られるピクセル（画素）データを画像ピクセルの原色
成分の振幅を表わす線形コードに変換するものである。

画像を表わす原色成分はたとえば赤、緑および青より
成る加法混色型の原色成分である。或いはこの原色成分
は、輝度（ルミナンス）のみの１つの原色とクロミナン
スのみの２つの原色で、適当にカラー・マトリクスする
ことによって加法混色型の原色に変換できるものであっ
てもよい。この発明は、輝度のみの原色という様な唯一
つの原色成分で動作する表示処理器にも応用することが
できる。

或る種の電算機では、画像はビット・マップ編成に従
って画像メモリ中に記憶される。各画素すなわちピクセ
ルは画像メモリ中のそれぞれの記憶位置に記憶される。
各表示フィールド期間中に、通常ラスタ走査型陰極線管
すなわち受像管を使用している電算機表示モニタの走査
線のトラッキングと同期して、この画像メモリの記憶位
置が順次アドレスされる。小型の電算機にあっては、こ
の画像メモリは電算機の主メモリ（一般にダイナミック
・メモリである）中に含まれていることが多い。表示処
理機はこの主メモリの出力ポートから表示情報を受入れ
る。最近になって、いわゆるビデオ・ランダム・アクセ
ス・メモリ（VRAM）が市場で入手できるようになった。
VRAMはランダム・アクセス入力／出力ポートと直列出力
ポートとを持った２重ポート式メモリである。この直列
出力ポートは主メモリ中のシフトレジスタの終端部にあ
り、このシフトレジスタの連続した段は、線帰線（ライ
ンリトレース）期間に先行する帰線（リトレース）期間
中、連続する画像ピクセルより成る走査線の内容を並列
に側方から入力（サイド・ロード）される。この側方か
らの入力に用する時間はランダム・アクセス・ポートか
らの読出し時間と実質的に同一であるが、１行中の全位
置が並列に読出される。次に、各線走査期間中に上記直
列出力ポートを通してシフトレジスタの記憶内容を直列
的に読出して、表示処理器（プロセッサ）にピクセル・
データを供給する。このシフトレジスタは、そのメモリ
が過大な電力を消費することなく、ビデオ周波数でピク
セル・データを供給するために高いシフト速度で動作で
きる。電力消費量を制御しつつ充分に高いシフト速度を
得るために、そのシフトレジスタを多相シフト・クロッ
クを用いてバンク動作をするように構成することができ
る。この２重ポート式メモリ中の連続した位置は、ラン
ダム・アクセス・ポートを介してその記憶位置について
書込みおよび読出しを行なうように動作するメモリの正
常デューティ・サイクルよりも遥かに高い速度で、この
２重ポート式メモリの直列出力ポートを介して行から行
へと順次読出すことができる。

主メモリの他のポートはランダム・アクセス入力／出
力ポートである。このランダム・アクセス・ポートはこ
のメモリ中にデータを書込みまたこのメモリからデータ
を読出すために利用できる。このランダム・アクセス・
ポートと使えば、電算機の主メモリのうち画像メモリと
して割当てられた部分に画像データを書込みまたその部
分から画像データを消去することができる。また、この
ランダム・アクセス・ポートは、表示を行うこと以外の
他の計算機動作のための主メモリに対するアクセス用と
して通常の形で使用される。このランダム・アクセス・
ポートに対する書込みおよび読出しのサイクル・タイム
は、現在市販されている２重ポート式メモリでは、ピク
セル走査周波数の１サイクルよりも遥かに長い。

画像メモリ中に記憶されているピクセス内容のそれぞ
れは、たとえば原色成分の線形符号化形態のもの（以
下、線形符号という）とすることができるが、通常これ
は長い符号を含んでいる。この画像メモリはカラー・マ
ップ・メモリ用の読出しアドレスとして使用されるポイ
ンタであるピクセル内容を記憶する。短い読出しアドレ
ス・コードは原色成分のそれぞれの複数のビット線形符
号をアクセスしてどの色も厳密に指定することができ
る。

原色成分のうちの一つは輝度のみの成分として選択す
ることができる。輝度のみの成分の値を記憶しているマ
ップ・メモリは、時として輝度マップ・メモリと呼ば
れ、また他の２つの原色成分の値を記憶しているマップ
・メモリだけがカラー・マップ・メモリと呼ばれる。こ
の明細書中では、カラー・マップ・メモリという語を一
般に両形式のマップ・メモリを対象として使用すること
にする。

カラー・マップ・メモリは、表示期間中は読出し専用
メモリとして普通は動作させられる。しかし、これまで
にこのカラー・マップ・メモリの内容を変えて特定の表
示目的に一層緊密に適合するようにすることが便利であ
ることが判った。すなわち、このカラー・マップ・メモ
リは表示期間中通常は読出し専用メモリとして作動する
ランダム・アクセス・メモリである。これらのカラー・
マップ・メモリは、従来、電算機の主メモリのランダム
・アクセス・ポートから得られるデータを使って再書込
みされるものであった。この形式ではカラー・マップ・
メモリに対する再書込み速度が相当に制限される。多数
のエントリを有するカラー・マップ・メモリの完全な再
書込みは、表示器のフィールド・リトレース期間中にの
み行なうのが便利で従来はその様に行なわれている。エ
ントリの少ないカラー・マップ・メモリの再書込みが行
なわれたが、通常このフィールド・リトレース期間はカ
ラー・マップ・メモリに実質的に再書込みするには短か
過ぎる。

この発明の発明者は、その代りに電算機の主メモリと
して或いは画像メモリとして使用させるビデオ・ランダ
ム・アクセス・メモリの直列出力ポートからカラー・マ
ップ・メモリの再書込みを行なうことを提案している。
このカラー・マップ・メモリはビデオ・ランダム・アク
セス・メモリよりも小さなランダム・アクセス・メモリ
で、そのランダム・アクセス入力／出力ポートにおける
動作サイクルの期間を、それらメモリがビデオ・ランダ
ム・アクセス・メモリの直列出力ポートからピクセル走
査速度でピクセル・データを受取り得るように充分に短
くすることができる。従ってこのカラー・マップ・メモ
リは、表示器の線帰線期間中に、それらの全体をまたは
それら全体の大部分を再書込みすることができる。

この能力によって新しい表示器動作モードが得られ
る。

＜図面の簡単な説明＞ 第１図はこの発明が使用される電算機のブロック図で
ある。

第２図は第１図に示す電算機における表示処理器の詳
細なブロック図でカラー・マップ・メモリとその選択的
読出し書込み回路を示す図である。

第３図は第２図の表示処理器に適用できる変形のブロ
ック図である。

＜実施例の説明＞ 第１図に示された電算機において、２重ポート式ダイ
ナミック・ビデオ・ランダム・アクセス・メモリ（VRA
M）10はこの電算機の主メモリとして働くものである。V
RAM10のランダム・アクセス入力／出力ポートに対する
アクセスは、図面（ドローイング）処理器11内の回路に
よって制御される。図面処理器11は、マイクロ命令をマ
イクロコードで記憶する内部ランダム・アクセス・メモ
リ、マイクロコード・アドレス・シーケンサおよびマイ
クロコード復号器を具えている。図面処理器は総合的に
データパスとして周知の機能ブロックの集合体を持って
いる。このデータパスは汎用処理器におけると同様な演
算および記憶ユニットを含んでいる。それらの機能ブロ
ックは、VRAM10の画像メモリ部に記憶されるビット・マ
ップを作るに必要な数学的かつ論理的な動作を行なう。
このデータパスにはピクセル用の２次元的空間補間器を
含ませることもできる。図面処理器11は、VRAM10の画像
部分と非画像部との間の区画を決定するもので、この区
画作用はプログラム可能なものとすることができる。

図面処理器11は電算機の主システム・バス12からビデ
オデータを受入れて、バス13を通してVRAM10に書込みの
ために供給することができる。図面処理器11は、この書
込みの過程中にVRAM10に書込みアドレスとしてアドレス
・バス14を介して供給されるアドレスを発生する。汎用
処理器15はたとえば市販のマイクロ・プロセッサのよう
なもので、主システム・バス12に対する通路を有し、従
って図面処理器11を通してVARM10に書込みを行なうこと
ができる。更に詳しく言えば、この処理器15は、VRAM10
のうち画像記憶以外の情報記憶のために図面処理器11に
よって区画された部分へ、書込むことができる。図面処
理器11は、また、VRAM10からデータを読出すために処理
器15をVRAM10のランダム・アクセス・ポートにアクセス
できるようにする。

表示処理器16は、VRAM10の直列出力ポートからバス17
を介してデータを受入れて、カラー受像管として図示さ
れている表示モニタ映像管18に供給すべきアナログ駆動
信号を表わすデジタル信号を発生する。これらのデジタ
ル信号はデジタル−アナログ変換器（DAC）回路19によ
ってそれぞれ連続的なアナログ信号に変換される。これ
らのアナログ信号がもし赤、緑および青の加法混色型原
色成分を表わしていないときは、通常はカラー・マトリ
クス回路20を使用してそれを加法混色型の原色成分に変
換する。ビデオ増幅器21、22、23はこれら加法混色型の
原色成分信号を増幅し、その増幅された信号を駆動信号
として受像管18に供給する。もしデジタル−アナログ変
換器回路19からのアナログ信号が必ず赤、緑および赤の
加法混色型原色成分を表わすものであれば、これらの信
号はビデオ増幅器21、22、23の入力に直接供給すること
が可能で、カラー・マトリックス回路20は不要になる。

表示処理器16は水平同期（Ｈ SYNC）パルスと垂直同
期（Ｖ SYNC）パルスを発生するための同期信号発生回
路を内蔵している。これら両パルスのタイミングはマス
タ・クロック発生器の発振波を計数することにより決定
される。このＨ SYNCとＶ SYNC同期パルスは偏向発生
器24に供給される。偏向発生器24は、第１図に水平偏向
コイル25と垂直偏向コイル26より成るものとして図示し
た受像管18の偏向装置に供給する偏向信号を発生する。

ピクセル走査周波数の倍数周波数で発振するマスタ・
クロック発生器の出力発振波を計数することによって、
ピクセル走査周波数のパルス列も生成され、表示処理器
16からのVRAM10へ供給される。このパルス列は、バス17
を介して表示処理器16へ転送すべきピクセル・データを
VRAM10の直列出力ポートへ供給するシフトレジスタを、
順方向にクロック制御して進める。

マスタ・クロック発生器の出力発振数の計数操作によ
って、表示処理器16から複数ビット・バス28を介して図
面処理器11に伝達される更新の要求が生成される。図面
処理器11は、更新の要求を受信したときに連続的な画像
メモリ行のアドレスを順次ステップするシーケンサを持
っている。各更新要求が受信されたときに、その行アド
レスが図面処理器11からアドレス・バス14を介してVRMA
10へ供給され、また、図面処理器11は接続29を介してVR
AM10に指令を発してシフト・レジスタの連続する段に対
して並列に入力を与える（負荷（ロード）を与える）。
シフト・レジスタは続いてそのデータを順番にVRAM10の
直列出力ポートに供給する。表示処理器16のカウント・
ダウン回路は、またバス28を介して命令を発して、表示
画面の各フレームの後に図面処理器11中の行アドレス・
シーケンサをリセットする。

表示処理器16は、データがピクセル毎にでなく増分の
形で伝送されると仮定して、VRAM10の直列出力ポートか
らバス17を介して処理器16に送られて来るデータを連続
的な複数ピクセルに分割するためのピクセル解号（ピク
セル・アンラッピンク）回路を含んでいる。このピクセ
ル解号回路は、VRAM10の直列出力ポートから２つの（ま
たは１つと１部分との）連続読出し出力の形のビット用
の並列記憶装置を持っている。ピクセル解号回路は、シ
ーケンサの制御を受けてピクセル走査周波数でピクセル
を選択するためのマルチプレクサを含んでいる。

以上説明した範囲のものの動作はVRAM10の画像メモリ
部分に記憶されている表示情報をカラー受像管18のスク
リーン上に書くことである。第２図は、カラー・マップ
・メモリ31、32、33がどの様に表示処理器16内に使用さ
れているかおよびこの発明ではVRAM10直列出力ポートか
らどの様にしてカラー・マップ・メモリに再書込みされ
るかを理解する上で都合の良い図である。

第２図において、VRAM10の直列出力がピクセルごとに
供給されないと仮定して、VRAM10の直列出力ポートから
読出されてバス17を通って表示処理器16に送られる連続
したデータは、ピクセル解号器34に供給される。ピクセ
ル解号器34から（または、VRAM10の直列出力がピクセル
ごとのベースで常時供給されるためにピクセル解号器34
を必要としない場合にはバス17から）供給される連続し
たピクセル内容すなわちピクセル・コードは、順次ピク
セル入力ラッチ35中に入力（各ピクセル走査サイクルに
１個）される。

カラー・マップ読出し／書込み制御回路36はカラー・
マップ・メモリ31、32、33からの読出しおよびそこへの
書込みを制御する。表示処理器16内の表示同期信号発生
器40は、カラー・マップ・メモリ31、32、33からの読出
し出力を使って表示器が現在書込まれつつあるか否かを
決定するに必要なタイミング情報を、制御回路36に供給
する。表示器がその時書込み中でなければ、カラー・マ
ップ読出し／書込み制御回路36はVRAM10が入力ピクセル
・ラッチ35に供給しておいたカラー・マップ書込み命令
を受入れるような状態にされる。

最初に、表示器カラー・マップ・メモリ31、32、33の
読出し出力から書込みが行なわれているときの、動作条
件を検討することにする。いま表示器に対して書込み中
であることを表わすタイミング情報が表示同期信号発生
器40から出ていることに応動して、カラー・マップ読取
り／書込み制御回路36はカラー・マップ・メモリ31、3
2、33と、アドレス・マルチプレクサ41、42、43と、入
力／出力マルチプレクサ44、45、46とに対する接続37上
に第１電圧状態（たとえば、１）を出力する。この第１
電圧はカラー・マップ・メモリ31、32、33を読出し状態
にする。入力／出力マルチプレクサ44、45、46は、各原
色成分出力端子に対して第１、第２および第３の色成分
出力を各読出し出力としてデジタル形式で供給するよう
に、カラー・マップ・メモリ31、32、33の各入力／出力
バス47、48、49を接続する状態にされる。アドレス・マ
ルチプレクサ41、42、43は、カラー・マップ・メモリ3
1、32、33の書込み期間に使用されるアドレス走査発生
器39の出力に対してではなく様式作成器（フォーマッ
タ）38の各出力に対して、カラー・マップ・メモリ31、
32、33のアドレス入力を接続する状態にされる。

カラー受像管18のスクリーン上に画像を表示するため
のカラー・マップ・メモリ31、32、33の読出し期間中
は、様式作成器38はカラー・マップ・メモリ31、32、33
にアドレスを供給し、これらのメモリは第１、第２およ
び第３の原色成分をそれぞれ表わしているピクセル・コ
ードの部分を復号する。様式作成器38は、アドレス・マ
ルチプレクサ41がカラー・マップ・メモリ31に読出しア
ドレスとして印加するように、ピクセル入力ラッチ35か
ら供給されるピクセル・コードの第１の部分を選択す
る。様式作成器38は、ピクセル入力ラッチ35から供給さ
れたピクセル・コードの第２の部分を選択して、アドレ
ス・マルチプレクサ42が読出しアドレスとしてカラー・
メモリ32に供給できるようにする。様式作成器38は、ま
た、ピクセル入力ラッチ35から供給されたピクセル・コ
ードの第３の成分を選択して、アドレス・マルチプレク
サ43がカラー・マップ・メモリ33に対して読出しアドレ
スとして供給するようにする。発明者ライアン（L.D.Ry
an）氏他によるアール・シー・エー・コーポレーション
の1986年６月18日付英国特許出願第8614876号「カラー
ピクセルの内容を可変長コードで受入れる表示処理器」
には、様式作成器38の有用な実施例が詳細に説明されて
いる。この様な場合に、様式作成器38を、ピクセル入力
ラッチ35中の同じビットをカラー・マップ・メモリ31、
32、33のすべてに対する読出しアドレスとして選択する
ように、プログラムすることができる。この方法は、カ
ラー・マップ・メモリをその読出し期間中従来の方法と
同様なやり方で動作させる。或いはまた、様式作成器38
はピクセル入力ラッチ35からの別々のビット群を各カラ
ー・マップ・メモリに対するそれぞれの読出しアドレス
として選択することもできる。更に、様式作成器38は、
カラー・マップ・メモリ31、32および33のうち２個のも
のに対して同様な読出しアドレスを選択し、残りのカラ
ー・マップ・メモリに対しては別の読出しアドレスを選
択する形式とすることもできる。

カラー・マップ読出し／書込み制御回路36が、線走査
期間の終了を表わす信号を表示同期信号発生器40から受
取ると、続いて制御回路36はVRAM10からその直列出力ポ
ートを介して命令を受けるような状態にされる。これら
の命令は図面処理器11を使って予めVRAM10に書込まれた
ものである。この命令は、ピクセル入力ラッチ35からこ
の制御回路36へ受入れられるように図示されているが、
他の経路を介してバス17から取出すこともできる。これ
らの命令は、カラー・マップ・メモリ31、32、33がその
内容を書換え（再書込み）するかどうかを指定する。こ
れらの命令そのものを処理するための或る時間後もしカ
ラー・マップ・メモリの書換えが命令されていたなら
ば、読出し／書込み制御回路36は接続37上に第２の電圧
レベル（たとえば、０）を出力する。この第２の電圧は
カラー・マップ・メモリ31、32、33を書込み状態にす
る。

この第２の電圧レベルは、アドレス・マルチプレクサ
41、42、43がアドレス走査発生器39からの出力を書込み
アドレスとしてカラー・マップ・メモリ31、32、33のア
ドレス入力に供給するようにする。アドレス走査発生器
39は、カラー・マップ・メモリ31、32、33に再書込みさ
れるべきその様なアドレスを走査する。この発生器39は
たとえばカラー・マップ・メモリ31、32、33中の連続す
るアドレスを走査する計数器で簡単に構成できる。制御
回路36に供給される命令はその計数器が計数すべき範囲
に関する情報を持っている。計数動作は、カラー・マッ
プ・メモリ31、32、33に再書込みすべき情報がピクセル
入力ラッチ35をクロック制御されて通過する速度に対応
する或るアドレス走査速度で行なわれる。

接続37上に現われた第２の電圧レベルによって、入力
／出力マルチプレクサ44、45、46は様式作成器38の各出
力端子を対応するカラー・マップ・メモリ31、32、33の
入力／出力端子に結合し、従ってカラー・マップ・メモ
リ31、32、33にその各入力／出力バス47、48、49を介し
て様式作成器38の出力のそれぞれ１つを書込むようにす
る。命令が受入れられた後にピクセル入力ラッチはカラ
ー・マップ・メモリ31、32、33に対する書込み入力を並
列的に受取る。様式作成器38はカラー・マップ・メモリ
31、32、33に対する各書込み入力をその各入力／出力マ
ルチプレクサ44、45、46に供給する。

普通の表示モニタでは、線帰線期間は通常は線走査期
間の５分の１かそれよりも僅かに長い。カラー・マップ
・メモリ31、32、33は表示走査線中のピクセル数と同じ
ぐらい多数のアドレス可能記憶位置を有し、また書込み
中のアドレス走査発生器39のアドレス走査速度はピクセ
ル走査速度と同一であると仮定する。そうすると、カラ
ー・マップ・メモリの記憶内容の５分の１まで線帰線期
間中に再書込みすることができる。線期間数個分（フィ
ールド−フィールドの飛越し走査線方式を使用する場合
には更に線期間の２分の１が付加される）より成る上記
よりも長いフィールド走査期間には、発生器39のアドレ
ス走査速度がピクセル走査速度に等しいとすれば、カラ
ー・マップ・メモリ31、32、33の内容全部は線走査期間
に等しい時間で再書込みすることができる。

実際には、カラー・マップ・メモリ中のアドレス可能
な記憶位置の数を減らして、発生器39のアドレス走査速
度がピクセル走査速度に等しいとしても１表示線帰線期
間内にカラー・マップ・メモリ31、32、33が完全に再書
込みできるようにシステム設計を考えねばならぬことが
多い。たとえば、表示処理器16は他の手段で表示器のス
クリーンに供給された背景画像に代るべき合成（モンタ
ージュ）画像を発生するために単独で使用されることが
ある。もしもこの合成画像の幅が全体としてどの表示線
走査期間の５分の１よりも広くないとすれば、カラー・
マップ・メモリ31、32、33には１表示帰線期間内に完全
に再書込みをすることができる。１走査線中にまたは対
をなす隣接走査線中に、カラー・マップに記憶されてい
る画像変数の値が同一である幾つかのピクセルが存在す
る場合には、線帰線期間中に再書込みを要するカラー・
マップ・メモリ31、32、33の何れか一つのアドレス可能
な記憶位置の数は減らすことができる。多くの画像は、
特にその隣接するピクセル間には可成りの相関性があ
る。この様な関係は電算機で発生させた図形の場合に特
に認められるがカメラで発生した画像の場合であっても
可成りの程度認められる。

これまで説明して来た第２図の表示処理器16の変形例
として、なおこの発明を実施した形態のものは多数考え
ることができる。接続37は、３本の個別の制御線、すな
わちメモリ31と１対のマルチプレクサ41および42とに対
する第１制御線、メモリ31と１対のマルチプレクサ42お
よび45に対する第２制御線、およびメモリ33と１対のマ
ルチプレクサ43と46とに対する第３制御線で置換するこ
ともできる。この様に置換するとカラー・マップ・メモ
リ31、32、33のそれぞれについてその読出しと書込みと
を別々に制御することが可能になる。これと同じ動作
は、コード化された形で読出し／書込み命令を伝送する
ための２ビット広幅バスで接続37を置換し、かつカラー
・マップ・メモリ31−33とマルチプレクサ41−46に適当
な命令復号器を使用することによって、行なうことがで
きる。カラー・マップ・メモリ31、32、33にも、その書
込み期間中、別々のアドレス走査発生器を設けることが
できる。

第２図の表示処理器16内には多数の制御信号様レジス
タが含まれることもある。たとえば、様式作成器38がプ
ログラム可能（前述したライアン氏他の様式作成器にお
けるように）なものである場合には、ピクセル入力ラッ
チ35中のどのビットをその出力のそれぞれに対して選択
すべきかに関する命令を記憶するためにレジスタが必要
である。またカラー・マップ・メモリ31、32、33に供給
されるアドレスの多重化（マルチプレクス）に関する命
令の記憶用としてもレジスタが必要である。これらのレ
ジスタには、フィールド帰線期間中カラー・マップ・メ
モリ31、32、33がバス17から負荷（ロード）されていな
い時に、都合よくバス17から負荷（ロード）が与えられ
る。また、線帰線期間中カラー・マップ・メモリ31、3
2、33が再負荷（リロード）されていないときにこれら
のレジスタを再負荷するようにすることもできる。

動作の融通性が低下するにもかかわらず、この発明を
使用しかつ上記表示処理器16よりも簡単な表示処理器が
要望されることもある。ライアン氏他は、１対のカラー
・マップ・メモリがアドレスを共通に受入れかつ第１と
第２のクロミナンスのみの原色成分、たとえばＩとＱま
たは（Ｒ−Ｙ）と（Ｂ−Ｙ）、の値を記憶するような表
示処理器を提案している。この様な構成では輝度のみの
原色成分カラー・マップ・メモリが使用されるが、或い
は各ピクセルの輝度のみのカラー成分を線形コード化し
て第３のカラー・マップ・メモリを使用しないようにす
ることで上記の原色成分カラー・マップを省略すること
ができる。

第３図は、第２図の表示処理器16に施すことのできる
変形で、表示帰線期間中にカラー・マップ・メモリ31、
32、33にデータを書込むに先立つ命令の使用を不必要に
した形を示している。こうすると線帰線期間中にカラー
・マップ・メモリ31、32、33に再書込みに利用できる時
間が長くなる。ランダム・アクセス・メモリ50が、カラ
ー・マップ読出し／書込み制御回路36′が各走査線を実
行する命令を記憶するために、設けられている。RAM50
は、命令RAMアドレス・マルチプレクサ51から供給され
る走査線番号によってアドレスされる。RAM50に対する
負荷（ロード）制御回路52は線走査番号源の選択を制御
する。表示器の走査期間中にRAM50から命令が読出され
ると、線計数器53がその走査線番号を供給する。RAM50
の書込み期間に、これらの走査線番号がアドレス走査発
生器39から供給される。

RAM50はフィールド帰線期間のうち指定された時間の
間に書込まれる。この指定時間は表示同期信号発生器40
からのカラー・マップ読出し／書込み制御回路36′への
書込み指令によって告知される。回路36′はこの書込み
指令を命令RAM50の負荷制御回路52に伝達して、アドレ
ス走査発生器39がRAM50に書込みアドレスを供給するよ
うにする。負荷制御回路52はこの書込み指令に応答し
て、入力／出力マルチプレクサ54がピクセル入力ラッチ
35からのデータを命令RAM50のデータ入力／出力端子に
結合してRAM50がこれを書込み入力として受入れるよう
にし、またアドレス・マルチプレクサ51がアドレス走査
発生器39の出力端子を命令RAM50のアドレス端子に結合
してRAM50が発生器39から供給された走査線番号を書込
みアドレスとして選択するようにする。負荷制御回路52
は書込み信号をRAM50に供給する。

RAM50の書込み指定時間が終了すると、負荷制御回路
はRAM50に読出し信号を供給して、マルチプレクサ51が
線計数器53の出力端子を命令RAM50のアドレス端子に供
給してRAM50が線計数器53から供給された走査線番号を
読出しアドレスとして選択するようにし、また入力／出
力マルチプレクサ54が命令RAM50のデータ入力／出力端
子をカラー・マップ読出し／書込み制御回路36′の入力
端子に結合して回路36′がRAM50からの読出し出力をカ
ラー・マップ読出し／書込み制御回路36′に供給するよ
うにする。

Claims (4)

【特許請求の範囲】
1. 【請求項１】ランダム・アクセス入力／出力ポートと直
   列出力ポートとを有するランダム・アクセス・メモリ
   と、上記ランダム・アクセス・メモリの直列出力ポート
   から供給されるデータに応動して表示を表わすデジタル
   出力信号を発生する表示処理器と、上記ランダム・アク
   セス・メモリの直列出力ポートから上記表示処理器に供
   給されたデータのうちアドレス用として供給される少な
   くとも選ばれた部分に応答して上記デジタル出力信号の
   各々を読出すために上記表示処理器中に含まれた少なく
   とも第１のカラー・マップ・メモリとを具備して成り、
   更に、 上記カラー・マップ・メモリの書込み期間中それにアド
   レスを供給する代替手段と、上記ランダム・アクセス・
   メモリの直列出力ポートから供給されるデータのうち少
   なくとも選ばれた部分を上記第１のカラー・マップ・メ
   モリの書込み期間中にそれに対する書込み入力データと
   して上記表示処理器に供給する手段とを含んで成る表示
   システム。
2. 【請求項２】上記ランダム・アクセス・メモリの直列ポ
   ートから上記データ処理器に供給されるデータのうち読
   出し期間にアドレス用として供給される少なくとも選ば
   れた部分に応答して上記デジタル出力信号の個々を読出
   すために上記表示処理器中に含まれた第２のカラー・マ
   ップ・メモリと、上記第２のカラー・マップ・メモリの
   書込み期間中それにアドレスを供給する代替手段と、上
   記ランダム・アクセス・メモリの直列出力ポートから供
   給されるデータのうち少なくとも選ばれた部分を第２の
   カラー・マップ・メモリの書込み期間中それに対する書
   込み入力データとして上記表示処理器に供給する手段
   と、を具備する請求の範囲（１）に記載された表示シス
   テム。
3. 【請求項３】上記ランダム・アクセス・メモリの直列ポ
   ートから上記データ処理器に供給されるデータのうち読
   出し期間にアドレス用として供給される少なくとも選ば
   れた部分に応答して上記デジタル出力信号の個々を読出
   すために上記表示処理器中に含まれた第３のカラー・マ
   ップ・メモリと、上記第３のカラー・マップ・メモリの
   書込み期間中それにアドレスを供給する代替手段と、上
   記ランダム・アクセス・メモリの直列出力ポートから供
   給されるデータのうち少なくとも選ばれた部分を第３の
   カラー・マップ・メモリの書込み期間中それに対する書
   込み入力データとして上記表示処理器に供給する手段
   と、を具備する請求の範囲（２）に記載された表示シス
   テム。
4. 【請求項４】上記第１のカラー・マップ・メモリにアド
   レスを供給する代替手段、上記第２のカラー・マップ・
   メモリにアドレスを供給する代替手段および上記第３の
   カラー・マップ・メモリにアドレスを供給する代替手段
   が、 上記第１、第２および第３のどのカラー・マップ・メモ
   リの書込み期間中にもシーケンシャル・アドレスを発生
   する手段と、上記第１のカラー・マップ・メモリの書込
   み期間中このメモリに上記シーケンシャル・アドレスを
   供給する手段と、第２のカラー・マップ・メモリの書込
   み期間中このメモリに上記シーケンシャル・アドレスを
   供給する手段と、上記第３のカラー・マップ・メモリの
   書込み期間中このメモリに上記シーケンシャル・アドレ
   スを供給する手段と、より成る請求の範囲（３）に記載
   された表示システム。