JPS6055393A - カラー・グラフィック・システムとともに使用するカーソル発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、コンピュータによ多発生されるラスフグラフ
イック・システムの分野に関し、さらに詳細には、複数
の可能な形態のいずれか１つを有するカーソルをラスク
上の任意の位置に表示する改良された方法及び装置に関
する。

〔従来技術〕

ラスク走査ＣＲＴ表示装置は、コンピュータ・ユーザー
とそのハードウェア／ソフトウェア−システムとの間の
主通信リンクを形成する。コンピュータによ多発生され
る２スタグラフイツク・システムの基本表示装置は、標
準形テレビ受像機と密接に関連するＣＲＴモニタである
。ラスフグラフイック・システムの可能性を十分に活用
するために、そのようなシステムは、通常のＣＲＴモニ
タにょシ提供されるデジタル演算を実質的に上回るデジ
タル演算の支援を必要とする。大規模集積回路及びマイ
クロコンピュータの開発にょシ、そのような表示装置を
適正なコストで制御できるようになった。通常、ラスタ
を構成するＣＲＴの画素のほぼ矩形のアレイにおいて、
それぞれの画素には特定のアドレスが割当てられ、その
アドレスはアレイ内の各画素のＸ座標及びＹ座標から構
成される。画素の表示、その色及び輝度を制御するだめ
の情報、すなわち画素制御情報は、ランダムアクセス画
素記憶装置において、画素のアドレスに対応するアドレ
スを有する記憶領域に記憶される。そのような画素制御
情報の発生源は、通常、図形制御装置に配置されるマイ
クロコンピュータである。そのような画素制御情報は、
アレイの各画素が走査されるときに各画素の輝度と色を
制御するために使用される２進制御信号が記憶されるカ
ラー索引（カラー・ルック・アップ）記憶装置の記憶領
切のアドレスを含む。

ラスタ走査の水平掃引信号及び垂直掃引信号は、走査中
の画素のアドレスを発生するためにデジタル化される。

システムのラスタ走査論理回路にょ多発生される２進ア
ドレス信号は画素記憶装置に印加され、図形制御装置は
この記憶装置に画素の表示を決定する画素制御信号又は
情報をすでに記憶している。画素記憶装置は、そのよう
な信号をシステムのＣＲＴモニタによるアドレスされた
画素の走査と同期して発生する。画素記憶装置のアドレ
スされた記憶領域に記憶される画素制御信号はカラー索
引記憶装置のアドレスであシ、カラー索引記憶装置に印
加される。カラー索引記憶装置のアドレス可能な記憶領
域に記憶されるデジタルカラー制御信号は、これに応答
してカラー索引記憶装置のアドレスされた記憶領域から
読出される。

デジタルカラー制御信号はデジタル／アナログ（Ｄ／Ａ
）変換器によシアナログ信号に変換され、この変換器に
よ多発生されるアナログ信号は走査中のラスタの各画素
の輝度と色を制御するために通常のＣＲＴモニタの３つ
のカラーガンに印加される。

多くのラスフグラフイック・システムは、２スタの内部
にカーソル、すなわち移動マー４４表示することができ
る。これまでに公知となっている従来のグラフィック・
システムは、画素記憶装置のカーソルの境界内の画素ア
ドレスにカーソルの境界内の選択された画素をカーソル
色及びカーソル輝度で表示させ、それによりカーソル形
成用の画素制御信号を書込むように図形制御装置をプロ
グラムすることによりカーソルを発生する。このような
先行技術のラスフグラフイック・システムは、通常、カ
ーソルの表示可能な位置をたとえば８×１２個の画素か
ら成る文字セルに制限する。

カーソルをラスク内に表示させるために画素用ランダム
アクセス記憶装置に画素カラー情報を書込むことによシ
、システムの図形制御装置と画素記憶装置との間の通信
量は著しく増大する。問題は、カーソルを形成する選択
された画素をカーソル色及び輝度で表示させる制御信号
を選択された画素に書込むことのみならず、カーソルが
移動又はオフされるまで画素記憶装置のそのような記憶
領域に画素カラー情報及び書込みうる伺らかの情報を記
憶し、次に正しい画素カラー情報を画素記憶装置の適正
な記憶領域にリストアすることである。従来のシステム
にカーソル表示機能を与えると、図形制御装置のプログ
ラミングの複雑さも増大する。

〔発明の概要〕

従って、カラーラスフグラフイック・システムにおいて
は、図形制御装置がカーソル画素制御情報を書込むべき
記憶領域に記憶される画素カラー情報を必要に応じて記
憶及び更新し、次にカーソルが移動されるとき又は表示
されなくなるときに画素カラー情報をリストアする必要
なく、複数の形態のうち任意の形態をとる゛ことができ
るカーソルを発生する機能を提供する必要がある。また
、カーソルをラスタの任意の画素に関して位置決めする
能力を有するようなシステムを提供すると共に、インタ
ーレース形垂直走査装置を有するシステムにおいて適正
に機能するカーソルを発生する方法及び装置を提供する
必要がある。

本発明は、カラーラスフグラフイック・システムにカー
ソルを表示する方法と装置を共に提供する。図形制御装
置が、所望のカーソル色及び輝度で表示されるべきカー
ソルの境界の各カーソル位置に対応する各画素について
、カーソル画素制御情報を画素記憶装置に書込む必要を
なくすために、カーソル画素制御信号はカーソル記憶装
置に記憶される。カーソル記憶装置におけるカーソル制
御信号のアドレスは、カーソルの原点として指定される
１つの位置に対するカーソルの境界内の各カーソル画素
位置と、表示されるべきカーソル形態の番号との関数で
ある。図形制御装置は、所定の形態のカーソルを表示す
るだめの指令を受取ると、表示されるべきカーソルの形
態又は種類を識別するカーソル２進数七、原点と一致す
るラスタの画素のＸ及びＹの２進座標とを発生する。カ
ーソル記憶装置を含むカーソル制御論理回路は、走査中
の画素のアドレスがカーソルの原点と一致するたびに、
カーソル記憶装置におい°てカーソルの境界又は包囲線
の内部のカーソル位置のアドレスを発生し始める。それ
らのアドレスはカーソル記憶装置に印加される。カーソ
ル記憶装置はそれに応答してカーソル画素制御信号を発
生し、それらの信号は、カーソルの原点に対してカーフ
ルの画素位置に応するアドレスを有する画素の走査と同
期してカラー索引記憶装置に印加される。それらのカー
ソル制御信号は、表示されるべき選択されたカーソル位
置に対応する画素をカーソル色及び輝度で表示させる。

その結果、所望の形態のカーソルが発生され、カーソル
の原点は、制御装置にょシ決定される指定の画素アドレ
スと一致する位置に配置される。

従って、本発明の目的は、記憶装置のカーソルを発生す
るための人出方要求が最低限に抑えられるようなラスフ
グラフイック・システムのカーソルを発生する改良され
た方法及び装置を提供することである。

本発明の別の目的は、カーソルの形態を容易に変更でき
るようなラスフグラフイック・システムにおいてカーソ
ルを発生する改良された方法及び装置を提供することで
ある。

本発明のさらに別の目的は、カーソルをラスタの任意の
画素に対して配置するととができるようなラスフグラフ
イック拳システムにおいてカーソルを発生する改良され
た方法及び装置を提供することである。

本発明のさらに別の目的は、インターレース形垂直走査
装置と共に機能するラスフグラフイック・システムにお
いてカーソルを発生する改良された方法及び装置を提供
することである。

〔実施例〕

以下、添付の図面に基づいて本発明の詳細な説明する。

第１図は、コンピュータにょシ発生されるラスフグラフ
イック・システムにょシ表示される画像又はその表示を
制御する装置を示す。図形制御装置１０は次の機能を有
する。すなわち、英数字用ランダムアクセス記憶装置１
２と、図形記憶装置１４と、カラー索引記憶装置１Ｇと
、カーソル表示論理回路１８とに、従来のカラーＣＲＴ
モニタ（図示せず）の各画素の輝度と色を制御するため
に使用される２進デジタル情報又は信号を書込む機能を
有する。従来のＣＲＴモニタのラスタ走査論理回路２０
は、ＣＲＴの画面の各画素について１つのアドレスが存
在するように、ＣＲＴモニタの水平掃引信号をデジタル
化する従来のデジタル化回路を含む。標準形のＣＲＴラ
スラス１本の水平線と４８０本の垂直線に含まれる６４
０個の画素をそれぞれ特定して識別するためには、１０
ビツトから構成されるＸ成分と、９ビツトから構成され
るＹ成分とを含む１９ビツトのアドレスが必要とされる
。Ｘアドレスはほぼ矩形のラスタの縦座標の画素に対応
し、Ｙアドレスは横座標の画素に対応する。第１図には
英数字記憶装置１２、図形記憶装置１４及びカラー索引
記憶装置１６は別個の装置として図示されているが、そ
れらを単一の従来のランダムアクセス記憶装置の中に組
合せ又は配置しても良い。ここでは、英数字記憶装置１
２と図形記憶装置１４とをまとめて画素記憶装置２２と
呼ぶ。

画素クロック２４は、ラスク内の１つの画素が走査され
るたびに１つのクロックパルスを発生する。

画素クロック２４の出力は、画素記憶装置２２及びカラ
ー索引記憶装置１６からデータを読出すために使用され
ると共に、後述するようにカーソル表示論理回路１８を
含む本発明の制御回路によっても使用される。

図示されるシステムにおいて、′画素クロック２４によ
りクロックパルスが発生されるたびに、ラッチ及びシフ
トレジスタ２６から７ビツトの英数字カラーアドレスと
２つの優先順位ビットＰｒＯ及びＰｒｌがカラー索引ア
ドレスセレクメ２８へ伝送される。同時に、５ビツトの
図形カラーアドレスがカラー索引アドレスセレクタ２８
へ伝送されるが、それらのビットは画像クロックの各ク
ロックパルスに対してシフトレジスタ３０のそれぞれか
ら１つずつシフトアウトされる。２つの優先順位ピッ）
　Ｐｒｏ及びＰｒｌの値に基づいて、カラー索引アドレ
スセレクタ２８はカラー索引記憶装Ｍ１６にカラー索引
記憶装置のアドレスの下位ビットである７ビツトの英数
字カラーアドレス又は５ピツトの図形カラーアドレスと
共に８ビットのアドレスを印加する。

カラー索引記憶装置１６の、カラー索引アドレスセレク
タ２８によシ印加されるカラーアドレスに対応するアド
レスを有する記憶領域には、従来のカラーＣＲＴモニタ
のカラーガンの電子ビームの輝度を制御するために使用
され且つ各画素が走査されるときに画素列の各画素の色
と輝度又はその表示を決定するカラー制御信号が記憶さ
れている。

カラー索引記憶装置１６において印加されるカラーアド
レスに対応する記憶領域には８ビツトから成る１バイト
が記憶される。画素列又はラスタの各画素の走査と同期
して、８ビツトから成る１バイト、すなわちカラー制御
信号がカラー索引記憶装置１６から読出され、Ｄ／Ａ変
換器３２に印加される。Ｄ／Ａ変換器３２は、８つの２
進信号のうち６つを、従来のＣＲＴモニタの赤色、緑色
及び宵色の電子銃の輝度を制御するためのアナログ信号
に変換する。さらに、好ましい実施例においては、２ビ
ツトのカラー制御信号が第４のＤ／Ａ変換器に印加され
る。この−Ｄ／Ａ変換器は、それら２つのビットを、先
行技術において良く知られているように従来の機器を使
用してラスタ表示の永久記録を作成するために使用する
ことができる単色アナログ信号に変換する。

第２図は、非インターレースラスタ走査のためのカーソ
ル表示論理回路１８を詳細に示す。図形制御装置１０は
、ユーザーからの指令を受けると、表示されるべき所望
のカーソル形態に割当てられた番号をカーソル番号ラッ
チ３４に書込む。図形制御装置１０は、さらに、カーソ
ルの原点のＸ座標をカーソル垂直方向位置ラッチ３６に
書込むと共に、その原点のＸ座標をカーソル水平方向位
置ランチ３８に書込む。それらのＸ及びＸ座標は、シス
テムのラスタの内部にある１画素の、カーソルの原点「
０」のアドレスに対応するアドレスである。カーソル垂
直方向位置ラッチ３６に記憶されるＸ座標は、垂直方向
用比較器４０に一方の入力として印加される。他方の入
力は、ラスタ走査論理回路２０によシ発生される走査中
の画素のアドレスのＸ座標である。同様に、カーソル水
平方向位置ラッチ３８に記憶される原点のＸ座標は、水
平方向用比較器４２に一方の入力として印加され、他方
の入力は、ラスタ走査論理回路２０によシ発生される走
査中の画素のアドレスのＸ座標である。

走査中の画素のＸ座標がカーソル水平方向位皺う°フチ
３８に記憶される表示すべきカーソルの原点のＸ座標と
同じであるとき、水平方向用比較器４２は水平方向比較
信号を発生する。水平方向比較信号は水平方向エネイブ
ルフリップフロップ４４に印加され、このフリップ７目
ツブは、水平方向比較信号によシセットされると、水平
方向エネイブル信号を発生する。水平方向エネイブル信
号は水平方向用カウンタ４６及びカーソルエネイブル回
路４８に印加される。好ましい実施例においては、水平
方向用カウンタ４６は４ビツトカウンタであシ、カーソ
ルエネイブル回路４８はＡＮＤゲートである。画素クロ
ック２４からの画素クロック信号は、水平方向用カウン
タ４６の出力が画素クロック信号ごとに変化するように
カウンタ４６に印加される。水平方向エネイブル信号が
発生された後に１６個の画素クロック信号がカウントさ
れたとき、十人カウント（カウント＝１６）信号が水平
方向エネイブルフリップフロップ４４のリセット入力端
子に印加され、それによりフリップフロップはリセット
され、カウンタは動作を停止する。

走査中のラスタの画素のＹ座標がカーソル垂直方向位置
ラッチ３６に記憶されるカーソルの原点のＹ座標と等し
いとき、垂直方向用比較器４０は垂直方向比較信号を発
生する。垂直方向比較信号は垂直方向エネイブルフリッ
プフロップ５０に節加され、これをセットする。その結
果、垂直方向エネイブルフリップフロップ５０は垂直方
向エネイブル信号を発生し、この信号は垂直方向用カウ
ンタ５２及びカーソルエネイブル回路４８に印加される
。好ましい実施例においては４ピツトカウンクである垂
直方向用カウンタ５２は、垂直方向エネイブル信号によ
シエネイブルされると、とのカウンタ５２に印加される
垂直方向走査クロックパルスをカウントする。１６個の
そのような垂直方向走査クロックパルスがカラノートさ
れると、十人カウント（カラン）’＝１６）信号が垂直
方向エネイブルフリップフロップ５０のリセット端子に
印加される。垂直方向エネイブルフリップフロップ５０
及び水平方向エネイブルフリップフロップ４４が共にセ
ットされると、カーソルエネイブル回路４８はカーソル
エネイブル信号を発生し、この信号はカーソルシフトレ
ジスタ５４に印加される。

カーソル制御ビット又は信号は、カーソル記憶装置５６
のアドレス可能な記憶領域に記憶される。

好ましい実施例においては、カーンル記憶装ｆｉｉ５６
は８ビツトアドレスを有する読出し専用記憶装置であシ
、それぞれのアドレス可能な記憶領域に４つのカーソル
制御ビットを記憶する。カーソル記憶装置５６への８ビ
ツトアドレスは、カーソル番号ラッチ３４からの２ビツ
トのカーソル番号と、垂直方向用カウンタ５２からの４
ビツトの垂直方向成分と、水平方向用カウンタ４６から
の２つの上位ピットの水平方向成分とから構成される。

水平方向用カウンタ４６からの２つの下位ビットの水平
方向成分は、画素クロック２４からの画素クロック信号
と共にカーソルシフトレジスタ５４に印加される。方−
ソルエネイプル回路４Ｂからのカーソルエネイブル信号
が真であるとき、カーソルシフトレジスタ５４はカーソ
ル記憶装置５６から第４のクロック周期ごとに４つのカ
ーソル制御ビットを受取る。カーソルシフトレジスタ５
４は各クロック周期中でシステムによる対応する画素の
走査と同期してカーソル制御信号を発生又はシフトアウ
トする。水平方向用カウンタ４６の２つの下位ビットは
、カーソル記憶装置５６のアドレスされた記憶領域から
読出される４つのカーソル制御ビットを記憶するために
カーソルシフトレジスタ５４をエネイブルすることによ
シカ−ツルシフトレジスタ５４にシフトインされる４つ
のカーソル制御ビットのそれぞれのカーソル制御ビット
をカウントするために使用される。好ましい実施例にお
いては、これは、水平方向用カウンタ４６によシ発生さ
れる２つの下位ビットが共に論理値「０」であるときに
起こる。

第３図は、カラー索引アドレスセレクタ２８の一部を示
す。第１図のシステム及びカラー索引アドレスセレクタ
２８の十分な説明は、１９８２年１月１８日に出願され
、本願と同じ譲渡されたＫｅｙ−ｉｎ　Ｐ、　Ｓｔａｇ
ｇｓ及びＣｈａｒｌｅｓ　Ｊ、　Ｃ１ａｒｋｅ　、　Ｊ
ｒ　、による出願番号０６／３４０　、１４１　、名称
ｒＭｅｔｈｏｄ　ａｎｄ　Ａｐｐａ　−ｒａｔｕｓ　ｆ
ｏｒ　Ｃｏｎｔｒｏｌｌｉｎｇ　ｔｈｅ　Ｄｉｓｐｌａ
ｙ　ｏｆ　ａ　ＣｏｍｐｕｔｅｒＧｅｎｅｒａｔｅｄ　
Ｒａ５ｔｅｒ　Ｇｒａｐｈｉｃ　Ｓｙｓｔｅｍ　Ｊに開
示されている。

８ビツトのカラー紫引記憶装置アドレスは、図形アドレ
スレジスタ５８及び英数字アドレスレジスタ６０に記憶
される。カラー索引アドレスセレクタ２Ｂに印加される
図形アドレス及び英数字アドレスは８ビツトであるとは
限らないので、セレクタ２８の出力が８ビツトのアドレ
スであるためには上位ビット位置は必然的に所定の論理
値をとる。図形アドレスレジスタ５８及び英数字アドレ
スレジスタ６０の出力は２つの８ビツトマルチプレクサ
６２．６４のいずれか一方に印加される。

８ビットマルチプレクサ６２．６４により選択される８
ビツトは、マルチプレクサ６２．６４の選択端子「Ｓ」
に印加される英数字表示信号ＡＮＤ　ＳＯ値によシ決定
される。ＡＮＤＳが真であれば、英数字アドレスレジス
タ６０からの８ビツトはカラー索引記憶装置１６に印加
される。信号ＡＮＤＳが偽であれば、図形アドレスレジ
スタ５８からの８ビツトがカラー索引記憶装置１６に印
加される。

カーソルシフトレジスタ５４かものカーソル制御ビット
は、８ビットマルチプレクサ６２．６４のエネイブル端
子ｒＥＪに印加され、真であるとき、マルチプレクサ６
２．６４の全ての出力を論理値「０」にする。カラー索
引記憶装置１６のゼロアドレス記憶領域には、カーソル
を形成する画素の色と輝度を決定するカラー制御信号が
記憶される。

第４Ａ図から第４Ｄ図は、カーソル６６がとりうる４種
類の形態を示す。好ましい実施例においては、カーソル
６６は、−辺に１６個までの画素を含むことができる。

ただし第４Ａ図に示される、−組の十字線を形成するカ
ーソル６６ａは一辺に１５個の画素を有し、カーソルの
色と輝度を表示する各線セグメントは７個の画素を有す
る。第４Ｂ図においては、カーソル６６ｂは、カーソル
輝度でカーソルの色をそれぞれ表示する１６個の画素か
ら成る最下行と最下行を有する。第４Ｃ図のカーソル６
６ｅは、カーソルの色ど゛輝度を表示する最下行と最下
行に８個の画素を有する。第４Ｄ図のカーソル６６ｄは
８×１６個の画素から成る。矩形である。

好ましい実施例においては、カーソルの原点「０」は、
カーソル６６８〜６６ｄを形成する。１６×１６個の画
素位置の左上角にある画素位置である。

カーソル６６１の場合、原点「０」に対応する画素はカ
ーソルの色と輝度で表示されないが、その他の全ての形
態については原点は表示される。カーソルが図示される
形態以外の形態をとることができ、形態数も変えること
ができるのは明らかである。

第５図は、１つの画素形態に関するメモリマツプを示す
。この特定の図においては、メモリマツプは第４Ｃ図に
示されるカーソル６６Ｃのものである。論理値「１」は
行０及び１５のピット位置Ｏ〜７に書込まれる。この形
態の場合、カーソル記憶装置５６の対応セグメントの他
の全てのビット位置は論理値「０」になる。原点は第５
図に示されるピット位置Ｏ１Ｏに対応する。

第６図は、ＣＲＴモニタの垂直方向ラスク走査がインタ
ーリーブされるときに使用される、変形したカーソル表
示論理回路１８′を示す。垂直方向走査がインターリー
ブされるとき、全ての偶数番号の水平走査線が走査され
るのに続いて全ての奇数番号の走査線が走査される。奇
数／偶数フレームビットとしても知られているＹ座標の
最下位ピッ）　（ＬＳＢ）　、すなわち線アドレスは、
奇数番号又は偶数番号の走査線群の各フレーム又は走査
を通して一定である。垂直方向走査をインターリーブす
ると、特に原点が偶数番号の走査紗上にある場合に、垂
直方向用比較器４０は、カフツル原点の９ビツトのＹ座
標のうち上位の８ビツトのみを走査中の画素のＹ座標の
上位８ビツトと比較するだめに、カーソル表示論理回路
に問題が生じる。変形を加えないと、カーソル表示論理
回路１８は偶数番号の走査線では始動するが奇数番号の
走査線では始動しない。この問題を解決するために、ラ
スク走査論理回路２０によシ発生されるフレームビット
と、カーソル垂直方向位置ランチ３６に記憶される原点
のＹ座標のＬＳＢは排他的ＯＲ回路６８に印加される。

排他的ＯＲ回路６８の出力は、カーソル記憶装置５６に
印加されるアドレスのＹ成分のＬＳＢである。カーソル
表示論理回路１８′のもう１つの変形箇所は、垂直方向
用カウンタ５２′が３ビツトカウンタであることである
。第６図の変形例においては、カーソル記憶装置５６に
印加されるアドレス信号のＹ成分は垂直方向用カウンタ
５２′からの３ビツトと、排他的ＯＲ回路６８からの１
ビツト（ＬＳＢ）とから構成される。

垂直方向走査がインターレースきれるときに発生する別
の問題は、カーソルの原点が奇数番号の走査線上にあシ
且つフレームビットが偶数であるときに垂直方向エネイ
ブル信号の発生を線１本分又は垂直方向走査クロックパ
ルス１つ分又は線端指示（エンド・オプ・ライン）タイ
ミングパルスの分だけ遅延させなければならないことで
ある。

これを達成する回路はＤフリップフロップ７０と、４：
１マルチプレクサγ２とを含む。

走査中の画素のフレームビットと、カーソルの原点のＹ
座標の最下位ビレトは、４；１マルチプレクサ７２のＡ
端子とＢ端子に印加され、４つの入力のうちどれがカー
ソルエネイブル回路４８及び垂直方向用カウンタ５２／
に印加されるかを選択する。これを実行するために、垂
直方向エネイブルフリップフロップ５０の出力はＤフリ
ップフロップＴＯのＤ入力端子と４：１マルチプレクサ
７２の４つの入力端子のうち３つの端子に印加される。

マルチプレクサＴ２への第４の入力はＤフリップフロッ
プ７ＧのＱ出力である。Ｄフリップフロップ７０のセッ
ト端子には、３ビツトの垂直方向用カウンタ５２′によ
シ発生され、Ｄフリップフロップ５０をリセットするへ
カウント（カウント＝８）信号が印加される。Ｄフリッ
プフロップ７０のクロック信号入力端子にはラスク走査
論理回路２０によυ発生される垂直方向走査クロックツ
くルスが印加される。

排他的ＯＲ回路６Ｂを含む回路は、カーソル記憶装置５
６に印加されるカーソルアドレスのＹ成分の最下位ビッ
トが、走査中の画素の線がカーフルの原点と同じＹ座標
を肴するときにカーソル記憶装置５６から読出され、カ
ーソルシフトレジスタ５４がカーソル制御信号を発生す
ることを確実にする。同様に、Ｄフリップフロップγ０
及び４：１マルチプレクサＴ２を含む回路は、カーソル
の原点のＹ座標が奇数の２進数であ多且つフレームビッ
トが偶数である場合に、垂直方向用カウンタ５２′及び
カーソルエネイブル回路４８への垂直方向エネイブル信
号の印加を水平走査線１本分だけ遅延させる。

本発明の方法及び装置によシシスタグラフィックシステ
ムが図形制御装置に対する必要条件を最低限にとどめた
上でいくつかのカーソル形態の中の任意のものを表示で
きるようになることは以上の説明から明らかである。カ
ーソル形態の変更はカーソル記憶装置５６を置換えるこ
とによシ可能である。カーソル記憶装置５６を大形にす
れば、カーソル表示論理回路１８．１８’を別に適切に
変形した場合に表示しうるカーソル形態の数をふやすこ
ともできる。さらに、垂直方向走査がインターレース又
はインターリーブされるときに適正に機能するように本
発明のカーソル表示論理回路を変形することができる。

【図面の簡単な説明】

第１図は、表示装置の詳細部を省略したラスフグラフイ
ック・システムの概略的なブロック線図；第２図は、本
発明のカーソル表示論理回路の概略的なブロック線図； 第３図は、カーソル表示論理回路と共に動作するように
変形されたラスフグラフイック・システムのカラー索引
アドレスセレクタの一部分の概略的なブロック線図； 第４Ａ図から第４Ｄ図は、カーソルの様々な形態を示す
図； 第５図は、カーソル記憶装置の構成を示す略図；及び 第６図は、垂直方向走査がインターレースされるときに
使用するためのカーソル表示論理回路の変形を示す第２
図と同様の概略的なブロック線図である。 １０−・・・図形制御装置、１６・・・・カラ−索引記
憶装置、１８．１８’・・・・カーソル表示論理回路、
２０・・・・ラスク走査論理回路、３４・・・・カーソ
ル番号ラッチ、３６・・・・カーソル垂直方向位置ラッ
チ、３８・・・・力−ンル水平方向位置ラッチ、４０・
・・・垂直方向用比較器、４２脅・・・水平方向用比較
器、４４・・拳・水平方向エネイブルフリップフロップ
、４６・・・・水平方向用カウンタ、４８・・・・カー
ソルエネイブル回路、５０・・・・垂直方向エネイブル
フリップ７０ツブ、５２．５２’−−−・垂直方向用カ
ウンタ、５４・・・・カーソルシフトレジスフ、５６・
・・・カーソル記憶装置、６８・・・・排他的ＯＲ回路
、７０・・・・Ｄフリップフロップ、７２・・・・４：
１マルチプレクザ。 ４￥許由廚（人　ハネウェル・インコーボレーデッド復
代理人　山川政樹（ほか２名） 二Ｅコ石−４Ｅ′　二Ｆテ凸−４Ｉ） 二号シら−３

Claims (1)

1. 【特許請求の範囲】 カラー・２スタグラフイツク・システムのカーソルの表
   示を発生する方法であって、前記カーソルが所定の境界
   を有し、前記境界の内部の複数のカーソル画素位置から
   構成され、１つのカーソル画素位置が原点であり、カー
   ソル画素位置のうち選択された画素位置が所定のカーソ
   ル輝度で所定のカーソル色を表示し、選択されたカーソ
   ル画素位置が所定のパターンに適合し、システムのラス
   タの各画素がラスク内の各画素のＸ座標及びＹ座標に対
   応する特定の２進アドレスを有し、前記システムが各画
   素の走査中に実質的に各画素のアドレスを発生し、前記
   システムによ多発生される画素のアドレスが実質的に各
   画素の走査中にカラー索引記憶装置において各画素につ
   いて１つのアドレスを発生するために使用され、カラー
   索引記憶装置が各画素の走査中に各画素の色と輝度を決
   定するカラー制御信号を発生するように成す方法であっ
   て、 カーソルの原点のアドレスを指定する過程と；各画素の
   走査中にカーソルの原点のアドレスとラスタの各画素の
   アドレスとを比較し、走査中の画素のアドレスが原点の
   アドレスと等しくなる時点を識別する信号を発生する過
   程と； 前記信号を利用してカーソル画素位置に対応する各画素
   を識別する過程と； カーソル画素位置のうち選択された１つに対応する位置
   の画素が走査されるたびにカーソル制御信号を発生する
   過程とから成シ、 各カーソル制御信号は、カーソル制御信号が発生される
   ときに走査中の画素を選択されたカーソル色及び選択さ
   れたカーソル輝度で表示するために、カラー索引記憶装
   置にカラー制御信号を発生させるようにした、カラー・
   ラスフグラフイック・システムのカーソル発生方法。