JPS5848106B2 - カ−ソル表示方式 - Google Patents

カ−ソル表示方式

Info

Publication number
JPS5848106B2
JPS5848106B2 JP54051441A JP5144179A JPS5848106B2 JP S5848106 B2 JPS5848106 B2 JP S5848106B2 JP 54051441 A JP54051441 A JP 54051441A JP 5144179 A JP5144179 A JP 5144179A JP S5848106 B2 JPS5848106 B2 JP S5848106B2
Authority
JP
Japan
Prior art keywords
display
output
cursor
refresh memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54051441A
Other languages
English (en)
Other versions
JPS55143587A (en
Inventor
一男 明石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP54051441A priority Critical patent/JPS5848106B2/ja
Priority to DE8080301264T priority patent/DE3063429D1/de
Priority to EP80301264A priority patent/EP0019366B1/en
Priority to US06/143,798 priority patent/US4323891A/en
Publication of JPS55143587A publication Critical patent/JPS55143587A/ja
Publication of JPS5848106B2 publication Critical patent/JPS5848106B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/08Cursor circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/007Circuits for displaying split screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 本発明はカーソル表示方式、具体的にはラスクスキャン
クイブの表示装置の画面を分割し、鏡面反射を利用して
各々の側(各ステーション)に表示情報を供給する表示
装置において、各々の操作員に対しデータ入力表示位置
を知らしめるためのカーソル表示方式に関する。
従来のカード穿孔装置に変わるデータ作成装置として記
録媒体にフロッピーディスクを用いたキーツーフロッピ
ーが普及してきている。
中でも2人の操作員が個々の業務を行うことのできる2
人操作型データ装置(以降複式データ装置と呼ぶ)はコ
ストパフォーマンスの面からも今後の需要か期待できる
ものである。
この複式データ装置はディスプレイユニット1台で2画
面を提供する0即ち、V字型の鏡を有し、1台のディス
プレイユニットに衣示された表示データを反射させ2人
の操作員にそれぞれの表示画面を供給する。
1画面を2分割し、その172画面を各々の操作員に別
個の表示情報として供給するものである。
ところでこのような複式データ装置において、ディスプ
レイユニットはl台で済むが、デイスプレイコントロー
ルは単純に1/2とはならない。
特にカーソルを1画面に2個供給するためには表示コン
1・ローラのカーソル信号出力を使用する限り、各々の
操作員に対して各1個(従って表示コントローラ2個)
必要とし、部品点数か増加するといった欠点かあった。
この部品点数の増加に伴い、当然信頼性、更にはコスト
面にて問題が生じてくる。
本発明は上記欠点に鑑みてなされたものであり、鏡面反
射を利用することにより1個の表示画面を分割し、分割
された各々のステーションに表示情報を供給する表示装
置において、少量のハードウエアを付加することにより
、各々の操作員にカーソルを提供するカーソル表示方式
を提案するものである。
以下、図面を使用して本発明に関し詳細に説明する。
第1図は2画面提供の原理を示す図である。
ディスプレイユニット21上に表示された影像を鏡面2
2にて反射し、各ステーションにて操作を行う操作員に
それぞれ割当てられる画面を供給するものである。
即ち、1画面を2分割し、その1/2画面をそれぞれの
ステーションの操作員に対し別個の表示情報として供給
するものである。
そこで図に示す如く、両ステーション共表示データとし
て文字列” F A”を供給する場合、ディスプレイユ
ニット21上に表示されるデータを第2図に示してある
中央破線より上かステーションΦ2、下がステーション
#1である。
第3図は本発明の実施例を示すブロック図である。
図において、41は最小輝点を示す基本クロツクを発生
する発振器、42は上記発振器41により生成されるク
ロツクをカウントし、1文字表示ごとカウントテ゛一夕
を出力するドットカウンタであり、後述する表示コント
ローラ43及ひ双方向のシフトレジスク50へ供給され
る。
43は市販されている表示コントロール用LSIチップ
であり、図示されないプロセッサとラスクスキャンタイ
プのディスプレイユニットとをインターフェースする専
用のプログラマブルコントローラ(以下、表示コントロ
ーラ43と称する)である。
表示コントローラ43は水平走査の周期、行単位の垂直
走査の周期、1行の表示文字数、1画面の表示行数、1
行のラスク数、ディスプレイユニット上の水平方向表示
位置、ディスプレイユニット上の垂直方向表示位置、水
平同期信号のパルス幅、ディスプレイユニット上のカー
ソル弄示位置、リフレッシュメ゛モリのアドレス指定等
指示するものであり、画面構成をプログラマフル(プロ
セッサユニットにより)に設定できる。
このように図示されないプロセッサにより画面構成が設
定ざれると、その内容に従った水平、垂直同期信号、力
一ソル表示信号、そしてライン52を介してリフレッシ
ュメモリアドレスを、ライン53を介してラスクアドレ
ス信号を、ライン55を介して表示タイミング信号(水
平及び垂直の表示BUSY信号)をそれぞれ生成出力す
る。
この表示コントローラ43には、カーソルレジスタおま
ひ比較器か内臓されており、このレジスタにプロセッサ
かカーソルアドレスを設定(プログラマブル)すること
により、このアドレスと表示しようとするリフレッシュ
メモリアドレス位置とか比較され一致かとれた時点でカ
ーソルか表示される。
本発明実施例では、ここで生成されるカーソルを一方の
側(ステーション)にわりあてている。
この詳細は「日立マイクロコンピュータシステムCRT
C HD46505ユーサースマニュアノレ」に占己
述されている。
44はシステムバス13を介して到来するアドレスなら
びに上記表示コントローラ43から出力されるリフレッ
シュメモリアドレス信号を入力しそのアドレスを切替え
るマルチプレクサである。
45はリフレッシュメモリであり、表示情報を1画面分
記憶するRAMにて構成される。
リフレッシュメモリ45は上記マルチプレクサ44を介
して入力されるアドレス情報に従いアクセスされ、読み
出された袴号化データは文字発生器4γに供給される。
文字発生器4γは上記リフレッシュメモリ45から得ら
れる符号化テークと表示コントローラ43からマルチブ
レクサ48を介して得られるラスクアドレス情報とによ
りアクセスされ、所定の文字パターンに変換するもので
ある。
文字発生器4γはROMで構成される。
尚、46はシステムバス13(プロセッサ)により読出
し/書込み信号(R/W)が指示されることにより、リ
フレッシュメモリ45の読出し/書込み切替えを行うゲ
ートである。
49はラスクアドレス変換回路である。
ラスクアドレス変換助路49は表示コントローラ43か
らライン53を介して与えられるラスクアドレス情報を
所定の形式に変換するカウンタまたはゲートにより構成
される。
ラスクアドレス変換回路49は表示コントローラ43か
ら与えられるラスクアドレス情報が3ビットの場合、単
純に反転するのみで用が足り、それ以上のビット構成で
はダウンカウンクで簡単に組むことかできる。
また、上記マルチプレクサ48には表示コントローラ4
3からライン53を介してラスクアドレス情報が、そし
てラスクアドレス変換回路49よりラスクアドレス変換
出力が供給されており、ライン40を介して供給される
リフレッシュメモリアドレスの一部情報に従い、いずれ
か一方を選択出力する。
50は双方向のシフトレジスタである。シフトレジスタ
50は上記文字発生器4γより1文字表示ごとに新たな
文字パターンかロード(ドットカウンタ42)され発振
器41により出力される基本クロツクに基きシリアルド
ットに変換される。
このシフトレジスク50にはライン40を介し表示コン
トローラ43よりリフレッシュメモリアドレス情報の一
部情報が与えられており、この内容に従い、左右いずれ
かのシフト方向が決定される。
本発明実施例では8ビットパラレルアクセスライトレフ
トシフトレジスタ(米国TI社製SN74198)を使
用している。
詳細は同社発行のTTLアプリケーションマニュアルと
データブックを参照されたい。
51はオアゲ゛一トである。
オアゲ゛一ト51には上記シフトレジスタ50の左右シ
フトの両出力(ライン56・57)及び表示コントロー
ラ43よリライン55を介して得られる表示許可信号か
入力され、ここで論理和条件がとられた出力は映像信号
として図示されないディスプレイユニットへ供給される
58・59は表示コントローラ43から出力され、テ′
イスプレイユニットへ供給される、それぞれ水平・垂直
同期信号である。
尚、表示コントローラ43よりマルチブレクサ44及ぴ
゛ライン40を介して出力されるリフレッシュメモリア
ドレスの一部情報はマルチブレクサ48、更にシフトレ
ジスタ50に供給されている。
これは表示画面を2分割しているため、リフレッシュメ
モリアドレスの特定ビットのO N/O F Fにより
、いずれのステーションに対する情報であるかか判別さ
れると共に、シフトレジスク50に対し左右いずれの方
向ヘシフトすべきかを決定するためである。
例えは1画面を1024文字構成とし、512文字ずつ
2画面を提供するものとすれは、リフレッシュメモリア
ドレス10ビット中、最上位1ビットのO N/O F
Fによりいずれのステーションに対する情報であるか
が判別される。
この1024文字構成における表示画面の分割は第4図
に示す如く、ラスク方向に対し上下の関係となるもので
ある。
図において、破線より上はステーション#2に対する表
示画面を示し、下はステーション#1に対する表示画面
を示し、更に横の矢印はラスクの走査方向を示す。
60はレジスタ内臓のプログラマフルインターフェース
素子(以下、単にPIE60と称する)であり、システ
ムバス13と周辺ディバイス(例えは表示装置)とを接
続する入出力インクーフェース機能を持つ。
本発明においては、一男の側(ステーション)へのカー
ソル表示のためのカーソルレジスタとして使用される。
もちろんプロセッサによりそのカーソル表示位置が設定
される。
本発明実施例ではこのPIF6 0として米国インテル
社より販売されている8255を使用しており、この詳
細は同社より1975年9月に発行されているInte
l 8 0 8 0 MicrocomputerSy
stems User′s Manual を参照願
う061は比較器である。
比較器61には表示コントローラ43から発せられるリ
フレッシュメモリアドレスと上記PIF60を介して得
られるアドレスか供給され、ここで比較された結果は上
記オアゲート51へ供給される。
62はアンドゲートである。
アンドゲート62へは上記オアゲート51出力と表示コ
ントローラ43からライン55を介して到来する表示タ
イミング信号か供給されており、ここで論理槓条件かと
られた出力は映像信号としてディスプレイユニット(図
示せず)へ供給される。
以下本発明の動作につき詳細に説明する。
ライン40を介して得られるリフレッシュメモリアドレ
スの1部情報はCRT画面を2分割するための信号であ
ることは上述したとおりである。
また、表示コントローラ43から出力されるラスクアド
レス(ライン53)は行単位のラスク本数を構戊する。
表示コントローラ43から出力される信号(ライン55
)は表示許可信号である。
非表示期間では、信号(ライン55)はデイセーフルと
なっており、表示か禁止されることになる。
ディスプレイユニツ1・画面上に表示される形態は第2
図及び第4図に示される。
第2図に示すステーション4I−1における表示データ
は、マルチプレクサ48によりラスクアドレス変換回路
48の出力か選択され文字発生器4γに入力された場合
に表示される。
通常のデーク表示において、表示コントローラ43から
得られるリフレッシュメモリアドレス(ライン52)に
より、マルチプレクサ44を介してリフレッシュメモリ
45がアクセスされ、所望の符号化データが読み出され
る。
ここで得られる符号化データならびに上記表示コントロ
ーラ43から得られるラスクアドレス(ライン53)に
より文字発生器4γから表示パターンデータかアクセス
される。
そしてこの文字発生器41より得られる並列文字パター
ンデーク出力は双方向のシフトレジスタ50にセットさ
れる。
シフトレジスク50はライン40を介して供給されるリ
フレッシュメモリアドレスの1部情報により、ステーシ
ョン#1への表示であることを検知し、例えば、右シフ
トが行われる(右シフト又は左シフトは文字発生器4γ
の作成方法及びシフトレジスタとの結線によって決まる
)。
次にリフレッシュメモリアドレスの1部情報(ライン4
0)によりステーションΦ2の表示データエリアが指定
されるとマルチプレクサ48はラスクアドレス変換回路
49出力を選択し、ここで得られるラスクアドレスによ
り文字発生器4γがアクセスされる。
こめラスクアドレス変換回路49か、例えばラスクアド
レスか3ビットで構成される場合、単純に入力されるラ
スクアドレスをインバートすることで実現でき、それ以
上のビットで構威される場合はダウンカウンクを使用す
ることにより簡単に組むことが可能である。
文字発生器4γから得られる表示パターンはシフトレジ
スク50にセットされ、ステーション+1に対する表示
データの場合とは逆方向、即ち左シフトを行うものであ
る。
そして、このシフトレジスタ50から得られる直列ドッ
トパターン出力はオアゲート51を介し、表示コントロ
ーラ43より得られる水平・垂直同期信号(ライン58
.59)と共に図示されないディスプレイユニットへ供
給され、映像出力として所望の表示データかブラウン管
上に表示される。
一方、カーソルは、表示コントローラ43から得られ、
るカーソル表示信号を一方0ステーションへ、また他力
のステーションに対するカーソルは、PIE60およひ
比較器61を介して得られるカーソル表示信号により供
給される。
そして上述した双方向シフトレジスタ50出力である直
列ドット信号ならびに表示コントローラ43から得られ
るカーソル表示信号(ライン56)、更には上記比較器
61出力を介して供給されるカーソル表示信号をオアゲ
ート51へ供給し、ここで論理和条件をとる。
そしてこのオアゲート51出力を、表示コントローラ4
3から発せられる表示タイミング信号(ライン55)と
共にアンドゲート62にて論理積条件をとり、映像信号
としてディスプレイユニットへ供給するものである。
以上説明の如く、本発明によれは、ラスクスキャンタイ
プの表示画面を鏡面反射により分割し各各の側へ表示情
報を供給する表示装置において、外づけのレジスタおよ
び1個の比較器を付加するだけで各々の側に別個のカー
ソルを提供することかできる。
従って、表示コントローラを2個使用する場合と比較し
てコスト(生産及び開発)の低減化か実現されPCB実
装部品点数の削減、更にほこの部品点数の削減に伴ない
信頼度の向上か期待できる。
【図面の簡単な説明】
第1図はディスプレイユニット1台により2画面を提供
する原理を示す図、第2図は両ステーションとも“′F
“′と“A”というデータを供給した際、ディスプレイ
ユニット上に表示される表示データを示す図、第3図は
本発明の実施例を示すブロック図、第4図はラスクと表
示文字との関係を示す図である。 41・・・・・・発振器、42・・・・・・ドットカウ
ンタ、43・・・・・・表示コントローラ、44.48
・・・・・・マルチプレクサ、45・・・−・・リフレ
ッシュメモリ、46・・・・・・ゲート、4γ・・・・
・・文字発生器、49・・・・・・ラスクアドレス変換
回路、50・・・・・・双力向シフトレジスタ、51・
・・・・・オアゲート、60・・・・・・PIE,62
・・・・・・比較器、62・・・・・・アンドゲート。

Claims (1)

    【特許請求の範囲】
  1. 1 ラスタスキャンタイプのディスプレイユニットを鏡
    面反射により分割し、各々の側に表示情報を供給する表
    示装置において、上記ディスプレイユニットとプロセッ
    サ間のインターフェースを司どり、プロセッサにより設
    定される画面構成に基き、カーソル表示位置他表示に必
    要な各種タイミング信号を生成する表示コントローラと
    、上記プロセッサにより表示すべきデータが書込まれ、
    上記表示コントローラによりその内容が読み出され表示
    されるリフレッシュメモリと、上記表示コントローラか
    ら出力されるリフレッシュメモリアドレスを所定のアド
    レス情報に変換し出力するラスクアドレス変換回賂と、
    このラスクアドレス変換回路ならひに上記表示コントロ
    ーラから出力されるラスクアドレス情報を入力とし、上
    記表示コントローラから出力されるリフレッシュメモリ
    アドレスの一部情報によりいずれか一方を選択出力する
    マルチプレクサと、上記リフレッシュメモリから出力さ
    れる符号化データ及び上記マルチプレクサを介して得ら
    れるラスクアドレス情報により所望の表示パターンデー
    タを出力する文字発生器と、この文字発生器から出力さ
    れる表示パターンデータを入力とし上記表示コントロー
    ラから出力されるリフレッシュメモリアドレスの一部情
    報を制御情報としてシフト方向か決定され、直列ドツl
    ・信号に変換して上記ディスプレイユニットへ供給する
    双男向シフトレジスタと、上記プロセッサにより供給さ
    れるカーソルアドレス情報を保持するレジスタと、この
    レジスタを介して出力されるカーソルアドレス情報と上
    記表示コン1・ローラから出力されるリフレッシュメモ
    リアドレスとを比較し、一致かとれたときカーソル表示
    信号を出力する比較器とを具備し、上記表示コントロー
    ラから出力されるカーソル表示信号と上記比較器出力に
    よるカーソル表示信号を各々の側に割当て、各々の操作
    員にデータ入力表示位置を知らしめることを特徴とする
    カーソル表示方式。
JP54051441A 1979-04-27 1979-04-27 カ−ソル表示方式 Expired JPS5848106B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP54051441A JPS5848106B2 (ja) 1979-04-27 1979-04-27 カ−ソル表示方式
DE8080301264T DE3063429D1 (en) 1979-04-27 1980-04-18 Cursor display control system for a raster scan type display system
EP80301264A EP0019366B1 (en) 1979-04-27 1980-04-18 Cursor display control system for a raster scan type display system
US06/143,798 US4323891A (en) 1979-04-27 1980-04-25 Cursor display control system for a raster scan type display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54051441A JPS5848106B2 (ja) 1979-04-27 1979-04-27 カ−ソル表示方式

Publications (2)

Publication Number Publication Date
JPS55143587A JPS55143587A (en) 1980-11-08
JPS5848106B2 true JPS5848106B2 (ja) 1983-10-26

Family

ID=12887008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54051441A Expired JPS5848106B2 (ja) 1979-04-27 1979-04-27 カ−ソル表示方式

Country Status (4)

Country Link
US (1) US4323891A (ja)
EP (1) EP0019366B1 (ja)
JP (1) JPS5848106B2 (ja)
DE (1) DE3063429D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103906U (ja) * 1983-12-20 1985-07-16 株式会社ヨコオ アンテナ接続装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2517852A1 (fr) * 1981-12-08 1983-06-10 Telemecanique Electrique Dispositif d'affichage double et application a un terminal d'enregistrement
US4668947A (en) * 1983-08-11 1987-05-26 Clarke Jr Charles J Method and apparatus for generating cursors for a raster graphic display
FR2557713A1 (fr) * 1983-12-06 1985-07-05 Haure Jean Jacques Micro-ordinateur a usage domestique comportant des possibilites d'affichage video, de lecture de clavier et de liaison a un magnetophone
US4710763A (en) * 1984-10-19 1987-12-01 Texas Instruments Incorporated Method for generating and displaying tree structures in a limited display area
JPH0736104B2 (ja) * 1985-03-27 1995-04-19 株式会社アスキ− デイスプレイコントロ−ラ
DE3632601A1 (de) * 1985-09-27 1987-04-23 Olympus Optical Co Vorrichtung zum darstellen einer positionsanzeigemarke auf mehreren bildschirmen
JPS6353634A (ja) * 1986-08-25 1988-03-07 Hitachi Ltd 表示端末装置
US5285192A (en) * 1988-09-16 1994-02-08 Chips And Technologies, Inc. Compensation method and circuitry for flat panel display
US5196839A (en) * 1988-09-16 1993-03-23 Chips And Technologies, Inc. Gray scales method and circuitry for flat panel graphics display
US5222212A (en) * 1988-09-16 1993-06-22 Chips And Technologies, Inc. Fakeout method and circuitry for displays
US5018076A (en) * 1988-09-16 1991-05-21 Chips And Technologies, Inc. Method and circuitry for dual panel displays
US5561811A (en) * 1992-11-10 1996-10-01 Xerox Corporation Method and apparatus for per-user customization of applications shared by a plurality of users on a single display
US6061047A (en) * 1996-09-17 2000-05-09 Chips & Technologies, Inc. Method and apparatus for clipping text

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728710A (en) * 1969-12-01 1973-04-17 Hendrix Wire & Cable Corp Character display terminal
US3792198A (en) * 1972-09-28 1974-02-12 Ibm Partition system for image displays
US3777059A (en) * 1972-10-30 1973-12-04 Ibm Multiple display device
JPS5827509B2 (ja) * 1975-12-26 1983-06-09 株式会社日立製作所 画面分割制御装置におけるカ−ソル移動制御装置
US4112423A (en) * 1976-09-13 1978-09-05 Kelsey-Hayes Co. Dual-screen data display terminal for data processing units
JPS5848103B2 (ja) * 1976-12-10 1983-10-26 株式会社日立製作所 両方向表示装置
JPS5374325A (en) * 1976-12-15 1978-07-01 Hitachi Ltd Two-way display unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60103906U (ja) * 1983-12-20 1985-07-16 株式会社ヨコオ アンテナ接続装置

Also Published As

Publication number Publication date
EP0019366B1 (en) 1983-05-25
JPS55143587A (en) 1980-11-08
EP0019366A3 (en) 1981-03-25
DE3063429D1 (en) 1983-07-07
EP0019366A2 (en) 1980-11-26
US4323891A (en) 1982-04-06

Similar Documents

Publication Publication Date Title
US4481578A (en) Direct memory access data transfer system for use with plural processors
US4626837A (en) Display interface apparatus
JPS5848106B2 (ja) カ−ソル表示方式
JPH084340B2 (ja) インタ−フエイス装置
CA1231186A (en) Display control system
JPS5848105B2 (ja) 表示装置
US5001652A (en) Memory arbitration for video subsystems
US4706213A (en) Graphic memory system for interarea transfer of X-Y coordinate data
US4755814A (en) Attribute control method and apparatus
JP2001344187A (ja) ホストインタフェース回路
JPS62135881A (ja) 画像表示装置
JPS649635B2 (ja)
EP0283565B1 (en) Computer system with video subsystem
JP2623592B2 (ja) 表示制御装置
JP2821121B2 (ja) 表示制御装置
JPS58194090A (ja) デイスプレイ装置
JPH0443594B2 (ja)
JPS63182767A (ja) 表示回路
JPS62151983A (ja) 情報処理装置
JPH04360195A (ja) 表示制御装置
JPS6213690B2 (ja)
JPH0731634B2 (ja) メモリ調停制御装置
JPS61241790A (ja) 表示装置
JPS59151186A (ja) 文字表示装置
JPS62147482A (ja) カ−ソル制御装置