JPH04360195A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＣＲＴ（Ｃａｔｈｏ
ｄｅ−Ｒａｙ　　Ｔｕｂｅ）等上への情報の表示を制御
するための表示制御装置に関し、特に、いわゆるマルチ
ウィンドウ機能を有するコンピュータ応用製品の表示制
御装置に関する。

【０００２】

【従来の技術】最近、ワークステーションやパーソナル
コンピュータなどにおいては、１画面上に複数の画面を
表示する、マルチウィンドウ処理が主流となっている。 マルチウィンドウ処理は、たとえば図１１に示されるよ
うな構成を有する表示回路を採用することにより実現で
きる。図１１を参照して、この回路は、表示されるべき
データを準備し、あるいは加工するためのＣＰＵ１０と
、ＣＰＵ１０の準備した表示用のデータを格納するため
の表示用メモリ１２ａ，１２ｂと、それぞれ表示用メモ
リ１２ａ，１２ｂから出力されるディジタルのパラレル
信号をシリアル信号に変換するためのパラレル／シリア
ル変換（Ｐ／Ｓ）回路１４ａ，１４ｂと、Ｐ／Ｓ回路１
４ａ，１４ｂの出力を切替えて出力するためのマルチプ
レクサ１２０と、ＣＰＵ１０とたとえばＰ／Ｓ回路１４
ｂの出力とに接続され、ＣＰＵ１０によって指定された
優先順位に従って、マルチプレクサ１２０の出力をＰ／
Ｓ回路１４ａ，１４ｂの間で切換えるための優先順位付
回路１２２と、マルチプレクサ１２０から出力される、
シリアル信号に変換された表示データを映像信号に変換
して出力するための映像処理回路１６と、映像処理回路
１６から出力される映像信号を表示するためのＣＲＴ１
８と、ＣＰＵ１０から与えられる映像の制御情報に基づ
いて、表示用メモリ１２ａの読出アドレス信号、映像信
号に付加するための水平、垂直同期信号、ブランキング
信号等を出力するためのＣＲＴコントローラ（以下「Ｃ
ＲＴＣ」と省略する）２０ａとを含む。

【０００３】図１２を参照して、ＣＲＴＣ２０ａは、Ｃ
ＰＵ１０から画面を制御するための情報、たとえば水平
方向最大表示文字数、垂直方向最大表示行数などの情報
を受取って記憶するための制御情報記憶部３１と、ＣＲ
Ｔ１８の表示画面上の走査に対応して、１文字分の走査
時間に対応した周期を有するクロックを図示されない発
振回路から受取り、ＣＲＴ１８上の現在の表示位置を検
出するための画面位置検出回路２２と、画面位置検出回
路２２から与えられる現在の画面位置に関する情報、制
御情報記憶部３１に記憶された画面を制御するための情
報に基づいて、水平同期信号、垂直同期信号、ブランキ
ング信号を出力するための同期信号出力回路３２と、画
面位置検出回路２２から現在の画面位置を示す信号を受
取り、同期信号出力回路３２から水平同期信号および垂
直同期信号を受取って、現在の走査位置に表示されるべ
きデータが格納された、表示用メモリの該当アドレスを
示すアドレス信号を生成して表示用メモリ１２ａ，１２
ｂに与えるためのアドレス信号生成回路３０ａとを含む
。

【０００４】同期信号出力回路３２は、画面位置検出回
路２２から与えられる画面位置を示す信号と、制御情報
記憶部３１に記憶された水平走査線の終了位置を示す情
報とを照合して、走査が水平走査線の終了点に達したと
きに水平同期信号を出力するための水平同期信号出力回
路１００と、同様に画面位置検出回路２２の出力と、制
御情報記憶部３１に記憶された垂直走査の終了位置を示
す情報とを照合して、垂直同期信号を出力するための垂
直同期信号出力回路１０２と、画面位置検出回路２２の
出力と、制御情報記憶部３１に記憶された横方向および
縦方向の最大表示文字数、行数を示す情報とを照合して
、ブランキング信号を出力するためのブランキング信号
出力回路１０４とを含む。

【０００５】図１３を参照して、アドレス信号生成回路
３０ａは、画面位置検出回路２２から与えられる画面位
置信号および垂直同期信号に同期して、垂直ブランキン
グ期間脱出時に所定の初期値にリセットされ、表示用メ
モリ１２ａ，１２ｂの表示用アドレスをカウントアップ
するための表示用アドレスカウンタ１１０と、表示用ア
ドレスカウンタ１１０のリセット時の初期値が格納され
るレジスタ１０６と、水平同期信号をカウントすること
により、表示用ラスタのラスタ番号をカウントし、表示
用メモリ１２ａに与えるための表示用ラスタカウンタ１
１２と、表示画面の１行あたりのラスタ数が格納される
行ラスタ数レジスタ１１６と、表示ラスタカウンタ１１
２から出力されるラスタ番号と、行ラスタ数レジスタ１
１６の格納内容との一致を検出して、表示ラスタカウン
タ１１２をクリアして“０”にするための一致検出回路
１１４と、表示ラスタカウンタ１１２のリセット時の初
期値を格納するためのレジスタ１０８とを含む。上述の
説明中の「行」とは、たとえば１画面内に４０字×２０
行で文字を表示する、という場合の「行」を表わす。１
文字を８×８ドットで表示する場合には、１行内のラス
タ数、すなわち行ラスタ数は８となる。

【０００６】図１１〜図１３を参照して、従来のＣＲＴ
Ｃを用いた表示用回路は以下のように動作する。ＣＰＵ
１０は表示すべき２種類のデータを表示用メモリ１２ａ
，１２ｂに格納させる。ＣＰＵ１０は、また、制御情報
記憶部３１（図１２）に、水平方向に何文字表示するか
、水平方向の走査線の長さは文字数にして何文字分か、
同様に、垂直方向の表示行数および最大行数は何行か、
同期信号、ブランキング信号の幅はどれぐらいかという
、画面を制御するための情報を記憶させる。

【０００７】画面位置検出回路２２には、図示されない
発振回路から１文字を表示するのに要する時間に相当す
る周期をもったクロックが与えられる。画面位置検出回
路２２は、このクロックをカウントすることによって現
在表示中の文字が画面のどの位置に相当するかを検出す
る。水平同期信号出力回路１００、垂直同期信号出力回
路１０２、ブランキング信号出力回路１０４は、画面位
置検出回路２２によって検出された現在表示中の文字位
置と、制御情報記憶部３１に記憶された画面を制御する
ための情報とを照合し、それぞれ水平同期信号、垂直同
期信号、ブランキング信号を映像処理回路１６に与える
。水平同期信号と垂直同期信号とは、アドレス信号生成
回路３０ａにも与えられる。

【０００８】図１３を参照して、表示用アドレスカウン
タ１１０は画面位置検出回路２２から与えられる画面位
置信号をカウントすることによって、表示されるべき文
字が格納された表示用メモリ１２ａ，１２ｂのアドレス
を算出し表示用メモリ１２ａ，１２ｂに与える。表示用
アドレスカウンタ１１０は、垂直同期信号に応答し、垂
直ブランキング期間脱出時にリセットされ、レジスタ１
０６に格納された初期値から再びカウントアップを始め
る。

【０００９】表示用ラスタカウンタ１１２は、垂直走査
の開始時に、レジスタ１０８に格納された初期値を取り
込み、以降与えられる水平同期信号をカウントアップす
ることにより、現在表示中の行のラスタ番号を示す信号
を表示用メモリ１２ａ，１２ｂに与える。このラスタ番
号を示す信号は一致検出回路１１４にも与えられる。

【００１０】一致検出回路１１４は、行ラスタ数レジス
タ１１６に格納された１行あたりのラスタ数と、表示用
ラスタカウンタ１１２から与えられる現在のラスタ番号
とを比較し、両者が一致したことを検出して表示用ラス
タカウンタ１１２をリセットする。表示用ラスタカウン
タ１１２はリセットされることによりクリアされ“０”
から再びラスタ数のカウントを始める。

【００１１】前述のように１行が８本のラスタを含む場
合には、表示用アドレスカウンタ１１０は１行分の表示
が終わるまで、すなわち８本のラスタが表示されるまで
１行分のアドレス出力を繰返す。すなわち、表示用アド
レスカウンタ１１０は１行分のアドレスのカウントアッ
プを８回繰返す。

【００１２】再び図１１を参照して、表示用メモリ１２
ａ，１２ｂはそれぞれＣＲＴＣ２０ａから与えられるラ
スタ番号を含むアドレス信号によって指定される箇所に
格納されたデータをＰ／Ｓ回路１４ａ，１４ｂに出力す
る。Ｐ／Ｓ回路１４ａ，１４ｂは表示用メモリ１２ａ，
１２ｂから与えられるディジタルの映像信号をシリアル
信号に変換し、マルチプレクサ１２０に与える。優先順
位付回路１２２は、Ｐ／Ｓ回路１４ｂの出力を監視して
、表示用メモリ１２ｂから表示すべきデータが出力され
た場合にはＰ／Ｓ回路１４ｂの出力を、それ以外の場合
にはＰ／Ｓ回路１４ａの出力を映像処理回路１６に与え
るようにマルチプレクサ１２０を動作させる。マルチプ
レクサ１２０は、優先順位に従って、Ｐ／Ｓ回路１４ａ
またはＰ／Ｓ回路１４ｂの出力の一方を映像処理回路１
６に与える。映像処理回路１６はＣＲＴＣ２０ａから与
えられる同期信号に基づいて、映像データを処理するこ
とにより映像信号を生成しＣＲＴ１８に与える。したが
って、ＣＲＴ１８上には表示メモリ１２ａに格納された
データにより表される画面内に、表示メモリ１２ｂに格
納されたデータにより表される映像がウィンドウ表示さ
れる。

【００１３】図１１に示される回路の場合には、表示用
メモリが２つのみ用意されている。さらに多数のウィン
ドウ表示を行なう場合には、表示用メモリを表示ウィン
ドウに対応する数だけ用意する必要がある。このように
することにより、ウィンドウ表示を行なう場合に、表示
用メモリの格納内容を退避する必要はない。

【００１４】

【発明が解決しようとする課題】上述のような従来の回
路を用いてマルチウィンドウ処理を行なう場合、以下の
ような問題点がある。

【００１５】たとえば、バックグラウンドに、単色かつ
無模様の画像を表示する場合がある。また、図８に示さ
れるように、単純なパターンの画像のみを表示すればよ
い場合もある。このような場合にも、従来の装置ではバ
ックグラウンド用に用意された１画面分の記憶領域に上
のような画像データを予め書込み、表示するときにはそ
こから順次読出す必要があった。このように、情報量の
少ないバックグラウンド領域の画像のために、１画面分
の記憶領域を用いなければならず、記憶領域の有効な利
用が図れないという問題があった。

【００１６】それゆえに、この発明の目的は、ウィンド
ウ表示を行なう際に、記憶領域を有効に用いることがで
きる表示制御装置を提供することである。

【００１７】

【課題を解決するための手段】この発明に係る画像表示
装置は、所定の時間間隔をもって走査される表示画面上
に、記憶装置に記憶された映像信号を転送することによ
り、表示画面上に映像を表示させるための表示制御装置
であって、各々が、表示画面の走査位置を記憶装置の記
憶アドレスの１つに対応づけるための複数個のアドレス
信号を出力するためのアドレス信号出力手段と、表示画
面を複数個の分割表示領域に分割するために、表示画面
の走査位置が各分割表示領域の内部であるか外部である
かを検出するための分割表示領域検出手段と、分割表示
領域検出手段の出力に応答して、複数個のアドレス信号
のうちの１つを選択して記憶装置に与えるためのアドレ
ス信号選択手段とを含み、アドレス信号出力手段は、表
示画面の互いに異なる走査位置を、記憶装置の予め定め
る同一のアドレスに対応づけるようにアドレス信号の１
つを出力するための手段を含む。

【００１８】

【作用】上述の本発明に係る表示制御装置においては、
アドレス信号出力手段から出力されるアドレス信号のう
ちの１つは、表示画面の互いに異なる走査位置を、記憶
装置の同一のアドレスに対応づける。したがって、分割
表示領域検出手段の出力に応答してアドレス信号選択手
段が上述のアドレス信号を選択した場合、記憶装置の一
定アドレスに格納されたデータが表示画面上の異なる走
査位置に表示される。したがって、１画面分に表示すべ
き画像データを格納するための記憶装置の記憶領域は一
画面分すべての画像データを格納する必要はなく、領域
を節約することができる。

【００１９】

【実施例】図１は、本発明に係る表示制御装置の一例で
あるＣＲＴＣ２０を含む、コンピュータなどの表示回路
部分のブロック図である。図７を参照して、このＣＲＴ
Ｃ２０は、表示画面９２のバックグラウンド９４上に、
ウィンドウ１、ウィンドウ２および図示されないウィン
ドウ０の３つのウィンドウによるマルチウィンドウ表示
を実現することができる。しかし、このＣＲＴＣは一例
に過ぎず、さらに多くのマルチウィンドウ表示を行なう
ことができるＣＲＴＣも、以下の実施例によって明らか
にされるような考え方により、実現することができる。

【００２０】表示画面９２上において、バックグラウン
ド９４の開始位置は（０，０）、終了位置は（ＸＭＡＸ
　，ＹＭＡＸ　）に設定されるものとする。

【００２１】ウィンドウ１（９６）の水平方向の開始位
置はＸ１１、終了位置はＸ１２、垂直方向の開始位置は
Ｙ１１、終了位置はＹ１２に設定されるものとする。ウ
ィンドウ１（９６）の高さはＨ１、幅はＷ１である。ウ
ィンドウ１（９６）は、バックグラウンド９４の領域内
に含まれる。

【００２２】ウィンドウ２（９８）の水平方向の開始位
置はＸ２１、終了位置はＸ２２、垂直方向の開始位置は
Ｙ１１、終了位置はＹ２２に設定されるものとする。ウ
ィンドウ２（９８）の高さはＨ２、幅はＷ２である。ウ
ィンドウ２（９８）は、バックグラウンド９４の領域内
に含まれ、かつウィンドウ１（９６）の一部と重なって
いる。

【００２３】図１を参照して、この表示用回路が図１１
に示される表示用回路と異なるのは、この発明に係るマ
ルチウィンドウ処理を可能とするＣＲＴＣ２０を従来の
ＣＲＴＣ２０ａに代えて含むことと、表示用メモリ１２
ａに代えて、各々が１画面分の表示データを格納するこ
とが可能な複数個の表示用メモリ１２を含むこととであ
る。図１と図１１とにおいて、同一の部品には同一の参
照符号および名称が与えられている。それらの機能も同
一である。したがって、ここではそれらについての詳し
い説明は繰返されない。

【００２４】図６を参照して、各表示用メモリ１２は８
ＫＢの容量を有しており、その記憶領域は、たとえばウ
ィンドウ１用の表示データ領域９９と、後述する固定ア
ドレス領域１００とに分割されている。ウィンドウ１用
の表示データ領域９９は、アドレス＄０００から開始す
る。なお、本明細書において記号「＄」は、「後続する
文字列が１６進数であること」を示す。固定アドレス領
域１００は、アドレス＄ＦＥ０から開始する。

【００２５】表示データ領域９９および固定アドレス領
域１００の大きさは、次のようにして定められる。表示
用メモリ１２は、いわゆるＶＲＡＭ（Ｖｉｄｅｏ　Ｒａ
ｎｄｏｍ　ＡｃｃｅｓｓＭｅｍｏｒｙ）と言われるもの
である。その容量と、画面との関係は次のようになって
いる。たとえばディスプレイ上に３２０×２００ドット
の白黒ビットマップ表示を行なう場合、３２０×２００
＝６４０００（ビット）＝８０００（バイト）のデータ
を格納できる領域が必要である。そのためには、表示用
メモリのアドレスは８０００あればよく、８ＫＢ（＝８
１９２バイト）の表示用メモリを用いた場合、１９２の
アドレスが未使用となる。 したがって、表示用メモリ１２のうち、最もアドレスの
大きな１９２バイトは、自由に使用することができる。 図６に示される固定アドレス領域１００は、上述の自由
に使用できる領域のうち、最も後ろ３２バイトをバック
グラウンドに表示させるデータを格納するための領域と
して用いたものである。固定アドレス領域１００に格納
されているデータの例は、後述する。

【００２６】再び図１を参照して、本発明の表示制御装
置の一例であるＣＲＴＣ２０は、ＣＰＵ１０に接続され
、ウィンドウ０、１、２のそれぞれの水平方向開始位置
、終了位置、垂直方向開始位置、終了位置を記憶するた
めのウィンドウ位置記憶回路２４と、図示されない発振
回路からのクロック信号をカウントすることにより、画
面上の文字の表示位置を検出するための画面位置検出回
路２２と、ＣＰＵ１０に接続され、表示画面全体の表示
サイズ、表示文字数、表示行数などの画面を制御するた
めの情報を記憶するための制御情報記憶回路３１と、画
面位置検出回路２２および制御情報記憶回路３１に接続
され、画面位置検出回路２２の出力に応答して、制御情
報記憶回路３１に記憶された画面を制御するための情報
に基づいて、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖ
ｓｙｎｃ、ブランキング信号ＢＬを出力するための同期
信号出力回路３２と、画面位置検出回路２２、ＣＰＵ１
０、同期信号出力回路３２に接続され、画面位置検出回
路２２の出力に応答して、表示されるべきデータが格納
されたアドレスを各ウィンドウ０、１、２のそれぞれに
ついて出力するためのアドレス信号生成回路３０と、画
面位置検出回路２２に接続され、画面位置検出回路２２
の出力に応答して、表示用メモリ１２のバックグラウン
ドのためのアドレス＄ＦＥ０〜＄ＦＦＦのいずれかを示
すアドレスを出力するための固定アドレス発生回路２３
と、ウィンドウ位置記憶回路２４および画面位置検出回
路２２に接続され、画面位置検出回路２２によって検出
された現在表示中の文字位置が、ウィンドウ位置記憶回
路２４に記憶された各ウィンドウ０、１、２内に属する
か否かを判断し、各ウィンドウごとにデータを映像処理
回路に転送すべきかどうかを指示するための切替指示回
路２６と、切替指示回路２６、アドレス信号生成回路３
０、ＣＰＵ１０に接続され、ＣＰＵ１０によって指示さ
れた優先順位と、切替指示回路２６の出力とに基づいて
、アドレス信号生成回路３０の出力する３つのアドレス
信号および固定アドレス発生回路２３の出力のうちの１
つを選択して表示メモリ１２に与えるためのアドレス信
号切替回路２８とを含む。

【００２７】図２を参照して、画面位置検出回路２２は
、図示されない発信回路から与えられる基準クロックを
カウントすることにより、現在の走査位置が、水平方向
のキャラクタ数にして何番目であるかを示すキャラクタ
カウント値を出力するためのキャラクタカウンタ８５と
、表示画面上で水平方向にどれだけのキャラクタが表示
されるべきかを示す、水平総文字数を記憶している水平
総文字数レジスタ６と、キャラクタカウンタ８５の出力
と水平総文字数レジスタ８６とに接続され、キャラクタ
カウンタ８５から出力されるキャラクタカウント値が水
平総文字数と一致しているか否かを検出し、一致してい
る場合には一致検出パルスを出力するための一致検出回
路８７と、一致検出回路８７から出力される一致検出パ
ルスをクロックとして受取り、画面上の表示行の各々に
つき、各表示行を構成するラスタ数をカウントし、ラス
タカウント値を出力するためのラスタカウンタ８８と、
１文字（したがって１行）についてのラスタ数を予め格
納しているキャラクタラスタ数レジスタ８９と、ラスタ
カウンタ８８の出力とキャラクタラスタ数レジスタ８９
の出力とに接続され、両者の一致を検出して一致検出パ
ルスを出力するための一致検出回路９０とを含む。 一致検出回路８７の出力はキャラクタカウンタ８５のリ
セット端子に、一致検出回路９０の出力はラスタカウン
タ８８のリセット端子にそれぞれ接続されている。キャ
ラクタカウンタ８５から出力されるキャラクタカウント
値、ラスタカウンタ８８から出力されるラスタカウント
値は各々、固定アドレス発生回路２３と、切換指示回路
２６と、アドレス信号生成回路３０と、同期信号出力回
路３２とに画面位置検出信号として与えられる。

【００２８】図３は、ウィンドウ位置記憶回路２４およ
び切替指示回路２６のより詳細なブロック図である。図
３を参照して、ウィンドウ位置記憶回路２４は、ウィン
ドウ０の水平開始位置、終了位置、垂直開始位置、終了
位置を記憶するための、ウィンドウ０位置記憶回路３４
と、同様にウィンドウ１の開始、終了位置を記憶するた
めのウィンドウ１位置記憶回路３６と、同じくウィンド
ウ２の開始、終了位置を記憶するためのウィンドウ２位
置記憶回路３８とを含む。

【００２９】回路３４、３６、３８はいずれも同じ要素
を含む。たとえば回路３６は、ＣＰＵ１０に接続され、
ＣＰＵ１０からウィンドウ１の水平開始位置を与えられ
、これを記憶するためのウィンドウ１水平開始レジスタ
６０と、ＣＰＵ１０に接続され、ＣＰＵ１０からウィン
ドウ１の水平方向の終了位置を与えられ、これを記憶す
るためのウィンドウ１水平終了レジスタ６２と、ＣＰＵ
１０からウィンドウ１の垂直開始位置を与えられ、これ
を記憶するためのウィンドウ１垂直開始レジスタ６４と
、ＣＰＵ１０からウィンドウ１の垂直方向の終了位置を
与えられ、これを記憶するためのウィンドウ１垂直レジ
スタ６６とを含む。

【００３０】切替指示回路２６は、画面位置検出回路２
２に接続され、現在表示中の文字位置がウィンドウ０内
にあるかどうかを判断し、ウィンドウ０内にあると判断
した場合には、ウィンドウ０のデータを映像処理回路に
転送すべきことを指示するための信号を出力するウィン
ドウ０切替指示回路４０と、ウィンドウ１、ウィンドウ
２について同様の処理を行なうためのウィンドウ１切替
指示回路４２、ウィンドウ２切替指示回路４４とを含む
。

【００３１】ウィンドウ１切替指示回路４２は、それぞ
れレジスタ６０、６２、６４、６６の格納内容と画面位
置検出回路２２の出力する現在の表示文字位置との一致
を検出して、一致検出信号を出力するための一致検出回
路４６、４８、５０、５２と、一致検出回路４６の出力
によってセットされ、一致検出回路４８の出力によって
リセットされるフリップフロップ（ＦＦ）５４と、一致
検出回路５０の出力によってセットされ、一致検出回路
５２の出力によってリセットされるフリップフロップ５
６と、ＦＦ５４とＦＦ５６の出力についてＡＮＤをとっ
て、その結果をアドレス信号切替回路２８に信号Ｂとし
て与えるためのＡＮＤ部５８とを含む。

【００３２】回路４０、４４も回路４２と全く同じ構成
要素を含む。回路４０、４４は、それぞれウィンドウ０
、ウィンドウ２について現在表示中の文字位置がウィン
ドウ内に含まれるか否かを判断し、アドレス信号切換回
路２８に信号Ａ、Ｃとして与える。

【００３３】図４を参照して、アドレス信号生成回路３
０は、入力がＣＰＵ１０に接続され、各々ＣＰＵ１０か
ら与えられるウィンドウ０、１、２に表示すべきデータ
のアドレスの初期値を格納するためのレジスタ７８、８
０、８２と、それぞれ画面位置検出回路２２の出力に入
力が、出力がアドレス信号切替回路２８の入力に接続さ
れ、同期信号出力回路３２（図１参照）から与えられる
同期信号に基づいてウィンドウ０、１、２用の表示メモ
リ１２内に格納されたデータのアドレス信号を出力する
ためのアドレスカウンタ７２、７４、７６とを含む。

【００３４】アドレスカウンタ７２、７４、７６は、そ
れぞれレジスタ７８、８０、８２の出力に接続されてい
る。各アドレスカウンタは垂直ブランキング期間の脱出
時にリセットされ、レジスタ７８、８０、８２に格納さ
れた初期値からアドレスのカウントを開始する。

【００３５】アドレス信号切替回路２８は、入力が切替
指示回路２６の出力に接続され、ＣＰＵ１０から与えら
れる優先順位付の情報に基づいて、ウィンドウ０、１、
２のうちのどのウィンドウを表示すべきかを判断し、２
ビットの信号として出力するための優先順位付回路６８
と、入力がアドレスカウンタ７２、７４、７６の出力と
固定アドレス発生回路２３とに接続され、優先順位付回
路６８から与えられる２ビットの信号に基づいて、アド
レスカウンタ７２、７４、７６の出力する３つのアドレ
ス信号と固定アドレス発生回路２３の出力のうちの１つ
を選択して表示用メモリ１２に与えるためのマルチプレ
クサ７０とを含む。

【００３６】優先順位付回路６８から出力される信号が
２ビットなのは、この例の場合表示ウィンドウの数とバ
ックグラウンドとをあわせて４つであるため、その１つ
を選択するためには２ビットで指定すれば十分なためで
ある。この数が５つ以上になれば３ビット、９つ以上で
あれば４ビットが必要である。

【００３７】図５を参照して、優先順位付回路６８は、
ＣＰＵ１０に接続され、それぞれ２ビットの情報を記憶
することが可能な８つのレジスタＡ〜Ｈと、切替指示回
路２６から与えられる、現在表示中の文字位置が各ウィ
ンドウ内にあるか否かを示す信号Ａ〜Ｃに応答して、レ
ジスタＡ〜Ｈの格納内容の１つを選択してマルチプレク
サ７０に与えるためのマルチプレクサ８４とを含む。

【００３８】いま、ウィンドウの優先順位を２＞１＞０
に設定するものとする。すなわち、ウィンドウ０の上に
ウィンドウ１が、ウィンドウ０および１の上にウィンド
ウ２が表示されるように設定するものとする。このとき
、レジスタＡ〜Ｈの格納内容は、表１最右列に示される
ものとなる。この値は、ＣＰＵ１０によってレジスタＡ
〜Ｈに設定される。

【００３９】

【表１】 マルチプレクサ８４は、切換指示回路２６から与えられ
る３つの信号Ａ、Ｂ、Ｃの値（表１最左列）に従って、
対応するレジスタＡ〜Ｈの格納内容を出力するように設
定されている。このように設定されることにより、ウィ
ンドウ２、１、０の順で優先順位付されることは、後に
詳しく説明される。

【００４０】表２には、マルチプレクサ７０（図４）の
入力と出力アドレスとの関係が示されている。

【００４１】

【表２】 マルチプレクサ７０は、優先順位付回路６８から与えら
れる２ビットの信号に応じて、表２に示されるようにア
ドレス信号を切替えて表示用メモリ１２に与える。すな
わち、マルチプレクサ７０は回路６８から与えられる信
号の値が“００”の場合にはウィンドウ出力なしとして
、固定アドレス発生回路２３の出力アドレスを表示用メ
モリ１２に与える。入力信号が“０１”である場合には
、マルチプレクサ７０はウィンドウ０のアドレス、すな
わちアドレスカウンタ７２の出力を表示用メモリ１２に
与える。入力信号が“１０”である場合には、マルチプ
レクサ７０はウィンドウ１のアドレス、すなわちアドレ
スカウンタ７４の出力を表示用メモリ１２に与える。 入力信号の値が“１１”の場合には、マルチプレクサ７
０はウィンドウ２のアドレス、すなわちアドレスカウン
タ７６の出力を表示用メモリ１２に与える。

【００４２】図１〜図５を参照して、この発明に係るＣ
ＲＴＣ２０を用いた表示用回路は以下のように動作する
。表示されるウィンドウの数により、ＣＲＴＣ２０内に
設定されるデータが変化してくるため、以下においては
例としてウィンドウ１のみの表示を行なう処理が説明さ
れる。

【００４３】ウィンドウ１のみを表示する場合には、Ｃ
ＲＴＣ２０は以下のように動作する。ＣＰＵ１０は、図
６に示される表示用メモリ１２のウィンドウ１用の表示
データ領域９９に、表示データを書込む。ＣＰＵ１０は
、ウィンドウ１位置記憶回路３６（図３）の水平開始レ
ジスタ６０にＸ１１を、水平終了レジスタ６２にＸ１２
を、垂直開始レジスタ６４にＹ１１を、垂直終了レジス
タ６６にＹ１２をそれぞれ書込む。また、ウィンドウ０
記憶回路３４、ウィンドウ２位置記憶回路３８内のすべ
てのレジスタには、“０”または表示領域外の値が書込
まれている。

【００４４】画面位置検出回路２２には、画面上に１文
字分を表示するのに必要な時間と同じ周期を有するクロ
ック信号が図示されない発振回路から与えられる。画面
位置検出回路２２は、このクロック信号をカウントする
ことにより、画面上の表示位置を検出し、切替指示回路
２６、アドレス信号生成回路３０、同期信号出力回路３
２に画面の位置を表わす信号を与える。

【００４５】同期信号出力回路３２は、画面位置検出回
路２２から与えられる現在表示中の文字位置と、制御情
報記憶回路３１に記憶された画面の動きを制御するため
の情報とを照合し、垂直同期信号、水平同期信号、ブラ
ンキング信号を出力し、映像処理回路１６とアドレス信
号生成回路３０とに与える。

【００４６】アドレス信号生成回路３０のレジスタ７８
（図４）には、図６に示される表示用メモリ１２のウィ
ンドウ１領域９９の開始アドレス、すなわち＄０００が
ＣＰＵ１０によって書込まれている。

【００４７】図４を参照して、アドレスカウンタ７４は
、同期信号出力回路３２から与えられる垂直同期信号に
応答し、垂直ブランキング期間の脱出時にリセットされ
、初期値としてレジスタ８０の格納内容を取込む。アド
レスカウンタ７４は、画面位置検出回路２２から与えら
れるクロック信号を初期値からカウントする。これによ
りアドレスカウンタ７４は、表示用メモリ１２のウィン
ドウ１用の表示データ領域９９（図６）内に格納された
、ウィンドウ１に表示されるべきデータのアドレスを示
すアドレス信号をアドレス信号切替回路２８のマルチプ
レクサ７０に与える。

【００４８】ウィンドウ０領域、ウィンドウ２領域のた
めのアドレスカウンタ７４、７６も同様に、レジスタ７
８、８２に格納された初期値からクロック信号をカウン
トする。これにより、ウィンドウ０、ウィンドウ２に表
示されるべきデータの格納されたメモリ１２のアドレス
を示すアドレス信号がマルチプレクサ７０に与られる。

【００４９】図２を参照して、キャラクタカウンタ８５
は、図示されない発振回路から与えられる基準クロック
をカウントすることにより、現在の走査位置が表示画面
上の水平方向の文字数にして何文字目の位置であるかを
示すキャラクタカウント値を出力する。キャラクタカウ
ント値は一致検出回路８７にも与えられる。一致検出回
路８７は、入力されるキャラクタカウント値と水平総文
字数レジスタ８６の格納内容とを比較し、一致を検出す
ると一致検出パルスをキャラクタカウンタ８５のリセッ
ト端子およびラスタカウンタ８８のクロック端子に与え
る。キャラクタカウンタ８５は、一致検出回路８７から
のリセットパルスに応答して０にリセットされ、再びキ
ャラクタカウント値のカウントを開始する。これにより
、キャラクタカウンタ８５から出力されるキャラクタカ
ウント値は、水平走査の開始時に０にリセットされ、走
査位置が水平方向に進むにつれ、表示画面の再左端から
現在の表示位置までの距離をキャラクタ数として検出し
、出力する。

【００５０】一方、ラスタカウンタ８８は一致検出回路
８７から一致検出パルスが与えられるたびにその内容を
１カウントアップし、ラスタカウント値として出力する
。ラスタカウント値は一致検出回路９０にも与えられる
。キャラクタラスタ数レジスタ８９には、表示の１行を
構成するラスタ数が予め格納されている。この値は、た
とえば１キャラクタを１６ドット×８ドットで表現する
場合には、「１６」となる。一致検出回路９０は入力さ
れるラスタカウント値とキャラクタラスタ数レジスタ８
９の格納内容とを比較し、一致を検出すると一致検出パ
ルスをラスタカウンタ８８のリセット端子に与える。 ラスタカウンタ８８は、一致検出パルスによってリセッ
トされ、０から再びラスタカウントを開始する。すなわ
ち、ラスタカウンタ８８から出力されるラスタカウント
値は、表示画面上で新たな行に走査位置が移った場合に
は「０」にリセットされ、その後各ラスタが形成される
たびに１カウントアップし、最高「１５」までカウント
アップされた後、再び次の行の最初に０にリセットされ
る。

【００５１】図３を参照して、ウィンドウ１切替指示回
路４２の一致検出回路４６は、画面位置検出回路２２か
ら与えられる水平方向の位置を示す信号とウィンドウ１
位置記憶回路３６のレジスタ６０の格納内容との一致を
検出し、ＦＦ５４をセットする。一致検出回路４８は、
画面位置検出回路２２から与えられる水平方向の位置を
示す信号と、レジスタ６２の格納内容との一致を検出し
、ＦＦ５４をリセットする。したがって、ＦＦ５４の出
力は、現在の表示位置が水平方向でＸ１１とＸ１２との
間ではセット、それ以外においてはリセットとなる。

【００５２】一致検出回路５０は、画面位置検出回路２
２から与えられる表示位置の垂直方向の位置と、レジス
タ６４の格納内容との一致を検出し、ＦＦ５６をセット
する。一致検出回路６２は、画面位置検出回路２２から
与えられる垂直方向の表示位置とレジスタ６６との一致
を検出し、ＦＦ５６をリセットする。したがって、ＦＦ
５６の出力は、表示位置の垂直方向の座標がＹ１１とＹ
１２との間ではセット、それ以外ではリセットというこ
とになる。

【００５３】ＡＮＤ部５８は、ＦＦ５４、５６の出力が
ともにセットされている場合に、信号Ａの内容を“１”
に、それ以外の場合には、“０”としてアドレス信号切
替回路２８に与える。

【００５４】ウィンドウ１位置記憶回路３６、ウィンド
ウ１切替指示回路４２は上述のように動作する。アドレ
ス信号切替回路２８に与えられる信号Ｂは、第図７に示
されるウィンドウ１（９６）内に表示位置がある場合に
は“１”、それ以外の場合には“０”となる。ウィンド
ウ０切替指示回路４０、ウィンドウ２切替指示回路４４
もウィンドウ１切替指示回路４２と同様に動作する。こ
の場合、ウィンドウ０位置記憶回路３４およびウィンド
ウ２位置記憶回路３８の格納内容は、少なくとも表示範
囲内においては一致が検出されないように設定されてい
る。したがって、回路４０、４４の出力はいずれも“０
”となる。

【００５５】図５を参照して、マルチプレクサ８４は切
替指示回路２６から与えられる信号Ａ、Ｂ、Ｃの値に対
応して、表１に示されるような処理を行なう。本例の場
合、信号Ｃ、Ｂ、Ａの値はそれぞれ０、１、０となり、
表１の第３行目に対応する。すなわち、マルチプレクサ
８４はレジスタＣの格納内容“１０”を選択し、マルチ
プレクサ７０（図４）に与える。

【００５６】表２を参照して、既に説明したように、マ
ルチプレクサ７０は優先順位付回路６８から与えられる
２ビットの信号が“１０”である場合には、アドレスカ
ウンタ７４の出力するアドレス信号を表示用メモリ１２
に与えるように動作する。

【００５７】表示用メモリ１２からはウィンドウ１の表
示データ領域９９（図６）の格納データがＰ／Ｓ回路１
４（図１）に与えられる。Ｐ／Ｓ回路１４によってシリ
アル信号に変換された信号は、映像処理回路１６によっ
て映像信号に変換され、ＣＲＴ１８上に表示される。

【００５８】上述のように回路３４、３６、３８（図３
）を設定しておくことにより、画面上にはウィンドウ１
のみが表示される。

【００５９】表１および図７を参照して、表示位置がウ
ィンドウ１の外にある場合を考える。このとき、切替指
示回路２６から優先順位付回路６８に与えられる信号は
“０００”（信号“ＣＢＡ”の順であるとする）である
。これは表１の第１行目に相当し、マルチプレクサ８４
（図５）からはレジスタＡの内容、すなわち“００”が
マルチプレクサ７０（図４）に与えられる。マルチプレ
クサ７０は表２を参照して、ウィンドウ出力なしと判断
して固定アドレス発生回路２３の出力を表示用メモリ１
２にアドレス信号として与える。したがって、画面には
表示メモリ１２の固定アドレス領域１００に格納された
バックグラウンド表示のためのデータが表示される。

【００６０】固定アドレス発生回路２３の動作を説明す
る前に、図６に示される固定アドレス領域１００に格納
された、バックグラウンド表示用のデータについて説明
する。図９を参照して、バックグラウンドに表示される
データも、他の表示データのビットパターンと同様に２
キャラクタ幅（＝２バイト）１６ラスタで構成される。 たとえば、図９右側に示されるようなパターンが固定ア
ドレス領域１００に格納されている。図９の左側には、
その右側に示される１ブロック分のパターンのラスタ番
号を４ビットの２進数で表したラスタ番号が示されてい
る。そして、図９に示されるビットパターンは、以下の
表３に示される形式で図６の固定アドレス領域１００に
格納されている。

【００６１】

【表３】 表３を参照して、図６の固定アドレス領域１００のアド
レス＄ＦＥ０には、図９に示されるラスタナンバー００
００の左側１バイトのビットパターンを示すデータ「＄
８０」が格納されている。続くアドレス＄ＦＥ１には、
ラスタナンバー００００の右側１バイト分のビットパタ
ーンを示すデータ「＄０１」が格納されている。以下、
固定アドレス領域１００のアドレス＄ＦＥ２〜＄ＦＦＦ
には、図９に示されるラスタナンバー０００１〜１１１
１のビットパターンが、各ラスタの左側１バイトおよび
右側１バイトの順番で順次格納されている。

【００６２】固定アドレス発生回路２３（図１）から出
力されるアドレス信号がｎビットからなるものとする。 図９に示されるビットパターンを表すデータは、表３に
示されるように、３２のアドレスに格納されている。し
たがって、表３に示される各アドレスからデータを読出
すためには、アドレス信号のうち最下位の５ビット（第
０ビット〜第４ビット）のみを使用すればよい。そして
、第６ビットより上位の各ビットはすべて“１”として
おけばよい。

【００６３】図１０に示される第０ビット〜第４ビット
の構成は以下のようになっている。図１０に示される第
０ビット〜第４ビットのうち、第１ビット〜第４ビット
には、図２に示されるラスタカウンタ８８から出力され
るラスタカウント値を表す４ビットの信号がそのまま利
用される。第０ビットには、図２に示されるキャラクタ
カウンタ８５から出力されるキャラクタカウント値の最
下位ビットが持ってこられる。キャラクタカウント値は
横方向の走査位置を、１キャラクタ＝１バイトとしてカ
ウントしているため、図９に示される左１バイトの位置
ではキャラクタカウント値の最下位ビットは「０」に、
右側１バイトの位置では「１」となるためである。そし
て、固定アドレス信号を図１０に示されるような構成と
した場合、このアドレス信号は現在の走査位置が画面上
のどの部分であるかには直接には関係なく、ただ画面を
図９に示されるような１６ドット×１６ドットのブロッ
クに分割した場合、走査位置が各ブロックのどの位置に
あるかによってのみその値を変える。すなわち、走査位
置が画面上の異なる位置であっても、その走査位置が図
９に示されるようなブロックの、同一のラスタ番号の部
分であれば、固定アドレス発生回路２３から発生される
アドレス信号は同一のものとなる。そのため、画面上の
複数箇所と、表示用メモリ１２の特定の箇所（固定アド
レス領域１００）とが対応づけされることになる。

【００６４】したがって、ＣＲＴ１８（図１）の表示画
面上のうち、バックグラウンド領域には、図９に示され
るようなビットパターンが繰返し表示されることになる
。この発明に係るＣＲＴＣ２０を用いた表示回路は上述
のように動作する。したがって、以下のような効果が生
ずる。固定アドレス発生回路２３から出力されるアドレ
ス信号は、現在の走査位置にかかわらず、表示用メモリ
１２のごく限られた領域のみのアドレスを示すものであ
る。そして、切替指示回路２６によって現在の走査位置
がバックグラウンド領域であると判定された場合には、
アドレス信号切替回路２８によって、固定アドレス発生
回路２３からの出力が選択されて表示用メモリ１２に与
えられる。表示用メモリ１２からは、固定アドレス領域
に格納されていた、図９に示されるようなビットパター
ンがＰ／Ｓ回路１４に与えられ、映像処理回路１６を経
てＣＲＴ１８上に表示される。バックグラウンド領域全
体に図９に示されるようなビットパターンを繰返し表示
する場合に、１画面分のすべてに図９に示されるビット
パターンの繰返しを格納させておく必要はない。図６に
示されるように設定された固定アドレス領域１００に、
図９に示されるようなビットパターンの１ブロック分の
データを格納しておくだけで、バックグラウンド領域の
すべてにこのビットパターンが繰返し表示される。 従来のようにバックグラウンド用の記憶領域を１画面分
用意しておく必要はなく、記憶領域を有効に使用するこ
とができる。ウィンドウ表示エリアとバックグラウンド
との識別も切替指示回路２６によって行なわれるため、
ウィンドウの開閉に応じてバックグラウンドデータを表
示用メモリ１２に書込んだりする必要もない。また、バ
ックグラウンド領域に表示されるパターンを変更すると
きにも、わずか３２バイトのデータを書替えるだけでよ
い。そのため、バックグラウンドに表示するパターンの
変更を高速で行なうことができる。

【００６５】なお、上述の実施例においては、バックグ
ラウンドに図９に示されるようなパターンを繰返し表示
する例が説明された。しかし、本発明はこれには限定さ
れず、たとえばバックグラウンドに単色かつ無模様の映
像を表示させるものであってもよい。この場合には、表
３の各アドレスに格納されているデータをすべて「＄０
０」または「＄ＦＦ」としておけばよい。また、カラー
ＣＲＴ上にカラーの映像を表示する場合には、３原色Ｒ
ＧＢのそれぞれについて、上述の処理を行っておくこと
により、ＣＲＴ１８のバックグラウンド上に所望の色を
有す背景が表示できる。

【００６６】

【発明の効果】以上のようにこの発明によれば、アドレ
ス信号出力手段によって、表示画面の異なる走査位置を
、記憶装置の予め定める同一のアドレスに対応づけるよ
うなアドレス信号が出力されている。そして、表示画面
の走査位置が特定の分割表示領域にあると検出された場
合には、このアドレス信号が選択され、このアドレスに
格納されたデータが表示画面上に表示される。そのため
、１つのアドレスに格納されたデータが表示画面上の異
なる走査位置に表示されることになる。１つの表示領域
に表示するデータを格納するために、１画面分のデータ
を格納することができる領域を用意する必要はなく、記
憶装置の容量を節約することができる。

【００６７】その結果、ウィンドウ表示を行なう際に、
記憶領域を有効に用いることができる表示制御装置を提
供することができる。

【図面の簡単な説明】

【図１】本発明に係るＣＲＴＣおよびその周辺の回路の
回路ブロック図である。

【図２】画面位置検出回路のブロック図である。

【図３】切替指示回路およびウィンドウ位置記憶回路の
ブロック図である。

【図４】アドレス信号切替回路およびアドレス信号生成
回路のブロック図である。

【図５】優先順位づけ回路のブロック図である。

【図６】表示用メモリの、領域の分割を示す模式図であ
る。

【図７】マルチウィンドウ表示を示す、表示画面の模式
図である。

【図８】バックグラウンドに表示されるパターンの一例
を示す模式図である。

【図９】バックグラウンドに表示されるパターンの１ブ
ロックを示す模式図である。

【図１０】固定アドレス信号の形式を示す模式図である
。

【図１１】従来のウィンドウ表示を行なう表示回路のブ
ロック図である。

【図１２】従来のＣＲＴＣのブロック図である。

【図１３】アドレス信号生成回路のブロック図である。

【符号の説明】

１０　　ＣＰＵ １２　　表示用メモリ １４　　Ｐ／Ｓ回路 １６　　映像処理回路 １８　　ＣＲＴ ２０　　ＣＲＴＣ ２２　　画面位置検出回路 ２３　　固定アドレス発生回路 ２４　　ウィンドウ位置記憶回路 ２６　　切替指示回路 ２８　　アドレス信号切替回路 ３０　　アドレス生成回路 ６８　　優先順位付回路 ９９　　表示データ領域 １００　　固定アドレス領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　所定の時間間隔をもって走査される表
   示画面上に、記憶装置に記憶された映像信号を転送する
   ことにより、前記表示画面上に映像を表示させるための
   表示制御装置であって、各々が、前記表示画面の走査位
   置を前記記憶装置の記憶アドレスの１つに対応づけるた
   めの複数個のアドレス信号を出力するためのアドレス信
   号出力手段と、前記表示画面を複数個の分割表示領域に
   分割するために、前記表示画面の走査位置が各前記分割
   表示領域の内部であるか外部であるかを検出するための
   分割表示領域検出手段と、前記分割表示領域の検出手段
   の出力に応答して、前記複数個のアドレス信号のうちの
   １つを選択して前記記憶装置に与えるためのアドレス信
   号選択手段とを含み、前記アドレス信号出力手段は、前
   記表示画面の互いに異なる走査位置を、前記記憶装置の
   予め定める同一のアドレスに対応づけるように前記アド
   レス信号の１つを出力するための手段を含む表示制御装
   置。