JP3334724B2 - 流動表示制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報となる文字や絵を
縦方向（上下方向）または横方向（左右方向）に流動さ
せて表示する流動表示制御方式に関する。

【０００２】

【従来の技術】この種の流動表示方式において、文字や
絵を縦方向に流動させて表示する場合は、一般に、図７
に示すような方式で行っている。同図において、表示す
べきデータ（文字や図形や絵など）１が、２バイト×２
バイト（マトリクス状に配列された１６ビット×１６ビ
ット）で構成されているものとすると、それを行方向８
ビットずつを、図示の如く、１バイト目Ａ１、２バイト
目Ａ２、３バイト目Ａ３、・・・というようにして、こ
れら各１バイト単位のデータを、画面情報記憶手段とし
てのＶＲＡＭ（Video Random Access Memory) ２に、１
バイト目Ａ１、２バイト目Ａ２、３バイト目Ａ３、・・
・というように、１バイト単位毎に格納する。

【０００３】そして、これを表示する場合は、ＶＲＡＭ
２から、まず最初は、１バイト目Ａ１を読み出しのスタ
ート点とし、１バイト目Ａ１、２バイト目Ａ２、３バイ
ト目Ａ３、・・・と各バイト毎のデータを読み出してシ
リアルデータとして表示部３に出力する。表示部３では
このシリアルデータを表示画面４上に、図示の如く割り
付けを行い、これにより、文字や図形や絵などが表示さ
れる。

【０００４】次に、３バイト目Ａ３を読み出しのスター
トアドレスとし、３バイト目Ａ３、４バイト目Ａ４、５
バイト目Ａ５，・・・というように読み出してシリアル
データとして表示部３に出力し、上記同様、表示画面４
上に表示を行う。このように、３バイト目Ａ３を読み出
しのスタートアドレスとして、それを表示すると、その
表示内容は、１バイト目Ａ１と２バイト目Ａ２が欠けた
ものとなる。すなわち、「あ」という文字の上端横方向
１ライン分が欠けたものとなる。そして次に、５バイト
目Ａ５を読み出しのスタートアドレスとし、さらにその
次に７バイト目Ａ７を読み出しのスタートアドレスとす
るというようにして、順次、表示を行うことにより、表
示画面４上では「あ」という文字が、あたかも下から上
に流動（スクロール）しているかのように見える。

【０００５】以上が縦方向の流動（以下これを縦スクロ
ールという）であるが、この縦スクロールの場合は、Ｖ
ＲＡＭ２から１バイト目Ａ１、２バイト目Ａ２、３バイ
ト目Ａ３、・・・という順序で読み出して、それをその
順序で表示すればよい。すなわち、ここで示した流動制
御方式は、表示すべきデータ１を構成する横並びのビッ
トを横スキャンして読み出す方式であるため、横方向
（行方向）１バイト単位でＶＲＡＭに格納して、その内
容のうち、所定のアドレスを読み出しのスタート点とし
てその内容を読み出して、表示画面上に表示させるよう
にすれば良いことから、容易に縦スクロールが行えるの
である。つまり、この方式は縦スクロール用のハードウ
エアであるといえる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ような縦スクロールのハードウエアにて、横方向の流動
（以下これを横スクロールという）表示、つまり、たと
えば「あ」という文字を右方向から左方向へ流動させる
場合は、上記縦スクロールのハードウエアそのままでは
行えず、横スクロール用のハードウエアを用いて行う必
要がある。

【０００７】従って、このような流動表示方式において
は、縦スクロールと横スクロールを自由に行わせる場合
には、いずれか一つのハードウエアでは行えないという
ことになる。つまり、ハードウエアでは縦スクロールと
横スクロールの両方を自由に行えるほどの自由度はな
く、縦スクロール用のハードウエア、横スクロール用の
ハードウエアというように、それぞれ専用のハードウエ
アを持つしか方法がなかった。また、それをソフトウエ
アで行おうとすると、処理速度の遅いソフトウエアでは
速度的な問題があり、高速で滑らかなスクロールが行え
ず、実用性には程遠いものであった。

【０００８】本発明は、流動表示制御をハードウエアと
ソフトウエアとを機能分けして用いることにより、縦ス
クロールと横スクロールの両方を自由に、しかも高速で
滑らかに行うことを可能とする流動表示制御方式を実現
することを目的としている。

【０００９】

【課題を解決するための手段】本発明は、上記目的を達
成するため、以下のように構成する。なお、各構成要素
には、それに対応する図中の符号を付してある。すなわ
ち、本発明は、文字や絵からなる情報を表示部（２９）
で縦方向又は横方向に流動表示させる流動表示制御方式
において、前記表示部（２９）で表示すべきマトリクス
状にビット配列されてなるデータ（１１）を格納する第
１の記憶手段（１２）と、該第１の記憶手段（１２）に
格納されたデータをその行／列方向の配置関係を維持し
たまま画面情報として記憶する第１の画面情報記憶手段
（１３）と、前記第１の記憶手段（１２）にマトリクス
状に配列されて格納された各ビットデータの配置関係を
行／列変換する変換手段（２１）と、該変換手段（２
１）で行／列変換して得られたデータを格納する第２の
記憶手段（１５）と、該第２の記憶手段（１５）に格納
されたデータをその行／列方向の配置関係を維持したま
ま画面情報として記憶する第２の画面情報記憶手段（１
６）と、前記第１の画面情報記憶手段（１３）から、読
み出し開始アドレスを列方向に順次移動させつつ、行方
向のデータを順次読み出して前記表示部（２９）で行方
向に表示させる動作を繰り返すことで、前記表示部（２
９）で縦方向の流動表示を行わせる第１の表示制御手段
（２４、２５、２６）と、前記第２の画面情報記憶手段
（１６）から、読み出し開始アドレスを列方向に順次移
動させつつ、列方向にデータを順次読み出して前記表示
部（２９）で行方向に表示させる動作を繰り返すこと
で、前記表示部（２９）で横方向の流動表示を行わせる
第２の表示制御手段（２６、２８）と、を備えることを
特徴とするものである。ここで、本発明の原理につい
て、図１を用いて、更に分かりやすく説明する。図１に
おいて、１１は流動表示されるデータの構成を示すもの
で、ここでは説明を分かりやすくするため、１つの文字
がマトリクス状に配列された８ビット×８ビット（１バ
イト×１バイト）で構成されるものとして説明する。そ
して、各ビットには、横並び方向（行方向）は、１、
２、・・・、８の８ビット分の数字を付し、縦並び方向
（列方向）は、ａ、ｂ、・・・、ｈの８ビット分の符号
を付し、それぞれのビットをａ１、ａ２、・・・、ｈ８
というようにして表す。また、横並び方向の８ビットず
つ（たとえば、ａ１、ａ２、・・・、ａ８）を１バイト
とし、これら各１バイト毎に、Ｘ１、Ｘ２、Ｘ３、・・
・、Ｘ８という符号を付すことにする。したがって、１
バイト目Ｘ１はａ１、ａ２、ａ３、・・・、ａ８、２バ
イト目Ｘ２はｂ１、ｂ２、ｂ３、・・・、ｂ８、３バイ
ト目Ｘ３はｃ１、ｃ２、ｃ３、・・・、ｃ８、・・・、
８バイト目Ｘ８はｈ１、ｈ２、ｈ３、・・・、ｈ８とい
うビットで構成される。

【００１０】このような表示すべきデータ１１を、縦ス
クロールする場合は、上記表示すべきデータ１１を１バ
イト目Ｘ１から，それを構成する各ビットａ１，ａ２，
・・・ａ８を横方向にスキャンして読み出し、１バイト
単位毎に第１の記憶手段（以下、第１のＲＡＭという）
１２に格納してゆく。そして、この第１のＲＡＭ１２の
内容は、ダイレクトメモリアクセスによって、第１の画
面情報記憶手段（以下、第１のＶＲＡＭという）１３に
転送される。この第１のＶＲＡＭ１３の内容も第１のＲ
ＡＭ１２の内容と同じように、読み出されたビットが１
バイト単位で格納されたものとなる。

【００１１】この第１のＶＲＡＭ１３の内容を表示画面
上１４に表示させるには、まず最初に、第１のＶＲＡＭ
１３の１バイト目Ｘ１を読み出しのスタートアドレスと
し、１バイト目Ｘ１、２バイト目Ｘ２、３バイト目Ｘ
３、・・・８バイト目Ｘ８というように、８バイト分の
ビットデータを読み出してシリアルデータとして出力
し、このシリアルデータを表示画面１４の所定位置に
（この場合は、８ビットを横方向１ラインとして）割り
付けることにより、８バイトで構成される情報が表示さ
れる。つぎに、２バイト目を読み出しのスタートアドレ
スとし、２バイト目Ｘ２、３バイト目Ｘ３、４バイト目
Ｘ４、・・・８バイト目Ｘ８というように、２バイト目
以降のデータを読み出して上記同様に、表示画面１４上
に表示させる。この場合、表示画面１４上に表示される
内容は、１バイト目Ｘ１のデータが欠けたものとなる。

【００１２】このように次々と読み出しのスタートアド
レスを次に移して読み出しを行って、表示していくこと
により、表示画面１４上においては、文字は下から上へ
流動しているような表示、つまり縦スクロールの表示が
行われる。

【００１３】一方、このように、表示すべきデータ１１
を構成するビット（この場合、８×８ビット）を、横並
びの８ビットで１バイトとし、それを横方向にスキャン
して読み出すことにより、表示画面１４上に表示させる
ようなハードウエア構成における流動表示制御方式にお
いて、表示すべき文字を左右方向に流動させる表示、つ
まり、横スクロール表示を行う場合は次のようにして行
う。

【００１４】まず、表示すべきデータ１１の１バイト目
Ｘ１の各ビットａ１，ａ２，・・・ａ８、２バイト目Ｘ
２の各ビットｂ１，ｂ２，・・・ｂ８、３バイト目Ｘ３
の各ビットｃ１，ｃ２，・・・ｃ８、・・・、８バイト
目Ｘ８の各ビットｈ１，ｈ２，・・・ｈ８を前述と同様
に、１バイト目Ｘ１からそれを構成する各ビットを横方
向（行方向）にスキャンして読み出し、行方向１バイト
単位毎に第１のＲＡＭ１２に格納して行く。そして、こ
の第１のＲＡＭ１２に格納されている行方向１バイト単
位毎の情報が、表示すべきデータ１１の列方向１バイト
単位毎の情報となる如く、行／列変換して並び換え、そ
の行／列変換して並び換えたものを図示の如く、第２の
ＲＡＭ１５に格納する。このようなビット展開を行うこ
とにより、第２のＲＡＭ１５の内容は、横方向（行方
向）のビットの並びが、一行目はａ１，ｂ１，・・・ｈ
１、二行目はａ２，ｂ２・・・ｈ２というような縦方向
（列方向）の並びとなる。この各ビットの横並びから縦
並びへのビット展開は、ソフトウエアの制御にて行う。

【００１５】そして、この第２のＲＡＭ１５の内容をダ
イレクトメモリアクセスによって、第２のＶＲＡＭ１６
に転送する。この場合も、前記縦スクロールの場合と同
様、各ビットは横方向のスキャンで読み出され、１バイ
ト単位で第２のＶＲＡＭ１６に格納される。したがっ
て、この第２のＶＲＡＭ１６の内容は、１バイト目Ｙ１
の内容が、ａ１，ｂ１，・・・ｈ１、２バイト目Ｙ２の
内容が、ａ２，ｂ２，・・・ｈ２、３バイト目Ｙ３の内
容が、ａ３，ｂ３，・・・ｈ３、・・・、８バイト目Ｙ
８の内容が、ａ８，ｂ８，・・・ｈ８というようにな
る。

【００１６】これを表示画面上１４に表示させるには、
まず最初に、第２のＶＲＡＭ１６の１バイト目Ｙ１を読
み出しのスタートアドレスとして読み出すが、この場合
は、最初にａ１，次にａ２、さらにａ３・・・、ｂ１，
ｂ２，・・・、ｈ１，ｈ２，・・・というように、ａ１
ビットを起点に列方向にシリアルデータとして取りだし
ていく。具体的には、読み出しのスタートアドレスとな
るバイトを構成する各ビット（この場合は、ａ１，ｂ
１，・・・ｈ１）を起点に、横方向に８ビットに一回の
割りでビットを取り出していく動作を繰り返していく。
このようにして取り出したシリアルデータを表示画面１
４上に割り付けて表示を行う。この１バイト目Ｙ１を読
み出しのスタートアドレスとしたときは、表示画面１４
上には８バイト分のビットで描かれる文字の表示がなさ
れる。

【００１７】そして次に、２バイト目Ｙ２を読み出しの
スタートアドレスとして読み出すが、この場合も上記同
様、読み出しのスタートアドレスとなるバイトを構成す
る各ビット（この場合は、ａ２，ｂ２，・・・ｈ２）を
起点に、横方向に８ビットに一回の割りでビットを取り
出していく。したがって、この場合は、最初にａ２，次
にａ３、さらにａ４・・・、ｂ２，ｂ３，・・・、ｈ
２，ｈ３，・・・というようにビットが取り出されてシ
リアルデータとして出力される。このようにして取り出
したシリアルデータを表示画面１４上に割り付けて表示
を行う。この２バイト目Ｙ２を読み出しのスタートアド
レスとしたときは、表示画面１４上には、ａ２〜ａ８，
ｂ２〜ｂ８，・・・ｈ２〜ｈ８のビットにより描かれる
文字、つまり、表示すべきデータ１１の左端の縦方向１
列のビット（ａ１，ｂ１，ｃ１，・・・ｈ１）が欠けた
ものが表示される。

【００１８】このように第２のＶＲＡＭ１６から、読み
出しのスタートアドレスを順次移してデータを読み出
し、その読み出しのスタートアドレスとなるバイトを構
成する各ビットを起点に、横方向に８ビットに一回の割
りでビットを取り出していく動作を繰り返して表示を行
うことにより、表示画面１４上においては、文字は図に
おいて右から左への流動表示、つまり横スクロールの表
示が行われる。この第２のＶＲＡＭ１６から表示画面１
４へのデータの転送制御はハードウエアの制御により行
う。

【００１９】

【作用】このように、表示すべきデータ１１を構成する
ビット（この場合、８×８ビット）を、横並びの８ビッ
トを１バイトとし、それを横方向にスキャンして読み出
すことにより、表示画面１４上に表示させるようなハー
ドウエア構成における流動表示制御方式において、縦ス
クロールを行う場合は、第１のＲＡＭ１２に１バイト毎
のビットデータを格納し、それをダイレクトメモリアク
セスにより第１のＶＲＡＭ１３に転送して、その内容を
表示画面１４上に最初は１バイト目から、次は２バイト
目からというように表示を行うことで、縦スクロール表
示を行う。

【００２０】また、横スクロールを行う場合は、まず、
上記第１のＲＡＭ１２に格納された１バイト毎の横並び
のビットデータを、ソフトウエア制御により、縦並びに
ビット展開して、第２のＲＡＭ１５に格納する。そし
て、この第２のＲＡＭ１５の内容を、ダイレクトメモリ
アクセスにより第２のＶＲＡＭ１６に転送して、この第
２のＶＲＡＭ１６から、まず、１バイト目のデータをそ
のバイトを構成する各ビット（この場合は、ａ１，ｂ
１，・・・ｈ１）を起点に、横方向に８ビットに一回の
割りでビットを取り出して、表示画面１４上に表示さ
せ、つぎに読み出しのスタートアドレスを移してデータ
を読みだし、上記同様に、読み出しのスタートアドレス
となるバイトを構成する各ビット（この場合は、ａ２，
ｂ２，・・・ｈ２）を起点に、横方向に８ビットに一回
の割りでビットを取り出して、表示画面１４上に表示さ
せるという動作を繰り返して行うことにより、表示画面
１４上においては、文字は図において右から左への流動
表示、つまり横スクロールの表示が行われる。この第２
のＶＲＡＭ１６から表示画面１４へのデータの転送制御
はハードウエアの制御により行う。

【００２１】この横スクロール表示においては、表示す
べきデータ１１を構成するビットの行／列変換は、表示
すべきデータ１１を表示画面１４上に表示する前の段階
で行っているため、ビットの行／列変換を処理速度の遅
いソフトウエアで行っても、スクロールの滑らかさや速
度に影響を与えることはない。

【００２２】したがって、表示すべきデータ１１を構成
する横並びの各ビットを横方向にスキャンして読み出す
ことにより、表示画面１４上に表示させるようなハード
ウエア構成における流動表示制御方式において、本来の
縦スクロール表示のみならず、横スクロール表示も可能
とすることが出来る。

【００２３】

【実施例】以下、本発明の一実施例を説明する。図２は
実施例を説明する構成図であり、図１と同一部分には同
一符号を付してある。図２において、２１はＣＰＵであ
り、そのアドレスバスＡＢ，データバスＤＢには、ダイ
レクトメモリアクセスコントローラ（以下、ＤＭＡＣと
いう）２２、前記図１で説明した第１のＲＡＭ１２、第
２のＲＡＭ１５、第１のＶＲＡＭ１３、第２のＶＲＡＭ
１６がそれぞれ接続され、さらに、縦スクロールと横ス
クロールとを切り換えるための切り換え信号を保持する
レジスタ２３が接続されている。

【００２４】上記第１のＶＲＡＭ１３の内容はラッチ回
路２４に入力されたのちシフトレジスタ２５に入力され
る。これら第１のＶＲＡＭ１３からのデータの読み出
し、ラッチ回路２４およびシフトレジスタ２５への入力
のそれぞれのタイミングは表示カウンタ２６からのカウ
ント出力に同期して行われる。そして、シフトレジスタ
２５は、第１のＶＲＡＭ１３からのパラレルデータをシ
リアルデータとして出力し、そのシリアルデータはセレ
クタ２７に送られる。

【００２５】また、上記第２のＶＲＡＭ１６の内容は、
１／８セレクタ２８により、１ビット目、９ビット、１
７ビット目・・・というように、８ビットのうち１ビッ
トが順次読み出されて行く。これを前記図１の例で説明
すると次のようである。すなわち、、第２のＶＲＡＭ１
６の内容は、図１の如く、１バイト目Ｙ１はａ１，ｂ
１，・・・ｈ１、２バイト目Ｙ２はａ２，ｂ２，・・・
ｈ２、・・・、８バイト目Ｙ８はａ８，ｂ８，・・・ｈ
８となっており、たとえば、１バイト目Ｙ１が読み出し
のスタートアドレスであるとすると、読み出しのスター
トアドレスとなるバイトを構成する各ビット（この場合
は、ａ１，ｂ１，・・・ｈ１）を起点に、横方向に８ビ
ットに一回の割りでビットが取り出されていく。したが
って、この場合は、１／８セレクタ２８によって、まず
最初にａ１、次にａ２、その次にａ３・・・ａ８、そし
て次にｂ１，ｂ２，・・・ｂ８、・・・、ｈ１，ｈ２，
・・・ｈ８というように取り出されていき、これらがシ
リアルデータとして出力されるようになっている。

【００２６】この１／８セレクタ２８からのシリアルデ
ータは、上記セレクタ２７に送られ、上記レジスタ２３
からの切り換え信号により、縦スクロールと横スクロー
ルの切り換えが行われる。また、２９は表示部である。

【００２７】このような構成において、次にその動作を
説明する。この実施例では、前記同様、説明を分かりや
すくするため、一つの文字がマトリクス状に配列された
８ビット×８ビット（１バイト×１バイト）で構成され
ているものとして説明する。

【００２８】まず最初に、縦スクロール表示を行う場合
について、図２、図３、図４を参照しながら説明する。
図３において、１１は表示すべきデータの構成を示すも
ので、８ビット×８ビット構成となっている。そして、
前述したように、各ビットには、横並び方向（行方向）
は、１，２，・・・８の８ビット分の数字を付し、縦並
び方向（列方向）は、ａ，ｂ，・・・ｈの８ビット分の
符号を付し、それぞれのビットをａ１，ａ２，・・・ｈ
８というようにして表す。また、横並び方向の８ビット
ずつ（たとえば、ａ１，ａ２，・・・ａ８）を１バイト
とし、説明を容易にするため、これら各１バイト毎に、
図示の如く、Ｘ１，Ｘ２，Ｘ３，・・・Ｘ８という符号
を付すことにする。

【００２９】このような表示すべきデータ１１は、ＣＰ
Ｕ２１により、第１のＲＡＭ１２に１バイト単位で格納
される。つまり、表示すべきデータ１１は横方向にスキ
ャンされて読み出され、第１のＲＡＭ１２には、各１バ
イトのデータがＸ１，Ｘ２，・・・Ｘ８というように１
バイト毎に格納されたのち、この第１のＲＡＭ１２の内
容はＤＭＡＣ２２によって、第１のＶＲＡＭ１３に転送
される。

【００３０】そして、この第１のＶＲＡＭ１３の内容の
うち、まず最初に、１番目のバイトＸ１をスタートアド
レスとして、この１番目のバイトＸ１から順に、Ｘ２，
Ｘ３，・・・Ｘ８というように読み出されていく。その
内容はラッチ回路２４でラッチされたのち、シフトレジ
スタ２５に入力され、このシフトレジスタ２５からＸ
１，Ｘ２，・・・Ｘ８のシリアルデータとして表示部２
９に出力される。表示部２９では、このシリアルデータ
を表示画面１４上において、図４(a) に示すようにビッ
トの割り付けを行う。この場合、表示画面１４上では、
Ｘ１，Ｘ２，・・・Ｘ８の全てのデータが割り付けられ
るので、そのデータがたとえば、「あ」という文字であ
ったとすると、「あ」という文字全体が表示される。

【００３１】次に、第１のＶＲＡＭ１３からは、２番目
のバイトＸ２をスタートアドレスとして、この２番目の
バイトＸ２から順に、Ｘ３，Ｘ４，・・・Ｘ９というよ
うに読み出されて、その内容が第１のＶＲＡＭ１３に格
納される。そしてその内容はラッチ回路２４でラッチさ
れたのち、シフトレジスタ２５に入力され、このシフト
レジスタ２５からＸ２，Ｘ３，・・・Ｘ９のシリアルデ
ータとして出力される。このシリアルデータは表示画面
１４上において、図４(b) に示すようにビットが割り付
けられる。したがって、この場合は、Ｘ１のバイトで形
成される部分が欠けた状態の文字として表示される。つ
まり、そのデータが例えば「あ」という文字であったと
すると、「あ」という文字の上端横方向が１ライン分欠
けたものとなる。

【００３２】そして次に、第１のＶＲＡＭ１３からは、
３番目のバイトＸ３をスタートアドレスとして、この３
番目のバイトＸ３から順に上記同様の動作を行うことに
より、Ｘ１とＸ２のバイトで形成される部分が欠けた状
態の文字として表示される。このような動作が繰り返さ
れることにより、表示画面１４上に表示される文字は、
下から上へ流動しているかのように見える。

【００３３】次に横スクロール表示を行う場合の動作に
ついてを図２、図５、図６を参照しながら説明する。こ
の横スクロール表示の場合は、上記第１のＲＡＭ１２に
格納された内容を、各ビットの並びを縦並びから横並び
に変換し、それを第２のＲＡＭ１５に格納するという処
理を行う。この処理はソフトウエア制御により、この表
示すべきデータ１１を表示画面１４上に表示する前の段
階であらかじめ行われる。

【００３４】これにより、第２のＲＡＭ１５の内容は図
５に示す如く、第１のＲＡＭ１２に格納されている縦並
び方向のそれぞれの８ビットが、横並びの８ビットとし
て、上から順に格納された状態となる。つまり、第１の
ＲＡＭ１２に格納されている縦並び方向のそれぞれの８
ビットを、それぞれＹ１〜Ｙ８の８個のバイトとすれ
ば、これらＹ１〜Ｙ８の８個のバイトが上から順に格納
された状態となり、１バイト目Ｙ１はａ１，ｂ１，ｃ
１，・・・ｈ１のビットで構成され、２バイト目Ｙ２は
ａ２，ｂ２，ｃ２，・・・ｈ２のビットで構成され、・
・・８バイト目Ｙ８はａ８，ｂ８，ｃ８，・・・ｈ８の
ビットで構成されたものとなる。

【００３５】そして、この第２のＲＡＭ１５の内容は、
ＤＭＡＣ２２により第２のＶＲＡＭ１６に転送される。
したがって、この第２のＶＲＡＭ１６の内容は、表示す
べきデータ１１を構成する各ビットを縦読みしたもの
が、１バイト単位で格納されたものとなる。すなわち、
この場合は、Ｙ１〜Ｙ８の８個のバイトが上から順に格
納された状態となる。

【００３６】次に上記第２のＶＲＡＭ１６の内容は、表
示カウンタ２６からのカウント信号により、まず最初
は、Ｙ１のバイトがスタートアドレスとして指定され、
１／８セレクタ２８によって、最初はａ１ビット、次は
ａ２ビット、つぎはａ３ビットというように、８ビット
に一回の割合でビットが読み出され、シリアルデータと
して出力される。つまり、この１／８セレクタ２８から
は、ａ１，ａ２，・・・ａ８、ｂ１，ｂ２，・・・ｂ
８、・・・、ｈ１，ｈ２，・・・ｈ８というようなシリ
アルデータが出力される。このシリアルデータはセレク
タ２７に与えられ、レジスタ２３からの切り換え信号に
より、表示部２９に送られる。

【００３７】表示部２９では、送られてきたシリアルデ
ータを、表示画面１４上の所定位置に割り付けて表示を
行う。この場合は、表示画面１４上には図６(a) に示す
ように、１行目がａ１，ａ２，・・・ａ８、２行目がｂ
１，ｂ２，・・・ｂ８、・・・、８行目がｈ１，ｈ２，
・・・ｈ８というように割り付けられて、これらのビッ
トで構成される文字などが表示される。表示すべきデー
タが、たとえば、「あ」という文字であったとすると、
「あ」全体が表示される。

【００３８】そして次に、Ｙ２のバイトがスタートアド
レスとして指定され、１／８セレクタ２８によって、最
初はａ２ビット、次はａ３ビット、つぎはａ４ビットと
いうように、８ビットに一回の割合でビットが読み出さ
れ、シリアルデータとして出力される。つまり、この１
／８セレクタ２８からは、ａ２，ａ３，・・・ａ９、ｂ
２，ｂ３，・・・ｂ９、・・・、ｈ２，ｈ３，・・・ｈ
９というようなシリアルデータが出力される。

【００３９】表示部２９では、送られてきたシリアルデ
ータを、表示画面１４上の所定位置に割り付けて表示を
行う。この場合は、表示画面１４上には図６(b) に示す
ように、１行目がａ２，ａ３，・・・ａ９、２行目がｂ
２，ｂ３，・・・ｂ９、・・・、８行目がｈ２，ｈ３，
・・・ｈ９というように割り付けられて、これらのビッ
トで構成される文字などが表示される。したがって、こ
の場合は、図６(a) における左端の縦方向１列分の１バ
イトＹ１（ａ１ビット，ｂ１ビット，・・・ｈ１ビッ
ト）が欠けたものとなる。これにより、表示される文字
が「あ」であれば、この「あ」の左端が縦方向に１ライ
ン分欠けたものとして表示される。

【００４０】このようにして、第２のＶＲＡＭ１６から
順次データを読み出し、読み出しのスタートアドレスと
なるバイトを構成する各ビットを起点に、１／８セレク
タ２８により８ビットに一回の割合でビットを取り出し
て、シリアルデータとして表示部２９に送ることによ
り、表示画面１４上に表示される文字は、図において、
右から左へ流動しているかの如く表示される。

【００４１】以上のように、この実施例では、表示すべ
きデータを横並びの８ビット毎に横方向にスキャンして
読み出すことにより、表示画面１４上に表示を行うよう
なハードウエア構成における流動表示制御方式におい
て、横スクロール表示を行う場合は、表示データを構成
する各ビットの並びを、ソフトウエア制御によって縦／
横変換してＶＲＡＭに格納し、そのＶＲＡＭの内容をハ
ードウエア制御によって、表示部に送るようにしてい
る。

【００４２】このように、ビットの並び換えというソフ
トウエア処理は、流動表示の品質（流動の滑らかさや速
さなど）に直接関係しないところ、つまり表示前の段階
で行い、流動表示の品質に直接関係するＶＲＡＭから表
示部へのデータ転送処理はハードウエア制御によって行
うことにより、ハードウエア構成を極力少なくして、し
かも高品質の縦横両方向の流動表示を行うことが可能と
なる。

【００４３】

【発明の効果】本発明によれば、表示すべきデータを横
並びの８ビット毎に横方向にスキャンして読み出すこと
により、表示画面１４上でそのデータを流動表示させる
ようなハードウエア構成における流動表示制御方式にお
いて、流動表示の滑らかさや速さなどの流動表示の品質
に影響を与えずに、しかもハードウエア構成を複雑にす
ること無く、縦スクロール表示のみでなく横スクロール
表示も自由に行うことが可能となる。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】本発明の一実施例を説明する構成図である。

【図３】同実施例における縦スクロール表示の動作を説
明する図である。

【図４】縦スクロール表示における表示画面上でのビッ
ト割り付け例を示す図である。

【図５】同実施例における横スクロール表示の動作を説
明する図である。

【図６】横スクロール表示における表示画面上でのビッ
ト割り付け例を示す図である。

【図７】従来から一般的に行われている縦スクロール表
示方法を説明する図である。

【符号の説明】

１２・・・第１のＲＡＭ １３・・・第１のＶＲＡＭ １４・・・表示画面 １５・・・第２のＲＡＭ １６・・・第２のＶＲＡＭ ２８・・・１／８セレクタ

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 文字や絵からなる情報を表示部で縦方向
   又は横方向に流動表示させる流動表示制御方式におい
   て、 前記表示部で表示すべきマトリクス状にビット配列され
   てなるデータを格納する第１の記憶手段と、 該第１の記憶手段に格納されたデータをその行／列方向
   の配置関係を維持したまま画面情報として記憶する第１
   の画面情報記憶手段と、 前記第１の記憶手段にマトリクス状に配列されて格納さ
   れた各ビットデータの配置関係を行／列変換する変換手
   段と、 該変換手段で行／列変換して得られたデータを格納する
   第２の記憶手段と、 該第２の記憶手段に格納されたデータをその行／列方向
   の配置関係を維持したまま画面情報として記憶する第２
   の画面情報記憶手段と、 前記第１の画面情報記憶手段から、読み出し開始アドレ
   スを列方向に順次移動させつつ、行方向のデータを順次
   読み出して前記表示部で行方向に表示させる動作を繰り
   返すことで、前記表示部で縦方向の流動表示を行わせる
   第１の表示制御手段と、 前記第２の画面情報記憶手段から、読み出し開始アドレ
   スを列方向に順次移動させつつ、列方向にデータを順次
   読み出して前記表示部で行方向に表示させる動作を繰り
   返すことで、前記表示部で横方向の流動表示を行わせる
   第２の表示制御手段と、 を備える ことを特徴とする流動表示制御方式。
2. 【請求項２】 前記第１及び第２の記憶手段はいずれも
   ＲＡＭであり、前記第１及び第２の画面情報記憶手段は
   いずれもＶＲＡＭであることを特徴とする請求項１記載
   の流動表示制御方式。
3. 【請求項３】 前記変換手段の動作はソフトウェアによ
   り実現されることを特徴とする請求項１又は２記載の流
   動表示制御方式。
4. 【請求項４】 前記第１の表示制御手段は、前記第１の
   画面情報記憶手段から読み出された行方向のデータを一
   時的に記憶するラッチ回路と、該ラッチ回路に記憶され
   たデータを入力してシリアルデータとして前記表示部に
   出力するシフ トレジスタと、前記第１の画面情報記憶手
   段からのデータの読み出しのタイミングと前記ラッチ回
   路及び前記シフトレジスタでのデータの各入出力のタイ
   ミングとを制御する表示カウンタと、を備えることを特
   徴とする請求項１乃至３のいずれか１項に記載の流動表
   示制御方式。
5. 【請求項５】 前記第２の表示制御手段は、前記第２の
   画面情報記憶手段からその行方向に沿って８ビットに１
   回の割合でデータを取り出しシリアルデータとして前記
   表示部に出力する１／８セレクタと、前記第２の画面情
   報記憶手段からのデータの読み出しのタイミングと前記
   １／８セレクタによるデータの入出力のタイミングとを
   制御する表示カウンタと、を備えることを特徴とする請
   求項１乃至３のいずれか１項に記載の流動表示制御方
   式。