JPH06337665A - ディスプレイシステム - Google Patents

ディスプレイシステム

Info

Publication number
JPH06337665A
JPH06337665A JP5148471A JP14847193A JPH06337665A JP H06337665 A JPH06337665 A JP H06337665A JP 5148471 A JP5148471 A JP 5148471A JP 14847193 A JP14847193 A JP 14847193A JP H06337665 A JPH06337665 A JP H06337665A
Authority
JP
Japan
Prior art keywords
window
counter
output
comparator
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5148471A
Other languages
English (en)
Inventor
Masaaki Kagawa
雅昭 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5148471A priority Critical patent/JPH06337665A/ja
Publication of JPH06337665A publication Critical patent/JPH06337665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 ウィンドウに関するデータ処理を高速化し、
ディスプレイ上に即座にウィンドウを表示することを可
能にする。 【構成】 フレームメモリ7には、ウィンドウに表示す
る画像データが蓄えられる。画像データは、ディスプレ
イモニタ12に出力される。また、ウィンドウのデータ
(水平及び垂直スタートアドレス、横画素数及びライン
数データ)は、制御手段により制御される。ウィンドウ
のデータは、制御手段からアドレス発生手段に供給され
る。アドレス発生手段は、カウンタ6、コンパレータ
8、ラインカウンタ9、ラインコンパレータ10からな
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、マルチウィンドウ表
示や小画面表示等が可能なディスプレイモニタに用いて
好適なディスプレイシステムに関する。
【0002】
【従来の技術】ディスプレイモニタ上に表示される画面
をスクロールしたり、ディスプレイモニタ上に複数の画
面を表示する(マルチウィンドウ)ことができるディス
プレイシステムが知られている。このマルチウィンドウ
により、複数のジョブを同時に処理するマルチタスクが
可能となる。
【0003】
【発明が解決しようとする課題】マルチウィンドウの実
行のための処理は、通常、ソフトウェアで行われる。こ
のため、ウィンドウの大きさ等を設定するためのデータ
を、キーボード等の外部入力手段とソフトウェアとの間
で送受信するのに所定の時間を要してしまう。従って、
高速処理を行うことが困難となる。また、多くの小画面
表示を必要とする場合には、各小画面表示のためのデー
タをソフトウェアに送信しなければならないので、小画
面をディスプレイ上に表示するのにかなりの時間を必要
としてしまう。
【0004】従って、この発明の目的は、小画面表示や
マルチウィンドウのデータを高速で処理し、ディスプレ
イ上に所望の形式のウィンドウを即座に表示することが
可能なディスプレイシステムを提供することにある。
【0005】
【課題を解決するための手段】この発明は、ディスプレ
イの表示画面上にウィンドウを形成し、ウィンドウに画
像を表示するようにしたディスプレイシステムにおい
て、ウィンドウに表示する画像データが蓄えられる画像
メモリと、ウィンドウの水平及び垂直スタートアドレ
ス、ウィンドウの横画素数及びウィンドウのライン数を
制御する制御手段と、制御手段から、ウィンドウの水平
及び垂直スタートアドレス、ウィンドウの横画素数及び
ウィンドウのライン数が供給され、画像メモリにウィン
ドウのカラムアドレス及びロウアドレスを発生するアド
レス発生手段と、画像メモリに蓄えられた画像データを
映出するディスプレイとを備え、アドレス発生手段は、
画像データのクロックにより進められる第1のカウンタ
と、この第1のカウンタの出力と、ウィンドウの水平ス
タートアドレスにウィンドウの横画素数を加算した値と
を比較する第1のコンパレータと、第1のコンパレータ
の出力により進められる第2のカウンタと、第2のカウ
ンタの出力とウィンドウのライン数とを比較する第2の
コンパレータとを有し、第1のコンパレータから出力が
現れる毎に、第1のカウンタに水平スタートアドレスを
設定し、第1のカウンタを画像データのクロックで進め
ることによりカラムアドレスを得、第2のコンパレータ
から出力が現れるまで、第1のコンパレータの出力で第
2のカウンタを進め、第2のカウンタの出力をウィンド
ウの垂直スタートアドレスで補正することによりロウア
ドレスを得るようにしたディスプレイシステムである。
【0006】
【作用】スタートアドレス、横画素数データ及びライン
数データに基づいて、ハードウェアでロウアドレス及び
カラムアドレスを生成する。これらのアドレスを画像メ
モリに供給する。画像メモリでは、これらのアドレスに
基づいて、所定の位置に画像データを記憶する。このよ
うにハードウェアでアドレスを発生することにより、小
画面表示やマルチディスプレイ等の表示を高速処理で行
うことが可能となる。
【0007】
【実施例】以下、この発明が適用されたディスプレイシ
ステムの実施例について図面を参照して説明する。図1
には、この発明が適用されたモノクロ用のディスプレイ
システムの回路ブロック図が示される。以下、ディスプ
レイシステムの構成を説明する。図1において、コント
ローラ1には、ウィンドウの開始位置を示すスタートア
ドレスSがラッチされるスタートアドレスラッチ2、ウ
ィンドウの横画素数を示すデータXがラッチされる横画
素数データラッチ3及びウィンドウのライン数を示すデ
ータYがラッチされるライン数データラッチ4がそれぞ
れ接続される。
【0008】インタフェース5には、図示せずもハード
ディスクや磁気ディスク等の記録媒体が接続されてお
り、記録媒体に記録された画像データがインタフェース
5に供給される。インタフェース5は、カラムアドレス
発生のためのカウンタ6及びフレームメモリ7に接続さ
れる。なお、インタフェース5からカウンタ6には画像
データのクロックがカウントパルス(以下、信号aとす
る)として供給される。また、インタフェース5からフ
レームメモリ7には画像データが供給される。カウンタ
6には、スタートアドレスラッチ2が接続される。カウ
ンタ6から出力されるカラムアドレス(以下、信号bと
する)、スタートアドレスラッチ2の出力信号及び横画
素数データラッチ3のそれぞれの出力信号は、コンパレ
ータ8に供給される。
【0009】コンパレータ8の出力信号(以下、信号c
とする)は、カウンタ6及びロウアドレス発生のための
ラインカウンタ9に供給される。ライン数データラッチ
4の出力信号及びラインカウンタ9の出力信号(以下、
信号dとする)は、ラインコンパレータ10に供給され
る。ラインコンパレータ10から出力される、ウィンド
ウの設定終了を示す信号eは、コントローラ1に印加さ
れる。また、ラインカウンタ9から出力される信号d
は、加算器11に供給される。これと共に、加算器11
には、スタートアドレスラッチ2の出力信号が供給され
る。加算器11では、これらの信号に基づいて、ロウア
ドレスが生成される。このロウアドレスはフレームメモ
リ7に供給される。
【0010】これと共に、カウンタ6から出力されるカ
ラムアドレスの信号bがフレームメモリ7に供給され
る。このようにして生成されたロウアドレス及びカラム
アドレスにより、インタフェース5を介して入力された
画像データがフレームメモリ7の所定の位置に書き込ま
れる。フレームメモリ7から出力される画像データはデ
ィスプレイモニタ12に供給される。
【0011】以下、図2のタイミング図を参照して、図
1のディスプレイシステムの動作を説明する。コントロ
ーラ1によりデコードされて生成されたスタートアドレ
スS、横画素数データX及びライン数データYは、対応
するラッチに図2a、b及びcに示すタイミングでそれ
ぞれ供給される。この時のコントローラ1のデータバス
には、実際には、図2dに示されるようなデータが供給
される。すなわち、図2dに関して、34はスタートア
ドレスSを、06は横画素数データXを、及び04はラ
イン数データYをそれぞれ示す。これにより、ディスプ
レイモニタ12に開かれるウィンドウの開始位置、横方
向及び縦方向の大きさが設定される。なお、各アドレ
ス、例えばスタートアドレス(34)の上位アドレスは
ロウアドレスを、下位アドレスはカラムアドレスをそれ
ぞれ示す。
【0012】スタートアドレスラッチ2の値は、スター
トアドレスSが供給されることにより図2eに示される
ものとなる。同様に、横画素数データラッチ3の値は、
横画素数データXが供給されることにより図2fに示さ
れるものに、また、ライン数データラッチ4の値は、ラ
イン数データYが供給されることにより図2gに示され
るものになる。
【0013】ここで、図2hに示されるカウントパルス
aがインタフェース5からカウンタ6に供給されると、
このカウントパルスaに基づいて、スタートアドレスS
のカラムアドレスに相当する値がカウントされる。カウ
ンタ6が所定のカウント値になると、カウンタ6からコ
ンパレータ8に、図2iに示すようなカラムアドレスが
送出される。コンパレータ8には、上述のように、スタ
ートアドレスラッチ2及び横画素数データラッチ3から
の信号が供給されており、カウンタ6からの信号bが、
スタートアドレスラッチ2と横画素数データラッチ3と
から供給される信号の加算値と一致すると、コンパレー
タ8からカウンタ6及びラインカウンタ9に、信号c
(図2j参照)が送出される。信号cが供給されること
により、カウンタ6にスタートアドレスが設定される。
【0014】一方、ラインカウンタ9は、コンパレータ
8から供給された信号cをカウントすることにより、ウ
ィンドウのライン数をカウントし、その値(信号d)を
ラインコンパレータ10に出力する(図2k参照)。ラ
インコンパレータ10には、ライン数データラッチ4の
値が供給されており、この値とラインカウンタ9から供
給された信号dの値とが比較される。これらの値が一致
すると、ウィンドウの縦方向の所望の大きさが後述する
メモリに記憶されたこととなり、ラインコンパレータ1
0から出力されるウィンドウの設定終了を示す信号eが
ロー(以下、Lとする)レベルからハイ(以下、Hとす
る)レベルとされ、コントローラ1に供給される(図2
l参照)。
【0015】また、ラインカウンタ9から出力される信
号dは、ラインカウンタ9によりカウンタ値がインクリ
メントされる毎に加算器11に出力される。加算器11
では、信号dとスタートアドレスラッチ2から供給され
た信号とに基づいてロウアドレスが生成される。このロ
ウアドレスはフレームメモリ7に供給される。これによ
り、ロウアドレスが設定される。
【0016】図2mには、フレームメモリ7に供給され
たロウアドレス及びカラムアドレスが示される。図2m
において、アドレス34〜39までがディスプレイモニ
タ12に表示されるウィンドウの1ライン目のアドレス
である。アドレス44〜49は、2ライン目のアドレス
である。アドレス54〜59は、3ライン目のアドレス
である。アドレス64〜69は、4ライン目のアドレス
である。これらのアドレスに基づいて、インタフェース
5を介して入力された画像データがフレームメモリ7に
書き込まれる。なお、図2nは、フレームメモリライト
パルスである。このように、ウィンドウのデータ処理を
ハードウェアで行うことにより、ウィンドウ設定を高速
処理で行うことが可能となる。
【0017】図3には、この発明が適用されたカラー用
のディスプレイシステムの回路ブロック図が示される。
なお、図3において、図1に示されるブロックと同様の
ブロックには、同一符号が付され、また、説明の簡単の
ため、図3のブロック図は、適宜簡略化されている。
【0018】図3において、インタフェース5には、図
示せずもハードディスクや磁気ディスク等の記録媒体が
接続されており、この記録媒体からの画像データがイン
タフェース5を介して3原色(R、G及びB)に分離さ
れたRメモリ7a、Gメモリ7b及びBメモリ7cにそ
れぞれ供給される。これらのメモリは、例えばフレーム
メモリである。カラムアドレス発生のためのカウンタ6
の端子6aは、各メモリ7a、7b及び7cにそれぞれ
接続される。
【0019】コンパレータ8には、図示せずもスタート
アドレスS、横画素数を示すデータX及びカウントパル
ス等が入力される。カウントパルス数が、スタートアド
レスSとデータXとの加算値と一致した場合に、コンパ
レータ8からカウンタ6のロード端子6b及び3進カウ
ンタ13に信号oが供給される。3進カウンタ13から
は、イネーブル信号R、G及びBが順に出力され、この
イネーブル信号R、G及びBのそれぞれは、信号oが3
パルス供給された時点で、対応するメモリ7a、7b及
び7cに供給される。このイネーブル信号が供給される
ことによって、インタフェース5を介された画像データ
は、所定のメモリへ書き込まれる。ディスプレイシステ
ムをこのような構成とすることにより、データ入力が線
順次に行われる場合にも適応できる方式とされる。
【0020】3進カウンタ13の出力信号pは、ロウア
ドレス発生のためのラインカウンタ9に供給される。ラ
インカウンタ9の出力信号qは、ラインコンパレータ1
0及び加算器11に供給される。加算器11には、スタ
ートアドレスラッチ2からのスタートアドレスSも供給
される。加算器11では、これらの信号に基づいてロウ
アドレスが発生される。このロウアドレスは、各メモリ
7a、7b及び7cに供給される。また、上述のよう
に、端子6aからはカラムアドレスが各メモリ7a、7
b及び7cに供給される。インタフェース5を介して入
力された画像データは、各メモリ7a、7b及び7cに
記憶される。なお、この時には、供給されたロウアドレ
ス、カラムアドレス及びイネーブル信号に基づいて、各
メモリへの画像データの記憶がなされる。各メモリ7
a、7b及び7cに書き込まれた画像データは、線順次
でテレビジョンモニタ12に供給される。
【0021】図4には、上述の回路において発生される
各信号の出力タイミングが示される。なお、図4に示さ
れるアドレス及びデータは、図2と同様のもの(スター
トアドレス=34、横画素数データX=06、及びライ
ン数データY=04)が用いられる。コンパレータ8か
ら図4aに示されるような信号oが3進カウンタ13に
出力されると、信号oの第1パルスにより、Hレベルで
あるイネーブル信号RがLレベルとされる(図4b参
照)と共に、イネーブル信号GがLレベルからHレベル
とされる(図4c参照)。第2パルスにより、イネーブ
ル信号GがHレベルからLレベルとされると共に、イネ
ーブル信号BがLレベルからHレベルとされる(図4d
参照)。第3パルスにより、イネーブル信号RがLレベ
ルからHレベルに、イネーブル信号BがHレベルからL
レベルとされる。以下、信号oが1パルス供給される毎
に、同様の動作が繰り返して行われる。
【0022】3進カウンタ13に信号oが3パルス供給
されることにより、3進カウンタ13の出力信号p(図
4e参照)がラインカウンタ9に出力される。信号pに
よって、ラインカウンタ9のカウント値がインクリメン
トされ、ラインカウンタ9の出力信号qの値が変化され
る(図4f参照)。なお、図4fにおいて、データ中に
記されている数字はライン数を表す。
【0023】図4gには、ラインコンパレータ10から
コントローラ1に供給される、ウィンドウの設定終了を
表す信号のタイミング図が示される。図4gに示される
信号が変化する時点は、ウィンドウのライン数0〜3行
(4行分)が終了する時点と同期する。また、図4hに
は、メモリ7a、7b及び7cに対する入力アドレスの
タイミング図が示される。ラインカウンタ9の出力信号
qがウィンドウの最初の行を示す時には、図4hに示さ
れるように、3つ(メモリ7a、7b及び7c用)の3
Xが存在する。なお、上位ビットの3はロウアドレスを
示し、下位ビットXは4〜9の値のカラムアドレスが順
に入力されるものとする。第1の3Xでは、Rメモリ7
aに対する画像データの書き込みが行なわれる。第2の
3Xでは、Gメモリ7bに対する画像データの書き込み
が行なわれる。第3の3Xでは、Bメモリ7cに対する
画像データの書き込みが行なわれる。第3の3Xの次に
記される3つの4X(2ライン目)でも、同様の順序で
各メモリにアドレスが割り振られ、画像データが書き込
まれる。このようにアドレスを割り振り、このアドレス
に従って画像データをメモリに記憶することにより、線
順次のデータ入力に対応することができる。
【0024】図5には、3進カウンタ13から各メモリ
に出力されるイネーブル信号R、G、Bと、ラインカウ
ンタ9に供給される信号qのタイミング図が示される。
なお、図5aには3進カウンタ13への入力信号(信号
o)、図5bにはイネーブル信号R、図5cにはイネー
ブル信号G、図5dにはイネーブル信号B、図5eには
3進カウンタ13から出力される信号pがそれぞれ示さ
れる。
【0025】図5aに示される信号oの第1パルスが3
進カウンタ13に供給されると、第1パルスの立ち上が
りエッジに同期してイネーブル信号R及び信号pがHレ
ベルになる。信号pは、第1パルスの立ち下がりエッジ
に同期してLレベルとされる。入力信号の第2パルスが
供給されると、イネーブル信号RがLレベルに、イネー
ブル信号GがHレベルにそれぞれ反転される。入力信号
の第3パルスが供給されると、イネーブル信号GがLレ
ベルに、イネーブル信号BがHレベルとされる。入力信
号の第4パルスが供給されると、イネーブル信号R及び
信号pがHレベルとされる。このようにして、ラインカ
ウンタ9のカウント値がインクリメントされる。
【0026】
【発明の効果】この発明に依れば、スタートアドレス、
横画素数データ及びライン数データに基づいてハードウ
ェアで生成されたロウアドレス及びカラムアドレスがメ
モリに供給される。これらのアドレスに基づいて、メモ
リの所定の位置に画像データが記憶される。このよう
に、処理をソフトウェアとは異なる系で行うことによ
り、ディスプレイモニタにおける小画面表示、マルチデ
ィスプレイ、スクロール等を高速で処理することができ
る。
【図面の簡単な説明】
【図1】この発明が適用されたモノクロ用のディスプレ
イシステムの回路ブロック図である。
【図2】この発明によるディスプレイシステムの各回路
の信号タイミング図である。
【図3】この発明が適用されたカラー用のディスプレイ
システムの回路ブロック図である。
【図4】この発明によるディスプレイシステムの各回路
の信号タイミング図である。
【図5】3進カウンタから出力される信号のタイミング
図である。
【符号の説明】
6 カウンタ 7 フレームメモリ 8 コンパレータ 9 ラインカウンタ 10 ラインコンパレータ 13 3進カウンタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ディスプレイの表示画面上にウィンドウ
    を形成し、上記ウィンドウに画像を表示するようにした
    ディスプレイシステムにおいて、 上記ウィンドウに表示する画像データが蓄えられる画像
    メモリと、 上記ウィンドウの水平及び垂直スタートアドレス、上記
    ウィンドウの横画素数及び上記ウィンドウのライン数を
    制御する制御手段と、 上記制御手段から、上記ウィンドウの水平及び垂直スタ
    ートアドレス、上記ウィンドウの横画素数及び上記ウィ
    ンドウのライン数が供給され、上記画像メモリに上記ウ
    ィンドウのカラムアドレス及びロウアドレスを発生する
    アドレス発生手段と、 上記画像メモリに蓄えられた画像データを映出するディ
    スプレイとを備え、 上記アドレス発生手段は、 上記画像データのクロックにより進められる第1のカウ
    ンタと、 上記第1のカウンタの出力と、上記ウィンドウの水平ス
    タートアドレスに上記ウィンドウの横画素数を加算した
    値とを比較する第1のコンパレータと、 上記第1のコンパレータの出力により進められる第2の
    カウンタと、 上記第2のカウンタの出力と上記ウィンドウのライン数
    とを比較する第2のコンパレータとを有し、 上記第1のコンパレータから出力が現れる毎に、上記第
    1のカウンタに上記水平スタートアドレスを設定し、上
    記第1のカウンタを上記画像データのクロックで進める
    ことによりカラムアドレスを得、 上記第2のコンパレータから出力が現れるまで、上記第
    1のコンパレータの出力で上記第2のカウンタを進め、
    上記第2のカウンタの出力を上記ウィンドウの垂直スタ
    ートアドレスで補正することによりロウアドレスを得る
    ようにしたディスプレイシステム。
  2. 【請求項2】 上記画像データは3原色信号からなり、
    上記画像データは、上記画像メモリに対して線順次で供
    給され、上記画像メモリは上記3原色信号に対応する3
    つの画像メモリからなる請求項1記載のディスプレイシ
    ステム。
JP5148471A 1993-05-27 1993-05-27 ディスプレイシステム Pending JPH06337665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5148471A JPH06337665A (ja) 1993-05-27 1993-05-27 ディスプレイシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5148471A JPH06337665A (ja) 1993-05-27 1993-05-27 ディスプレイシステム

Publications (1)

Publication Number Publication Date
JPH06337665A true JPH06337665A (ja) 1994-12-06

Family

ID=15453494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5148471A Pending JPH06337665A (ja) 1993-05-27 1993-05-27 ディスプレイシステム

Country Status (1)

Country Link
JP (1) JPH06337665A (ja)

Similar Documents

Publication Publication Date Title
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
US5602565A (en) Method and apparatus for displaying video image
JPH08202318A (ja) 記憶性を有する表示装置の表示制御方法及びその表示システム
JPH0782306B2 (ja) ビデオインターフェース方法及び装置
JPS59160174A (ja) グラフイツクデイスプレイ装置
JPH0426273B2 (ja)
JP2000224477A (ja) 映像表示装置および方法
JPH02110497A (ja) 画像表示装置
JPH08248925A (ja) 電子機器
JPH06337665A (ja) ディスプレイシステム
JPH09116827A (ja) 縮小映像信号処理回路
JPH0310293A (ja) 画像データ処理装置
JPH08202310A (ja) 画面駆動回路
US6339452B1 (en) Image display device and image displaying method
JP3593715B2 (ja) 映像表示装置
JP3296645B2 (ja) 2画面駆動回路
JPS6024586A (ja) 表示デ−タの処理回路
JPS6032088A (ja) Crt表示端末装置
JP2535841B2 (ja) 表示制御装置
JPS61213897A (ja) 画像表示装置
JPH0830254A (ja) 表示効果発生回路
JP3334724B2 (ja) 流動表示制御方式
JP2917684B2 (ja) ウィンドウ表示装置
JPH10282947A (ja) オンスクリーン表示装置
JPH087547B2 (ja) 表示メモリアドレス装置