JPH03109593A - 情報処理装置の表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 −上の この発明は、電子ファイリングシステムやワークステー
ション、ＣＡＤ、ＣＡＭその他各種の情報処理装置で使
用するのに好適な表示装置の改良に係り、特に、インタ
ーレース走査方式ＣＲＴデイスプレィ等の表示制御回路
において、フレームメモリ（ビデオメモリ）の記憶容量
の節減化と、拡大表示時に文字データのリアルタイムで
の表示とを可能にした表示装置に関する。

具体的にいえば、高解像度表示を格別必要としないテキ
スト画面の表示に際して、奇数と偶数の両プレーンに同
じデータを送出することにより、テキスト画面用フレー
ムメモリの記憶容量を節減して低コスト化を達成すると
共に、ある文字または領域の拡大表示に際して、リアル
タイムで表示が行えるようにして、編集操作等の処理能
率を向上させた情報処理装置の表示装置に関する。

従来立艮先 電子ファイリングシステム等の情報処理装置には、編集
等のために、ＣＲＴデイスプレィ等の表示装置が接続さ
れている。

このような表示装置では、表示用データを記憶させるメ
モリとして、ビデオメモリが使用されている。

また、ビデオ信号のドツトクロックの周波数を上げるこ
となしに、高解像度の表示画面を得る一つの表示制御方
式として、インターレース走査方式（飛越し走査方式）
が用いられている。

インターレース走査方式の表示装置では、通常、１フレ
ーム当りのドツト数と同等またはそれ以上の記憶容量を
有するメモリが、数フレーム分設けられている。

ここで、インターレース走査方式について、簡単に説明
する。

第８図（１）〜（４）は、インターレース走査方式を説
明するための図で、（１）はＣＲＴ表示両面、（２）は
奇数プレーン、（３）は偶数プレーン、（４）は垂直方
向の同期信号を示す。

第８図（１）〜（３）に示すように、インターレース走
査方式では、１フレームの表示画面を奇数番目の走査線
だけの奇数プレーンと、偶数番目の走査線だけの偶数プ
レーンとに分割し、それぞれのプレーンを、第８図（４
）に示すように、時分割方式によって交互に表示するこ
とにより、１フレームの表示画面を得る走査方式である
。

この走査方式の場合、それぞれのプレーンは飛越し走査
となるため、垂直方向のライン数は、通常の走査方式に
比べて１７２になるが、水平方向のドツト数は同じであ
る。

従来の表示装置では、このインターレース走査方式によ
って、高解像度の表示画面を実現している。

このインターレース走査方式の場合、少なくとも２フレ
一ム分のメモリが必要である。

ところが、現在では、電子ファイリングシステム等の各
種の情報処理装置に、イメージ処理機能の付加が一般化
しており１例えば、イメージ処理のためには、画像デー
タやグラフィック表示のためのイメージ画面用フレーム
メモリと、文字データを表示するためのテキスト画面用
フレームメモリなどのように、多数のメモリが必要であ
る。

このように、各種の情報処理装置で、イメージ処理機能
の付加が一般化し、高解像度の表示装置が要求されると
、その分だけフレームメモリ（ビデオメモリ）の記憶容
量も増大する。

その結果、インターレース走査方式の場合、本来必要と
される２フレ一ム分のメモリの他に、イメージ画面用と
テキスト画面用のメモリがそれぞれ必要であるから、結
果的に、数フレーム分のメモリを備える、というケース
が多くなりつつあるのが、現在の傾向である。

したがって、各種の情報処理装置の表示装置では、必然
的に、フレームメモリの記憶容量およびその個数が増大
し、メモリが大容量化すると共に、コストアップの一因
になる、という不都合があった。

その上に、テキスト画面上で、ある文字または領域を拡
大表示する場合には、フレームメモリ上において、拡大
のためのイメージ処理が必要であるから、その処理のた
めに時間がかかり、結果的に作業能率が低下する、とい
う問題もある。

が　　じようとする この発明では、従来の表示装置におけるこのような不都
合を解決し、高解像度表示があまり要求されないテキス
ト画面用フレームメモリの容量を節減すると共に、テキ
スト画面の拡大表示がリアルタイムで処理できるように
して、メモリ容量の小型化、低コスト化と、迅速な拡大
表示とを可能にして操作性を向上させた表示装置を提供
することを目的とする。

昔　を　　するための毛限 この発明では、 図面等をイメージデータとして読取るスキャナ読取り手
段と、イメージデータを記憶するイメージメモリと、文
字データを記憶するテキストメモリと、前記イメージメ
モリとテキストメモリにそれぞれ記憶されたイメージデ
ータと文字データとを表示する表示手段と、該表示手段
の表示を制御する表示制御手段と、これらの各部を制御
するＣＰＵ等の中央処理装置とを具備し、情報処理機能
を備えたシステムのインターレース走査方式表示装置に
おいて、 表示画面上の文字データの表示開始位置の情報を記憶す
る表示開始位置情報記憶手段と、該表示開始位置情報記
憶手段に記憶された位置情報と、走査線の数とを比較し
、一致検出時に文字データの表示を可能にする文字デー
タ表示可能信号を出力するコンパレータと、 前記テキストメモリに記憶されたパラレルの文字データ
をシリアルデータに変換するパラレル／シリアル変換器
と、 分周器からなり、該パラレル／シリアル変換器のシフト
クロックを出力するシフトクロック出力手段と、 水平同期信号を分周して垂直方向のカウントパルス信号
を生成する第２の分周器、 とを備え、 前記テキストメモリに記憶された文字データを前記表示
手段へ出力するに際して、前記表示開始位置情報記憶手
段に表示開始位置の情報を記憶させると共に、前記シフ
トクロック出力手段の分周比を設定しておき、前記コン
パレータから文字データ表示可能信号が出力された状態
で、奇数と偶数の両プレーンに対して同じデータを送出
するようにしている。

実施例１ 次に、この発明の情報処理装置の表示装置について、図
面を参照しながら、その実施例を詳細に説明する。

理解を容易にするために、最初に、この発明の表示装置
が前提としているイメージ表示とテキスト表示との画面
分割について、簡単に述べる。

第２図は、ＣＲＴ表示装置の表示画面について、イメー
ジエリアとテキストエリアとの一分割例を示す図である
。

この第２図では、−表示画面は、１２８０　（ライン）
Ｘ１０２４　（ドツト）の構成で、上方のライン「１〜
７００Ｊがイメージエリアに、下方のライン「７０１〜
１２８０４がテキストエリアに、それぞれ分割される場
合を示している。

このように、一画面を分割して、イメージ表示とテキス
ト表示とを行う場合には、従来の表示装置では、イメー
ジ表示用とテキスト表示用の２つのメモリが必要であり
、しかも、インターレース走査方式ＣＲＴデイスプレィ
等の表示装置では、奇数用と偶数用のフレームメモリが
それぞれ必要であるから、少なくとも、計４つのメモリ
が必要となる。

次に、このような画面分割による表示を行う情報処理装
置について、表示動作に関する主要部の構成例を説明す
る。

第３図は、この発明の表示装置が前提としている画面分
割表示機能を有する情報処理装置について、表示動作に
関する主要部の一システム構成例を示す機能ブロック図
である。図面において、１１はＣＰＵ、１２はプログラ
ムメモリ、１３はイメージメモリ、１４はテキストメモ
リ、１５は表示制御回路、１６はＣＲＴＣ（ＣＲＴコン
トローラ）、１７はＣＲＴ表示装置、１８はシステムバ
スを示す。

この第３図で、情報処理装置におけるシステム制御は、
主として、ＣＰＵＩＩとプログラムメモリ１２によって
実行される。

イメージメモリ１３は、イメージデータを格納するメモ
リであり、テキストメモリ１４は、テキストデータを格
納するメモリである。

表示動作においては、ＣＲ１表示装置１７への同期信号
、すなわち、水平、垂直同期信号は、ＣＲＴＣ１６によ
って発生される。また、ドツトクロックやブランキング
信号等も発生される。

このＣＲＴＣ１６は、イメージメモリ１３をアクセスし
てイメージデータを読出し、ビデオ信号を作成する。

表示制御回路１５は、ある表示エリア、すなわち、第２
図のイメージ表示エリアでは、ＣＲＴＣ１６によって作
成されたビデオ信号を、ＣＲ１表示装置１７へ送出する
。

また、ある表示エリア、すなわち、テキスト表示エリア
では、テキストメモリ１４をアクセスして、テキストデ
ータを読出し、そのデータをＣＲ１表示装置１７へ送出
する。

そして、第２図のように、一画面をイメージ表示エリア
とテキスト表示エリアとに分割して表示するための制御
は、表示制御回路１５によって行ねれる。

そこで、次に、この第３図の表示制御回路１５について
、詳細に説明する。

第１図は、この発明の情報処理装置の表示装置について
、その表示制御回路の要部構成の一実施例を示す機能ブ
ロック図である。図面において、１はカウンタ、２は表
示開始位置レジスタ、３はコンパレータ、４はアドレス
カウンタ・セレクタ、５はメモリコントロール部、６は
分周器、７はテキストメモリ、８はＰ／Ｓ　（パラレル
／シリアル）変換器、また、ＶＳＹＮＣは垂直同期信号
、Ｈ５ＹＮＣは水平同期信号、ｄｉｓρ−ｅｎはテキス
ト表示可能期間信号、ＢＬＡＮＫ信号はブランキング信
号、ＣＬＫはシフトクロックを示す。

この第１図は、先の第３図に示した情報処理装置におい
て、主として、表示制御回路１５とテキストメモリ１４
とに対応する要部を示している。

通常、高解像度表示を必要とするのは、イメージやグラ
フィック表示のときであり、テキスト表示においては、
高解像度が要求されないケースが大半である。

そこで、この第１図の表示制御回路では、このような点
に着目し、テキスト表示エリアへ表示するために、テキ
ストメモリ７からデータを読出すときには、奇数ライン
と偶数ラインとへ同じデータを送出するようにして、フ
レームメモリの容量を節減している。

この第１図の各部の機能は、概路次のとおりである。

カウンタ１は、水平同期信号Ｈ３ＹＮＣをカウントする
カウンタである。

表示開始位置レジスタ２は、テキスト画面の表示開始位
置をセットするレジスタである。

コンパレータ３は、カウンタ１のカウント値と表示開始
位置レジスタ２の内容とを比較する比較手段である。

このコンパレータ３から出力されるテキスト表示可能期
間信号ｄｉｓｐ−ａｎは、“Ｈ”のとき、テキスト表示
画面となり、Ｉｔ　Ｌ　Ｉｔのときは、イメージ表示画
面となる。

アドレスカウンタ・セレクタ４は、水平同期信号Ｈ５Ｙ
ＮＣとメモリコントロール部５からの信号によって、テ
キストメモリ７の表示用アドレス信号を出力する。

メモリコントロール部５は、ＣＰＵバスを介してＣＰＵ
Ｉ　１から与えられる命令や、（第３図のＣＲＴＣ１６
から与えられる）ブランキング信号ＢＬＡＮＫ、　コン
パレータ３からの出力信号等により制御信号を作成して
、テキストメモリ７の読出しや書込みを制御する。

分局器６は、（第３図のＣＲＴＣ１６から与えられる）
ドツトクロックを分周して、シフトクロックＣＬＫを作
成する。

テキストメモリ７は、テキストデータを格納するメモリ
である。

Ｐ／Ｓ変換器８は、テキストメモリ７から与えられるパ
ラレルのデータを、シリアルのデータに変換して、表示
装置（第３図のＣＲＴ表示装置１７）へ出力する。

次の第４図（１）と（２）は、第１図に示したこの発明
の表示装置における表示動作を説明するためのタイムチ
ャートであり、（１）は垂直、水平同期信号と分割表示
信号との関係、（２）は３ビツトパラレルデータをシリ
アルデータに変換する場合の送出タイミングの関係を示
す図である。図面における符号は、第１図の符号位置と
対応している。

すでに述べたように、第１図の表示開始位置レジスタ２
へ、テキスト画面の表示開始位置をセラ１−する。

先の第２図の表示画面の場合には、テキスト表示エリア
は７００ラインであるが、この実施例ではインターレー
ス走査方式を採用しているために、７００÷２．．３５
０　（ライン）のｒ３５０」を、テキスト画面の表示開
始位置としてセットする。

そして、このライン数の値ｒ３５０Ｊ　と水平同期信号
Ｈ５ＹＩＩＩＣのカウント値とを、次段のコンパレータ
３へ与えて比較する。

この両者が一致すれば、走査線がテキスト画面の表示開
始位置に達したことになり、コンパレータ３から一致検
出信号が出力される。

その結果、第４図（１）に示すように、この時点で、テ
キスト表示可能期間信号ｄｉｓρ−ｅｎはＩＩ　ＨＩＦ
となり、テキストメモリ７のデータが、ＣＲＴ表示装置
へ送出される。

この関係について、さらに詳しくいえば、このテキスト
表示可能期間信号ｄｉｓｐ−ｅｎがＩｔ　Ｈ１１となる
と、第４図（２）から明らかなように、アドレスカウン
タ・セレクタ４からテキストメモリ７ヘアドレス信号が
、また、メモリコントロール部５からテキストメモリ７
へ制御信号が、それぞれ出力されて、テキストメモリ７
から数ビットのパラレルデータが出力される。

この数ビツトパラレルのデータが、Ｐ／Ｓ変換器８によ
ってシリアルデータに変換され、ＣＲＴ表示装置１７へ
送出される。

これに対して、このテキスト表示可能期間信号ｄｉｓｐ
−ａｎが”Ｌ”のときは、イメージ表示画面であり、第
３図のＣＲＴ表示装置１７へは、ＣＲＴＣ１６からビデ
オ信号が送出されて、画面上に表示される。

この場合に、この第１図の表示制御回路によれば、奇数
フレーム、偶数フレーム、共に同じデータが出力される
ため、実際の表示画面上では、垂直方向に２倍のデータ
となって表示される。

また、水平方向についても２倍にするために。

Ｐ／Ｓ変換器８のシフトクロックＣＬＫの周波数を、Ｃ
ＲＴＣ１６から出力されるドツトクロックの周波数を、
分周器６によって１／２に分周する。

表示制御回路のこのような制御によって、テキストメモ
リ７の容量を、表示エリアの１／４に減少させることが
できる。

以上が、第２図のように、一画面をイメージエリアとテ
キストエリアとに分割して表示する場合の動作である。

この発明の表示装置では、さらに、全表示エリアをテキ
ストエリアにすることも可能であり、表示開始位置レジ
スタ２に“０″をセラ１−するだけでよい。

その上、水平方向の位置検知を行う手段を付加すれば、
水平方向のサイズも任意に設定可能なテキストエリアを
作成することもできる。

したがって、この発明の表示装置は、ウィンドウ機能に
おけるウィンドウ表示や、ポツプアップメニュー表示な
どに応用することも可能である。

失ｍλ 次に、この発明の表示装置について、他の実施例として
、拡大表示の動作について説明する。

第５図は、テキストメモリ７上におけるメモリアドレス
と表示ドツト位置の関係の一例を示す図である。図面に
おいて、ａ０〜ａ７はＸアドレス、ａ８〜ａ工、はＹア
ドレスを示す。

第１図のテキストメモリ７のメモリアドレス、すなわち
、ＸアドレスとＹアドレスとを、表示ドツト位置に対し
て、この第５図に示すように付与する。

この場合には、第１図に示したアドレスカウンタ・セレ
クタ４は、次に述べるように、極めて簡単に構成するこ
とができる。

第６図は、第１図に示したアドレスカウンタ・セレクタ
４の一構成例を示す図である。図面における符号は第１
図および第５図と同様であり、また、４１は第２の分周
器、４２は第２のカウンタ、４３は第３のカウンタを示
す。

この第６図では、先の第４図のタイムチャートに対応し
て、３ビツトパラレルデータが入力される場合を示して
おり、Ｘアドレスａ。−ａ７を生成する第３のカウンタ
４３には、１／３に分周されたシフトクロックＣＬＫが
与えられる。

また、この第３のカウンタ４３は、水平同期信号Ｈ５Ｙ
ＮＣの反転信号によってクリアされる。

また、Ｙアドレスａ、”−”ａ工、を生成する第２のカ
ウンタ４２には、第２の分周器４１によって水平同期信
号Ｈ３ＹＮＣが分周されて生成されるパルス信号が、カ
ウントパルスとして入力される。

この第２のカウンタ４２は、テキスト表示可能期間信号
ｄｉｓｐ−ｅｎによってクリアされる。

第１図に示したアドレスカウンタ・セレクタ４は、この
第６図に示すように、極めて簡単な構成でよい。

先の実施例では、２倍に拡大して表示する場合の動作を
中心に説明した。

しかし、２倍に限らず、任意の倍率に拡大して表示する
ことができる。

すなわち、任意の倍率による拡大表示には、第６図の第
２の分周器４１による分周比と、第１図の分周器６によ
って生成されるシフトクロックＣＬＫの分周比とを、設
定すればよい。

第７図は、それぞれの倍率のときの分周比とクロック周
波数との関係を示す図である。

この第７図に示すように、例えば、２倍の拡大表示には
、第２の分周器４１による分周比を「２」とし、第１図
の分周器６によって生成されるシフトクロックＣＬＫの
周波数をｒｌ／２Ｊに設定する。

また、４倍の拡大表示には、第２の分周器４１による分
周比を「４」とし、第１図の分周器６によって生成され
るシフトクロックＣＬＫの周波数をｒｌ／４Ｊに設定す
る。

さらに、６倍の拡大表示には、第２の分周器４１による
分周比を「６Ｊとし、第１図の分周器６によって生成さ
れるシフトクロックＣＬＫの周波数をｒ１／６」に設定
する。

８．１０．・・・２ｍの各倍率についても同様で、第２
の分周器４１による分周比を「ｍ」とし、第１図の分局
器６によって生成されるシフトクロックＣＬＫの周波数
をｒ　１　／　ｍ　Ｊに設定するだけで実現できる。

以上に詳細に説明したように、この発明の情報処理装置
の表示装置では、テキストメモリ７のメモリアドレス（
ｘ、ｙ）と表示ドツト位置との関係を、先に第５図のよ
うに設定することによって、第１図のアドレスカウンタ
・セレクタ４は、第６図に示したような簡単な回路構成
で済むことになる。

さらに、第２の分周器４１の分周比と、シフトクロック
ＣＬＫの周波数とを、第７図のように設定することによ
って、２，４，６．・・・・・・９ｍの任意倍率の拡大
表示が可能である。

すなわち、奇数、偶数両フレーム共に同じデータを送出
することによって、表示画面上では、２ラインが同じデ
ータとなり、垂直方向については２倍になる。

さらに、奇数、偶数それぞれのフレームで、２ラインづ
つ同じデーターを送出すれば、表示画面上では、４ライ
ンが同じデータとなり、４倍の拡大表示が実現される。

同様に、３ラインづつ同じデータを送出することで１表
示画面上では、６ラインが同じデータとなり、６倍に拡
大された表示が得られる。

このような処理によって、４倍、６倍、・・・９ｍ倍の
任意倍率による拡大表示が可能であり、しかも、リアル
タイムで実行することができる。

以上に第２の実施例として詳しく説明したように、この
発明の表示装置では、高解像度があまり要求されないテ
キスト表示エリアでは、単に、フレームメモリの節減だ
けでなく、任意の倍率による拡大表示も、リアルタイム
で迅速に実行することが可能である。

発泗ヱリ弧果 この発明の情報処理装置の表示装置によれば、文字デー
タの表示時に、奇数、偶数の両プレーン共に、同じデー
タを送出するようにしているので、テキスト表示用のフ
レームメモリの記憶容量を節減することができ、装置の
低コスト化が可能となる。

また、そのための回路構成も、簡単であるから、コスト
面でも一層有利である。

その上、奇数、偶数の両プレーンに同じデータを送出す
る表示制御方式を採用しているので、２倍の拡大表示も
、リアルタイムで迅速かつ容易に実行することができる
。

さらに、４倍、６倍、・・・２ｍ倍の任意倍率の拡大表
示も、シフトクロックの周波数の分周比と、垂直方向の
カウントパルスの周波数比とを変更するだけで、基本的
には２倍の拡大表示と同様の処理によって、リアルタイ
ムで極めて容易に行える、等の多くの優れた効果が得ら
れる。

【図面の簡単な説明】

第１図は、この発明の情報処理装置の表示装置について
、その表示制御回路の要部構成の一実施例を示す機能ブ
ロック図、 第２図は、ＣＲＴ表示装置の表示画面について、イメー
ジエリアとテキストエリアとの一分割例を示す図、 第３図は、この発明の表示装置が前提としている画面分
割表示機能を有する情報処理装置について、表示動作に
関する主要部の一システム構成例を示す機能ブロック図
、 第４図（１）と（２）は、第１図に示したこの発明の表
示装置における表示動作を説明するためのタイムチャー
ト、 第５図は、テキストメモリ７上におけるメモリアドレス
と表示ドツト位置の関係の一例を示す図、第６図は、第
１図に示したアドレスカウンタ・セレクタ４の一構成例
を示す図、 第７図は、それぞれの倍率のときの分周比とクロック周
波数との関係を示す図、 第８図（１）〜（４）は、インターレース走査方式を説
明するための図。 図面において、１はカウンタ、２は表示開始位置レジス
タ、３はコンパレータ、４はアドレスカウンタ・セレク
タ、５はメモリコントロール部、６は分周器、７はテキ
ストメモリ、８はＰ／Ｓ変換器。 （１） （２） 蜂 図 Ｘアト−シス（ａｏ−ａ、） 斗 図

Claims (1)

1. 【特許請求の範囲】 図面等をイメージデータとして読取るスキャナ読取り手
   段と、イメージデータを記憶するイメージメモリと、文
   字データを記憶するテキストメモリと、前記イメージメ
   モリとテキストメモリにそれぞれ記憶されたイメージデ
   ータと文字データとを表示する表示手段と、該表示手段
   の表示を制御する表示制御手段と、これらの各部を制御
   するＣＰＵ等の中央処理装置とを具備し、情報処理機能
   を備えたシステムのインターレース走査方式表示装置に
   おいて、 表示画面上の文字データの表示開始位置の情報を記憶す
   る表示開始位置情報記憶手段と、該表示開始位置情報記
   憶手段に記憶された位置情報と、走査線の数とを比較し
   、一致検出時に文字データの表示を可能にする文字デー
   タ表示可能信号を出力するコンパレータと、前記テキス
   トメモリに記憶されたパラレルの文字データをシリアル
   データに変換するパラレル／シリアル変換器と、 分周器からなり、該パラレル／シリアル変換器のシフト
   クロックを出力するシフトクロック出力手段と、 水平同期信号を分周して垂直方向のカウントパルス信号
   を生成する第２の分周器、 とを備え、 前記テキストメモリに記憶された文字データを前記表示
   手段へ出力するに際して、前記表示開始位置情報記憶手
   段に表示開始位置の情報を記憶させると共に、前記シフ
   トクロック出力手段の分周比を設定しておき、前記コン
   パレータから文字データ表示可能信号が出力された状態
   で、奇数と偶数の両プレーンに対して同じデータを送出
   することを特徴とする表示装置。