JPH0673070B2 - 画像表示装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えばＸ線CTやNMR−CT等に用いられる画像
表示装置に関し、更に詳しくは、走査型CRTを用いて断
層像等のディジタル画像データを表示する画像表示装置
であって、画面書き替え方式の改善に関するものであ
る。

（従来の技術） Ｘ線CTやNMR−CT等に用いられている断層像の表示装置
においては、複数の断層像の比較を視覚の残像効果を利
用して行うことがある。この場合、CRT画面上に表示さ
れた画像内容を瞬時に切替える必要がある。

第４図及び第５図は、表示された画面内容を瞬時に切替
え可能とした従来の画像表示装置の構成ブロック図であ
る。

第４図装置は、CRT4に表示させる画像データを保存する
２個のフレームバッファ（メモリ）11,12を設け、ホス
トCPUからの画像データを１フレーム毎に書き込み制御
回路31,切替スイッチSW1を介してフレームバッファ11,1
2に交互に書き込むと共に、各フレームバッファ11,12か
らの画像データを交互に切替スイッチSW2,読み出し制御
回路41を介して読み出し、CRT4に表示するように構成し
たものである。尚、30は切替えスイッチSW1,SW2の切替
え制御回路、42は同期信号の発生回路である。

このような構成の従来装置は、２個のフレームバッファ
11,12が必要な上に、書き込み側の選択，読み出し側の
選択等を行うスイッチSW1,SW2や、その切替え制御回路3
0が必要で、構成が複雑、しかも制御ソフトウェアの処
理も複雑になる等の問題がある。

第５図装置は、この点を解決したものであって、１個の
フレームバッファ10を用い、その書き込み制御回路31,
読み出し制御回路41と、ここから読み出された画像デー
タを表示するCRT4及び同期信号発生回路42とで構成した
ものである。

このように構成した装置において、表示画像の内容を瞬
時に切替える方法として、（ａ）読み出し制御回路41が
表示のための読み出しアクセスを必要としない水平又は
垂直ブランキング期間に、書き込み制御回路31がフレー
ムバッファ10に対して高速で書き込みを行う手法と、
（ｂ）フレームバッファ10へのアクセスを１メモリサイ
クル毎に表示と描画に分割し、ブランキング期間外にも
描画を与えるようにするか、又は、フレームバッファ10
にビデオ用マルチポートRAMを使用すると共に、メモリ
チップ内の表示用シフトレジスタを介して表示用読み出
しアクセスを行うことにより、シフトレジスタへのロー
ド期間を除く任意の期間に描画ができるようにしたもの
とがある。

（発明が解決しようとする問題点） しかしながら、前述した（ａ）の手法において、水平，
垂直を含むブランキング期間は一般に１垂直期間のうち
の１〜２割であり、人間の視覚で書き換え処理を感じさ
せない時間（例えば１垂直ブランキング期間）内で、全
画面データを書き換えるためには、上記の短いブランキ
ング期間内に大量のデータを書き込まなくてはならず、
フレームバッファ10として、特に高速，高価なメモリ素
子が必要になるという問題点がある。

又、前述した（ｂ）の手法によれば、１画面分の書き換
えに要する時間が短縮され、視覚上、書き換えを感じさ
せない程度での高速な画面切換えが汎用的なメモリを用
いて行えるという特長がある反面、CRT表示のためのメ
モリ走査（CRT上のラスタスキャンに対応したメモリア
クセス）と、画面書き換えのためのメモリアクセスが非
同期に行われるため、書き換え途中の状態が表示される
という問題点がある。

この問題点を図を用いて更に詳細に説明する。

第６図は、一般的なノンインターレス方式によるCRTの
ラスタ走査順を示す。又、第７図は第６図ラスタ走査順
に対応するフレームバッファのアドレス配置を示す。こ
こで、表示のための読み出しアクセスは、アドレス順に
行われるものとする。

第８図は同期信号に基づいて行われる表示のためのラス
タ番号の走査による更新度を時間軸と共に表示したもの
である。第８図に示すように、垂直ブランキング期間の
終了直後からラスタ番号は時間と共に更新され、所定の
表示域の最大ラスタ番号（ここでは767）でブランキン
グモードに戻る。破線はフレームバッファ10への書き込
みアクセスを示す。書き込みは、ラスタの若い番号に対
応するアドレスから最大ラスタ番号方向へ実行される。
図では点で同一ラスタに対する書き込みと読み出しア
クセスが重なることになる。

このため、フレームの表示開始点から点までは既に
書き込みが完了した部分からの読み出しが行われるため
表示画面の略前半には、新画面が表示される。これに対
して、点以降のフレーム後半では、未書き込み部分
の表示が行われるため前画面が表示される。

従って、この例によれば、フレームは前画面と新画面
が半々の混在画面を表示することとなる。

本発明はこのような問題点を解決するためになされたも
ので、その目的は、汎用のメモリ素子で構成される１個
のフレームバッファを用い、ちらつきなく、瞬時に画面
切り換えが可能な画像表示装置を実現することにある。

（問題点を解決するための手段） 第１図は、本発明の原理ブロック図である。図におい
て、10は少なくとも画面１枚分の容量を有するフレーム
バッファと、20はフレームバッファ10に書き込みを行う
書き込み手段、40はフレームバッファ10からの画像デー
タの読み出しを行う読み出し手段で、読み出し手段40か
らの画像データは例えばCRTのような走査型表示手段
（符号４を用いて示した）で表示する。42は読み出し手
段40の読み出し動作を走査型表示手段４の表示の同期を
とる同期信号発生手段である。

（作用） 書き込み手段20は、同期信号発生手段42から同期信号に
同期する垂直ブランキング期間の終了をもって書き込み
動作を開始し、遅くとも開始から２つ目の垂直ブランキ
ング直前までに一連の書き込み動作を完了するようにす
ると共に、この書き込み動作を読み出し手段40によるフ
レームバッファ10からの読み出し走査順と同方向に行
う。

これによって、ちらつきなく、瞬時に画面の切り換えが
行えるようにしている。

（実施例） 以下、図面を用いて本発明の実施例を詳細に説明する。

第２図は、本発明の一実施例を示す構成ブロック図であ
る。図において、第１図の各部分に対応するものには同
一符号を付して示す。フレームバッファ10は、マルチポ
ートRAMが用いられ、ここから読み出された画像データ
はパラレル／シリアル変換器5,D/Aコンバータ６を介し
て走査型表示手段であるところのCRT4に印加されてい
る。ここで、マルチポートRAMは、高速書き込みを可能
とするように、例えば8WAYの公知のインターリーブモー
ドで動作するように構成されている。

２はディジタル・シグナル・プロセッサ（以下DSPと略
す）、21はDSP2のワーキングマモリで、DSP2からアドレ
ス信号（ADDRESS），ストローブ信号（STRB），リード
／ライト信号（R/W）等の制御信号が印加され、又、DSP
2に対してデータバスDBが接続されている。

22はマルチポートRAM10の制御回路で、マルチポートRAM
10に対して、アドレス信号，ストローブ信号，リード／
ライト信号等の制御信号が出力され、又、マルチポート
RAM10に書き込むべき画像データを出力する。

DSP2から制御回路22に対しては、書き込み画像データと
そのアドレス信号が出力され、制御回路22からは書き込
みレディ信号（READY）およびCRT4の垂直ブランキング
信号（V.BLANK）がDSP2に対して出力されている。又、
パラレル／シリアル変換器５に対してデータのロード信
号（LOAD），シリアル出力用のクロック信号（S.CLK）
が出力され、更に、CRT4に対しては、水平，垂直同期信
号が混合されたコンポジット同期信号（COMPOSITE SYN
C）が出力されている。

ここで、DSP2及びマルチポートRAM制御回路22は、メモ
リ21に格納されたプログラムに従って第１図における書
き込み手段20,読み出し手段40及び同期信号発生回路42
としてそれぞれ機能する。

このように構成した装置の動作を説明すれば、以下の通
りである。

DSP2はメモリ21の内容に従って、必要な画像データを演
算により生成し、マルチポートRAM制御回路22を経由し
てマルチポートRAM10の所要のアドレスに書き込む。こ
の書き込み開始のタイミングは、制御回路22から出力さ
れる垂直ブランキング信号V.BLANKの立上りエッジで与
えられる（DSP2はこれにより割込み処理起動がかか
る）。

マルチポートRAM10への書き込み順番は、画面上のラス
タ番号の若い順及び同一ラスタ番号内では、アドレスの
若い順に行われる。

制御回路22内で生成されるマルチポートRAM10内部での
ロード実行起動（マルチポートRAM10の内部メモリアク
セスから内部シフトレジスタへの転送起動）、又はリフ
レッシュ起動中は、制御回路22がレディ信号READYをオ
ンにして、DSP2の書き込み処理を待ち状態にして、アク
セスの衝突を回避している。

一方、制御回路22では、CRT4に対する同期信号を生成
し、又、これらの信号を基本タイミングとして、前述し
たロード信号，リフレッシュ動作起動及びアドレス信号
を発生したり、パラレル／シリアル変換器５に対するロ
ード信号ROAD,シリアル出力クロック信号S.CLKを発生す
る。パラレル／シリアル変換器５は、これらの信号を受
け、CRT4の画素に対応する画素データを順次出力し、D/
Aコンバータ６は、このデータをアナログ信号に変換し
てCRT4に出力する。

これらの一連の動作は、表示のためのマルチポートRAM1
0の読み出し走査に相当している。

第３図は第２図装置による読み出し走査と、書き込みア
クセスのタイミングを示す波形図である。

DSP2は、垂直ブランキング信号の終了時点から書き込み
アクセスを開始し、以降、アドレスの若い順，ラスタ番
号の若い順にマルチポートRAM10へ書き込みを破線に示
すように順次実行する。フレームの区間では、表示ア
クセスは書き込みアクセスよりもアクセス対象ラスタ番
号の更新が先行して進むため、この区間ではマルチポー
トRAM10内のデータの一部は更新されているが、表示は
されない。フレームの区間では、フレームのはじめ
の部分では、前半の約半分のマルチポートRAM2の部分が
更新されており、表示はこの部分から始まるため、フレ
ーム表示の開始点から新画面に切替わる。

以後、表示のための読み出しアクセスが進むにつれ、同
時に書き込みアドレスも更新していくことにより、全書
き込みが終了すると、同時にフレームの表示も完了す
る。従って、フレームは全画面領域について新画面が
表示されることになる。

尚、上記の実施例では、フレームバッファ10としてビデ
オ信号用マルチポートRAMを使用した例について説明し
たが、DRAM或いはSRAM等の汎用のメモリをメモリサイク
ル単位で時分割使用し、見掛け上書き込みアクセスと、
読み出しサイクルが並列に動作するようにしたものを用
いてもよい。又、上記では、ノンインターレース走査型
CRTに対するタイミングについて説明したが、NSTC,PAL/
SECAM等のインターレース方式に適用してもよい。この
場合は、２フレームにわたる書き込みではなく、２フィ
ールドにわたる書き込み期間が与えられることになる。

（発明の効果） 以上詳細に説明したように、本発明によれば、新画面を
生成するためのフレームバッファへのデータ書き込み開
始を、垂直ブランキングの終了直後から始め且つラスタ
番号の若い順に書き込みを行うようにしたことによっ
て、以下のような効果が得られる。

（ａ）表示のための読み出しメモリアクセスのアドレス
更新を書き込みアドレス更新よりも先行させ、読み出し
と書き込み処理との時間差をつけることが可能になるた
め、１垂直ブランキングで画面が切替えられる。即ち、
表示画面が垂直ブランキングを境として過渡的な表示を
することなく瞬時に前画面から新画面へ切替えることが
できる。

（ｂ）（ａ）による瞬時切替えが可能となるにも拘ら
ず、書き換え時間は（１フレーム周期＋１表示時間）内
の制限ですませることができる。これは一般的な例をあ
げると60Hzノンインターレース型CRTの場合には16.7ms
＋14ms＝30.7msとなり、約30msで書き換えを終了すれ
ば、よいことになり、従来装置では、垂直ブランキング
期間（約2.7ms）内での書き込み完了が必要であるのに
対し約1/10の速度でよいことになる。

このため、高速，高価なメモリ、又、高速の書き込み制
御回路が不要になり、汎用的な部品を用いて安価なハー
ドウェアで実現できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す構成ブロック図、第３図は第２図装置によ
る読み出し走査と書き込みアクセスのタイミングを示す
波形図、第４図及び第５図は従来装置の構成ブロック
図、第６図はノンインターレース方式によるCRTのラス
タ走査順を示す図、第７図は第６図ラスタ走査順に対応
するフレームバッファのアドレス配置を示す図、第８図
は同期信号に基づいて行われる表示のためのラスタ番号
の走査による更新度を時間軸と共に表示した波形図であ
る。 ４…走査型表示手段 10…フレームバッファ 20…書き込み手段、40…読み出し手段 42…同期信号発生手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】少なくとも画面１枚分の容量を有するフレ
   ームバッファと、このフレームバッファに画像データの
   書き込みを行う書き込み手段と、前記フレームバッファ
   から画像データの読み出しを行う読み出し手段と、この
   読み出し手段によって読み出された画像データを表示す
   る走査型表示手段と、前記読み出し手段による画像デー
   タ読み出し動作と走査型表示手段の表示の同期をとる同
   期信号発生手段とを備え、 前記書き込み手段は、同期信号に同期する垂直ブランキ
   ング期間の終了をもって書き込み動作を開始し、遅くと
   も開始から２つ目の垂直ブランキング直前までに一連の
   書き込み動作を完了するようにすると共に、この書き込
   み動作を前記読み出し手段によるフレームバッファから
   の画像データの読み出し走査順と同方向に行うことを特
   徴とする画像表示装置。