JPH01126686A - ビデオ合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ビデオ周波数が異なる複数の画像情報を１台
の表示装置に合成して表示するビデオ合成装置に関する
。

（従来の技術） 近年、パーソナルコンピュータやワークステーション等
が発達し、かつ価格が低廉化するにつれて、数種類のコ
ンピュータを１個所に集中して設け、−人の操作者がこ
の数種類のコンピュータを使用する場合がある。この場
合、各コンピュータにはそれぞれ専用の表示装置が接続
されるため、操作者は各コンピュータに専用の複数の表
示装置を同時に見ながら、各コンピュータを操作してい
る。

（発明が解決しようとする問題点） 複数のコンピュータを一人の操作者が同時に使用する場
合には、複数のコンピュータからの画像情報を１台の表
示装置で表示できれば非常に便利であるが、従来、各コ
ンビ３−夕にはそれぞれ専用の表示装置が接続され、各
コンピュータからの画像情報は異なるビデオ周波数やリ
フレッシュタイミング等によってそれぞれの表示装置で
表示されているため、複数のコンピュータからの画像情
報を１台の表示装置で同時に合成して表示することが非
常に困難であるという問題がある。

本発明は、上記に鑑みてなされたもので、その目的とす
るところは、比較的簡単な回路構成によりビデオ周波数
が異なる複数の画像情報を１台の表示装置に合成して表
示するビデオ合成装置に関する。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するため、本発明のビデオ合の 成装置は、第１ビデオ周波数と第１のりフレツシ＾ ユタイミングとを有する第１の画像情報を記憶する記憶
手段と、この記憶手段に記憶された第１の画ゆ情報を表
示する表示手段と、前記第１のビデオ周波数および第１
のリフレッシュタイミングと異なる第２のビデオ周波数
および第２のリフレッシュタイミングを有する第２の画
像情報を前記第１のビデオ周波数と第１のリフレッシュ
タイミングとに変換し、前記第２の画像情報を第１の画
像情報に同期させる変換手段と、この変換手段により第
１の画像情報に同期した第２の画像情報を第１の画像情
報に合成する合成手段と、この合成手段により合成され
た第３の画像情報を前記表示手段に表示する制御手段と
を有することを要旨とする。

（作用） 本発明のビデオ合成装置では、第２の画像情報のビデオ
周波数およびリフレッシュタイミングを第１の画像情報
のビデオ周波数およびリフレッシュタイミングに変換し
、第２の画像情報を第１の画像情報に同期させ、第２の
画像情報を第１の画像情報に合成して表示している。

（実施例） 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例に係るビデオ合成装置の全体
構成図である。同図に示すビデオ合成装置は、第１図の
画像情報ＤＰＤＴを記憶する記憶装置１と、該記憶袋Ｗ
１１に記憶されている第１の画像情報ＤＰＤＴのビデオ
周波数と異なるビデオ周波数を有する合成用ビデオ情報
および該合成用ビデオ情報用のビデオクロック、水平同
期信号、垂直同期信号、ブランキング信号等のビデオ合
成に必要な信号を受は取るインタフェースユニット３と
、該インタフェースユニット３を介して入力される合成
用ビデオ情報のビデオ周波数およびリフレッシュタイミ
ングをそれぞれ記憶装置１におけるビデオ周波数、リフ
レッシュタイミングに変換して同期の取れた合成用の第
２の画像情報ＤＰＤＴ２を出力する走査変換装置２と、
前記記憶装置１から読み出した第１の画像情報ＤＰＤＴ
と前記走査変換装置２から出力され同期の取れた合成用
の第２の画像情報ＤＰＤＴ２との画像合成を行なう合成
装置５と、該合成装置５によって合成された合成画像を
表示する表示装■６とから構成されている。

前記記憶装置１は、第２図に詳細に示すように、第１の
画像端ｆｆ１ＤＰＤＴを記憶するフレームバッファ１０
と、該フレームバッファ１０に記憶されている第１の画
像情報ＤＰＤＴの読出しおよび書込みを行なうためのア
ドレスを発生するアドレス発生部１１と、表示装置６に
表示するための７レームバツフ？１０のアドレスを発生
するとともに、また水平同期信号、垂直同期信号、ブラ
ンキング信号を発生する表示制御部１３と、表示用の読
出しを行なうときには表示制御部１３からのアドレスを
選択してフレームバッファ１０に供給し、フレームバッ
フ７１０への画像情報の書込みおよび読出しを行なうと
きにはアドレス発生部１１からのアドレスを選択してフ
レームバッファ１０に供給するアドレス選択部１２と、
フレームバッファ１０のＲＡＳ信号、ＣＡＳ信号、ライ
ト信号、出力イネーブル信号等の制御を行なうメモリ制
御部１４と、表示制御部１３からのアドレスによりフレ
ームバッファ１０から読み出されたパラレル画像情報を
シリアル画像情報に変換するパラレル−シリアル変換部
１５とから構成され゛ている。

前記走査変換装Ｍ２は、合成用ビデオ情報のビデオ周波
数、リフレッシュタイミングを記ｆＩｉｖ４Ｉｉ！ｆ１
におけるビデオ周波数およびリフレッシらタイミングに
変換して同期の取れた合成用の第２の画像情報ＤＰＤＴ
２を出力するが、第３図に詳細に示すように、インタフ
ェースユニット３を介して供給されるシリアルな合成用
ビデオ情報をパラレルに変換するシリアル−パラレル変
換部２１と、このシリアル−パラレル変換部２１からの
パラレル画像情報を記憶するアドレスを合成ビデオ情報
のビデオクロックに同期して発生するライトアドレス発
生部２２と、このライトアドレス発生部２２から発生す
るアドレスにシリアル−パラレル変換部２１からの合成
用パラレルビデオ情報を記憶するフレームメモリ２０と
、表示装置６における合成ビデオ情報の表示位置を指定
し、合成イネーブル信号ＭＩＸＥＮを発生する領域指定
部２６と、記憶装置１のリフレッシュタイミングに同期
してフレームメモリ２０からの画像情報の読出しアドレ
スを発生するリードアドレス部２３と、このリードアド
レス発生部２３から発生する表示リードアドレスおよび
合成ビデオ情報のビデオクロックに同期してライトアド
レス発生部２２から出力されるライトアドレスのいずれ
かのアドレスを選択し、更にロウアドレスおよびカラム
アドレスの選択を行なう選択Ｂ２４と、フレームメモリ
２０のｕ制御を行なうメモリ制６１１２５と、フレーム
メモリ２０から読み出された合成用のパラレルビデオデ
ータをシリアルに変換するパラレル−シリアル変換部２
７とから構成されている。

以上のように構成される本ビデオ合成装置は、記憶装置
１に記憶され、例えば第４図に示すように表示装置６に
Ｍｌの表示画面１００として表示される第１の画像情報
ＤＰＤＴと、インタフェースユニット３を介して図示し
ない外部装置、例えば他のコンピュータ等から入力され
る合成用ビデオ情報を走査変換装置２によって記憶装置
１におけるビデオ周波数およびリフレッシュタイミング
に変換して同期を取り、例えば第５図に示すように表示
装置６に合成用ビデオ画面である第２の表示画面１０１
として表示される第２の画像情報ＤＰＤＴ２を画像合成
し、第６図に示すように第１の表示図面１００の中に第
２の表示画面１０１を合成した合成画像を形成する。な
お、第４図において第１の表示画面１００のＸ方向およ
びＹ方向の画素数はそれぞれ×１画素およびＹ１画素で
あり、第５図において合成用ビデオ画面である第２の表
示画面１０１のＸ方向およびＹ方向の画素数はそれぞれ
×２画素およびＹ２ｉｉ！素である。また、第６図に示
すように、合成ビデオ画面の第２の表示画面１０１は第
２の表示画面１０１の中の任意の位置に表示することが
できるが、この表示位置を指定するのが前記領域指定部
２６であり、この領域指定部２６には点線で、示すよう
にｃＰＵ等から表示領域指定情報が入力される。

前記記憶装置１に記憶されている第１の画倫情報ＤＰＤ
Ｔは、アドレス選択部１２を介して表示ちり御５１３か
ら出力される制御信号にょリフレームバツフア１０から
読み出され、パラレル−シリアル変換１１５を介して表
示装置６に表示されるが、この動作に使用される各種信
号のタイミング関係が第７図（ａ　）に示されている。

すなわち、第７図（ａ　）には、表示制御部１３がら出
力される垂直同期信号ＶＳＹＮＣＯ１水平同期信号Ｈ８
ＹＮＣＯ、ブランキンク信号ＢＬＡＮＫＯ，フレームバ
ツフア１０であるデュアルポートメモリのシリアルボー
トレジスタに画像情報をセットするように要求する表示
要求信号ＤＳＰＲＱ１、デュアルポートメモリのシリア
ルボートのシフトレジスタのシフトレジスタのシフトタ
イミングを決めるデュアルポートメモリ用シリアルクロ
ックＳＣ１シリアルクロックＳＣにより読み出されたパ
ラレル画像データＰＰＤＴ、表示装＠６のビデオクロッ
クＶＣＬＫ、このビデオクロックＶＣＬＫによりパラレ
ル−シリアル変換部１５から出力された表示データであ
る第１の画像情報ＤＰＤＴが示されている。

記憶装置１におけるフレームバッファ１０のアクセス動
作について、第７図（ｂ　）を参照して説明する。

表示要求信号ＤＳＰＲＱ１は、１水平期間に１回出力さ
れるが、パラレルボートヘアクセス要求であるライト要
求信号ＷＴＲＱ、リード要求信号ＲＤＲＱよりも優先し
、表示要求信号ＤＳＰＲＱ１がイネーブル状態になると
、表示リードサイクルとなり、アドレス選択部１２にア
ドレス選択信号ＭＵＸＳＣ１がイネーブル状態で入力さ
れ、表示！４１１１ＲＪ１３からのアドレスが選択され
る。このとき、アドレス選択部１２においては、ロウア
ドレスがフレームバッフ７１０に対して入力されており
、メモリ制御部１４からＲＡＳ信号およびＣＡｓ信号に
よりカラムアドレスに切り換えられる。

これにより、フレームバッファ１０内のシフトレジスタ
に第１の表示画面１００の１ライン分の画像情報がセッ
トされ、第７図（ａ　’）のタイミングによりデュアル
ポートメモリ用合成装置５からシリアルクロックＳＣに
よって読み出され、パラレル−シリアル変換部１５、合
成装置５を通して表示装置６に表示される。

フレームバッファ１０からの画像情報の読出しや書込み
については、システムからのリード要求信号ＲＤＲＱ、
ライト要求信＠ＷＴＲＱによりそれぞれリードサイクル
、ライトサイクルに入り、アドレスはアドレス選択部１
２によりアドレス発生部１１からのアドレスが選択され
、メモリ制御部１４によりフレームバッフ７１０に対し
、ＲＡＳ信号、ＣＡｓ信号等の制御信号が入力され動作
する。このとき表示要求信号ＤＳＰＲＱ１とリード要求
信号ＲＤＲＱまたはライト要求信号ＷＴＲＱが同時にイ
ネーブルになった場合には、表示要求信号ＤＳＰＲ０１
が優先となり、表示リードサイクルになる。これは、表
示リードサイクルを優先させることにより表示装置６に
おける表示の乱れを無くすためである。

次に、第２の表示画面１０１に示すような合成用ビデオ
情報がインタフェースユニット３を介して入力される走
査変換装置２の動作について説明する。まず、インタフ
ェースユニット３を介して合成用ビデオ情報として走査
変換装置２に入力される信号およびそのタイミングは第
８図に示すように、垂直同期信号ＶＳＹＮＣ２０，水平
同期信号Ｈ８ＹＮＣ２０、ブランキング信号ＢＬＡＮＫ
２０、ビデオクロックＶＣＬＫ２およびビデオデータＶ
ＤＴ２である。なお、本実施例では、ビデオ信号はディ
ジタル信号として扱っているが、アナログ信号の場合に
は、Ａ／Ｄ変換器をインタフェースユニット３に設ける
ことにより走査変換装置２への入力信号を本実施例と同
様に処理することができる。

まず、インタフェースユニット３を介して入力される合
成用ビデオデータＶＤＴ２を走査変換装置！ｆｆ１２の
フレームメモリ２０に内き込む動作について説明する。

インタフェースユニット３を介して入力された合成用ビ
デオデータＶＤＴ２は、シリアル−パラレル変換部２１
に供給され、シリアルデータから例えば８ビツトのパラ
レルデータに変換され、フレームメモリ２０のサイクル
タイムやメモリ構成に合わせられる。これはシフトレジ
スタやフリップ７０ツブ等を用いて簡単に実現できる。

シリアル−パラレル変換部２１においてパラレルデータ
に変換された合成用ビデオデータＶＤＴ２はデュアルポ
ートメモリで構成されるフレームメモリ２０に入力され
るが、一方°このバラレルデ−タを描き込むアドレスは
ライトアドレス発生部２２において合成用ビデオデータ
ＶＤＴ２のビデオクロックＶＣＬＫ２および水平同期信
号Ｈ８ＹＮＣ２０に同期して生成され、選択器２４を介
してフレームメモリ２０に供給される。ここで、ライト
アドレス発生部２２は×アドレスおよびＹアドレスを発
生する２組のカウンタで構成され、Ｘアドレスカウンタ
はクロックとしてビデオクロックＶＣＬＫ２を使用し、
Ｙアドレスカウンタは水平同期信号ＨＳ　Ｙ　Ｎ　Ｃ２
０を使用している。このように、書き込み動作において
、シリアル−パラレル変換部２１でパラレルデータに変
換された合成用ビデオデータＶＤＴ２およびアドレスが
フレームメモリ２０に供給されると、一方第９図（ａ）
に示すタイミングでメモリυ１１１１１２５からフレー
ムメモリ２０の制御用ＲＡＳ信号ＲＡＳＯ，ＣＡＳ信号
ＣＡＳＯ，ライト信号ＷＥＤ等がフレームメモリ２０に
供給され、これにより書き込み動作が行なわれる。この
動作を繰返すことにより、フレームメモリ２０に合成用
ビデオデータのフレームデータが記憶される。

このようにフレームメモリ２０に書き込まれた合成用ビ
デオデータを第２の画像情報ＤＰＤＴ２として読み出し
て、記憶装Ｍ１から読み出される第１の画像情報ＤＰＤ
Ｔと合成する動作について説明する。

第６図は第１の表示図面１００として表示される記憶装
置１からの第１の画像情報ＤＰＤＴに対して第２の表示
画面１０１として表示されるビデオ周波数、リフレッシ
ュタイミングが異なる外部からの合成用ビデオ情報を走
査変換装置２によって同期をとって第２の画像情報ＤＰ
ＤＴ２として読み出し合成した図である。ここで、合成
用ビデオデータ１０１は（ＤＸｌ、ＤＹｌ）ｔ’示す座
標をスタート位置として表示され、（ＤＸ２．ＤＹ２）
で示す座標で終了している。このように合成用ビデオ情
報は記憶装置１からの第１の画像情報ＤＰＤＴの任意の
位置に合成することができるが、これは領域指定部２６
において行なわれる。この領域指定部２６は点線で示す
ようにＣＰＬＩ等から供給される合成位置指定情報を記
憶するレジスタと、記憶装置１のリフレッシュタイミン
グの位置を認識するカウンタと、現在リフレッシュを行
なっている位置がビデオ合成領域内に入っているかどう
かを判定するコンパレータとから構成されている。第９
図（ｂ）に示すように、Ｙ方向のリフ・　　レツシュ位
置は記憶装置１のブランキング信号ＢＬＡＮＫＯまたは
垂直同期信号ＶＳＹＮＣＯをクロックとするカウンタに
より認識でき、Ｙ方向の合成領域を示すＹ方向合成信号
ＹＭＩＸＥＮが生成され、Ｘ方向に関してはビデオクロ
ックＶＣＬＫによってカウンタでリフレッシュ位置が認
識でき、コンパレータによりＸ方向の合成領域を示すＸ
方向合成信号ＸＭＩＸＥＮが生成される。また、合成イ
ネーブル信号ＭＩＸＥＮは第１０図に示すようにＹ方向
合成信号ＹＭＩＸＥＮとＸ方向合成信号ＸＭＩＸＥＮの
アンド論理をとったものであり、この合成イネーブル信
号ＭＩＸＥＮが合成装置５で使用される。

フレームメモリ２０からの表示用の合成ビデオデータの
読出しは、記憶装置１の動作と同期を取って行なわれ、
記憶装＠１からの表示要求信＠ＤＳＰＲＱ１によプて走
査変換装置２は表示リードサイクルになり、フレームメ
モリ２０に対してデュアルポートメモリのシフトレジス
タへのデータセットが行なわれる。すなわち、１水平期
間に１回表示要求信＠ＤＳＰＲＱＩが出力され、これに
よりメモリ制御部２５では次のライトサイクルを中止し
て表示リードサイクルが行なわれる。このとき、メモリ
制御部２５では、第９図に示すように信号が発生し、更
にフレームメモリ２０に供給されるアドレスはアドレス
選択信号ＦＲＤＩによってリードアドレス発生部２３か
らのアドレスに選択器２４で切り換えられる。ここで、
リードアドレス発生部２３は、合成イネーブル信ＱＭＩ
ＸＥＮをクロックとしてカウンタでアドレスを指定する
ことができる。

フレームメモリ２０のシリアルボートからのビデオデー
タの読出しは、第９図（Ｃ）に示すシリアルクロックＳ
Ｃ２によって読み出され、バラレルーシリアル変換部２
７でシリアルデータである第２の画像情報ＤＰＤＴ２に
変換され、合成装置５おいて記憶装置１からのシリアル
画像データである第１の画像情報ＤＰＤＴと合成される
。なお、本実施例では、パラレル−シリアル変換部１５
およびパラレル−シリアル変換部２７を設けているが、
合成装置５をパラレルで構成し、ビデオ合成後にパラレ
ル−シリアル変換を行なってもよい。

また、表示要求信号ＤＳＰＲＱ１によって表示リードサ
イクルを実行する際、次のライトサイクルを中止して表
示リードサイクルを実行しているが、これは、表示リー
ドサイクルを表示期間中に行なうと、表示画像に乱れが
生じ、また表示リードサイクルが遅れると、正規の画像
情報が得られなくなるためである。このとき、ライトサ
イクル時の画像情報がフレームメモリ２０に書′き込ま
れず、前の画像情報になって表示装置６に表示されてし
まうが、インタフェースユニット３に入力されて走査変
換処理が行なわれるビデオ信号は、ノンインタレースの
場合最低６０回、インタレースの場合最低３０回のリフ
レッシュを行なっているため、１／６０秒または１／３
０秒後には、また新たな画像情報にｍき換えられるため
、人間の目には問題なく表示の乱れ等のない合成画面が
得られる。

以上のようにして、記憶袋に１の表示制御部１３におけ
るリフレッシュタイミングによりフレームバッファ１０
から第１の画像情報ＤＰＤＴが読み出されるとともに、
またこのリフレッシュタイミングに同期して走査変換装
置２においてフレームメモリ２０から第２の画像情報Ｄ
ＰＤＴ２が領域指定部２６によって指定される領域で読
み出され、両画像情報は合成装置５において合成される
。

この場合、記憶装置１からの第１の画像情報ＤＰＤＴと
走査変換装置２からの第２の画像情報ＤＰＤＴ２とは第
１１図に示す回路構成を有する合成装置５において前記
合成イネーブル信号ＭＩＸＥＮによって切り換えられ、
表示データＤＳＰＤＴとして表示装置６に表示制御部１
３から出力される水平同期信号ＨＳ　Ｙ　Ｎ　ＣＯ、垂
直同期信号■５ＹＮＣＯとともに供給され、これにより
第６図に示すように両画像情報が合成表示される。

なお、上記実施例では、モノクロ２値のビデオデータに
ついての合成について説明したが、本発明はこれに限定
されるものでなく、カラー画像で数プレーンの画像情報
による場合でも、フレームバッファ、フレームメモリの
プレーン数を増加するだけで同様に合成することができ
る。更に、同様な走査変換装置およびインタフェースユ
ニット等を複数設けることにより２種類のビデオ画像の
合成のみでなく、３種類以上の異なるビデオ画像を合成
することもできる。

［発明の効果］ 以上説明したように、本発明によれば、第２の画像情報
のビデオ周波数およびリフレッシュタイミングを第１の
画像情報のビデオ周波数およびリフレッシュタイミング
に変換し、第２の画像情報を第１の画像情報に同期させ
、第２の画像情報を第１の画像情報に合成して表示して
いるので、比較的簡単な構成により複数の表示′装置に
表示されていたビデオ周波数、リフレッシュタイミング
、解像度等が異なる複数の画像を１台の表示装置で表示
することができ、複数の画像処理を適宜かつ効率的に行
なうことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るビデオ合成装置のブロ
ック図、第２図および第３図はそれぞれ第１図のビデオ
合成装置に使用される記憶装置および走査変換装置のブ
ロック図、第４図は第２図の記憶装置に記憶されている
第１の画像情報を表示した画面を示す図、第５図は合成
用の画像情報を表示した画面を示す図、第６図は合成後
の画面を示す図、第７図は記憶装置の動作を示すタイミ
ングチャート、第８図は入力される合成用ビデオ信号の
タイミングチャート、第９図は走査変換装置の動作を示
すタイミングチャート、第１０図は走査変換装置におい
て合成イネーブル信号を形成するアンド回路図、第１１
図は第１図のビデオ合成装置に使用される合成装置の回
路図である。 １・・・記憶装置　　　２・・・走査変換装置３・・・
インタフェースユニット ５・・・合成装置　　　６・・・表示装置間人弁理士三
好保男 第１図 第２　図 第４　図 蔦５図 第６図 ＤＸＩ　ＤＸ２ 第９５！Ｉ　　（ｂ） 第９　図　（ｃ） 第１０図

Claims (3)

【特許請求の範囲】
1. （１）第１のビデオ周波数と第１のリフレツシユタイミ
   ングとを有する第１の画像情報を記憶する記憶手段と、
   この記憶手段に記憶された第１の画像情報を表示する表
   示手段と、前記第１のビデオ周波数および第１のリフレ
   ッシュタイミングと異なる第２のビデオ周波数および第
   ２のリフレッシュタイミングを有する第２の画像情報を
   前記第１のビデオ周波数と第１のリフレッシュタイミン
   グとに変換し、前記第２の画像情報を第１の画像情報に
   同期させる変換手段と、この変換手段により第１の画像
   情報に同期した第２の画像情報を第１の画像情報に合成
   する合成手段と、この合成手段により合成された第３の
   画像情報を前記表示手段に表示する制御手段とを有する
   ことを特徴とするビデオ合成装置。
2. （２）前記変換手段は、２種類のリフレッシュタイミン
   グに同期がとれるように構成したバッファと、第２のビ
   デオ周波数および第２のリフレッシュタイミングに周期
   した第２の画像情報の前記バツフアへの書込み手段と、
   第１のビデオ周波数および第１のリフレッシュタイミン
   グに同期した第２の両像情報の前記バッファからの読出
   し手段とを有することを特徴とする特許請求の範囲第１
   項記載のビデオ合成装置。
3. （３）前記変換手段は、前記書込み手段による前記バツ
   フアへの書込み動作と前記読出し手段による前記バッフ
   ァからの第２の画像情報の読出し動作とが同時に発生し
   たとき、読出し動作を優先させるように構成されている
   ことを特徴する特許請求の範囲第２項記載のビデオ合成
   装置。