JPH0895540A - 画像表示方法及び回路 - Google Patents
画像表示方法及び回路Info
- Publication number
- JPH0895540A JPH0895540A JP6229380A JP22938094A JPH0895540A JP H0895540 A JPH0895540 A JP H0895540A JP 6229380 A JP6229380 A JP 6229380A JP 22938094 A JP22938094 A JP 22938094A JP H0895540 A JPH0895540 A JP H0895540A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital video
- circuit
- clock
- video data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
Abstract
(57)【要約】
【目的】本発明は、デジタル・ビデオ・データと外部デ
ジタル・ビデオ・データとを重ね合せる画像表示方法及
び回路に関し、デジタル・ビデオ・データと外部デジタ
ル・ビデオ・データとを重ね合せた際に外部デジタル・
ビデオ・データに基づいて生成された画像に色のにじみ
や画像のちらつきを生じさせない画像表示方法及び回路
を提供することを目的とする。 【構成】ドット・クロックより位相を進ませた比較用シ
フト・クロックを生成して、外部デジタル・ビデオ・デ
ータをラッチし、ドット・クロックより位相を遅らせた
比較用シフト・クロックを生成して、外部デジタル・ビ
デオ・データをラッチし、ドット・クロック及び、比較
用シフト・クロックによりラッチされた各値を比較し、
各値が一致しなければ、データの変化点の位置をシフト
させた外部デジタル・ビデオ・データを生成するように
構成する。
ジタル・ビデオ・データとを重ね合せる画像表示方法及
び回路に関し、デジタル・ビデオ・データと外部デジタ
ル・ビデオ・データとを重ね合せた際に外部デジタル・
ビデオ・データに基づいて生成された画像に色のにじみ
や画像のちらつきを生じさせない画像表示方法及び回路
を提供することを目的とする。 【構成】ドット・クロックより位相を進ませた比較用シ
フト・クロックを生成して、外部デジタル・ビデオ・デ
ータをラッチし、ドット・クロックより位相を遅らせた
比較用シフト・クロックを生成して、外部デジタル・ビ
デオ・データをラッチし、ドット・クロック及び、比較
用シフト・クロックによりラッチされた各値を比較し、
各値が一致しなければ、データの変化点の位置をシフト
させた外部デジタル・ビデオ・データを生成するように
構成する。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・ビデオ・デ
ータと外部デジタル・ビデオ・データとを重ね合せる画
像表示方法及び回路に関する。
ータと外部デジタル・ビデオ・データとを重ね合せる画
像表示方法及び回路に関する。
【０００２】
【従来の技術】近年、アナログ・ビデオ信号に基づいて
画像を表示するＣＲＴに代わって、液晶表示装置（ＬＣ
Ｄ）を代表とするデジタル・ビデオ信号を用いて画像を
表示させる表示装置の開発が活発になってきており、例
えばパーソナル・コンピュータ（ＰＣ）の表示装置とし
てＬＣＤが用いられるようになってきている。
画像を表示するＣＲＴに代わって、液晶表示装置（ＬＣ
Ｄ）を代表とするデジタル・ビデオ信号を用いて画像を
表示させる表示装置の開発が活発になってきており、例
えばパーソナル・コンピュータ（ＰＣ）の表示装置とし
てＬＣＤが用いられるようになってきている。
【０００３】このデジタル・ビデオ信号（データ）によ
る表示は、ＰＣ内のＶＲＡＭに格納されたデジタルの表
示データがビデオ・コントローラの制御に基づき、水
平、垂直同期信号と共にドット・クロックに同期してＬ
ＣＤ側に出力されることにより行われる。例えば薄膜ト
ランジスタ（ＴＦＴ）をスイッチング素子とするアクテ
ィブ・マトリクス駆動方式のカラーＬＣＤの場合、ＰＣ
からのデジタル・ビデオ・データとして、赤（Ｒ），緑
（Ｇ），青（Ｂ）三原色の夫々について３ビット、或は
それ以上のビット数のデータを受け取るようになってい
る。ＴＦＴ／ＬＣＤは、デジタル・ビデオ・データの値
に応じた階調電圧を対応する画素のデータ線（ドレイン
電極）に供給し、ゲート線の順次走査により１画面（１
フレーム）の画像を表示するようになっている。
る表示は、ＰＣ内のＶＲＡＭに格納されたデジタルの表
示データがビデオ・コントローラの制御に基づき、水
平、垂直同期信号と共にドット・クロックに同期してＬ
ＣＤ側に出力されることにより行われる。例えば薄膜ト
ランジスタ（ＴＦＴ）をスイッチング素子とするアクテ
ィブ・マトリクス駆動方式のカラーＬＣＤの場合、ＰＣ
からのデジタル・ビデオ・データとして、赤（Ｒ），緑
（Ｇ），青（Ｂ）三原色の夫々について３ビット、或は
それ以上のビット数のデータを受け取るようになってい
る。ＴＦＴ／ＬＣＤは、デジタル・ビデオ・データの値
に応じた階調電圧を対応する画素のデータ線（ドレイン
電極）に供給し、ゲート線の順次走査により１画面（１
フレーム）の画像を表示するようになっている。
【０００４】最近、このデジタル・ビデオ・データに、
外部画像発生回路等から発生させた画像を重ね合せてＬ
ＣＤに表示させることが提案されている。例えば、図６
に示すように、ＬＣＤの表示エリア１００内の背景（い
わゆる壁紙）１０２の前面に複数のウインドウ１０４が
開かれて表示されているとする。このとき、作業者が例
えばＬＣＤの表示の輝度、或はコントラストを変更した
いと欲した場合、ＬＣＤの表示エリア１００内に、"Ｂ
ＲＩＧＨＴＮＥＳＳ ５０％"、"ＣＯＮＴＲＡＳＴ
８０％"等の表示調整用画像１０６が表示される
と便利である。そこで、ＰＣからのデジタル・ビデオ・
データに基づいて表示された画像に、外部画像発生回路
で生成した例えば表示調整用画像を重ね合せて表示させ
る試みが為されている。
外部画像発生回路等から発生させた画像を重ね合せてＬ
ＣＤに表示させることが提案されている。例えば、図６
に示すように、ＬＣＤの表示エリア１００内の背景（い
わゆる壁紙）１０２の前面に複数のウインドウ１０４が
開かれて表示されているとする。このとき、作業者が例
えばＬＣＤの表示の輝度、或はコントラストを変更した
いと欲した場合、ＬＣＤの表示エリア１００内に、"Ｂ
ＲＩＧＨＴＮＥＳＳ ５０％"、"ＣＯＮＴＲＡＳＴ
８０％"等の表示調整用画像１０６が表示される
と便利である。そこで、ＰＣからのデジタル・ビデオ・
データに基づいて表示された画像に、外部画像発生回路
で生成した例えば表示調整用画像を重ね合せて表示させ
る試みが為されている。
【０００５】図３を用いて提案された画像表示回路を説
明する。図３は、Ｒ，Ｇ，Ｂ三原色であって夫々複数ビ
ットからなるデジタル・ビデオ・データのうちの１ビッ
トに対応する回路を示している。従って、画像表示回路
全体としては図３に示す回路がＲ，Ｇ，Ｂ三原色Ｘデー
タビット数だけ存在するが、全体の図示は省略した。
明する。図３は、Ｒ，Ｇ，Ｂ三原色であって夫々複数ビ
ットからなるデジタル・ビデオ・データのうちの１ビッ
トに対応する回路を示している。従って、画像表示回路
全体としては図３に示す回路がＲ，Ｇ，Ｂ三原色Ｘデー
タビット数だけ存在するが、全体の図示は省略した。
【０００６】提案された画像表示回路は、まず例えばク
ロック幅が１０ｎｓ（ナノ秒）のドット・クロックの立
上りをサンプリング・タイミングとしてデジタル・ビデ
オ・データをラッチして出力する例えばＤ−フリップ・
フロップであるデータ・ラッチ回路２を有している。デ
ータ・ラッチ回路２の出力は、データ重ね合せ処理回路
８に接続されている。
ロック幅が１０ｎｓ（ナノ秒）のドット・クロックの立
上りをサンプリング・タイミングとしてデジタル・ビデ
オ・データをラッチして出力する例えばＤ−フリップ・
フロップであるデータ・ラッチ回路２を有している。デ
ータ・ラッチ回路２の出力は、データ重ね合せ処理回路
８に接続されている。
【０００７】同じくドット・クロックの立上りで表示調
整用画像を生成する外部デジタル・ビデオ・データ生成
回路４が形成され、その出力はドット・クロックの立上
りで表示調整用画像をラッチして出力する外部データ・
ラッチ回路６に接続されている。外部データ・ラッチ回
路６の出力は、データ重ね合せ処理回路８に接続されて
いる。
整用画像を生成する外部デジタル・ビデオ・データ生成
回路４が形成され、その出力はドット・クロックの立上
りで表示調整用画像をラッチして出力する外部データ・
ラッチ回路６に接続されている。外部データ・ラッチ回
路６の出力は、データ重ね合せ処理回路８に接続されて
いる。
【０００８】データ重ね合せ処理回路８でデジタル・ビ
デオ・データと、表示調整用画像とが重ね合わされて重
ね合せデータがラッチ回路１０を介してＬＣＤ側へ出力
される。この画像表示回路により、ドット・クロックに
基づいてデジタル・ビデオ・データ及び生成された表示
調整用画像をラッチして、ラッチされたデジタル・ビデ
オ・データ及び表示調整用画像を重ね合せてＬＣＤ側に
出力するようにしている。
デオ・データと、表示調整用画像とが重ね合わされて重
ね合せデータがラッチ回路１０を介してＬＣＤ側へ出力
される。この画像表示回路により、ドット・クロックに
基づいてデジタル・ビデオ・データ及び生成された表示
調整用画像をラッチして、ラッチされたデジタル・ビデ
オ・データ及び表示調整用画像を重ね合せてＬＣＤ側に
出力するようにしている。
【０００９】
【発明が解決しようとする課題】しかしながら、上記画
像表示回路を用いて実際に重ね合せた画像を観察すると
図４に示すような問題が生じることが判明した。即ち、
図４（ａ）、図４（ｂ）は共に、上記画像表示回路を用
いて、黒色の背景１０２に例えば文字の一部を構成する
縦長の長方形の縦棒１１０（実線で囲まれた領域）を白
色で表示させようとしていることを示している。しかし
ながら、図４（ａ）に示すように、図中右側縦方向の破
線内領域に例えば赤色領域１１４が観察され、左側縦方
向の破線内領域に青緑色領域１１２が観察され、調整用
文字の周囲縦方向に色のにじみが観察されてしまう場合
が発生した。
像表示回路を用いて実際に重ね合せた画像を観察すると
図４に示すような問題が生じることが判明した。即ち、
図４（ａ）、図４（ｂ）は共に、上記画像表示回路を用
いて、黒色の背景１０２に例えば文字の一部を構成する
縦長の長方形の縦棒１１０（実線で囲まれた領域）を白
色で表示させようとしていることを示している。しかし
ながら、図４（ａ）に示すように、図中右側縦方向の破
線内領域に例えば赤色領域１１４が観察され、左側縦方
向の破線内領域に青緑色領域１１２が観察され、調整用
文字の周囲縦方向に色のにじみが観察されてしまう場合
が発生した。
【００１０】図４（ｂ）の場合は、ある１フレームで表
示される画像を示している。破線１１６は１ドット分だ
け右に重ね合せ画像がずれた状態を示している。この破
線１１６で示した画像のずれはフレームごとに変化する
ため、調整用文字は周囲がちらついて見えることにな
る。これらは例示であってこれら以外にも種々のバリエ
ーションで調整用文字の色のにじみやちらつきが生じ、
ＬＣＤの画質を低下させてしまう原因となっている。
示される画像を示している。破線１１６は１ドット分だ
け右に重ね合せ画像がずれた状態を示している。この破
線１１６で示した画像のずれはフレームごとに変化する
ため、調整用文字は周囲がちらついて見えることにな
る。これらは例示であってこれら以外にも種々のバリエ
ーションで調整用文字の色のにじみやちらつきが生じ、
ＬＣＤの画質を低下させてしまう原因となっている。
【００１１】このような色のにじみ或はちらつきは、図
３に示す外部データ・ラッチ回路６において、図５に示
すような、外部デジタル・ビデオ・データの変化点近傍
にドット・クロックの立上りのサンプリング・ポイント
が来てしまっていることに原因がある。通常ビデオ処理
用のＬＳＩにあっては、サンプリング・ポイント近傍に
データの変化点が含まれるのを禁止する変化禁止範囲を
設定し、それに基づいてＬＳＩの設計をしているのであ
るが、例えばＬＣＤの表示調整用画像生成用等の外部デ
ジタル・ビデオ・データ生成回路４を付加した場合に
は、ドット・クロック入力からデータ出力までに外部デ
ジタル・ビデオ・データ生成回路４で遅延時間が生じ
る。そしてこの外部デジタル・ビデオ・データ生成回路
４で生じる遅延時間は、当該部品のばらつき、温度変化
等によって変化してしまうものであるので、外部データ
・ラッチ回路６によるデータのラッチの際、サンプリン
グ・ポイントがデータの変化禁止範囲に含まれてしま
い、所定のデータが取れたり取れなかったりする、つま
り所定ドットのデータがサンプルされたり、或は１ドッ
ト前（又は１ドット後）のデータがサンプルされたりす
るという図５に示したような状態が生じるのである。
３に示す外部データ・ラッチ回路６において、図５に示
すような、外部デジタル・ビデオ・データの変化点近傍
にドット・クロックの立上りのサンプリング・ポイント
が来てしまっていることに原因がある。通常ビデオ処理
用のＬＳＩにあっては、サンプリング・ポイント近傍に
データの変化点が含まれるのを禁止する変化禁止範囲を
設定し、それに基づいてＬＳＩの設計をしているのであ
るが、例えばＬＣＤの表示調整用画像生成用等の外部デ
ジタル・ビデオ・データ生成回路４を付加した場合に
は、ドット・クロック入力からデータ出力までに外部デ
ジタル・ビデオ・データ生成回路４で遅延時間が生じ
る。そしてこの外部デジタル・ビデオ・データ生成回路
４で生じる遅延時間は、当該部品のばらつき、温度変化
等によって変化してしまうものであるので、外部データ
・ラッチ回路６によるデータのラッチの際、サンプリン
グ・ポイントがデータの変化禁止範囲に含まれてしま
い、所定のデータが取れたり取れなかったりする、つま
り所定ドットのデータがサンプルされたり、或は１ドッ
ト前（又は１ドット後）のデータがサンプルされたりす
るという図５に示したような状態が生じるのである。
【００１２】このような場合、データ重ね合せ処理回路
８において所定のドット・クロックに基づき入力される
デジタル・ビデオ・データに対し、１ドット前（或は１
ドット後）の外部デジタル・ビデオ・データが重ね合わ
されることになる。つまり、重ね合わすべきデータが１
ドットずれて重ね合うため、図４（ａ）のような色ずれ
による画像のにじみを生じるのである。また、ＬＣＤの
各水平ライン毎、或は１フレーム毎にデータの変化点で
サンプルされるデータの値は不確定になるのであるか
ら、図４（ｂ）のようなちらつきが表示調整用画像に発
生することになる。
８において所定のドット・クロックに基づき入力される
デジタル・ビデオ・データに対し、１ドット前（或は１
ドット後）の外部デジタル・ビデオ・データが重ね合わ
されることになる。つまり、重ね合わすべきデータが１
ドットずれて重ね合うため、図４（ａ）のような色ずれ
による画像のにじみを生じるのである。また、ＬＣＤの
各水平ライン毎、或は１フレーム毎にデータの変化点で
サンプルされるデータの値は不確定になるのであるか
ら、図４（ｂ）のようなちらつきが表示調整用画像に発
生することになる。
【００１３】本発明の目的は、デジタル・ビデオ・デー
タと外部デジタル・ビデオ・データとを重ね合せた際に
外部デジタル・ビデオ・データに基づいて生成された画
像に色のにじみや画像のちらつきを生じさせない画像表
示方法及び回路を提供することにある。
タと外部デジタル・ビデオ・データとを重ね合せた際に
外部デジタル・ビデオ・データに基づいて生成された画
像に色のにじみや画像のちらつきを生じさせない画像表
示方法及び回路を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明に係る画像表示方法は、基準クロッ
クに基づいてデジタル・ビデオ・データをラッチし、基
準クロックに基づいて外部デジタル・ビデオ・データを
生成し、基準クロックに基づいて外部デジタル・ビデオ
・データをラッチし、ラッチされたデジタル・ビデオ・
データ及び外部デジタル・ビデオ・データを重ね合せて
重ね合せデータを出力する画像表示方法において、基準
クロックより位相を進ませた第１の比較用シフト・クロ
ックを生成して、外部デジタル・ビデオ・データをラッ
チし、基準クロックより位相を遅らせた第２の比較用シ
フト・クロックを生成して、外部デジタル・ビデオ・デ
ータをラッチし、基準クロック及び、第１及び第２の比
較用シフト・クロックによりラッチされた各値を比較
し、各値が一致しなければ、基準クロックの位相をシフ
トさせたシフト・クロックを生成し、シフト・クロック
に基づいてデータの変化点の位置をシフトさせた外部デ
ジタル・ビデオ・データを生成することを特徴としてい
る。
に、請求項１の発明に係る画像表示方法は、基準クロッ
クに基づいてデジタル・ビデオ・データをラッチし、基
準クロックに基づいて外部デジタル・ビデオ・データを
生成し、基準クロックに基づいて外部デジタル・ビデオ
・データをラッチし、ラッチされたデジタル・ビデオ・
データ及び外部デジタル・ビデオ・データを重ね合せて
重ね合せデータを出力する画像表示方法において、基準
クロックより位相を進ませた第１の比較用シフト・クロ
ックを生成して、外部デジタル・ビデオ・データをラッ
チし、基準クロックより位相を遅らせた第２の比較用シ
フト・クロックを生成して、外部デジタル・ビデオ・デ
ータをラッチし、基準クロック及び、第１及び第２の比
較用シフト・クロックによりラッチされた各値を比較
し、各値が一致しなければ、基準クロックの位相をシフ
トさせたシフト・クロックを生成し、シフト・クロック
に基づいてデータの変化点の位置をシフトさせた外部デ
ジタル・ビデオ・データを生成することを特徴としてい
る。
【００１５】請求項２の発明は、基準クロックに基づい
てデジタル・ビデオ・データをラッチし、基準クロック
に基づいて外部デジタル・ビデオ・データを生成し、基
準クロックに基づいて外部デジタル・ビデオ・データを
ラッチし、ラッチされたデジタル・ビデオ・データ及び
外部デジタル・ビデオ・データを重ね合せて重ね合せデ
ータを出力する画像表示方法において、基準クロックよ
り位相を進ませた第１の比較用シフト・クロックを生成
して、外部デジタル・ビデオ・データをラッチし、基準
クロックより位相を遅らせた第２の比較用シフト・クロ
ックを生成して、外部デジタル・ビデオ・データをラッ
チし、基準クロック及び、第１及び第２の比較用シフト
・クロックによりラッチされた各値を比較し、各値が一
致しなければ、外部デジタル・ビデオ・データのデータ
の変化点の位置をシフトさせてから基準クロックに基づ
いて外部デジタル・ビデオ・データをラッチするように
したことを特徴としている。
てデジタル・ビデオ・データをラッチし、基準クロック
に基づいて外部デジタル・ビデオ・データを生成し、基
準クロックに基づいて外部デジタル・ビデオ・データを
ラッチし、ラッチされたデジタル・ビデオ・データ及び
外部デジタル・ビデオ・データを重ね合せて重ね合せデ
ータを出力する画像表示方法において、基準クロックよ
り位相を進ませた第１の比較用シフト・クロックを生成
して、外部デジタル・ビデオ・データをラッチし、基準
クロックより位相を遅らせた第２の比較用シフト・クロ
ックを生成して、外部デジタル・ビデオ・データをラッ
チし、基準クロック及び、第１及び第２の比較用シフト
・クロックによりラッチされた各値を比較し、各値が一
致しなければ、外部デジタル・ビデオ・データのデータ
の変化点の位置をシフトさせてから基準クロックに基づ
いて外部デジタル・ビデオ・データをラッチするように
したことを特徴としている。
【００１６】請求項３の発明は、請求項１又は２の画像
表示方法において、第１及び第２の比較用シフト・クロ
ックのシフト量は、外部データ・ラッチ回路に入力する
基準クロックのデータ変化禁止範囲外であって、基準ク
ロックの周期のほぼ２０％以内の範囲にすることを特徴
としている。
表示方法において、第１及び第２の比較用シフト・クロ
ックのシフト量は、外部データ・ラッチ回路に入力する
基準クロックのデータ変化禁止範囲外であって、基準ク
ロックの周期のほぼ２０％以内の範囲にすることを特徴
としている。
【００１７】請求項４の発明は、請求項１乃至３のいず
れかの画像表示方法において、外部デジタル・ビデオ・
データのデータの変化点の位置のシフト量が基準クロッ
クの周期のほぼ５０％とすることを特徴としている。
れかの画像表示方法において、外部デジタル・ビデオ・
データのデータの変化点の位置のシフト量が基準クロッ
クの周期のほぼ５０％とすることを特徴としている。
【００１８】請求項５の発明は、基準クロックに基づい
てデジタル・ビデオ・データをラッチして出力するデー
タ・ラッチ回路と、基準クロックに基づいて外部デジタ
ル・ビデオ・データを生成し出力する外部デジタル・ビ
デオ・データ生成回路と、基準クロックに基づいて外部
デジタル・ビデオ・データをラッチして出力する外部デ
ータ・ラッチ回路と、データ・ラッチ回路から出力され
たデジタル・ビデオ・データと、外部データ・ラッチ回
路から出力された外部デジタル・ビデオ・データとを重
ね合せて重ね合せデータを出力するデータ重ね合せ処理
回路とを有する画像表示回路において、外部データ・ラ
ッチ回路と並列に外部デジタル・ビデオ・データが入力
される第１及び第２の比較用ラッチ回路と、外部データ
・ラッチ回路に入力する基準クロックより位相を進ませ
た第１の比較用シフト・クロックを第１の比較用ラッチ
回路に入力し、外部データ・ラッチ回路に入力する基準
クロックより位相を遅らせた第２の比較用シフト・クロ
ックを第２の比較用ラッチ回路に入力する比較用クロッ
ク・シフト回路と、外部デジタル・ビデオ・データ生成
回路に基準クロックの位相をシフトしたシフト・クロッ
クを出力するクロック・シフト回路と、外部データ・ラ
ッチ回路及び、第１及び第２の比較用ラッチ回路の各出
力値を比較し、各出力値が一致しなければシフト・クロ
ックの位相を変化させるようにクロック・シフト回路を
制御する比較・制御手段とを有することを特徴としてい
る。
てデジタル・ビデオ・データをラッチして出力するデー
タ・ラッチ回路と、基準クロックに基づいて外部デジタ
ル・ビデオ・データを生成し出力する外部デジタル・ビ
デオ・データ生成回路と、基準クロックに基づいて外部
デジタル・ビデオ・データをラッチして出力する外部デ
ータ・ラッチ回路と、データ・ラッチ回路から出力され
たデジタル・ビデオ・データと、外部データ・ラッチ回
路から出力された外部デジタル・ビデオ・データとを重
ね合せて重ね合せデータを出力するデータ重ね合せ処理
回路とを有する画像表示回路において、外部データ・ラ
ッチ回路と並列に外部デジタル・ビデオ・データが入力
される第１及び第２の比較用ラッチ回路と、外部データ
・ラッチ回路に入力する基準クロックより位相を進ませ
た第１の比較用シフト・クロックを第１の比較用ラッチ
回路に入力し、外部データ・ラッチ回路に入力する基準
クロックより位相を遅らせた第２の比較用シフト・クロ
ックを第２の比較用ラッチ回路に入力する比較用クロッ
ク・シフト回路と、外部デジタル・ビデオ・データ生成
回路に基準クロックの位相をシフトしたシフト・クロッ
クを出力するクロック・シフト回路と、外部データ・ラ
ッチ回路及び、第１及び第２の比較用ラッチ回路の各出
力値を比較し、各出力値が一致しなければシフト・クロ
ックの位相を変化させるようにクロック・シフト回路を
制御する比較・制御手段とを有することを特徴としてい
る。
【００１９】請求項６の発明は、基準クロックの立上り
又は立ち下がりでデジタル・ビデオ・データをラッチし
て出力するデータ・ラッチ回路と、基準クロックの立上
り又は立ち下がりで外部デジタル・ビデオ・データを生
成し出力する外部デジタル・ビデオ・データ生成回路
と、基準クロックの立上り又は立ち下がりで外部デジタ
ル・ビデオ・データをラッチして出力する外部データ・
ラッチ回路と、データ・ラッチ回路から出力されたデジ
タル・ビデオ・データと、外部データ・ラッチ回路から
出力された外部デジタル・ビデオ・データとを重ね合せ
て重ね合せデータを出力するデータ重ね合せ処理回路と
を有する画像表示回路において、外部データ・ラッチ回
路と並列に外部デジタル・ビデオ・データが入力される
第１及び第２の比較用ラッチ回路と、外部データ・ラッ
チ回路に入力する基準クロックより位相を進ませた第１
の比較用シフト・クロックを第１の比較用ラッチ回路に
入力し、外部データ・ラッチ回路に入力する基準クロッ
クより位相を遅らせた第２の比較用シフト・クロックを
第２の比較用ラッチ回路に入力する比較用クロック・シ
フト回路と、外部デジタル・ビデオ・データ生成回路に
基準クロックの位相をシフトしたシフト・クロックを出
力するクロック・シフト回路と、外部データ・ラッチ回
路及び、第１及び第２の比較用ラッチ回路の各出力値を
比較し、各出力値が一致しなければシフト・クロックの
位相を変化させるようにクロック・シフト回路を制御す
る比較・制御手段とを有することを特徴としている。
又は立ち下がりでデジタル・ビデオ・データをラッチし
て出力するデータ・ラッチ回路と、基準クロックの立上
り又は立ち下がりで外部デジタル・ビデオ・データを生
成し出力する外部デジタル・ビデオ・データ生成回路
と、基準クロックの立上り又は立ち下がりで外部デジタ
ル・ビデオ・データをラッチして出力する外部データ・
ラッチ回路と、データ・ラッチ回路から出力されたデジ
タル・ビデオ・データと、外部データ・ラッチ回路から
出力された外部デジタル・ビデオ・データとを重ね合せ
て重ね合せデータを出力するデータ重ね合せ処理回路と
を有する画像表示回路において、外部データ・ラッチ回
路と並列に外部デジタル・ビデオ・データが入力される
第１及び第２の比較用ラッチ回路と、外部データ・ラッ
チ回路に入力する基準クロックより位相を進ませた第１
の比較用シフト・クロックを第１の比較用ラッチ回路に
入力し、外部データ・ラッチ回路に入力する基準クロッ
クより位相を遅らせた第２の比較用シフト・クロックを
第２の比較用ラッチ回路に入力する比較用クロック・シ
フト回路と、外部デジタル・ビデオ・データ生成回路に
基準クロックの位相をシフトしたシフト・クロックを出
力するクロック・シフト回路と、外部データ・ラッチ回
路及び、第１及び第２の比較用ラッチ回路の各出力値を
比較し、各出力値が一致しなければシフト・クロックの
位相を変化させるようにクロック・シフト回路を制御す
る比較・制御手段とを有することを特徴としている。
【００２０】請求項７の発明は、請求項５又は６の画像
表示回路において、外部デジタル・ビデオ・データ生成
回路に基準クロックの位相をシフトしたシフト・クロッ
クを出力するクロック・シフト回路に代えて、外部デー
タ・ラッチ回路及び、第１及び第２の比較用ラッチ回路
に入力する外部デジタル・ビデオ・データのデータの変
化点の位置をシフトさせるデータ・シフト回路を設け、
比較・制御手段は、外部データ・ラッチ回路及び、第１
及び第２の比較用ラッチ回路の各出力値を比較し、各出
力値が一致しなければ外部デジタル・ビデオ・データの
データの変化点の位置をシフトさせるようにデータ・シ
フト回路を制御することを特徴としている。
表示回路において、外部デジタル・ビデオ・データ生成
回路に基準クロックの位相をシフトしたシフト・クロッ
クを出力するクロック・シフト回路に代えて、外部デー
タ・ラッチ回路及び、第１及び第２の比較用ラッチ回路
に入力する外部デジタル・ビデオ・データのデータの変
化点の位置をシフトさせるデータ・シフト回路を設け、
比較・制御手段は、外部データ・ラッチ回路及び、第１
及び第２の比較用ラッチ回路の各出力値を比較し、各出
力値が一致しなければ外部デジタル・ビデオ・データの
データの変化点の位置をシフトさせるようにデータ・シ
フト回路を制御することを特徴としている。
【００２１】請求項８の発明は、請求項５乃至７のいず
れかの画像表示回路において、第１及び第２の比較用ラ
ッチ回路に入力する第１及び第２の比較用シフト・クロ
ックのシフト量は、外部データ・ラッチ回路に入力する
基準クロックのデータ変化禁止範囲外であって、基準ク
ロックの周期のほぼ２０％以内の範囲であることを特徴
としている。
れかの画像表示回路において、第１及び第２の比較用ラ
ッチ回路に入力する第１及び第２の比較用シフト・クロ
ックのシフト量は、外部データ・ラッチ回路に入力する
基準クロックのデータ変化禁止範囲外であって、基準ク
ロックの周期のほぼ２０％以内の範囲であることを特徴
としている。
【００２２】請求項９の発明は、請求項５乃至８のいず
れかの画像表示回路において、外部デジタル・ビデオ・
データのデータの変化点の位置のシフト量は基準クロッ
クの周期のほぼ５０％とすることを特徴としている。
れかの画像表示回路において、外部デジタル・ビデオ・
データのデータの変化点の位置のシフト量は基準クロッ
クの周期のほぼ５０％とすることを特徴としている。
【００２３】
【作用】本願発明によれば、基準クロックより位相を進
ませた第１の比較用シフト・クロックを生成して、外部
デジタル・ビデオ・データをラッチし、基準クロックよ
り位相を遅らせた第２の比較用シフト・クロックを生成
して、外部デジタル・ビデオ・データをラッチし、基準
クロック及び、第１及び第２の比較用シフト・クロック
によりラッチされた各値を比較し、各値が一致しなけれ
ば、データの変化点の位置をシフトさせた外部デジタル
・ビデオ・データを生成するようにしたので、外部デジ
タル・ビデオ・データの変化禁止範囲でデータ・サンプ
リングすることがなくなり、色のにじみやちらつきを生
じさせない画像表示を行うことができるようになる。
ませた第１の比較用シフト・クロックを生成して、外部
デジタル・ビデオ・データをラッチし、基準クロックよ
り位相を遅らせた第２の比較用シフト・クロックを生成
して、外部デジタル・ビデオ・データをラッチし、基準
クロック及び、第１及び第２の比較用シフト・クロック
によりラッチされた各値を比較し、各値が一致しなけれ
ば、データの変化点の位置をシフトさせた外部デジタル
・ビデオ・データを生成するようにしたので、外部デジ
タル・ビデオ・データの変化禁止範囲でデータ・サンプ
リングすることがなくなり、色のにじみやちらつきを生
じさせない画像表示を行うことができるようになる。
【００２４】
【実施例】本発明の一実施例による画像表示方法及び回
路を図１及び図２を用いて説明する。始めに本実施例に
よる画像表示回路の構成を図１を用いて説明する。図１
は、Ｒ，Ｇ，Ｂ三原色であって夫々複数ビットからなる
デジタル・ビデオ・データのうちの１ビットに対応する
回路を示している。従って、画像表示回路全体としては
図１に示す回路がＲ，Ｇ，Ｂ三原色Ｘデータビット数だ
け存在するが、全体の図示は省略している。
路を図１及び図２を用いて説明する。始めに本実施例に
よる画像表示回路の構成を図１を用いて説明する。図１
は、Ｒ，Ｇ，Ｂ三原色であって夫々複数ビットからなる
デジタル・ビデオ・データのうちの１ビットに対応する
回路を示している。従って、画像表示回路全体としては
図１に示す回路がＲ，Ｇ，Ｂ三原色Ｘデータビット数だ
け存在するが、全体の図示は省略している。
【００２５】まず例えばクロック幅が１０ｎｓ（ナノ
秒）のドット・クロックの立上りをサンプリング・タイ
ミングとしてデジタル・ビデオ・データをラッチして出
力する例えばＤ−フリップ・フロップであるデータ・ラ
ッチ回路２が形成されている。データ・ラッチ回路２の
出力は、データ重ね合せ処理回路８に接続されている。
秒）のドット・クロックの立上りをサンプリング・タイ
ミングとしてデジタル・ビデオ・データをラッチして出
力する例えばＤ−フリップ・フロップであるデータ・ラ
ッチ回路２が形成されている。データ・ラッチ回路２の
出力は、データ重ね合せ処理回路８に接続されている。
【００２６】ドット・クロックの立上りで例えばＬＣＤ
の表示調整用画像を生成する外部デジタル・ビデオ・デ
ータ生成回路４が形成され、ドット・クロックの入力段
には外部デジタル・ビデオ・データ生成回路４にドット
・クロックの位相をシフトしたシフト・クロックを出力
するクロック・シフト回路２０が接続されている。
の表示調整用画像を生成する外部デジタル・ビデオ・デ
ータ生成回路４が形成され、ドット・クロックの入力段
には外部デジタル・ビデオ・データ生成回路４にドット
・クロックの位相をシフトしたシフト・クロックを出力
するクロック・シフト回路２０が接続されている。
【００２７】外部デジタル・ビデオ・データ生成回路４
の出力は、外部デジタル・ビデオ・データのデータの変
化点の位置をシフトさせるデータ・シフト回路２２を介
して、外部データ・ラッチ回路６及び、比較用ラッチ回
路１２、１４の夫々に並列に入力されるようになってい
る。外部データ・ラッチ回路６、及び比較用ラッチ回路
１２、１４の出力は、コントローラ１８に入力されるべ
く接続されている。また、外部データ・ラッチ回路６の
出力は、データ重ね合せ処理回路８に接続されている。
の出力は、外部デジタル・ビデオ・データのデータの変
化点の位置をシフトさせるデータ・シフト回路２２を介
して、外部データ・ラッチ回路６及び、比較用ラッチ回
路１２、１４の夫々に並列に入力されるようになってい
る。外部データ・ラッチ回路６、及び比較用ラッチ回路
１２、１４の出力は、コントローラ１８に入力されるべ
く接続されている。また、外部データ・ラッチ回路６の
出力は、データ重ね合せ処理回路８に接続されている。
【００２８】コントローラ１８は、外部データ・ラッチ
回路６、及び比較用ラッチ回路１２、１４の出力を比較
し、各出力値が一致しなければ外部データ・ラッチ回路
６、及び比較用ラッチ回路１２、１４に入力する外部デ
ジタル・ビデオ・データの変化点をシフトさせるクロッ
ク・シフト回路２０又はデータ・シフト回路２２を制御
する比較・制御手段である。
回路６、及び比較用ラッチ回路１２、１４の出力を比較
し、各出力値が一致しなければ外部データ・ラッチ回路
６、及び比較用ラッチ回路１２、１４に入力する外部デ
ジタル・ビデオ・データの変化点をシフトさせるクロッ
ク・シフト回路２０又はデータ・シフト回路２２を制御
する比較・制御手段である。
【００２９】また、外部データ・ラッチ回路６、及び比
較用ラッチ回路１２、１４には比較用クロック・シフト
回路１６から夫々クロックが入力されるようになってい
る。比較用クロック・シフト回路１６から出力されるク
ロックは、外部データ・ラッチ回路６には、ドット・ク
ロックが、比較用ラッチ回路１２には、ドット・クロッ
クより例えば１ｎｓ遅れたクロックが入力され、比較用
ラッチ回路１４には、ドット・クロックより例えば１ｎ
ｓ進んだクロックが入力されるようになっている。
較用ラッチ回路１２、１４には比較用クロック・シフト
回路１６から夫々クロックが入力されるようになってい
る。比較用クロック・シフト回路１６から出力されるク
ロックは、外部データ・ラッチ回路６には、ドット・ク
ロックが、比較用ラッチ回路１２には、ドット・クロッ
クより例えば１ｎｓ遅れたクロックが入力され、比較用
ラッチ回路１４には、ドット・クロックより例えば１ｎ
ｓ進んだクロックが入力されるようになっている。
【００３０】データ重ね合せ処理回路８でデジタル・ビ
デオ・データと、表示調整用画像とが重ね合わされて重
ね合せデータがラッチ回路１０を介してＬＣＤ側へ出力
されるようになっている。次に本実施例による画像表示
回路の動作を図２を用いて説明する。外部デジタル・ビ
デオ・データ生成回路４から出力された外部デジタル・
ビデオ・データは、外部データ・ラッチ回路６及び、比
較用ラッチ回路１２，１４に並列に入力されて夫々ラッ
チされる。データは各ラッチ回路に比較用クロック・シ
フト回路１６から入力するクロックの立上りでラッチさ
れる。各クロックの立上りのタイミングは、図２に示す
ように、比較用ラッチ回路１２に入力するシフト・クロ
ックにあっては、外部データ・ラッチ回路６に入力する
ドット・クロックの立上りから約１ｎｓ遅れて立ち上が
り、比較用ラッチ回路１４に入力するシフト・クロック
にあっては、外部データ・ラッチ回路６に入力するドッ
ト・クロックの立上りから約１ｎｓ進んで立ち上がるよ
うになっている。
デオ・データと、表示調整用画像とが重ね合わされて重
ね合せデータがラッチ回路１０を介してＬＣＤ側へ出力
されるようになっている。次に本実施例による画像表示
回路の動作を図２を用いて説明する。外部デジタル・ビ
デオ・データ生成回路４から出力された外部デジタル・
ビデオ・データは、外部データ・ラッチ回路６及び、比
較用ラッチ回路１２，１４に並列に入力されて夫々ラッ
チされる。データは各ラッチ回路に比較用クロック・シ
フト回路１６から入力するクロックの立上りでラッチさ
れる。各クロックの立上りのタイミングは、図２に示す
ように、比較用ラッチ回路１２に入力するシフト・クロ
ックにあっては、外部データ・ラッチ回路６に入力する
ドット・クロックの立上りから約１ｎｓ遅れて立ち上が
り、比較用ラッチ回路１４に入力するシフト・クロック
にあっては、外部データ・ラッチ回路６に入力するドッ
ト・クロックの立上りから約１ｎｓ進んで立ち上がるよ
うになっている。
【００３１】各ラッチ回路６、１２、１４の出力値はコ
ントローラ１８に入力され、各値の比較が行われる。図
２において、Ｄ１はコントローラ１８に入力した比較用
ラッチ回路１２の出力値を示しており、同様にＤ２は外
部データ・ラッチ回路６の出力値を、Ｄ３は比較用ラッ
チ回路１４の出力値を示している。
ントローラ１８に入力され、各値の比較が行われる。図
２において、Ｄ１はコントローラ１８に入力した比較用
ラッチ回路１２の出力値を示しており、同様にＤ２は外
部データ・ラッチ回路６の出力値を、Ｄ３は比較用ラッ
チ回路１４の出力値を示している。
【００３２】例えばサンプル１において、Ｄ１〜Ｄ３の
値は全て１（Ｈ）であり、従って、外部データ・ラッチ
回路６で外部デジタル・ビデオ・データをラッチする
際、データの変化点が存在しなかったことが判断され
る。また、同様にサンプル３においては、Ｄ１〜Ｄ３の
値は全て０（Ｌ）であり、従って、外部データ・ラッチ
回路６で外部デジタル・ビデオ・データをラッチする
際、データの変化点が存在しなかったことが判断され
る。
値は全て１（Ｈ）であり、従って、外部データ・ラッチ
回路６で外部デジタル・ビデオ・データをラッチする
際、データの変化点が存在しなかったことが判断され
る。また、同様にサンプル３においては、Ｄ１〜Ｄ３の
値は全て０（Ｌ）であり、従って、外部データ・ラッチ
回路６で外部デジタル・ビデオ・データをラッチする
際、データの変化点が存在しなかったことが判断され
る。
【００３３】サンプル２の場合、Ｄ１及びＤ２は０、Ｄ
３は１になっていることから、外部デジタル・ビデオ・
データの変化点で外部データ・ラッチ回路６でのデータ
のラッチが行われたことが判断される。なお、外部デジ
タル・ビデオ・データの変化禁止範囲はせいぜい０．１
ｎｓ程度であるので、比較用ラッチ回路１２、１４に入
力するクロックのシフト量は１ｎｓあれば十分である。
３は１になっていることから、外部デジタル・ビデオ・
データの変化点で外部データ・ラッチ回路６でのデータ
のラッチが行われたことが判断される。なお、外部デジ
タル・ビデオ・データの変化禁止範囲はせいぜい０．１
ｎｓ程度であるので、比較用ラッチ回路１２、１４に入
力するクロックのシフト量は１ｎｓあれば十分である。
【００３４】こうすることにより、Ｄ１〜Ｄ３の値が全
て一致する場合以外は外部デジタル・ビデオ・データの
変化点で外部データ・ラッチ回路６でのデータのラッチ
が行われたことが判断できる。データの変化点でラッチ
されたことが判断されると、コントローラ１８は、クロ
ック・シフト回路２０又はデータ・シフト回路２２のい
ずれかに対して、ラッチ回路６、１２、１４に出力され
る外部デジタル・ビデオ・データのデータの変化点をド
ット・クロックの周期の５０％程度の時間だけシフトさ
せる制御を行う。本実施例では、データの変化点が遅延
する方向にシフトさせている。
て一致する場合以外は外部デジタル・ビデオ・データの
変化点で外部データ・ラッチ回路６でのデータのラッチ
が行われたことが判断できる。データの変化点でラッチ
されたことが判断されると、コントローラ１８は、クロ
ック・シフト回路２０又はデータ・シフト回路２２のい
ずれかに対して、ラッチ回路６、１２、１４に出力され
る外部デジタル・ビデオ・データのデータの変化点をド
ット・クロックの周期の５０％程度の時間だけシフトさ
せる制御を行う。本実施例では、データの変化点が遅延
する方向にシフトさせている。
【００３５】ここで外部デジタル・ビデオ・データの変
化点の周期は、ドット・クロックの周期の整数倍である
から、いずれかのサンプリング・ポイントでデータの変
化点が検出されデータのシフトが行われれば、全てのサ
ンプリング・ポイントでデータの変化点でのサンプリン
グを回避させることができるようになる。さらに、本実
施例の画像表示回路は、階調表示のための複数ビットで
構成されるデジタル・ビデオ・データのビット単位の重
ね合せに対応しているので、例えば、４ビットからなる
ビデオ・データであれば、Ｒ、Ｇ、Ｂ三原色の場合全部
で１２個の画像表示回路を用い、コントローラ１８をオ
ア接続しておくことにより、いずれかのビットで一度で
もデータの変化点の検出が行われた場合には全てのビッ
トの外部デジタル・ビデオ・データの変化点を同時に同
シフト量だけ移動させることができるだけでなく、コン
トローラ１８によるデータのシフト量の制御（調整）は
原則として一回行えば、ＬＣＤの全画面における外部デ
ジタル・ビデオ・データ（例えば、表示調整用画像）の
にじみ、ちらつきを消滅させることができるようにな
る。
化点の周期は、ドット・クロックの周期の整数倍である
から、いずれかのサンプリング・ポイントでデータの変
化点が検出されデータのシフトが行われれば、全てのサ
ンプリング・ポイントでデータの変化点でのサンプリン
グを回避させることができるようになる。さらに、本実
施例の画像表示回路は、階調表示のための複数ビットで
構成されるデジタル・ビデオ・データのビット単位の重
ね合せに対応しているので、例えば、４ビットからなる
ビデオ・データであれば、Ｒ、Ｇ、Ｂ三原色の場合全部
で１２個の画像表示回路を用い、コントローラ１８をオ
ア接続しておくことにより、いずれかのビットで一度で
もデータの変化点の検出が行われた場合には全てのビッ
トの外部デジタル・ビデオ・データの変化点を同時に同
シフト量だけ移動させることができるだけでなく、コン
トローラ１８によるデータのシフト量の制御（調整）は
原則として一回行えば、ＬＣＤの全画面における外部デ
ジタル・ビデオ・データ（例えば、表示調整用画像）の
にじみ、ちらつきを消滅させることができるようにな
る。
【００３６】本発明は、上記実施例に限らず種々の変形
が可能である。例えば、上記実施例においては、比較用
ラッチ回路１２、１４に入力するシフト・クロックは、
外部データ・ラッチ回路６に入力するドット・クロック
の立上りから約１ｎｓ（ドット・クロックの周期の約１
０％）遅れて、或は進ませて立ち上がるようにしたが、
これに限られることはなく、外部データ・ラッチ回路６
に入力するドット・クロックのデータ変化禁止範囲外で
あって、ドット・クロックの周期の約２０％以内であれ
ば十分である。
が可能である。例えば、上記実施例においては、比較用
ラッチ回路１２、１４に入力するシフト・クロックは、
外部データ・ラッチ回路６に入力するドット・クロック
の立上りから約１ｎｓ（ドット・クロックの周期の約１
０％）遅れて、或は進ませて立ち上がるようにしたが、
これに限られることはなく、外部データ・ラッチ回路６
に入力するドット・クロックのデータ変化禁止範囲外で
あって、ドット・クロックの周期の約２０％以内であれ
ば十分である。
【００３７】また、上記実施例では、データの変化点の
シフトを遅延する方向にさせているが、逆に早める方向
にシフトするようにすることも可能である。また、上記
実施例においては、外部デジタル・ビデオ・データのデ
ータの変化点のシフト量をドット・クロックの周期の５
０％程度としたが、比較用ラッチ回路１２のシフト・ク
ロックの立ち上がりから比較用ラッチ回路１４のシフト
・クロックの次の立ち上りまでの区間内であれば任意の
シフト量を設定しても差し支えないことはもちろんであ
る。
シフトを遅延する方向にさせているが、逆に早める方向
にシフトするようにすることも可能である。また、上記
実施例においては、外部デジタル・ビデオ・データのデ
ータの変化点のシフト量をドット・クロックの周期の５
０％程度としたが、比較用ラッチ回路１２のシフト・ク
ロックの立ち上がりから比較用ラッチ回路１４のシフト
・クロックの次の立ち上りまでの区間内であれば任意の
シフト量を設定しても差し支えないことはもちろんであ
る。
【００３８】
【発明の効果】以上の通り、本発明によれば、デジタル
・ビデオ・データと外部デジタル・ビデオ・データとを
重ね合せた際に外部デジタル・ビデオ・データに基づい
て生成された画像の色のにじみや画像のちらつきを生じ
させない画像表示方法及び回路を実現することができ
る。
・ビデオ・データと外部デジタル・ビデオ・データとを
重ね合せた際に外部デジタル・ビデオ・データに基づい
て生成された画像の色のにじみや画像のちらつきを生じ
させない画像表示方法及び回路を実現することができ
る。
【図１】本発明の一実施例による画像表示回路を示す図
である。
である。
【図２】本発明の一実施例による画像表示方法の説明図
である。
である。
【図３】提案された画像表示回路を示す図である。
【図４】提案された画像表示回路により表示される画像
の説明図である。
の説明図である。
【図５】提案された画像表示回路での問題点の説明図で
ある。
ある。
【図６】表示調整用画像を重ね合せて表示させたＬＣＤ
画面を示す図である。
画面を示す図である。
２ データ・ラッチ回路 ４ 外部デジタル・ビデオ・データ生成回路 ６ 外部データ・ラッチ回路 ８ データ重ね合せ処理回路 １０ ラッチ回路 １２ 比較用ラッチ回路 １４ 比較用ラッチ回路 １６ 比較用クロック・シフト回路 １８ コントローラ ２０ クロック・シフト回路 ２２ データ・シフト回路 １００ 表示エリア １０２ 背景 １０４ ウインドウ １０６ 表示調整用画像 １１０ 縦棒 １１２ 青緑領域 １１４ 赤色領域 １１６ 破線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｇ０６Ｔ 11/60
Claims (9)
- 【請求項１】基準クロックに基づいてデジタル・ビデオ
・データをラッチし、 前記基準クロックに基づいて外部デジタル・ビデオ・デ
ータを生成し、 前記基準クロックに基づいて前記外部デジタル・ビデオ
・データをラッチし、 ラッチされた前記デジタル・ビデオ・データ及び前記外
部デジタル・ビデオ・データを重ね合せて重ね合せデー
タを出力する画像表示方法において、 前記基準クロックより位相を進ませた第１の比較用シフ
ト・クロックを生成して、前記外部デジタル・ビデオ・
データをラッチし、 前記基準クロックより位相を遅らせた第２の比較用シフ
ト・クロックを生成して、前記外部デジタル・ビデオ・
データをラッチし、 前記基準クロック及び、第１及び第２の比較用シフト・
クロックによりラッチされた各値を比較し、前記各値が
一致しなければ、前記基準クロックの位相をシフトさせ
たシフト・クロックを生成し、前記シフト・クロックに
基づいてデータの変化点の位置をシフトさせた前記外部
デジタル・ビデオ・データを生成することを特徴とする
画像表示方法。 - 【請求項２】基準クロックに基づいてデジタル・ビデオ
・データをラッチし、 前記基準クロックに基づいて外部デジタル・ビデオ・デ
ータを生成し、 前記基準クロックに基づいて前記外部デジタル・ビデオ
・データをラッチし、 ラッチされた前記デジタル・ビデオ・データ及び前記外
部デジタル・ビデオ・データを重ね合せて重ね合せデー
タを出力する画像表示方法において、 前記基準クロックより位相を進ませた第１の比較用シフ
ト・クロックを生成して、前記外部デジタル・ビデオ・
データをラッチし、 前記基準クロックより位相を遅らせた第２の比較用シフ
ト・クロックを生成して、前記外部デジタル・ビデオ・
データをラッチし、 前記基準クロック及び、第１及び第２の比較用シフト・
クロックによりラッチされた各値を比較し、前記各値が
一致しなければ、前記外部デジタル・ビデオ・データの
データの変化点の位置をシフトさせてから前記基準クロ
ックに基づいて前記外部デジタル・ビデオ・データをラ
ッチするようにしたことを特徴とする画像表示方法。 - 【請求項３】請求項１又は２に記載の画像表示方法にお
いて、 前記第１及び第２の比較用シフト・クロックのシフト量
は、前記外部データ・ラッチ回路に入力する前記基準ク
ロックのデータ変化禁止範囲外であって、前記基準クロ
ックの周期のほぼ２０％以内の範囲にすることを特徴と
する画像表示方法。 - 【請求項４】請求項１乃至３のいずれかに記載の画像表
示方法において、 前記外部デジタル・ビデオ・データのデータの変化点の
位置のシフト量が前記基準クロックの周期のほぼ５０％
とすることを特徴とする画像表示方法。 - 【請求項５】基準クロックに基づいてデジタル・ビデオ
・データをラッチして出力するデータ・ラッチ回路と、 前記基準クロックに基づいて外部デジタル・ビデオ・デ
ータを生成し出力する外部デジタル・ビデオ・データ生
成回路と、 前記基準クロックに基づいて前記外部デジタル・ビデオ
・データをラッチして出力する外部データ・ラッチ回路
と、 前記データ・ラッチ回路から出力された前記デジタル・
ビデオ・データと、前記外部データ・ラッチ回路から出
力された前記外部デジタル・ビデオ・データとを重ね合
せて重ね合せデータを出力するデータ重ね合せ処理回路
とを有する画像表示回路において、 前記外部データ・ラッチ回路と並列に前記外部デジタル
・ビデオ・データが入力される第１及び第２の比較用ラ
ッチ回路と、 前記外部データ・ラッチ回路に入力する前記基準クロッ
クより位相を進ませた第１の比較用シフト・クロックを
前記第１の比較用ラッチ回路に入力し、前記外部データ
・ラッチ回路に入力する前記基準クロックより位相を遅
らせた第２の比較用シフト・クロックを前記第２の比較
用ラッチ回路に入力する比較用クロック・シフト回路
と、 前記外部デジタル・ビデオ・データ生成回路に前記基準
クロックの位相をシフトしたシフト・クロックを出力す
るクロック・シフト回路と、 前記外部データ・ラッチ回路及び、前記第１及び第２の
比較用ラッチ回路の各出力値を比較し、前記各出力値が
一致しなければ前記シフト・クロックの位相を変化させ
るように前記クロック・シフト回路を制御する比較・制
御手段とを有することを特徴とする画像表示回路。 - 【請求項６】基準クロックの立上り又は立ち下がりでデ
ジタル・ビデオ・データをラッチして出力するデータ・
ラッチ回路と、 前記基準クロックの立上り又は立ち下がりで外部デジタ
ル・ビデオ・データを生成し出力する外部デジタル・ビ
デオ・データ生成回路と、 前記基準クロックの立上り又は立ち下がりで前記外部デ
ジタル・ビデオ・データをラッチして出力する外部デー
タ・ラッチ回路と、 前記データ・ラッチ回路から出力された前記デジタル・
ビデオ・データと、前記外部データ・ラッチ回路から出
力された前記外部デジタル・ビデオ・データとを重ね合
せて重ね合せデータを出力するデータ重ね合せ処理回路
とを有する画像表示回路において、 前記外部データ・ラッチ回路と並列に前記外部デジタル
・ビデオ・データが入力される第１及び第２の比較用ラ
ッチ回路と、 前記外部データ・ラッチ回路に入力する前記基準クロッ
クより位相を進ませた第１の比較用シフト・クロックを
前記第１の比較用ラッチ回路に入力し、前記外部データ
・ラッチ回路に入力する前記基準クロックより位相を遅
らせた第２の比較用シフト・クロックを前記第２の比較
用ラッチ回路に入力する比較用クロック・シフト回路
と、 前記外部デジタル・ビデオ・データ生成回路に前記基準
クロックの位相をシフトしたシフト・クロックを出力す
るクロック・シフト回路と、 前記外部データ・ラッチ回路及び、前記第１及び第２の
比較用ラッチ回路の各出力値を比較し、前記各出力値が
一致しなければ前記シフト・クロックの位相を変化させ
るように前記クロック・シフト回路を制御する比較・制
御手段とを有することを特徴とする画像表示回路。 - 【請求項７】請求項５又は６に記載の画像表示回路にお
いて、 前記外部デジタル・ビデオ・データ生成回路に前記基準
クロックの位相をシフトしたシフト・クロックを出力す
るクロック・シフト回路に代えて、 前記外部データ・ラッチ回路及び、前記第１及び第２の
比較用ラッチ回路に入力する前記外部デジタル・ビデオ
・データのデータの変化点の位置をシフトさせるデータ
・シフト回路を設け、 前記比較・制御手段は、前記外部データ・ラッチ回路及
び、前記第１及び第２の比較用ラッチ回路の各出力値を
比較し、前記各出力値が一致しなければ前記外部デジタ
ル・ビデオ・データのデータの変化点の位置をシフトさ
せるように前記データ・シフト回路を制御することを特
徴とする画像表示回路。 - 【請求項８】請求項５乃至７のいずれかに記載の画像表
示回路において、 前記第１及び第２の比較用ラッチ回路に入力する前記第
１及び第２の比較用シフト・クロックのシフト量は、前
記外部データ・ラッチ回路に入力する前記基準クロック
のデータ変化禁止範囲外であって、前記基準クロックの
周期のほぼ２０％以内の範囲であることを特徴とする画
像表示回路。 - 【請求項９】請求項５乃至８のいずれかに記載の画像表
示回路において、 前記外部デジタル・ビデオ・データのデータの変化点の
位置のシフト量は前記基準クロックの周期のほぼ５０％
とすることを特徴とする画像表示回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229380A JP2996881B2 (ja) | 1994-09-26 | 1994-09-26 | 画像表示方法及び回路 |
| US08/533,470 US5784044A (en) | 1994-09-26 | 1995-09-25 | Image display method and circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6229380A JP2996881B2 (ja) | 1994-09-26 | 1994-09-26 | 画像表示方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895540A true JPH0895540A (ja) | 1996-04-12 |
| JP2996881B2 JP2996881B2 (ja) | 2000-01-11 |
Family
ID=16891277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6229380A Expired - Lifetime JP2996881B2 (ja) | 1994-09-26 | 1994-09-26 | 画像表示方法及び回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5784044A (ja) |
| JP (1) | JP2996881B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101669A (ja) * | 1994-09-30 | 1996-04-16 | Semiconductor Energy Lab Co Ltd | 表示装置駆動回路 |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099220A (ja) * | 1973-12-28 | 1975-08-06 | ||
| JPH01126686A (ja) * | 1987-11-11 | 1989-05-18 | Toshiba Corp | ビデオ合成装置 |
| JPH01128684A (ja) * | 1987-11-13 | 1989-05-22 | Hitachi Ltd | 同期回路 |
| JPH05249942A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | コンピュータ出力映像の画像サンプリング装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954970A (en) * | 1988-04-08 | 1990-09-04 | Walker James T | Video overlay image processing apparatus |
| GB8822163D0 (en) * | 1988-09-21 | 1988-10-26 | Abekas Video Systems | Video signal processing |
| JPH0310293A (ja) * | 1989-06-07 | 1991-01-17 | Mitsubishi Electric Corp | 画像データ処理装置 |
| US5309168A (en) * | 1990-10-31 | 1994-05-03 | Yamaha Corporation | Panel display control device |
| US5579027A (en) * | 1992-01-31 | 1996-11-26 | Canon Kabushiki Kaisha | Method of driving image display apparatus |
| AU4597393A (en) * | 1992-07-22 | 1994-02-14 | Allen Testproducts Division, Allen Group Inc. | Method and apparatus for combining video images |
| JP3133216B2 (ja) * | 1993-07-30 | 2001-02-05 | キヤノン株式会社 | 液晶表示装置及びその駆動方法 |
-
1994
- 1994-09-26 JP JP6229380A patent/JP2996881B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-25 US US08/533,470 patent/US5784044A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5099220A (ja) * | 1973-12-28 | 1975-08-06 | ||
| JPH01126686A (ja) * | 1987-11-11 | 1989-05-18 | Toshiba Corp | ビデオ合成装置 |
| JPH01128684A (ja) * | 1987-11-13 | 1989-05-22 | Hitachi Ltd | 同期回路 |
| JPH05249942A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | コンピュータ出力映像の画像サンプリング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2996881B2 (ja) | 2000-01-11 |
| US5784044A (en) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0519744B1 (en) | Display control apparatus and display device | |
| JP3987119B2 (ja) | 液晶パネルの駆動装置、液晶装置及び電子機器 | |
| US7598969B2 (en) | Electro-optical-device driving method, image processing circuit, electronic apparatus, and correction-data generating method | |
| US20040066361A1 (en) | Driving circuit system for use in electro-optical device and electro-optical device | |
| US7764258B2 (en) | Liquid crystal display apparatus and alternating current driving method therefore | |
| JPS5919486A (ja) | 画像表示装置 | |
| JP2001042852A (ja) | 表示装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JPH05241127A (ja) | 液晶表示装置 | |
| JPH0876721A (ja) | マトリックスパネル表示装置 | |
| KR100234395B1 (ko) | 다양한 온 스크린 디스플레이 기능들을 수행하는장치 및 방법 | |
| JP2996881B2 (ja) | 画像表示方法及び回路 | |
| US6492969B1 (en) | Combining two successive colors gets colors pure | |
| JPH11119747A (ja) | マトリクス型パネルの駆動回路及び駆動方法並びに液晶表示装置 | |
| JP2835254B2 (ja) | 表示装置の駆動回路 | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JPH10198307A (ja) | 表示装置及びガンマ補正方法 | |
| KR100244448B1 (ko) | 액정표시장치의 구동회로 | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JPH06348224A (ja) | 映像表示装置および映像表示装置の液晶駆動装置 | |
| KR100260658B1 (ko) | 화상표시장치및화상표시방법 | |
| KR100590915B1 (ko) | 액정 표시 장치의 액정 극성 반전 신호 제어 장치 | |
| JP2000231368A (ja) | 画像表示方法および画像表示装置 | |
| JP3172450B2 (ja) | 画像情報処理装置 | |
| JPH09270977A (ja) | 液晶表示装置 | |
| JP3109897B2 (ja) | マトリクス表示装置 |