JP2664721C - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はビデオ周波数とリフレッシュタイミングとが異なる複数種の画像情報
を１枚の画像に合成して表示することのできるビデオ合成装置に関する。 （従来の技術） 近時、バーソナル・コンピュータやワークステーションの普及が目覚ましく、
その低価格化に伴って複数種のコンピュータやワークステーションを同時に使用
するケースが増えつつある。このような場合、専ら各コンピュータにそれぞれ専
用に接続されたディスプレイによりその処理データ（画像情報等）を表示しなが
ら、上記各コンピュータに対する操作が行なわれるが、１度に多くのディスプレ
イを見る必要がある等の不具合がある。 そこで１台のディスプレイにて複数のコンピュータによる画像情報を合成して
表示することが考えられている。然し乍ら、各コンピュータによる画像情報はそ
のシステム仕様に応じたビデオ周波数とリフレッシュタイミングを持つことが多
く、これらの画像情報間のビテオ周波数とリフレッシュタイミングの異なりに起
因して、その画像合成を効果的に行なうことが難しい等の不具合がある。また各
システムでのディスプレイ画面の大きさや解像度の異なり、各システムでそれぞ
れ取扱われる画像情報の大きさの異なりに起因し、複数種の画像情報を合成した
時、その合成画像上での画像情報が見難くなる等の不具合も生じ易かった。 （発明が解決しようとする課題） このように複数種のコンピュータでそれぞれ取扱われる画像情報を１枚の画像
に合成し、これを表示しようとしたとき、従来では各画像情報のビデオ周波数の
異なりやリフレッシュタイミングの異なり、更には画像の大きさやその解像度の
違い等に起因して、その画像情報を適確に把握できる見易い合成画像を効果的に
得ることが困難である等の問題があった。 本発明はこのような事情を考慮してなされたもので、その目的とするところは
、ビデオ周波数やリフレッシュタイミングの異なる複数種の画像情報を、その情
報内容の理解がし易い状態で１枚の画像に合成して表示することを可能とする簡
易な構成のビデオ合成装置を提供するこ とにある。 ［発明の構成］ （課題を解決するための手段） 本発明に係るビデオ合成装置は、第１のビデオ周波数と第１のリフレッシュタ
イミングとを有する第１の画像情報を記憶する第１の記憶手段、上記第１の画像
情報の第１のビデオ周波数と第１のリフレッシュタイミングとは異なる第２のビ
デオ周波数と第２のリフレッシュタイミングとを有する第２の画像情報とを受信
する受信手段、この受信手段で受信した第２の画像情報をシリアルデータからパ
ラレルデータに変換するシリアル／パラレル変換手段、このシリアル／パラレル
変換手段により変換されたパラレルデータの第２の画像情報を記憶する第２の記
憶手段、上記第１の画像情報の第１のビデオ周波数と第１のリフレッシュタイミ
ングとに同期して順次アドレスデータを発生し、かつ垂直方向の拡大率に応じて
同じアドレスごとのアドレスデータを発生する発生手段、上記第１の記憶手段に
記憶されている第１の画像情報の第１のリフレッシュタイミングにより得られる
ブランキング信号または垂直同期信号を計数しこの計数値に垂直方向の拡大率を
乗算することにより、垂直方向のビデオ合成領域を特定する第１の合成信号と、
上記第１の記憶手段に記憶されている第１の画像情報の第１のビデオ周波数に基
づいたビデオクロックを計数することにより、水平方向のビデオ合成領域を特定
する第２の合成信号との論理積演算により読出し信号を生成する生成手段、この
生成手段により生成された読出し信号と上記第１の記憶手段に記憶されている第
１の画像情報の第１のビデオ周波数に基づいたビデオクロックとに基づくタイミ
ングで、上記発生手段からのアドレスデータに基づいて上記第２の記憶手段から
第２の画像情報を読出す読出手段、この読出手段により読出された第２の画像情
報を水平方向のサイズ変換率に応じてパラレルデータからシリアルデータに変換
するパラレル／シリアル変換手段、およびこのパラレル／シリアル変換手段によ
り変換されたシリアルデータの第２の画像情報と上記第１の記憶手段で記憶して
いる第１の画像情報とを合成して表示出力する出力手段から構成されるものであ
る。 （作用） 本発明によれば、第１のビデオ周波数と第１のリフレッシュタイミングとを有
する第１の画像情報を第１の記憶手段で記憶し、上記第１の画像情報の第１のビ
デオ周波数と第１のリフレッシュタイミングとは異なる第２のビデオ周波数と第
２のリフレッシュタイミングとを有する 第２の画像情報とを受信し、この受信した第２の画像情報をシリアルデータから
パラレルデータに変換し、この変換されたパラレルデータの第２の画像情報を第
２の記憶手段で記憶し、上記第１の画像情報の第１のビデオ周波数と第１のリフ
レッシュタイミングとに同期して順次アドレスデータを発生し、かつ垂直方向の
拡大率に応じて同じアドレスごとのアドレスデータを発生手段で順次発生し、上
記第１の記憶手段に記憶されている第１の画像情報の第１のリフレッシュタイミ
ングにより得られるブランキング信号または垂直同期信号を計数しこの計数値に
垂直方向の拡大率を乗算することにより、垂直方向のビデオ合成領域を特定する
第１の合成信号と、上記第１の記憶手段に記憶されている第１の画像情報の第１
のビデオ周波数に基づいたビデオクロックを計数することにより、水平方向のビ
デオ合成領域を特定する第２の合成信号との論理積演算により読出し信号を生成
し、この生成された読出し信号と上記第１の記憶手段に記憶されている第１の画
像情報の第１のビデオ周波数に基づいたビデオクロックとに基づくタイミングで
、上記発生手段からのアドレスデータに基づいて上記第２の記憶手段から第２の
画像情報を読出し、この読出された第２の画像情報を水平方向のサイズ変換率に
応じてパラレルデータからシリアルデータに変換し、この変換されたシリアルデ
ータの第２の画像情報と上記第１の記憶手段で記憶している第１の画像情報とを
合成して表示出力するようにしたものである。 （実施例） 以下、図面を参照して本発明の一実施例につき説明する。 第１図は実施例に係るビデオ合成装置の概略構成図であり、１は被合成対象と
する第１の画像情報ＤＰＤＴを記憶する記憶装置である。この記憶装置１に格納
された第１の画像情報ＤＰＤＴに対して合成すべき第２の画像情報はインターフ
ェースユニット３を介して走査変換部２に入力される。この走査変換部２は第２
の画像情報のビデオ周波数およびリフレッシュタイミングを前記第１の画像情報
ＤＰＤＴのビデオ周波数およびリフレッシュタイミングに変換し、且つ前記第１
の画像情報ＤＰＤＴに同期させるものである。この走査変換により、第１の画像
情報ＤＰＤＴと第２の画像情報ＤＰＤＴ２のビデオ周波数およびリフレッシュタ
イミングの一致化が図られ、且つその同期がとられる。 画像の大きさの変換手段としてのに拡大装置４は、上述した如く走査変換され
た第２の画像情報ＤＰＤＴ２を拡大処理し、その大きさが拡大された第２の画像
情報ＤＰＤＴ３を生成するもの である。このような走査変換と拡大変換が多段に施された第２の画像情報ＤＰＤ
Ｔ３が合成装置５に与えられ、前記記憶装置１から読出される第１の画像情報Ｄ
ＰＤＴに画像合成される。そしてこの合成装置５で求められた合成画像が表示装
置６にて表示される。 尚、ここでは画像の大きさ変換を拡大処理について説明するが、水平方向のみ
縮小処理を施すことも勿論可能であり、また前述した走査変換処理を行なう前に
第２の画像情報に対する大きさ変換処理を行ない、その大きさ変換処理が施され
た第２の画像を走査変換することも勿論可能である。 さて前記第１の画像情報ＤＰＤＴを格納する記憶装置１は、例えば第２図に示
す如く構成される。フレームバッファ10は１フレーム分の第１の画像情報ＤＰＤ
Ｔを格納するもので、その画像データの書込みと読出しはアドレス発生部11から
順次発生されるアドレスデータに従い、メモリ選択部14の制御を受けて行なわれ
る。表示制御部13は上記フレームバッファ10に格納された第１の画像情報ＤＰＤ
Ｔの表示装置６による表示を制御するもので、アドレス選択部12はこの表示制御
13の制御の下で前記アドレス発生部11が生成するアドレスデータを選択してフレ
ームバッファ10をアクセス制御する。 このようなアクセス制御と前記メモリ選択部14による制御によりフレームバッ
ファ10に第１の画像情報が書込まれ、またこのフレームバッファ10から第１の画
像情報が読出される。そしてフレームバッファ10から読出された第１の画像情報
は並列直列（Ｐ/Ｓ）変換器15を介してシリアルデータとして出力される。 第３図はこのように構成された記憶装置２におけるフレームバッファ10のアク
セス動作を示すものである。このアクセス動作を簡単に説明すると、その画像情
報の読出しと書込みはシステムからのリード要求信号ＲＤＲＱ,ライト要求信号
ＷＴＲＱを受けて制御され、リードサイクル，ライトサイクルを設定して行なわ
れる。そしてメモリ制御部14からフレームバッファ10に対してＲＡＳ信号やＣＡ
Ｓ信号等の制御信号を与え、アドレス選択部12からフレームバッファ10に対して
前記アドレス発生部11からのアドレスデータを与えることで行なわれる。 一方、画像合成時に１水平期間に１回出力される表示要求信号ＤＳＰＲＱ１は
、上記リード要求信号ＲＤＲＱやライト要求信号ＷＴＲＱよりも優先されて記憶
装置１に与えられ、この表示要求信号ＤＳＰＲＱ１に従って表示リードサイクル
が設定される。この結果、アドレス選択部12にアドレス選択信号ＭＵＸＳＣ１が
与えられ、表示制御部13からのアドレスが選択される。このとき アドレス選択部12においてはフレームバッファ10に対してロウアドレスを与えて
おり、メモリ制御部14からのＲＡＳ信号,ＣＡＳ信号を受けてカラムアドレスに
切替える。このアドレスの切替えによってフレームバッファ10内のシフトレジス
タに１ライン分の第１の画像情報がセットされ、第４図に示すタイミングでクロ
ックＳＣに従って読出され、Ｐ/Ｓ変換部15を介して出力される。 一方、このようにして記憶走査１から読出される第１の画像情報ＤＰＤＴに対
して、この第１の画像情報に合成される第２の画像情報は走査変換部２および拡
大装置４にて次のように処理される。 第５図は拡大装置４の機能の一部を含んで構成される走査変換部２の構成例を
示すもので、20はＳ/Ｐ変換部21を介して入力される第２の画像情報を１フレー
ム分に亙って格納するフレームメモリである。このフレームメモリ20への画像デ
ータの書込みは、メモリ制御部25による書込み制御を受け、ライトアドレス発生
部22が発生するアドレスデータを選択器24を介して選択してフレームメモリ20を
アクセスすることにより行なわれる。またこのフレームメモリ20に書込まれた画
像データの読出しは、前記メモリ制御部25による読出し制御を受け、リードアド
レス発生部23が発生するアドレスデータを選択器24を介して選択してフレームメ
モリ20をアクセスすることにより行なわれる。 尚、このフレームメモリ20への画像データの書込みとその読出しは、領域指定
部26による制御を受けて、その指定された画像領域についてのみ行なわれるよう
になっている。そしてフレームメモリ20から読出された第２の画像情報は、Ｐ/
Ｓ変換器27を介してシリアルデータに変換されて出力される。尚、ここでは上記
Ｐ/Ｓ変換器27は第６図に示すようなシフトレジスタにより構成され、フレーム
メモリ20から４画素ずつ並列に読出される画像データを繰返し２回ずつ出力する
ことで第２の画像情報の画像の大きさを２倍に格納するものとなっている。 第７図はこのように構成された走査変換部２に入力される第２の画像情報の信
号タイミングを示すもので、垂直同期信号ＶＳＹＮＣ20,水平同期信号ＨＳＹＮ
Ｃ20が付加され、ブランキング信号ＢＬＡＮＫの区間にビデオクロックＶＣＬＫ
２に同期したビデオデータＶＤＴ２として与えられる。尚、ここではディジタル
化されたビデオ信号を例に説明するが、アナログビデオ信号に対しても同様に適
用可能である。この場合には、インターフェースユニット３にＡ/Ｄ変換器を組
込んでおくようにすれば良い。 ところでこのようにして与えられる第２の画像情報は、一般的にはそのビデオ
周波数およびリフレッシュタイミングが前記記憶装置１から読出される第１の画
像情報のビデオ周波数およびリフレッシュタイミングと異なることが多い。そこ
で走査変換部２では次のようにして上記第２の画像情報を走査変換し、そのビデ
オ周波数およびリフレッシュタイミングを前記第１の画像情報のビデオ周波数お
よびリフレッシュタイミングにそれぞれ合せ、且つその同期を確立している。こ
の際、画像の拡大処理をも同時に施している。 即ち、走査変換部２の前記フレームメモリ20はデュアルポートメモリの構成を
有し、第８図にその動作タイミングを示すようにライトサイクルとリードサイク
ルとを交互に設定して画像情報の書込みとその読出しを行なう。 このフレームメモリ20への画像データの書込みは、上記ライトサイクルにおい
て前記水平同期信号ＨＳＹＮＣ20に同期し、ビデオクロックＶＣＬＫ２してライ
トアドレス発生部22から出力されるアドレス信号に従い、またメモリ制御部25か
ら与えられる制御信号ＲＡＳＯ,ＣＡＳＯ,ＷＥＯ等に従ってフレームメモリ20を
アクセスし、上記ビデオデータＶＤＴ２をフレームメモリ20に書込むことによっ
て行なわれる。 これに対して上述した如くフレームメモリ20に書込まれた第２の画像情報の読
出しは、上記リードサイクルにおいてリード発生部23が発生するアドレスにてフ
レームメモリ20をアクセスし、且つ領域指定部26の制御を受けて動作するメモリ
制御部25にてフレームメモリ20からの読出しタイミングを制御することで行なわ
れる。 領域指定部26は記憶装置１に格納された第９図（ａ）に示す第１の画像情報に
対して、走査変換部２（フレームメモリ20）に格納された第９図（ｂ）に示すよ
うな第２の画像情報をどの画像位置に合成するかを指示するもので、その合成位
置（ＤＸ１,ＤＹ１）は、例えば第10図に示すようにして指定される。尚、この
位置の指定はＣＰＵ等により行なわれる。この際、第１の画像情報に対して第２
の画像情報をどの程度の大きさで合成するかが指示され、例えば２倍に拡大して
合成することが指示された場合には、第11図に示すようにそのビデオ合成領域が
求められる。 このビデオ合成領域に対する制御は、前記第１の画像情報がリフレッシュされ
ているタイミングを調べ、その位置が上記位置情報（ＤＸ１,ＤＹ１）により特
定されるビデオ合成領域内に入っているか否かを調べて前記メモリ制御部25によ
るフレームメモリ20からの画像情報の読出し を制御する。 具体的には第２の画像情報を２倍に拡大して第１の画像情報に合成するものと
すれば、領域設定部26は第12図に示すように第１の画像情報のブランキング信号
ＢＬＡＮＫＯまたは垂直同期信号ＶＳＹＮＣＯを計数するカウンタから垂直（Ｙ
）方向のリフレッシュ位置を求め、Ｙ方向のビデオ合成領域を特定する合成信号
ＹＭＩＸＥＮが生成される。また水平（Ｘ）方向についてはビデオクロックＶＣ
ＬＫを計数することで、Ｘ方向のビデオ合成領域を特定する合成信号ＸＭＩＸＥ
Ｎが生成される。尚、ここでは第２の画像情報を２倍に拡大して第１の画像情報
に合成することから、合成信号ＹＭＩＸＥＮについてはブランキング信号ＢＬＡ
ＮＫを（Ｙ２）×２回カウントした期間として設定される。 このようにして生成される合成信号ＹＭＩＸＥＮ,ＸＭＩＸＥＮが第13図に示
すように論理処理されて後述する合成イネーブル信号ＭＩＸＥＮが第14図に示す
ように生成される。 しかしてメモリ制御部25は記憶装置１からの表示要求信号ＤＳＰＲＱ１を受け
たとき、その動作モードを表示リードサイクルに切替える。そして記憶装置１か
ら与えられる第１の画像情報のタイミング信号に従ってメモリ制御部25やリード
アドレス発生部23を制御し、第１の画像情報と同期し、且つそのビデオ周波数お
よびリフレッシュタイミングを等しくしてフレームメモリ20からの画像データの
読出しを第８図に示すようにして行なう。 この場合、前述したように第２の画像情報を２倍に拡大して第１の画像情報に
合成するべく、Ｙ方向については第15図に示すようにリードアドレス発生部23か
ら同一のアドレスデータをラインに亙って繰返しフレームメモリ20に与えるもの
となっている。このようなフレームメモリ20への画像データの書込み時とは異な
るタイミングで、つまり第１の画像情報のタイミングでの画像データの読出しを
行なうことにより、その第２の画像情報のビデオ周波数とリフレッシュタイミン
グが第１の画像情報と等しくなるように走査変換される。そして走査変換されて
フレームメモリ20から読出された画像データは、Ｐ/Ｓ変換部27にて２回ずつ繰
返し出力されることによりＸ方向に２倍に拡大され、ここに前述したＹ方向への
拡大と併せてその画像の大きさの変換処理が施されて出力されることになる。 つまり基本的には、フレームメモリ20に書込まれた第２の画像情報を前記第１
の画像情報が持つ信号タイミングで、且つ前記合成イネーブル信号ＭＩＸＥＮで
示される期間に亙って読出すことによりその走査変換が行なわれ、ビデオ周波数
とリフレッシュタイミングの一致化が図ら れている。そしてここではこの走査変換と同時に、画像に対する拡大処理が施さ
れるようになっている。 以上のようにして走査変換と拡大処理が施された第２の画像情報が、第16図に
示すように構成された合成装置に与えられ、その画像合成が行なわれる。そして
前述した第11図に示すような合成画像が求められる。 尚、実施例では表示要求信号ＤＳＰＲＱ１によって表示リードサイクルを実行
する際、次のライトサイクルを中止し、上記表示リードサイクルを優先させて実
行するものとなっている。このような制御は、表示リードサイクルを表示期間中
に実行すると表示画像に乱れが生じること、また表示リードサイクルが遅れると
正規の画像情報が得られなくなることを配慮してなされるものである。 このとき、ライトサイクル時の画像情報がフレームメモリ20に書込まれず、前
ライトサイクルで書込まれた画像情報が読出されて画像表示されることになる。
しかし走査変換が行なわれるビデオ信号は、通常ノンインターレースの場合には
１秒間に最低60回、インターレースの場合でも30回のリフレッシュが行なわれる
為、1/30,1/60秒後にはその画像情報の書換えが行なわれる。従って人間の目に
とっては全く問題のない、表示の乱れのない合成画像が得られることになる。 かくして本装置によれば、ビデオ周波数およびリフレッシュタイミングの異な
る複数種の画像情報が与えられた場合であっても、上述した走査変換処理によっ
てそのビデオ周波数およびリフレッシュタイミングの一致化を図り、且つ合成対
象とする画像情報の大きさを変えて１枚の合成画像を生成し、これを画像表示す
ることが可能となる。特にこのようなビデオ周波数等が異なる複数種の画像情報
の場合には、その解像度等に起因して画像の大きさ自体が異なることが多々ある
。この為、走査変換だけによって複数種の画像を合成した場合には、その走査変
換により第１の画像情報に比較して第２の画像情報が第10図に示すように不本意
に小さくなり、その画像情報の内容把握（理解）が困難化することがある。この
点、本装置によれば合成対象とする第２の画像情報の画像の大きさを可変制御し
た上で合成処理に供するので、適切な大きさで画像を合成することが可能となる
。従って画像内容の理解が困難する等の不具合を招来することがない等の効果が
奏せられる。 尚、本発明は上述した実施例に限定されるものではない。ここでは第２の画像
情報を２倍の 大きさに拡大して第１の画像情報に合成する例を説明したが、その他の倍率で拡
大することも勿論可能である。またこの拡大処理を走査変換の前に行なうことも
勿論可能である。この場合には、拡大処理を施して画像をフレームメモリ20に格
納することになる。 また第２の画像情報を拡大することのみならず、水平方向のみ適宜画像を縮小
して第１の画像情報に合成することも可能である。この場合には、走査変換によ
って第２の画像が不本意に大きく拡大されて、その一部しか第１の画像情報に合
成することができなくなる等の不具合を防ぐことが可能となる。また画像の合成
については、２種類の画像のみならず、３種類以上の画像に亙って合成すること
も勿論可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して
実施することができる。 ［発明の効果］ 以上説明したように本発明によれば、合成対象とする画像情報を走査変換して
そのビテオ周波数およびリフレッシュタイミングを被合成対象とする画像情報の
ビテオ周波数およびリフレッシュタイミングに一致させると共に同期させ、更に
はその画像の大きさを垂直方向では可変制御して上記被合成対象画像情報に合成
するので、合成画像において画像情報が不本意に小さくなったり、また不本意に
拡大されてその一部しか合成されなくなる等の不具合を防ぎ、その情報内容の理
解が容易な大きさ（解像度）で複数種の画像情報を効果的に合成表示することが
可能となる。この結果、種々のコンピュータを１か所に集めて所定の処理を行な
う場合であっても、それらの画像を１つの画像表示装置を用いて効果的に合成表
示することが可能となり、その処理負担の大幅な軽減を図ることを可能とする等
の実用上多大なる効果が奏せられる。また本発明に係るビデオ合成装置によれば
簡単なハードウェア回路構成で、また比較的簡単な制御で画像の合成が可能なの
で、この点でもその実用的利点が多大である。

【図面の簡単な説明】 図は本発明の一実施例に係るビテオ合成装置につき示すもので、第１図は装置の
全体構成図、第２図は記憶装置の構成例を示す図、第３図および第４図は記憶装
置の動作タイミングを示す図、第５図は拡大装置の機能を含む走査変換部の構成
例を示す図、第６図は走査変換部におけるＰ/Ｓ変換器の構成例を示す図、第７
図および第８図は走査変換部の動作タイミングを示す図、第９図乃至第11図は処
理画像情報の例をそれぞれ示す図、第12図は第２図の画像情報の信号タイミング
を示す図、第13図は合成イネーブル信号を生成する回路の構成例を示す図、第14 図は合成イネーブル信号を示す図、第15図は画像の拡大処理の例を示すタイミン
グ図、第16図は合成装置の構成例を示す図である。 １……記憶装置（第１の画像情報）、２……走査変換部（第２の画像情報）、４
……拡大装置、５……合成装置、６……表示装置、10……フレームバッファ（第
１の画像情報）、20……フレームメモリ（第２の画像情報）、22……ライトアド
レス発生部、23……リードアドレス発生部、25……メモリ制御部、26……領域指
定部、27……Ｐ/Ｓ変換部。

Claims (1)

1. 【特許請求の範囲】 第１のビデオ周波数と第１のリフレッシュタイミングとを有する第１の画像情
   報を記憶する第１の記憶手段と、 上記第１の画像情報の第１のビデオ周波数と第１のリフレッシュタイミングと
   は異なる第２のビデオ周波数と第２のリフレッシュタイミングとを有する第２の
   画像情報を受信する受信手段と、 この受信手段で受信した第２の画像情報をシリアルデータからパラレルデータ
   に変換するシリアル／パラレル変換手段と、 このシリアル／パラレル変換手段により変換されたパラレルデータの第２の画
   像情報を記憶する第２の記憶手段と、 上記第１の画像情報の第１のビデオ周波数と第１のリフレッシュタイミングと
   に同期して順次アドレスデータを発生し、かつ垂直方向の拡大率に応じて同じア
   ドレスごとのアドレスデータを発生する発生手段と、 上記第１の記憶手段に記憶されている第１の画像情報の第１のリフレッシュタ
   イミングにより得られるブランキング信号または垂直同期信号を計数しこの計数
   値に垂直方向の拡大率を乗算することにより、垂直方向のビデオ合成領域を特定
   する第１の合成信号と、上記第１の記憶手段に記憶されている第１の画像情報の
   第１のビデオ周波数に基づいたビデオクロックを計数することにより、水平方向
   のビデオ合成領域を特定する第２の合成信号との論理積演算により読出し信号を
   生成する生成手段と、 この生成手段により生成された読出し信号と上記第１の記憶手段に記憶されて
   いる第１の画像情報の第１のビデオ周波数に基づいたビデオクロックとに基づく
   タイミングで、上記発生手段からのアドレスデータに基づいて上記第２の記憶手
   段から第２の画像情報を読出す読出手段と、この読出手段により読出された第２
   の画像情報を水平方向のサイズ変換率に応じてパラレルデータからシリアルデー
   タに変換するパラレル／シリアル変換手段と、 このパラレル／シリアル変換手段により変換されたシリアルデータの第２の画
   像情報と上記 第１の記憶手段で記憶している第１の画像情報とを合成して表示出力する出力手
   段と、 を具備したことを特徴とするビデオ合成装置。