JP2604153B2 - ビデオゲームマシンにおける画像書換方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、リアルタイムでの高速画像処理が必要なビ
デオゲームマシンにおいて、高速大容量の画像転送が行
える２フレームバッファ方式を採用したビデオゲームマ
シンにおける画像書換方式に関する。

［従来の技術］ 従来、コンピュータによって作られる動画をリアルタ
イムで表示する表示装置として特開昭56−143485号公報
に開示されているように、２画面分の画像リフレッシュ
メモリを用い、両リフレッシュメモリに交互に画像デー
タを書込むとともに、書込まれない方のリフレッシュメ
モリを交互に読出すことにより、表示を中断することな
く実質的に書込時間を増加させ、ディスプレイ装着にス
ムーズな動画を表示させようとする技術が公知になって
いる。

［発明が解決しようとする問題点］ ところで、ビデオゲームマシンのような画像処理装置
では、高速の動画を表示させるものが多く、そのような
用途では、ゲームに迫真性および現実性をもたせるため
に、多量の画像データを高速で書換える必要がある。こ
のような場合、上述の従来技術ではいまだ不充分であっ
た。その理由を以下に簡単に述べる。

第6A図および第6B図に示すように、山72および木74が
静止しており自動車76のみが右方に変化する簡単な場合
を想定すると、第6A図の画像を第6B図の画像へと変化さ
せるには、移動前の自動車76を消去するとともに、その
自動車76に隠れた画像部分および移動後の自動車76を書
込む必要がある。実際に自動車76がスムーズに移動して
いるように表示するには、第6A図および第6B図の自動車
の間隔より微小の間隔でしかも高速に前述の画像書換処
理を繰返す必要がある。

しかしながら、第6B図のように物体の移動あるいは縮
小等の画像変化前にその物体により隠れていた部分を画
像変化後に修復するには、隠れていた画像部分を再書込
みする必要がある。この場合、画像変化の影響を受けな
い物体はそのままにしておき、影響を受けた物体のみを
再度書込むとすると、変化前の物体の領域およびその物
体に隠れていた物体を把握しておく必要があり、そのた
めの処理に時間を要し高速の画像書換処理に支障をきた
した。このような不都合を解消するために、１画面の読
出後に全画面を消去した（カラー表示の場合、例えば全
画面に背景78の画像データを書込んだ）後、新たに背景
78以外の全画像を書込むことも考えられるが、ビデオゲ
ームマシンのハードウェアおよびソフトウェアではこの
全画面消去のための書込処理に長時間を要し、この場合
も高速の画像書換処理が困難である。

また、１つのフレームメモリについて書込および読出
を交互に実行する際に、書込データが多量で１回の書込
期間内に全書込データを書込めない場合、複数の書込期
間に分割して書込まなければならず、１画面が複数のフ
レームで構成されることになるので画像がちらつく原因
となる。

したがって、本発明は、上述のような従来技術の欠点
に鑑み、高速の画像書換処理が行える改良したビデオゲ
ームマシンにおける画像書換方式を提供することを目的
とするものである。

［問題点を解決するための手段］ 上記目的を達成するために、本願第１発明によるビデ
オゲームマシンにおける画像書換方式は、第１および第
２のフレームメモリを有し、上記第１フレームメモリか
ら画像データを読出す１画像表示期間内に上記第２フレ
ームメモリに画像データを書込み、上記第２フレームメ
モリから画像データを読出す１画像表示期間に上記第１
フレームメモリに画像データを書込むようにした画像書
換方式において、 上記第１および第２フレームメモリのうち読出されて
いるフレームメモリの各読出アドレスの画像データを、
各読出直後に消去することを特徴としている。

上記消去は、予め定められた画像データ、例えば無効
または背景色の画像データを書込むことにより行うこと
ができる。無効の画像データは、静止したまたはスクロ
ールする背景のイメージを別個に発生する機能を有する
ゲームマシンにおいて、背景イメージと合成する場合に
有効である。背景色の画像データは、背景のイメージを
別個に発生する機能を有さない場合に有効である。

本願第２発明によるビデオゲームマシンにおける画像
書換方式は、 第１および第２のフレームメモリを有し、上記第１フ
レームメモリから画像データを表示装置へ読出す１画像
表示期間内に上記第２フレームメモリに画像データを書
込み、上記第２フレームメモリから画像データを読出す
１画像表示期間に上記第１フレームメモリに画像データ
を書込むようにした画像書換方式において、 上記第１および第２フレームメモリのうち書込まれる
フレームメモリへの書込データの量が予め定めた量より
多い場合、読出されるフレームメモリの読出を少なくと
も上記１画像表示期間延長し、該延長期間内に上記書込
まれるフレームメモリへの書込を続行することを特徴と
するものである。

上記延長された場合、延長された最後の上記１画像表
示期間に、読出されているフレームメモリの各読出アド
レスの画像データを、該読出直後に消去することができ
る。

［作用］ 本発明では、従来の２フレームバッファ方式におい
て、第１および第２フレームメモリのうち読出されてい
るフレームメモリの各読出アドレスの画像データを、各
読出直後に消去するようにした。したがって、１つのフ
レームメモリが１画像表示期間内に読出されたとき、そ
のフレームメモリの全画像が消去されているので、書換
える画像およびその位置を認識する必要がなく、かつ後
続の書込期間を画像消去のために使用する必要もないの
で短時間に多量の画像データを書換えることが可能にな
る。

さらに本発明では、従来の２フレームバッファ方式に
おいて、１つのフレームメモリについて、常に１画像表
示期間毎に読出および書込を交互に行うのではなく、書
込画像データの量に応じて他方のフレームメモリの読出
期間を１画像表示期間単位で延長しその延長期間も書込
を続行するようにした。これにより、１つの画像を複数
の書込期間に分割し書込む必要がなくなり、１画面が複
数のフレームで構成されることによる画像のちらつきも
防止される。

［実施例］ 第１図に本発明の画像書換方式を実施するための装置
の簡略ブロック図を示す。

この装置は、CPU（中央処理装置）５、キャラクタジ
ェネレータ（以下、CGと略す）１、コントローラ３、フ
レームメモリ14および24からなる。

コントローラ３は、CPU5の制御下でCG1を制御して画
像作成に必要なCGデータを発生させる。CGデータは、文
字、記号、図形等のフォントデータであるが、３次元物
体の回転等の処理に必要な座標情報を含んでもよい。こ
の実施例ではCGデータを利用して画像を複数画素単位で
書込むことによっても画像書換の高速化を図っている。
コントローラ３は、また、CG1からCGデータを受けてこ
れをフレームメモリ14または24の所望のアドレスに書込
む。コントローラ３は、さらにフレームメモリ14または
24の内容を順次読出し、ビデオ信号42として出力する。

第２図に、第１図の主要部の構成を示す。コントロー
ラ３は、読出アドレス発生回路２、書込アドレス発生回
路４、セレクタ10および20、インバータ30、トライステ
ートバッファ16および26、セレクタ40、ラッチ41ならび
にタイミング発生器50からなる。

セレクタ10は、そのＡ入力端およびＢ入力端に、読出
アドレス発生回路２からの読出アドレス６および書込ア
ドレス発生回路４からの書込アドレス８を受け、選択
（SEL）入力端に読出書込切換信号34を受ける。同様
に、セレクタ20は、そのＡ入力端およびＢ入力端に、読
出アドレス発生回路２からの読出アドレス６および書込
アドレス発生回路４からの書込アドレス８を受け、選択
（SEL）入力端に読出書込切換信号34の反転信号を受け
る。読出書込切換信号34は、タイミング発生器50から得
られる。タイミング発生器50は、また、フレームメモリ
14および24の書込および読出を制御するメモリ制御信号
を発生する。このメモリ制御信号は、チップイネーブ
ル、ライトイネーブル、アウトプットイネーブル等の周
知の信号である。

フレームメモリ14および24は、それぞれセレクタ10お
よび20の出力をアドレス信号として受ける。フレームメ
モリ14および24への書込データはトライステートバッフ
ァ16および26から与えられる。フレームメモリ14および
24のデータバスは、プルアップ抵抗18および28で正の電
圧源に接続される。プルアップ抵抗18および28はそれぞ
れ１個の抵抗で図示したが実際には、データバスを構成
する個々の信号線に個別に設けられる。これにより、画
像データ消去用の無効データまたは背景色データが、ト
ライステートバッファ16、26を介することなく得られ
る。

トライステートバッファ16および26は、それぞれ読出
書込信号34およびその反転信号36を制御信号として受
け、CG1からのCGデータ32を入力信号として受ける。

セレクタ40は、トライステートバッファ16および26の
両出力をそれぞれＡおよびＢ入力端に受け、読出書込切
換信号34を選択信号入力端に受ける。

ラッチ41は、セレクタ40の出力を入力信号として受
け、読出タイミングで発生する制御信号44をラッチ制御
信号として受ける。ラッチ41の内容が複数の画素のデー
タを含む場合には、出力42は、並列・直列変換器（図示
せず）を介して直列信号に変換され、ビデオ信号として
ディスプレイ装置（図示せず）へ送出される。ラッチ41
をラッチ機能付シフトレジスタとして並列直列変換を行
ってもよい。

セレクタ10、20および40は、選択入力信号が“低”の
ときＡ入力を選択し、選択入力信号が“高”のときＢ入
力を選択する。

第７図に示すように、ビデオゲームの、静止したまた
はスクロールする背景イメージを発生する回路96を有す
る場合には、その出力をセレクタ40からの出力と合成す
る。すなわち、両出力をプライオリティエンコーダ94に
より判定して優先順位の高い方の出力をセレクタ92が選
択してラッチ41に送る。具体的には、セレクタ40からの
データが上記無効データのとき、セレクタ92は背景イメ
ージ発生回路96の出力を選択するようにする。

つぎに、第３図ないし第５図を参照しながら本発明の
方式を詳細に説明する。

第３図のタイミング図に示すように、Ｂフレームメモ
リ24から画像データを順次アドレス順に読出表示してい
る１画面表示期間Ｔ（帰線期間を含む：例えば1/60秒）
内に、Ａフレームメモリ14の任意のアドレスに画像デー
タが書込まれる。逆に、Ａフレームメモリ14から画像デ
ータを順次アドレス順に読出表示している１画面表示期
間内に、Ｂフレームメモリ24の任意のアドレスに画像デ
ータが書込まれる。

書込データ量が予め定められたデータ量より多い場
合、すなわち１画面表示期間内に書込可能なデータ量よ
り多い場合、第５図のようにその書込もうとしているフ
レームメモリと反対のフレームメモリの読打を１画像表
示期間、表示を延長し、その期間を利用して当該フレー
ムメモリの書込を続行する。書込データ量は書込前に予
め認識できる。書込期間を延長したにもかかわらず、な
おその期間内にデータを書き切れない場合、さらに１画
像表示期間、書込を続行することもできる。

ただし、この延長期間は数フレーム程度が望ましい。
過度にこの延長が続くと絵の書換間隔が長くなり、高速
に絵を移動させることが困難になる。

また、第３図および第５図から分かるように、あるフ
レームメモリにおいて、書込期間の直前の１画面表示期
間は、読出・消去期間とする。すなわち、１つのフレー
ムメモリについて読出期間が延長された場合には、延長
された最後の１画像表示期間が読出・消去期間となる。
このようにする理由は、読出期間が延長された場合、延
長された画像表示期間に画像データが消去されていては
困るからである。

したがって、いずれの画像表示期間にも完成された絵
が表示されるので画像がちらつくことはない。

読出・消去期間では、第４図に示すように、第１アド
レスのリード（READ）動作の直後に同じ第１アドレスの
画像データの消去すなわちライト（WRITE）動作を行
う。同様に、連続して読出す第２、第３アドレスおよび
後続のアドレスについてもそのリード動作の直後に同一
アドレスの画像データのライト動作を行う。上述したよ
うに、画像の消去は無効データまたは背景色データをラ
イト動作で書込むことにより行うことができる。

第５図の書込期間、読出期間および読出・消去期間に
関して第２図の装置の動作を説明する。

第５図において、Ａフレームメモリ14の最初の書込期
間（すなわちＢフレームメモリ24の読出期間）には、読
出書込切換信号34はその期間中“高”に維持される。よ
って、セレクタ10はそのＢ入力すなわち書込アドレス８
を選択し、トライステートバッファ16はCGデータ32を通
過させる。同時に、セレクタ20はそのＡ入力すなわち読
出アドレス６を選択し、トライステートバッファ26はハ
イインピーダンス状態となる。また、タイミング発生器
50からのメモリ制御信号52は、メモリ書込用の制御信号
となり、メモリ制御信号56は、メモリ読出用の制御信号
となる。したがって、この期間には書込アドレス発生回
路４で指定されるＡフレームメモリ14のアドレスにCG1
から与えられるCGデータ32が書込まれる。この動作と並
行して、読出アドレス発生回路２で指定されるＢフレー
ムメモリ24のアドレスから画像データが読出される。こ
の画像データはセレクタ40のＢ入力を通過して、リード
動作時に発生するパルス信号である制御信号44によりラ
ッチ41にラッチされる。画像データの読出時には複数の
画素のデータを同時に読出すようにすれば、読出速度を
向上させることができるので消去のための時間を捻出す
ることができる。

第５図において、つぎにＢフレームメモリ24の読出・
消去期間中は、Ｂフレームメモリ24について第４図のよ
うに１アドレス毎にリード動作とライト動作が１回ずつ
繰返される。すなわち、読出書込切換信号34はこの期間
中も“高”に維持されるので、セレクタ20は読出アドレ
ス６を選択したままであり、かつトライステートバッフ
ァ26の出力はハイインピーダンスとなったままである
が、１アドレスのデータを読出した直後に同じアドレス
についてメモリ制御信号56がリード動作からライト動作
に切り替わる点が、単なる読出期間とは異なる。ライト
動作時の消去用書込データは、プルアップ抵抗28により
与えられるオール１データである。このオール１データ
が、予め定めた無効データまたは背景色データとなる。

このようなＢフレームメモリ24の読出・消去期間に、
Ａフレームバッファ14側では、書込アドレス発生回路４
により指定されたＡフレームメモリ14のアドレスにCGデ
ータ32を書込む書込が続行される。

つぎに、読出書込切換信号34が“低”となり、フレー
ムメモリ14および24の役割が入れ替わって上述の動作が
繰返される。Ａフレームメモリ14の読出・消去期間は、
Ｂフレームメモリ24の読出・消去期間と同様である。

以上、本発明の好適実施例についてのみ説明したが、
本発明を実施するための具体的な構成は上述した以外に
も種々考えらえる。また、以上の説明はノンインタレー
ス表示走査方式について説明したが、インタレース表示
走査方式にも適用可能である。その場合、Ａフレームメ
モリ14を奇数フィールド用メモリ、Ｂフレームメモリ24
を偶数フィールド用メモリとすればよい。

［発明の効果］ 以上説明したように、本発明によれば、多量の画像デ
ータを高速に書換えることができるので、迫真性、かつ
現実性の高いビデオゲームマシンが得られる。

【図面の簡単な説明】

第１図は本発明を適用するビデオゲームマシンのブロッ
ク図、第２図は第１図の主要部の構成の具体的な回路
図、第３図および第５図は本発明の方式を説明するため
の動作タイミング図、第４図は第３図および第５図の読
出・消去期間の動作を説明するための説明図、第6A図お
よび第6B図は従来技術の問題点を説明するための説明
図、第７図は本発明の応用例を説明するためのブロック
図である。 １……キャラクタジェネレータ ２……読出アドレス発生回路 ３……コントローラ ４……書込アドレス発生回路 ５……CPU;41……ラッチ 10,20,40……セレクタ 14,24……フレームメモリ 16,26……トライステートバッファ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１及び第２のフレームメモリを有し、前
   記第１フレームメモリから画像データを表示装置へ読み
   出す１画像表示期間内に前記第２フレームメモリに画像
   データを書込み、前記第２フレームメモリから画像デー
   タを読み出す１画像表示期間に前記第１フレームメモリ
   に画像データを書き込むようにしたビデオゲームマシン
   における画像書換方法であって、 前記第１及び第２のフレームメモリのうち書込まれるフ
   レームメモリへの書込みデータの量が予め定めた量より
   多い場合、読み出されるフレームメモリの読出を少なく
   とも前記１画像表示期間延長し、 該延長期間内に前記書込まれるフレームメモリへの書込
   みを続行し、 読み出されるフレームメモリの読出が延長された場合、
   延長された最後の前記１画像表示期間に、読み出されて
   いるフレームメモリの各読出アドレスの画像データを、
   読出直後に消去することを特徴とするビデオゲームマシ
   ンにおける画像書換方法。