JP2623592B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置に関し、特に、表示画面にカー
ソルを表示する表示制御装置に関する。

〔従来の技術〕

CRTディスプレイを表示機器として使用し、メモリ
（例えばダイナミックメモリを用いたリフレッシュメモ
リ）に格納された文章（以下テキストと呼ぶ）、図形・
画像（以下グラフィックと呼ぶ）等の情報を表示する機
能は表示処理装置の重要な機能の１つである。

最近では、パーソナルコンピュータ、ワードプロセッ
サおよびキャプテンシステムを始めとするニューメディ
ア関連機器が一般家庭へ普及し、さらにOA機器等ビジネ
スに関連した分野も含めて、マンマシンインタフェース
としての表示処理の重要性がますます高まってきてお
り、また同時に画面表示形態も多様化してきている。

従来、この種の表示装置では、テキスト、グラフィッ
クなどの画面上に表示すべき情報をリフレッシュメモリ
に格納しておき、それをCRTの走査タイミングに同期し
て順次読み出して映像信号に変換しCRTに供給すること
により表示する方法が採られている。

特に、多様化しつつある画面表示形態のなかで、前述
のテキスト画面やグラフィック画面を複数の領域に分割
して表示することは、テキスト画面とグラフィック画を
混在させて同時に表示したり、１台のコンソールで複数
のタスクを実行させる等の応用で不可欠の機能となって
おり、より見易くかつ操作性の良い画面表示が望まれて
いる。

このような表示画面の表示情報に対して、キーボード
等から挿入、削除や変更といった編集を行なう時には、
表示画面上にカーソルを表示して、ボインディング・デ
バイスとして使用するのが一般的である。さらに、単に
カーソルパターンをそのまま表示するだけでなく、本来
の表示情報と明確に区別させる手法として、一定時間間
隔でパターンを点滅（以下ブリンクと呼ぶ）させる方式
が一般に採用されている。

第13図は表示制御装置の従来例を示すブロック図であ
る。

この装置では、マイクロプロセッサ101はシステムバ
ス102を経由してシステム全体の動作を制御し、メイン
メモリ103にマイクロプロセッサ101が実行するプログラ
ムや処理データを記憶させ、周辺制御回路106を介して
キーボード107や外部記憶のディスク装置108にインタフ
ェースし、表示制御回路105を介してリフレッシュメモ
リ104の表示データを操作して所望のCRT表示を行ない、
各種の処理機能を実現している。表示制御回路105は、
自身で発生する表示タイミングに同期してリフレッシュ
メモリ104に対するアドレスを発生する。読み出された
表示データは、ビデオ信号発生回路109で並列−直列変
換して直列映像信号を発生してCRT110に供給している。

第14図は第13図中のカーソル表示回路111のブロック
図である。

カーソルアドレスレジスタ201は、マイクロプロセッ
サ101から書込み可能で、カーソルを表示すべき位置に
ある表示データのメモリ格納アドレスを記憶する。表示
アドレス信号202は、第13図の表示制御回路105が発生す
る表示タイミング情報に基づいて第13図のリフレッシュ
メモリ104のアドレス信号である。カーソルアドレスレ
ジスタ201と表示制御回路105内のアドレス生成回路112
の出力202は比較回路203に入力され、両者が一致したタ
イミングにカーソル発生タイミング信号208を発生す
る。また、カーソルオン期間指定レジスタ204とカーソ
ルオフ期間指定レジスタ205は、マイクロプロセッサ101
から書込み可能で、カーソルのブリンク動作における点
灯時間間隔と消滅時間間隔をそれぞれ記憶する。カーソ
ル表示タイミング生成回路206は、カーソルオン期間指
定レジスタ204とカーソルオフ期間指定レジスタ205の設
定データに基づいて時間カウント動作を行なうととも
に、カーソル発生タイミング信号208がアクティブのタ
イミングにカーソル表示信号209を制御してカーソルパ
ターン発生回路207を駆動する。カーソルパターン発生
回路207から出力されたカーソル表示パターンは、第13
図のビデオ信号発生回路109で表示データと合成され、C
RT110に出力される。

〔発明が解決しようとする問題点〕

上述した従来の表示制御装置は、以下のような欠点が
ある。

（１）前述のような分割画面表示時に、分割された画面
の個々にわたって一様な形態のカーソルを１個しか表示
できないため、例えば、似たような複数の画面を同時に
表示させてキーボードから表示データの編集を行なおう
とした場合にこれらの画面の判別をしたり、データを書
き込むことができない画面領域にカーソルを移動させた
場合の警告などの面で操作性が割いものとなっていた。

（２）一方、カーソル表示を分割された画面の個々に対
応させて制御するためには、表示領域判別のための専用
の複雑なハードウエアが必要であり、システム全体が大
規模になり経済的でない。また、汎用のマイクロプロセ
ッサにより表示領域判別を行なわせるようにすると、分
割画面における個々の画面の表示アドレスや表示管理の
ための複雑な処理が必要であり、マイクロプロセッサの
負担が増大するとともに画面応答速度が低下してしま
う。

本発明の目的は、このような分割画面表示時のカーソ
ル表示の操作性を改善し、表示システム全体の性能を向
上させ、マイクロプロセッサの負担を最小にしながら、
応答性が良く、また経済性のよい表示制御装置を提供す
ることにある。

〔問題点を解決するための手段〕

本発明の表示制御装置は、キャラクターコードデータ
が格納されているリフレッシュメモリと、 該リフレッシュメモリのアドレスおよびCRTディスプ
レイの同期信号を出力し、また、キャラクタ行のラスタ
アドレスをカウントして出力するとともに、該カウント
の桁上りを割込み信号として出力するラスタカウンタを
含むタイミング制御回路と、 キャラクタパターンを記憶し、前記リフレッシュメモ
リから読出されたキャラクタコードデータおよび前記ラ
スタアドレスに基づいて前記キャラクタパターンを読出
されるキャラクタジェネレータと、 カーソルのCRTにおける表示位置情報を記憶するカー
ソルアドレスレジスタと、 前記タイミング制御回路から出力された表示アドレス
情報と前記カーソルアドレスレジスタの表示位置情報と
を比較し、両者が一致するとカーソル発生タイミング信
号を出力する比較回路と、 該カーソル発生タイミング信号の出力によりカーソル
表示パターンを発生するカーソル発生回路と、 前記キャラクタパターンを前記カーソル表示パターン
とを入力し合成してビデオ信号としてCRTディスプレイ
に送出するビデオ信号発生回路と、 前記タイミング制御回路からの割込み信号が入力する
と、所定のキャラクタ行において、前記カーソルアドレ
スレジスタの内容を書き換える割込み処理を行うマイク
ロプロセッサと、 該マイクロプロセッサが実行する前記割込み処理のプ
ログラムが格納されるプログラムメモリとを有し、 前記マイクロプロセッサの前記割り込み処理による前
記カーソルアドレスレジスタの内容の書き換えにより、
前記比較回路からの前記カーソル発生タイミング信号の
出力が制御される。

〔作用〕

本発明は、所望の表示領域において、表示タイミング
に同期して起動されるプログラムにより、CRTの走査位
置情報を読出し、カーソルの表示位置メモリアドレスを
記憶するレジスタの内容を書き換える処理を実行するだ
けで、従来のハードウエアを大幅に削減しながら容易に
高機能なカーソル表示制御を実現できるようにしたもの
である。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の表示制御装置の第１の実施例のブロ
ック図である。

この装置は、システム全体の動作をマイクロプロセッ
サ１で制御し、プログラムメモリ２にマイクロプロセッ
サ１が実行するプログラムを、データメモリ３にマイク
ロプロセッサ１の処理データを記憶させ、マルチプレク
サ６を介してリフレッシュメモリ７の表示データを操作
して所望のCRT表示を実現している。リフレッシュメモ
リ７には、表示情報としてキャラクタコードデータが格
納されている。タイミング制御回路５は自身で発生する
表示タイミングに同期して、リフレッシュメモリ７に対
する表示アドレス510と、キャラクタジェネレータ８に
対するラスタアドレス58と、ビデオ信号発生回路９に対
する表示タイミング信号60と、CRT10に対する同期信号6
1と、マイクロプロセッサ１に対する割込み処理信号59
とを発生する。リフレッシュメモリ７から読み出された
キャラクタコードデータ701はキャラクタジェネレータ
８に供給され、キャラクタジェネレータ８からラスタア
ドレス58に基づいてキャラクタパターン801が読み出さ
れる。このキャラクタパターン801はビデオ信号発生回
路９に供給され、ビデオ信号901として同期信号61と共
にCRT10に送出される。アドレスデコーダ４は、マイク
ロプロセッサ１が後述するタイミング制御回路５内のラ
インカウンタ55、カーソル表示回路20内のカーソルアド
レスレジスタ23を読み書きする際にそれぞれストローブ
信号41、42を出力する。マルチプレクサ６は同期信号61
のブランキング期間中にはリフレッシュメモリ７のアド
レスをマイクロプロセッサ１のアドレスバス11に切り換
え、リフレッシュメモリ７のデータを書き換え可能にす
る。ブランキング期間以外ならばタイミング発生回路５
からの表示アドレス510の出力が接続される。

第２図は第１図に示した装置のデータメモリ３に割り
つけられているプログラムで処理する変数を示す図であ
る。データメモリ３には、カーソル表示位置のメモリア
ドレスを示すカーソル表示アドレスCDA、カーソルが画
面上に表示されない位置のメモリアドレスを示す表示画
面外アドレスCIA、カーソルのブリンク周期のうち点灯
時間を示すオンカウント数ONCと消滅時間を示すオフカ
ウント数OFFC、カーソルのブリンク周期時間のカウント
数を記憶するフィールドカウント数FC、分割画面におけ
るカーソルのブリンク有効領域を示すブリンク開始ライ
ン位置BSPとブリンク終了ライン位置BEP、一画面フィー
ルドの総行数を示すトータルライン数TN、カーソルアド
レステンポラリCATが割りつけられており、これら処理
変数はキーボード入力等によって得る。

第３図は第１図に示したタイミング制御回路５の表示
アドレス生成部分の詳細なブロック図である。OSC51は
キャラクタパターンをCRT10にシリアルに送出するため
のドットクロック57を発生し、ドットカウンタ52はドッ
トクロック57に基づいて１キャラクタの横ドット数をカ
ウントする。キャラクタカウンタ53はドットカウンタ52
の桁上がりに基づいて１水平走査線中のキャラクタ数を
カウントする。ラスタカウンタ54はキャラクタカウンタ
53の桁上がりに基づいて１キャラクタ行のラスタアドレ
スをカウントする。ラスタカウンタ54の桁上がり出力は
割込み信号59としてマイクロプロセッサ１に供給され
る。ラインカウンタ55はラスタカウンタ54の桁上がりに
基づいて１表示画面のキャラクタ行数をカウントし、ま
たストローブ信号41により選択されマイクロプロセッサ
１から読出し可能である。アドレス生成回路56はキャラ
クタカウンタ53とラインカウンタ55の出力より表示アド
レス510を生成してリフレッシュメモリ７とカーソル表
示回路20に供給する。また、ラスタカウンタ54の出力は
ラスタアドレス58としキャラクタジェネレータ８に供給
される。同期信号発生回路512はドットクロック57に基
づいて水平、垂直走査の同期信号510を生成してCRT10に
供給する。

第４図は第１図に示したカーソル表示回路20の詳細な
ブロック図である。カーソルアドレスレジスタ21はスト
ローブ信号42により選択され、マイクロプロセッサ１か
ら書込む可能で、カーソルを表示すべき位置にある表示
データのメモリ格納アドレスを記憶する。カーソルアド
レスレジスタ21の出力は、アドレス生成回路56からのリ
フレッシュメモリ７の表示アドレス510の出力とともに
比較回路22に入力され、両者が一致したタイミングにカ
ーソル発生タイミング信号23をアクティブにする。カー
ソルパターン発生回路24は、カーソル発生タイミング信
号23がアクティブのタイミングに駆動される。カーソル
パターン発生回路24から出力された矩形、下線などのカ
ーソル表示パターン25は、ビデオ信号発生回路９で表示
データと合成され、CRT10に出力される。

第５図はラスタカウンタ54からの割込み信号59によっ
て１桁毎に起動されるマイクロプロセッサ１の割込みプ
ログラム処理のフローチャートである。第５図によりカ
ーソルアドレスレジスタ21の更新の処理について説明す
る。

まず、ラインカウンタ55の内容を読み出し、一画面の
トータルライン数TNと比較して（ステップ61）、一致し
ているかどうか判定し（ステップ62）一致していなけれ
ば、続いてラインカウンタ55のラインカウント値とブリ
ンク開始ライン位置BSPおよびブリンク終了ライン位置B
EPとの比較を行ない（ステップ63）、ブリンク有効領域
か否かを判別する（ステップ64）。ブリンク有効領域で
なければ、カーソルアドレスレジスタ13にカーソル表示
アドレスCDAを設定し（ステップ65）、ブリンク有効領
域ならば、カーソルアドレスポラリCATの内容をカーソ
ルアドレスレジスタ13に設定（ステップ66）した後、割
込みプログラム処理を終了し、メインプログラム処理に
復帰する。一方、ラインカウンタ55の内容とトータルラ
イン数TNとが一致していれば、フィールドカウント数FC
を−１デクリメントする（ステップ67）。フィールドカ
ウント数FCがゼロかどうか判定し（ステップ68）、ゼロ
でなければ割込みプログラム処理を終了し、メインプロ
グラム処理に復帰する。また、フィールドカウント数FC
がゼロならば、カーソルアドレステンポラリCATの内容
をチェックし（ステップ69）、カーソルアドレステンポ
ラリCATの値が表示画面外のアドレスCIAでなければ、フ
ィールドカウント数FCにオフカウント数OFFCを設定し
（ステップ71）、カーソルアドレステンポラリCATに表
示画面外アドレスCIAを設定（ステップ72）して、割込
みプログラム処理を終了し、メインプログラム処理に復
帰する。一方、カーソルアドレステンポラリCATの値が
表示画面外のアドレスCIAであれば、フィールドカウン
ト数FCにオンカウント数ONCを設定い（ステップ73）、
カーソルアドレステンポラリCATにカーソル表示アドレ
スCDAを設定（ステップ74）して、割込みプログラム処
理を終了し、メインプログラム処理に復帰する。

以上の一連の処理により、第６図に示すように、複数
の分割画面の中の現在編集操作を行なっている画面（以
下アクティブ画面と呼ぶ）の表示位置に応じたブリンク
開始ライン位置BSPおよびブリンク終了ライン位置BEPを
設定するだけで、カーソルがアクティブ画面領域内に存
在する時にのみブリンク動作し、アクテイブ画面領域以
外ならば点灯状態に固定されて表示するようになる。ま
た、第７図に示すように、オンカウント数ONCとオフカ
ウント数OFFCにそれぞれ適当な値を設定することにより
ブリンク動作の周期および点灯時間と消滅時間との比を
任意に変更してカーソルを表示させることができる。こ
の際のマイクロプロセッサ１の処理としては、割込みに
より単純な比較、演算、転送のみであり、処理時間は極
めて短い。

次に、本発明の第２の実施例について説明する。

第２の実施例の表示制御装置のブロック図は、第１
図、第３図および第４図に示した第１の実施例のブロッ
ク図と同じであり、その動作については第１の実施例と
同じであるのでその詳細な説明は省略する。

第８図は第１図で示したデータメモリ３に割りつけら
れているプログラムで処理する変数を示す図である。デ
ータメモリ３には、キーボード入力等によって得た、分
割画面Ａ、分割画面Ｂ、分割画面Ｃの表示画面に応じた
カーソルのブリンク周期のうち、それぞれの点灯時間を
示すオンカウント数ONCA、ONCB、ONCCと、それぞれの消
滅時間を示すオフカウント数OFFCA、OFFCB、OFFCCと、
カーソルのブリンク周期期間のそれぞれのカウント数を
記憶するフィールドカウント数FCA、FCB、FCCと、分割
画面Ａ、分割画面Ｂ、分割画面Ｃ毎に表示するカーソル
の表示メモリアドレス位置をそれぞれ示すカーソルＡ表
示アドレスCDA、カーソルＢ表示アドレスCDB、カーソル
Ｃ表示アドレスCDCと、各カーソルの表示アドレスを保
持しておくカーソルアドレステンポラリCAT、カーソル
アドレステンポラリCBT、カーソルアドレステンポラリC
CTと、分割画面Ａ、分割画面Ｂ、分割画面Ｃそれぞれの
表示開始行位置を示す画面Ａ開始位置SPA、画面Ｂ開始
位置SPB、画面Ｃ開始位置SPCと、カーソルが画面上に表
示されない位置のメモリアドレスを示す表示画面外アド
レスCIAと、一画面フィールドの総行数を示すトータル
ライン数TNが割りつけられられている。

第９図はラスタカウンタ54からの割込み信号59によっ
て１行毎に起動されるマイクロプロセッサ１の割込みプ
ログラム処理のフローチャートである。以下この第９図
によりカーソルアドレスレジスタ21の更新の処理につい
て説明する。

まず、ラインカウンタ55の内容を読み出し、一画面の
トータルライン数TNと比較して（ステップ81）、一致し
ているかどうか判定し（ステップ82）、一致していなけ
ればラインカウンタ55のラインカウント値と画面Ａ開始
位置SPAとを比較し（ステップ83）、一致しているかど
うか判定しステップ84）、一致していれば画面Ａの表示
が開始されたと判断しカーソルアドレステンポラリCAT
をカーソルアドレスレジスタ21に設定して（ステップ8
5）、割込みプログラム処理を終了し、メインプログラ
ム処理に復帰する。ステップ84における判断で一致して
いなければ、ラインカウント値と画面Ｂ開始位置SPBを
比較し（ステップ86）、一致しているかどうか判定し
（ステップ87）、一致していれば画面Ｂの表示が開始さ
れたと判断しカーソルアドレステポラリCBTをカーソル
アドレスレジスタ21に設定して（ステップ88）、割込み
プログラム処理を終了し、メインプログラム処理に復帰
する。ステップ87における判断で一致していなければ、
同様にラインカウンタ値と画面Ｃ開始位置SPCとの比較
を行ない（ステップ89）、一致しているかどうか判定し
（ステップ90）、一致していれば画面Ｃの表示が開始さ
れたと判断しカーソルアドレステポラリCCTをカーソル
アドレスレジスタ21に設定して（ステップ91）、割込み
プログラム処理を終了し、メインプログラム処理に復帰
する。ステップ90における判断で一致していなければ、
各表示画面の表示開始位置のいずれでもないと判断し
て、割込みプログラム処理を終了し、メインプログラム
処理に復帰する。このように、ラインカウント値と各分
割画面の表示開始位置とを比較し、一致したときのみカ
ーソルアドレスレジスタ21の値を更新すれば、各分割画
面が表示されている期間には、各画面に対応したカーソ
ル位置がカーソルアドレスレジスタ21に格納されている
ことになる（第10図）。一方、ラインカウンタ55の内容
とトータルライン数TNとが一致していれば、カーソル
Ａ、Ｂ、ＣそれぞれについてブリンクビットBLA、BLB、
BLCの更新の処理を行なう（ステップ92、93、94）。個
々のカーソルについての処理内容は、処理変数名が３種
のカーソルでそれぞれ異なることを除いては、第５図に
示した第１の実施例の割込みプログラム処理のフローチ
ャートにおけるステップ67からステップ74までの一連の
手続きと同様であるので、その詳細な説明は省略する。
カーソルＡブリンク処理（ステップ92）、カーソルＢブ
リンク処理（ステップ93）、カーソルＣブリンク処理
（ステップ94）によりカーソルアドレステンポラリCA
T、CBT、CCTの更新の処理を行なった後割込みプログラ
ム処理を終了し、メインプログラム処理に復帰する。

以上の一連の処理により、第11図に示すように、表示
画面上に複数の分割画面が存在する時に、個々の分割画
面にカーソルを１個ずつそれぞれ１対１に対応させて同
期に表示させるとともに、それぞれのカーソルについて
独立してブリンク動作の周期および点灯時間と消滅時間
との比を制御して表示させる。第12図は３種類のカーソ
ルについてそれぞれブリンク動作の周期および点灯時間
と消滅時間との比を異なる条件で指定した時のカーソル
ブリンク動作のタイミング図である。図中T₁、T₂はそれ
ぞれカーソル点灯時間、カーソル消滅時間である。

上述の実施例では、分割されたデキスト画面における
１個あるいは複数個のカーソルのブリンク動作について
示したが、カーソルの輝度制御やグラフィック画面にお
けるグラフィックカーソルの表示についても、本発明の
装置を用いれば簡単に同様の制御が実現できる。

〔発明の効果〕

以上説明したように本発明は、カーソルの表示位置を
記憶する書き換え可能なレジスタを設け、表示タイミン
グに同期して起動されるプログラムによりCRTの走査位
置情報を読出し、レジスタを書き換えることにより、分
割画面表示時のカーソル表示の操作性を改善し、また高
度なカーソル制御機能を備えた表示制御装置を提供する
ことができ、また、マイクロプロセッサによる簡単な処
理により、高度な表示処理もそのための特別な専用ハー
ドウエアを必要とせずに実現できる等、ハードウエアを
共用化し、最小限のハードウエアで安価な融通性の高い
表示制御装置を提供することができる効果もある。

【図面の簡単な説明】

第１図は本発明の表示制御装置の第１の実施例のブロッ
ク図、第２図は第１の実施例のプログラムで処理する変
数を示す図、第３図は第１の実施例のタイミング制御回
路５の表示アドレス生成部分の詳細なブロック図、第４
図は第１の実施例のカーソル表示回路20の詳細なブロッ
ク図、第５図は第１の実施例の割込みプログラム処理の
フローチャート、第６図は第１の実施例における表示例
の図、第７図は第１の実施例におけるカーソルブリンク
動作のタイミング図、第８図は本発明の第２の実施例の
プログラムで処理する変数を示す図、第９図は第２の実
施例の割込みプログラム処理のフローチャート、第10図
は第２の実施例におけるカーソルアドレスレジスタの状
態図、第11図は第２の実施例における表示例の図、第12
図は第２の実施例におけるカーソルブリンク動作のタイ
ミング図、第13図は表示制御装置の従来例の構成図、第
14図は第13図の従来の表示制御装置におけるカーソル表
示回路111のブロック図である。 １……マイクロプロセッサ、 ２……プログラムメモリ、 ３……データメモリ、 ４……アドレスデコーダ、 ５……タイミング制御回路、 ６……マルチプレクサ、 ７……リフレッシュメモリ、 ８……キャラクタジェネレータ、 ９……ビデオ信号発生回路、 10……CRT、 11……アドレスバス、 12……データバス、 20……カーソル表示回路、 21……カーソルアドレスレジスタ、 22……比較回路、 23……カーソル発生タイミング信号、 24……カーソルパターン発生回路、 25……カーソル表示パターン、 41,42……ストローブ信号、 51……OSC、 52……ドットカウンタ、 53……キャラクタカウンタ、 54……ラストカウンタ、 55……ラインカウンタ、 56……アドレス生成回路、 57……ドットクロック、 58……ラスタアドレス、 59……割込み信号、 510……表示アドレス、 511……同期信号、 512……同期信号発生回路、 701……キャラクタコード、 801……キャラクタパターン、 901……ビデオ信号。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−136438（ＪＰ，Ａ) 特開 昭57−200089（ＪＰ，Ａ) 特開 昭61−190390（ＪＰ，Ａ) 特開 昭62−177672（ＪＰ，Ａ) 特開 昭58−221886（ＪＰ，Ａ) 特開 昭64−29896（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】キャラクターコードデータが格納されてい
   るリフレッシュメモリと、 該リフレッシュメモリのアドレスおよびCRTディスプレ
   イの同期信号を出力し、また、キャラクタ行のラスタア
   ドレスをカウントして出力するとともに、該カウントの
   桁上りを割込み信号として出力するラスタカウンタを含
   むタイミング制御回路と、 キャラクタパターンを記憶し、前記リフレッシュメモリ
   から読出されたキャラクタコードデータおよび前記ラス
   タアドレスに基づいて前記キャラクタパターンを読出さ
   れるキャラクタジェネレータと、 カーソルのCRTにおける表示位置情報を記憶するカーソ
   ルアドレスレジスタと、 前記タイミング制御回路から出力された表示アドレス情
   報と前記カーソルアドレスレジスタの表示位置情報とを
   比較し、両者が一致するとカーソル発生タイミング信号
   を出力する比較回路と、 該カーソル発生タイミング信号の出力によりカーソル表
   示パターンを発生するカーソル発生回路と、 前記キャラクタパターンを前記カーソル表示パターンと
   を入力し合成してビデオ信号としてCRTディスプレイに
   送出するビデオ信号発生回路と、 前記タイミング制御回路からの割込み信号が入力する
   と、所定のキャラクタ行において、前記カーソルアドレ
   スレジスタの内容を書き換える割込み処理を行うマイク
   ロプロセッサと、 該マイクロプロセッサが実行する前記割込み処理のプロ
   グラムが格納されるプログラムメモリとを有し、 前記マイクロプロセッサの前記割り込み処理による前記
   カーソルアドレスレジスタの内容の書き換えにより、前
   記比較回路からの前記カーソル発生タイミング信号の出
   力が制御される表示制御装置。