JPS6338715B2 - - Google Patents
Info
- Publication number
- JPS6338715B2 JPS6338715B2 JP54022159A JP2215979A JPS6338715B2 JP S6338715 B2 JPS6338715 B2 JP S6338715B2 JP 54022159 A JP54022159 A JP 54022159A JP 2215979 A JP2215979 A JP 2215979A JP S6338715 B2 JPS6338715 B2 JP S6338715B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- screen
- data
- small
- storage section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は表示装置に関し、特に画面をいくつか
の小画面に分割して表示する表示装置に関する。
の小画面に分割して表示する表示装置に関する。
表示装置の画面はその始点から終点まで連続し
たアドレス付けがしてあり、これに対応して表示
装置内のリフレツシユメモリも連続したアドレス
付けがしてある。この関係は、画面をいくつかに
小画面に概念上分割し、これら各画面を独立した
画面として扱えるようにした表示装置の場合も同
様である。
たアドレス付けがしてあり、これに対応して表示
装置内のリフレツシユメモリも連続したアドレス
付けがしてある。この関係は、画面をいくつかに
小画面に概念上分割し、これら各画面を独立した
画面として扱えるようにした表示装置の場合も同
様である。
ところで従来の表示装置では、リフレツシユメ
モリの読出アドレスが画面走査にしたがつて連続
的に更新されるため、画面を縦方向にいくつかの
小画面に分割した場合は各小画面に対するデータ
を行毎にリフレツシユメモリ内の飛び飛びの（不
連続の）アドレス領域に分散して格納しなければ
ならない。つまり表示データをリフレツシユメモ
リに格納（または読出し）する外部装置は煩雑な
アドレス計算を実行しなければならず、負担が重
い。
モリの読出アドレスが画面走査にしたがつて連続
的に更新されるため、画面を縦方向にいくつかの
小画面に分割した場合は各小画面に対するデータ
を行毎にリフレツシユメモリ内の飛び飛びの（不
連続の）アドレス領域に分散して格納しなければ
ならない。つまり表示データをリフレツシユメモ
リに格納（または読出し）する外部装置は煩雑な
アドレス計算を実行しなければならず、負担が重
い。
以上の点について、図面によつて具体的に説明
する。
する。
第１図は従来の文字表示装置のブロツク図であ
る。リフレツシユメモリ１からレジスタ３に読出
された文字コードは文字パターン発生回路５によ
つて文字パターンに変換され、この文字パターン
は表示部６で画面に表示される。XYカウンタ４
は画面上の表示位置を表示部６に指定するとゝも
に、任意時点の表示装置アドレスをアドレスカウ
ンタ２に送出する。アドレスカウンタ２は表示位
置アドレスをリフレツシユメモリ１の読出アドレ
スに変換する。
る。リフレツシユメモリ１からレジスタ３に読出
された文字コードは文字パターン発生回路５によ
つて文字パターンに変換され、この文字パターン
は表示部６で画面に表示される。XYカウンタ４
は画面上の表示位置を表示部６に指定するとゝも
に、任意時点の表示装置アドレスをアドレスカウ
ンタ２に送出する。アドレスカウンタ２は表示位
置アドレスをリフレツシユメモリ１の読出アドレ
スに変換する。
今、表示部６の画面が第２図Ａのように５つの
小画面Ａ，Ｂ，Ｃ，Ｄ，Ｅに概念上分割されてい
たとしよう。この場合、外部装置は表示すべきデ
ータ（文字コード）をリフレツシユメモリ１内に
第２図Ｂのように分散して格納しなければならな
い。つまり、リフレツシユメモリ１の０番地から
ｎ番地に小画面Ｂの１行目のデータ（ｎバイト）
と、ｎ＋１番地からｍ番地に小画面Ａの１行目の
データを、ｍ＋１番地からｌ番地に小画面Ｂの２
行目のデータを、ｌ＋１番地から2m番地に小画
面Ａの２行目のデータを、……というように各小
画面のデータを一行分毎に分割して飛び飛びのア
ドレス領域に格納する必要がある。尚、第２図Ｂ
において、ａ〜ｅはそれぞれ小画面Ａ〜Ｅに表示
すべきデータ（文字コード）を示す。
小画面Ａ，Ｂ，Ｃ，Ｄ，Ｅに概念上分割されてい
たとしよう。この場合、外部装置は表示すべきデ
ータ（文字コード）をリフレツシユメモリ１内に
第２図Ｂのように分散して格納しなければならな
い。つまり、リフレツシユメモリ１の０番地から
ｎ番地に小画面Ｂの１行目のデータ（ｎバイト）
と、ｎ＋１番地からｍ番地に小画面Ａの１行目の
データを、ｍ＋１番地からｌ番地に小画面Ｂの２
行目のデータを、ｌ＋１番地から2m番地に小画
面Ａの２行目のデータを、……というように各小
画面のデータを一行分毎に分割して飛び飛びのア
ドレス領域に格納する必要がある。尚、第２図Ｂ
において、ａ〜ｅはそれぞれ小画面Ａ〜Ｅに表示
すべきデータ（文字コード）を示す。
このように、外部装置はリフレツシユメモリ１
の書込みまたは読出しを行なう際に繰返しアドレ
ス計算を行なわなければならず、外部装置に大き
な負担を強いることになる。
の書込みまたは読出しを行なう際に繰返しアドレ
ス計算を行なわなければならず、外部装置に大き
な負担を強いることになる。
本発明の目的は、リフレツシユメモリに対する
外部装置によるデータの読み書きを容易にした表
示装置を提供することにある。
外部装置によるデータの読み書きを容易にした表
示装置を提供することにある。
本発明による表示装置にあつては、各小画面の
表示データはリフレツシユメモリ内の連続したア
ドレス領域に格納される。したがつて、外部装置
は従来のような煩雑なアドレス計算を要すること
なくリフレツシユメモリの読み書きを行ない得
る。一方、リフレツシユメモリ内のデータの表示
に際しては、装置内のアドレス制御部によるリフ
レツシユメモリの読出アドレスの制御によつて、
データは画面上の所定位置に表示される。
表示データはリフレツシユメモリ内の連続したア
ドレス領域に格納される。したがつて、外部装置
は従来のような煩雑なアドレス計算を要すること
なくリフレツシユメモリの読み書きを行ない得
る。一方、リフレツシユメモリ内のデータの表示
に際しては、装置内のアドレス制御部によるリフ
レツシユメモリの読出アドレスの制御によつて、
データは画面上の所定位置に表示される。
以下、添付図面に示す一実施例によつて本発明
を具体的に説明する。
を具体的に説明する。
第３図は本発明の一実施例を示すブロツク図で
あり、第１図と同一部分には同符号を付してあ
る。第１図と構成上の主な相違は、リフレツシユ
メモリ１に対するアドレス制御部にある。このア
ドレス制御部は、リフレツシユメモリ１からレジ
スタ３に特定のビツトまたはコード（後述）が読
出されたときに、制御回路３３が信号線４０を介
して割込みを受けてカウンタ３１，３２の更新制
御およびセレクタ８の切替制御を行なうようにな
つている。
あり、第１図と同一部分には同符号を付してあ
る。第１図と構成上の主な相違は、リフレツシユ
メモリ１に対するアドレス制御部にある。このア
ドレス制御部は、リフレツシユメモリ１からレジ
スタ３に特定のビツトまたはコード（後述）が読
出されたときに、制御回路３３が信号線４０を介
して割込みを受けてカウンタ３１，３２の更新制
御およびセレクタ８の切替制御を行なうようにな
つている。
今、画面を第４図Ａに示すように５つの小画面
に概念上分割してあるとしよう。そして各小画面
のデータがリフレツシユメモリ１に第４図Ｂに示
すようなアドレス領域にそれぞれまとめられて格
納されているとする。つまり、小画面Ｂのデータ
ｂは０番地からｍ番地、小画面Ｃのデータはｍ＋
１番地からｋ番地、というようにそれぞれ連続し
たアドレスに記憶されている。リフレツシユメモ
リ１のアドレスと画面上の位置との関係は第４図
Ａに示す通りである。
に概念上分割してあるとしよう。そして各小画面
のデータがリフレツシユメモリ１に第４図Ｂに示
すようなアドレス領域にそれぞれまとめられて格
納されているとする。つまり、小画面Ｂのデータ
ｂは０番地からｍ番地、小画面Ｃのデータはｍ＋
１番地からｋ番地、というようにそれぞれ連続し
たアドレスに記憶されている。リフレツシユメモ
リ１のアドレスと画面上の位置との関係は第４図
Ａに示す通りである。
次に表示動作を説明する。
表示開始時点では、カウンタ３１の値はゼロ、
カウンタ３２に値はｌにそれぞれセツトされてい
る。またセレクタ８は制御回路３３からの信号線
３６にしたがつてカウンタ３１の出力３４を選択
してアドレス線７に接続している。１行目の走査
開始にしたがつて、XYカウンタ４からのタイミ
ング３９が制御回路３３からの信号線３８を通じ
てカウンタ３１に供給され、カウンタ３１は走査
タイミングで更新（この場合はカウントアツプ）
する。かくして、リフレツシユメモリ１の０番地
からデータが順次読出され、表示される。小画面
Ｂの１行目データの最後のデータが格納されてい
るｎ番地には表示データとゝもに小画面の区切り
を示す特定のビツトまたはコードが記憶されてい
る（データの書込み時に外部装置で付加するか、
またはリフレツシユメモリ内に固定記憶されてい
る）ので、ｎ番地のデータ読出しによつて信号線
４０に割込み信号が発生する。したがつて、制御
回路３３は信号線３８を抑止してカウンタ３１を
停止させ、同時に信号線３６でセレクタ８を切替
える。さらに、制御回路３３はカウンタ３２への
信号線３７にタイミング３９を出力する。したが
つて、リフレツシユメモリ１はアドレス線７に供
給されるカウンタ３２の出力３５で示される番地
すなわちｌ番地からデータの続出しを行なう。小
画面Ａの１行目の最後のデータがリフレツシユメ
モリ１のｌ＋ｐ番地から読出されると、同時に読
出される特定のビツトまたはコードによつて割込
み信号が発生し、制御回路３３がセレクタ８を切
換えるとゝもにカウンタ３２を停止させ、同時に
カウンタ３１の更新を再開させる。かくして、小
画面Ｂの２行目の表示が行なわれる。小画面Ｂの
２行目が終了すると、同様にして小画面Ａの２行
目の表示が行なわれる。小画面Ａの最後の行の最
終番地ｊのデータが表示し終わると、セレクタ８
はカウンタ３１に切替わる。この時のカウンタ３
１の値はｍ＋１であるので、小画面Ｃの表示が行
なわれる。この小画面Ｂは縦方向に区切られてい
ないから、その最後のデータ（リフレツシユメモ
リ１のｋ番地のデータ）が読出されるまで継続し
てカウンタ３１によつてアドレス指定される。そ
して、小画面Ｄの１行目の表示が終つた時点でセ
レクタ８がカウンタ３２に切替わり、このカウン
タ３２の出力によつてリフレツシユメモリのアド
レスが指定されて小画面Ｅの１行目のデータが読
出される。この小画面ＤとＥの表示期間のアドレ
ス制御は小画面ＢとＡの場合と同様である。
カウンタ３２に値はｌにそれぞれセツトされてい
る。またセレクタ８は制御回路３３からの信号線
３６にしたがつてカウンタ３１の出力３４を選択
してアドレス線７に接続している。１行目の走査
開始にしたがつて、XYカウンタ４からのタイミ
ング３９が制御回路３３からの信号線３８を通じ
てカウンタ３１に供給され、カウンタ３１は走査
タイミングで更新（この場合はカウントアツプ）
する。かくして、リフレツシユメモリ１の０番地
からデータが順次読出され、表示される。小画面
Ｂの１行目データの最後のデータが格納されてい
るｎ番地には表示データとゝもに小画面の区切り
を示す特定のビツトまたはコードが記憶されてい
る（データの書込み時に外部装置で付加するか、
またはリフレツシユメモリ内に固定記憶されてい
る）ので、ｎ番地のデータ読出しによつて信号線
４０に割込み信号が発生する。したがつて、制御
回路３３は信号線３８を抑止してカウンタ３１を
停止させ、同時に信号線３６でセレクタ８を切替
える。さらに、制御回路３３はカウンタ３２への
信号線３７にタイミング３９を出力する。したが
つて、リフレツシユメモリ１はアドレス線７に供
給されるカウンタ３２の出力３５で示される番地
すなわちｌ番地からデータの続出しを行なう。小
画面Ａの１行目の最後のデータがリフレツシユメ
モリ１のｌ＋ｐ番地から読出されると、同時に読
出される特定のビツトまたはコードによつて割込
み信号が発生し、制御回路３３がセレクタ８を切
換えるとゝもにカウンタ３２を停止させ、同時に
カウンタ３１の更新を再開させる。かくして、小
画面Ｂの２行目の表示が行なわれる。小画面Ｂの
２行目が終了すると、同様にして小画面Ａの２行
目の表示が行なわれる。小画面Ａの最後の行の最
終番地ｊのデータが表示し終わると、セレクタ８
はカウンタ３１に切替わる。この時のカウンタ３
１の値はｍ＋１であるので、小画面Ｃの表示が行
なわれる。この小画面Ｂは縦方向に区切られてい
ないから、その最後のデータ（リフレツシユメモ
リ１のｋ番地のデータ）が読出されるまで継続し
てカウンタ３１によつてアドレス指定される。そ
して、小画面Ｄの１行目の表示が終つた時点でセ
レクタ８がカウンタ３２に切替わり、このカウン
タ３２の出力によつてリフレツシユメモリのアド
レスが指定されて小画面Ｅの１行目のデータが読
出される。この小画面ＤとＥの表示期間のアドレ
ス制御は小画面ＢとＡの場合と同様である。
尚、本実施例では小画面Ｂ，Ｃ，Ｄにカウンタ
３１を割当て、小画面Ａ，Ｅにカウンタ３２を割
当てているが、これに限るものでないことは勿論
であり、リフレツシユメモリ１への各小画面デー
タのアドレス割当ての仕方に応じて変更できるも
のである。さらに、必要に応じて、各小画面毎に
それぞれ１個づつカウンタを設けることも可能で
ある。
３１を割当て、小画面Ａ，Ｅにカウンタ３２を割
当てているが、これに限るものでないことは勿論
であり、リフレツシユメモリ１への各小画面デー
タのアドレス割当ての仕方に応じて変更できるも
のである。さらに、必要に応じて、各小画面毎に
それぞれ１個づつカウンタを設けることも可能で
ある。
本発明の表示装置は以上に述べた如くであり、
小画面のデータをリフレツシユメモリ内に連続し
たアドレス領域に一活して書込める。一般に表示
データは小画面単位で発生するが、以上の如き本
発明の表示装置にあつてはこれら小画面データを
従来のように行単位で区切つてアドレス計算等を
行なうことなく容易かつ高速にリフレツシユメモ
リに書込める。例えば従来装置の場合、キーボー
ドから表示データを入力するにはある小画面のあ
る行末にキー入力し、次の行のデータの先頭にア
ドレスを計算してからキー入力する必要がある。
これに対して本発明装置の場合、アドレスが連続
するから上のようなアドレス計算は不要で、アド
レスを意識することなくデータをキー入力でき
る。このように、本発明の表示装置は、データの
入出力を行なう外部装置の負担が大幅に軽減され
る。
小画面のデータをリフレツシユメモリ内に連続し
たアドレス領域に一活して書込める。一般に表示
データは小画面単位で発生するが、以上の如き本
発明の表示装置にあつてはこれら小画面データを
従来のように行単位で区切つてアドレス計算等を
行なうことなく容易かつ高速にリフレツシユメモ
リに書込める。例えば従来装置の場合、キーボー
ドから表示データを入力するにはある小画面のあ
る行末にキー入力し、次の行のデータの先頭にア
ドレスを計算してからキー入力する必要がある。
これに対して本発明装置の場合、アドレスが連続
するから上のようなアドレス計算は不要で、アド
レスを意識することなくデータをキー入力でき
る。このように、本発明の表示装置は、データの
入出力を行なう外部装置の負担が大幅に軽減され
る。
第１図は従来の文字表示装置のブロツク図、第
２図ＡおよびＢはそれぞれ第１図装置の画面の分
割例とリフレツシユメモリ内の各小画面データの
格納位置を示す概念図、第３図は本発明の一実施
例のブロツク図、第４図ＡおよびＢはそれぞれ同
上実施例の画面分割例およびリフレツシユメモリ
内の各小画面データの格納位置を示す概念図であ
る。 １……リフレツシユメモリ、３……レジスタ、
４……XYカウンタ、５……文字パターン発生回
路、６……表示部、８……セレクタ、３１，３２
……カウンタ、３３……制御回路。
２図ＡおよびＢはそれぞれ第１図装置の画面の分
割例とリフレツシユメモリ内の各小画面データの
格納位置を示す概念図、第３図は本発明の一実施
例のブロツク図、第４図ＡおよびＢはそれぞれ同
上実施例の画面分割例およびリフレツシユメモリ
内の各小画面データの格納位置を示す概念図であ
る。 １……リフレツシユメモリ、３……レジスタ、
４……XYカウンタ、５……文字パターン発生回
路、６……表示部、８……セレクタ、３１，３２
……カウンタ、３３……制御回路。
Claims (1)
- １ 記憶部と、前記記憶部から読出されるデータ
を表示パターンに変換するパターン発生部と、前
記表示パターンを画面に表示する表示部と、前記
画面の走査に同期して前記記憶部の読出アドレス
を制御するアドレス制御部を備え、前記画面はい
くつかの小画面に分割されており、前記記憶部は
該各小画面毎に表示すべきデータをそれぞれ連続
したアドレス領域に記憶していると共に前記画面
の各行上における各小画面の区切りを示すための
情報を記憶しており、前記アドレス制御部は前記
小画面のうちのある１つまたは複数の小画面に対
する読出アドレスを発生するための複数のアドレ
ス指定手段を持ち、前記記憶部から前記各小画面
の区切りを示すための情報が読出された時に当該
アドレス指定手段と記憶部との接続を切替え、前
記画面上のある小画面のある行を走査している時
には当該小画面に対応する連続アドレス領域内の
当該行に対するデータを読出すためのアドレスを
前記記憶部に供給するようにして成る表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215979A JPS55115140A (en) | 1979-02-27 | 1979-02-27 | Display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215979A JPS55115140A (en) | 1979-02-27 | 1979-02-27 | Display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55115140A JPS55115140A (en) | 1980-09-04 |
| JPS6338715B2 true JPS6338715B2 (ja) | 1988-08-01 |
Family
ID=12075046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2215979A Granted JPS55115140A (en) | 1979-02-27 | 1979-02-27 | Display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55115140A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3272407D1 (en) * | 1981-02-23 | 1986-09-11 | Texas Instruments Inc | Display system with multiple scrolling regions |
| JPS58203489A (ja) * | 1982-05-21 | 1983-11-26 | 日本電気株式会社 | 表示装置 |
| JPS6114690A (ja) * | 1984-06-29 | 1986-01-22 | シャープ株式会社 | 画像表示方式 |
| JPS6114688A (ja) * | 1984-06-29 | 1986-01-22 | シャープ株式会社 | 画像表示方式 |
| JPS6114689A (ja) * | 1984-06-29 | 1986-01-22 | シャープ株式会社 | 画像表示方式 |
-
1979
- 1979-02-27 JP JP2215979A patent/JPS55115140A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55115140A (en) | 1980-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258361A (en) | Display system having modified screen format or layout | |
| US4670752A (en) | Hard-wired circuit for handling screen windows | |
| JPH06180685A (ja) | マルチバンクフレームバッファランダムアクセスポートへ書込み、およびそれから読出すための装置および画素をマルチバンクフレームバッファへ書込む速度を向上させる方法 | |
| US4356482A (en) | Image pattern control system | |
| US6005537A (en) | Liquid-crystal display control apparatus | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JPS6338715B2 (ja) | ||
| US4772883A (en) | CRT display control system | |
| JPS649635B2 (ja) | ||
| JPS6073674A (ja) | デ−タ表示装置 | |
| JPH0315196B2 (ja) | ||
| JP2623592B2 (ja) | 表示制御装置 | |
| EP0420291B1 (en) | Display control device | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPS6364798B2 (ja) | ||
| JPH11109937A (ja) | 表示制御装置 | |
| JPH0445875B2 (ja) | ||
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JP2568716B2 (ja) | Ｃｒｔ表示用回路 | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JP2602379B2 (ja) | 画像処理装置のビットマップメモリへの書き込み方法及び装置 | |
| JPS59210485A (ja) | ビデオｒａｍ制御回路 | |
| JPS6314395A (ja) | 記憶回路 | |
| JPS6142683A (ja) | Ｃｒｔ表示装置 | |
| JPS6213671B2 (ja) |