JP2761540B2 - ハードウエアスクリーン上への画像表示方法および装置 - Google Patents
ハードウエアスクリーン上への画像表示方法および装置Info
- Publication number
- JP2761540B2 JP2761540B2 JP3212413A JP21241391A JP2761540B2 JP 2761540 B2 JP2761540 B2 JP 2761540B2 JP 3212413 A JP3212413 A JP 3212413A JP 21241391 A JP21241391 A JP 21241391A JP 2761540 B2 JP2761540 B2 JP 2761540B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- micro
- screen
- memory
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、合成されたあるいはビ
デオ画像発生装置からのカラーあるいは白黒の画像をマ
トリックススクリーンディスプレイ上に表示する技術に
関する。
デオ画像発生装置からのカラーあるいは白黒の画像をマ
トリックススクリーンディスプレイ上に表示する技術に
関する。
【０００２】画像処理は多くの分野に利用されている
が、本発明の関心は特に航空電子工学の分野への応用に
ある。
が、本発明の関心は特に航空電子工学の分野への応用に
ある。
【０００３】発生装置と表示装置との間で、画像はその
鮮明度が表示装置のそれよりも高いか低いかにかかわり
なく、その特性改良のための処理を受ける。
鮮明度が表示装置のそれよりも高いか低いかにかかわり
なく、その特性改良のための処理を受ける。
【０００４】現在知られている装置は、以下の記載から
明らかになるであろうが、１０００×１０００以上の点
あるいは絵素（画素）をもった高鮮明度画像にリアルタ
イムで（すなわち、６０Hzビデオ規格に対して１６ms以
下、あるいは５０Hzに対して２０ms以下の時間で）処理
することはできない。なお、１つの画素は、一般に三原
色、すなわち赤、緑、青と関係するマトリックススクリ
ーンの最小の受像要素であることに注意する必要があ
る。
明らかになるであろうが、１０００×１０００以上の点
あるいは絵素（画素）をもった高鮮明度画像にリアルタ
イムで（すなわち、６０Hzビデオ規格に対して１６ms以
下、あるいは５０Hzに対して２０ms以下の時間で）処理
することはできない。なお、１つの画素は、一般に三原
色、すなわち赤、緑、青と関係するマトリックススクリ
ーンの最小の受像要素であることに注意する必要があ
る。
【０００５】
【従来の技術】本発明は、とりわけフランス出願第８７
１２０３９号、特開昭６４−７１３９４号に関連するも
ので、この公開公報は本発明中にそれとはなしに紹介さ
れるであろう。
１２０３９号、特開昭６４−７１３９４号に関連するも
ので、この公開公報は本発明中にそれとはなしに紹介さ
れるであろう。
【０００６】このフランス特許は、表示すべき１つの点
を、画素群のマイクロ領域にとって代わらせる装置に関
するものである。
を、画素群のマイクロ領域にとって代わらせる装置に関
するものである。
【０００７】各画像を得るに際し、画像発生装置は、表
示しようとするアウトラインに追従するいわゆるベクト
ルスキャンに一致させて、一方でマトリックス画像メモ
リー中およびスクリーンディスプレイ上の座標によっ
て、同時に他方でカラーコードによって定義される画素
群の配列を提供するものである。
示しようとするアウトラインに追従するいわゆるベクト
ルスキャンに一致させて、一方でマトリックス画像メモ
リー中およびスクリーンディスプレイ上の座標によっ
て、同時に他方でカラーコードによって定義される画素
群の配列を提供するものである。
【０００８】例えば、画像およびスクリーンメモリーの
網としては１０ビットのアドレスに対応する１０２４
（２10）列・１０２４段ものが使用できる。一方、上記
発生装置の容量は、もし合成（シンセサイザー）装置で
あれば、１２×１２ビットに対応する４０９６（２12）
×４０９６画素のものが使用しうる。上記カラーコード
は６ビットにより決定される。上記発生装置の容量によ
っては、必要とするメモリーアドレスビット数およびカ
ラーコード、画像メモリーの各ノード（node）の記憶容
量は８ビットであってもよい。
網としては１０ビットのアドレスに対応する１０２４
（２10）列・１０２４段ものが使用できる。一方、上記
発生装置の容量は、もし合成（シンセサイザー）装置で
あれば、１２×１２ビットに対応する４０９６（２12）
×４０９６画素のものが使用しうる。上記カラーコード
は６ビットにより決定される。上記発生装置の容量によ
っては、必要とするメモリーアドレスビット数およびカ
ラーコード、画像メモリーの各ノード（node）の記憶容
量は８ビットであってもよい。
【０００９】上記発生装置は、前記ベクトルスキャンに
対応して、アドレスされたノードにおいて画像データが
書き込まれている画像メモリーをアドレスする。その画
像データは、以下で扱われるマイクロ領域による処理の
ため１つのカラーコードと２つの半ＬＳＢ（low signif
icant byte）ビットから構成される。
対応して、アドレスされたノードにおいて画像データが
書き込まれている画像メモリーをアドレスする。その画
像データは、以下で扱われるマイクロ領域による処理の
ため１つのカラーコードと２つの半ＬＳＢ（low signif
icant byte）ビットから構成される。
【００１０】ビデオ発生装置の場合には、アナログ・デ
ジタル変換後、マイクロ領域により処理される前に、画
像データが画像メモリーではなくラスター（raster）メ
モリーに書き込まれる。
ジタル変換後、マイクロ領域により処理される前に、画
像データが画像メモリーではなくラスター（raster）メ
モリーに書き込まれる。
【００１１】次にマイクロ領域発生装置について説明す
ると、この装置は、厚さや色等の特性を有し、表示すべ
きアウトラインを処理するために用いられるものであ
る。これは、下記〜の事項によって条件付けられ
る。
ると、この装置は、厚さや色等の特性を有し、表示すべ
きアウトラインを処理するために用いられるものであ
る。これは、下記〜の事項によって条件付けられ
る。
【００１２】 マトリックスディスプレイの特性と構造（輝度レベ
ル、赤・緑・青の画像の４個で１セットの、３個の組、
または正方行列等） 処理すべき原画像の特性と構造 ディスプレイスクリーンの視界条件（照明、観察距離
等） 上記マイクロ領域装置は、階段効果あるいは発光現象等
の、見分け難い視覚的人工物を特に表すことを可能にす
るものである。
ル、赤・緑・青の画像の４個で１セットの、３個の組、
または正方行列等） 処理すべき原画像の特性と構造 ディスプレイスクリーンの視界条件（照明、観察距離
等） 上記マイクロ領域装置は、階段効果あるいは発光現象等
の、見分け難い視覚的人工物を特に表すことを可能にす
るものである。
【００１３】図１が参照されるように、従来のマイクロ
領域装置３は、画像メモリー２とスクリーンメモリー４
との間に管理装置６、マイクロ領域発生装置７および相
関装置８を有している。管理装置６は、上記のデータを
再び拾うために、メモリー中のアドレスポイントを有す
る２０ビット中に生成させることにより、テレビジョン
走査に一致させて、画像メモリー２を継続的に読み込む
ものである。従ってメモリー内の全てのポイントは読み
込まれるということが強調される。
領域装置３は、画像メモリー２とスクリーンメモリー４
との間に管理装置６、マイクロ領域発生装置７および相
関装置８を有している。管理装置６は、上記のデータを
再び拾うために、メモリー中のアドレスポイントを有す
る２０ビット中に生成させることにより、テレビジョン
走査に一致させて、画像メモリー２を継続的に読み込む
ものである。従ってメモリー内の全てのポイントは読み
込まれるということが強調される。
【００１４】上記管理装置６は、この場合６ビットであ
るが、マイクロ領域発生装置７内に蓄えられたマイクロ
領域の選択のためのパラメーターをも発生させる。
るが、マイクロ領域発生装置７内に蓄えられたマイクロ
領域の選択のためのパラメーターをも発生させる。
【００１５】最後に、上記管理装置６は、画像の残部に
より選択されたマイクロ領域と関連付けるため相関装置
８をチェックする。このチェックは、この場合、９ビッ
トで行われる。
より選択されたマイクロ領域と関連付けるため相関装置
８をチェックする。このチェックは、この場合、９ビッ
トで行われる。
【００１６】上記管理装置６は第二世代のプログラム可
能なアレー論理デバイス（例えばサイプレス・セミコン
ダクター社やアドバンスト・マイクロ・デバイス社製の
もの）で、使用されるディスプレイに従ってプログラム
できるＰＡＬ（モノリチック・メモリーズ社の登録商
標）もしばしば転用される。
能なアレー論理デバイス（例えばサイプレス・セミコン
ダクター社やアドバンスト・マイクロ・デバイス社製の
もの）で、使用されるディスプレイに従ってプログラム
できるＰＡＬ（モノリチック・メモリーズ社の登録商
標）もしばしば転用される。
【００１７】上記マイクロ領域発生装置７は、この場合
１５ビットにおいて、画像メモリー２から受け取ったワ
ードと、管理装置６から受け取った選択パラメーターに
よって、マイクロ領域を選択する。
１５ビットにおいて、画像メモリー２から受け取ったワ
ードと、管理装置６から受け取った選択パラメーターに
よって、マイクロ領域を選択する。
【００１８】各マイクロ領域は１つのマトリックス、こ
の場合ディスプレイ上の４×４点（画素群）において、
（この場合）１６個の中から選択された各点の輝度レベ
ルを決定する。この場合は、１６の中から選択される。
輝度レベルを利用することによって、マイクロ領域上で
明確に照明された点の位置決めのチェックが容易にでき
るとともに、半ＬＳＢビットにより、所望の量および適
当なマイクロ領域の選択により、両方向にそれをオフセ
ットできる。
の場合ディスプレイ上の４×４点（画素群）において、
（この場合）１６個の中から選択された各点の輝度レベ
ルを決定する。この場合は、１６の中から選択される。
輝度レベルを利用することによって、マイクロ領域上で
明確に照明された点の位置決めのチェックが容易にでき
るとともに、半ＬＳＢビットにより、所望の量および適
当なマイクロ領域の選択により、両方向にそれをオフセ
ットできる。
【００１９】上記マイクロ領域は６４ビットに変換され
て相関装置８に送られる。
て相関装置８に送られる。
【００２０】マイクロ領域発生装置７はＰＲＯＭ（プロ
グラマブル・リード・オンリー・メモリー）のアレーに
よって形成される。
グラマブル・リード・オンリー・メモリー）のアレーに
よって形成される。
【００２１】上記相関装置（あるいはバレル相関機）８
の機能は、先にスクリーンメモリー４によって書かれ、
装置７によって選択されたマイクロ領域の画素の輝度に
従って相関装置によって貯められた、画素の輝度を変更
することにある。
の機能は、先にスクリーンメモリー４によって書かれ、
装置７によって選択されたマイクロ領域の画素の輝度に
従って相関装置によって貯められた、画素の輝度を変更
することにある。
【００２２】合成画像については、ＳＵＰ（Ａ，Ｂ）と
いう形の相関関数（それは最も大きな輝度を点を貯め
る）が予見される。例えばテレビジョンカメラによって
供給されビデオ画像については、ＳＵＭ（Ａ，Ｂ）ある
いはＭＥＡＮ（Ａ，Ｂ）という形の相関関数が予見され
る。
いう形の相関関数（それは最も大きな輝度を点を貯め
る）が予見される。例えばテレビジョンカメラによって
供給されビデオ画像については、ＳＵＭ（Ａ，Ｂ）ある
いはＭＥＡＮ（Ａ，Ｂ）という形の相関関数が予見され
る。
【００２３】上記相関装置は、この場合において、１０
２４ ４ビット・ワードの容量をもつＦＩＦＯ（ファー
スト・イン・ファースト・アウト）型のメモリーと、相
関関数を使用した「ＰＡＬ」回路からなる。
２４ ４ビット・ワードの容量をもつＦＩＦＯ（ファー
スト・イン・ファースト・アウト）型のメモリーと、相
関関数を使用した「ＰＡＬ」回路からなる。
【００２４】相関装置８からの相関データはスクリーン
メモリー４に書き込まれ、このスクリーンメモリー４に
おけるある画素への書き込みはその前に書かれた画素を
消去する。このスクリーンメモリー（この場合１０２４
×１０２４ ４ビット・ワードのメモリー）は、画像発
生周波数（５０または６０Ｈｚ）をディスプレイ・リフ
レッシュ周波数（１００Ｈｚ）と合わせるためのもので
ある。
メモリー４に書き込まれ、このスクリーンメモリー４に
おけるある画素への書き込みはその前に書かれた画素を
消去する。このスクリーンメモリー（この場合１０２４
×１０２４ ４ビット・ワードのメモリー）は、画像発
生周波数（５０または６０Ｈｚ）をディスプレイ・リフ
レッシュ周波数（１００Ｈｚ）と合わせるためのもので
ある。
【００２５】上記スクリーンメモリー４はインターフェ
ースを介してスクリーンに結合される。
ースを介してスクリーンに結合される。
【００２６】システムが合成チャンネルおよびビデオチ
ャンネルを有する場合には、２つのそれぞれのマイクロ
領域装置は、テレビジョンカメラ等のビデオセンサーに
より与えられた画像に対して合成画像のバランスレベル
を制御するために設計された、ミキサーによってスクリ
ーンメモリーと結合される。
ャンネルを有する場合には、２つのそれぞれのマイクロ
領域装置は、テレビジョンカメラ等のビデオセンサーに
より与えられた画像に対して合成画像のバランスレベル
を制御するために設計された、ミキサーによってスクリ
ーンメモリーと結合される。
【００２７】最後に、図２に示すょうに、従来の装置に
おいては、マトリックススクリーン５上に合成またはビ
デオ発生装置１からの画像を表示するために、上記発生
装置１はマトリックス画像メモリー２を、ベクトルスキ
ャンに従いながらアドレスして、表示すべき画像様のデ
ータをその中に書き込む。また管理装置６は、画像メモ
リーの全ての画素を継続的に走査し、予め決定された画
素のマイクロ領域を選択する。これらはマイクロ領域発
生装置７内に貯められ、画素メモリーから読み込まれた
画素に対応するものであり、それらをマイクロ領域によ
って置換し、相関装置８内で相互に相関させた後、点の
マトリックススクリーンメモリー４内に継続的に書き込
み、マトリックススクリーン５に継続的に表示するもの
である。
おいては、マトリックススクリーン５上に合成またはビ
デオ発生装置１からの画像を表示するために、上記発生
装置１はマトリックス画像メモリー２を、ベクトルスキ
ャンに従いながらアドレスして、表示すべき画像様のデ
ータをその中に書き込む。また管理装置６は、画像メモ
リーの全ての画素を継続的に走査し、予め決定された画
素のマイクロ領域を選択する。これらはマイクロ領域発
生装置７内に貯められ、画素メモリーから読み込まれた
画素に対応するものであり、それらをマイクロ領域によ
って置換し、相関装置８内で相互に相関させた後、点の
マトリックススクリーンメモリー４内に継続的に書き込
み、マトリックススクリーン５に継続的に表示するもの
である。
【００２８】かくして、１つの画素は５０ｎｓで処理さ
れ、５６ｎｓで１０２４×１０２４画素のシンセサイズ
画像（合成画像）を得る。一方、ビデオラスターは１６
ｍｓ，６０Ｈｚ規格で処理されるか、２０ｍｓ，５０Ｈ
ｚ規格で処理される。シンセサイズ画像の発生と貯蔵の
所要時間はいうまでもなく、５６ｍｓである。
れ、５６ｎｓで１０２４×１０２４画素のシンセサイズ
画像（合成画像）を得る。一方、ビデオラスターは１６
ｍｓ，６０Ｈｚ規格で処理されるか、２０ｍｓ，５０Ｈ
ｚ規格で処理される。シンセサイズ画像の発生と貯蔵の
所要時間はいうまでもなく、５６ｍｓである。
【００２９】
【発明が解決しようとする課題】以上のように従来装置
は、シンササイズ画像に関して、「リアルタイム」とは
言い得ないものである。本発明は、リアルタイムと言い
うる、マトリックススクリーン上への画像の表示装置お
よび方法を提供することを目的とする。
は、シンササイズ画像に関して、「リアルタイム」とは
言い得ないものである。本発明は、リアルタイムと言い
うる、マトリックススクリーン上への画像の表示装置お
よび方法を提供することを目的とする。
【００３０】本出願人は、従来装置における次の点の観
察に基づいて本発明を完成したものである。すなわち、
従来装置においては、データを含んでいるか否かにかか
わらず、すべての画像点を処理し、スクリーンメモリー
によってマイクロ領域を相関づけることが必要となると
いうことである。このような観察はすでに発明活動を含
んでいる。
察に基づいて本発明を完成したものである。すなわち、
従来装置においては、データを含んでいるか否かにかか
わらず、すべての画像点を処理し、スクリーンメモリー
によってマイクロ領域を相関づけることが必要となると
いうことである。このような観察はすでに発明活動を含
んでいる。
【００３１】
【課題を解決するための手段】上記課題を解決した本発
明方法は図面も参照すれば、画素群から構成されるマト
リックススクリーン上に画像発生装置（１４）からの画
像を表示させる方法において： 座標ｘ，ｙを有する各画像点に対し、マイクロ領域発生
装置（２０）に貯蔵され、予め決定された画素のマイク
ロ領域の系列のうち１つを、これをスクリーンメモリー
内に書き込み（４６）そしてこれをスクリーン上に表示
させる前において、既に存する前記マイクロ領域を有す
る座標ｘ，ｙに相関させる（４５）ために選択し（４
２，４３）； 上記スクリーンメモリーは、メモリーセル群のマトリッ
クスに従って前記マイクロ領域の画素群のマトリックス
と同一の方法で組織化され、前記メモリーセル群の相当
するアドレスが、表示されるべき点の座標から決定され
（４０）、これらを同時にマトリックス内にアドレスさ
れ、相当する新たに選択された（４２，４３）マイクロ
領域のデータと相関づけられたデータを読み出し、この
相関結果としてのマイクロ領域は前記スクリーンメモリ
ー内に書き込まれ（４６）、さらにこれが読み出されて
スクリーン上に画像が表示されることを特徴とするもの
である。
明方法は図面も参照すれば、画素群から構成されるマト
リックススクリーン上に画像発生装置（１４）からの画
像を表示させる方法において： 座標ｘ，ｙを有する各画像点に対し、マイクロ領域発生
装置（２０）に貯蔵され、予め決定された画素のマイク
ロ領域の系列のうち１つを、これをスクリーンメモリー
内に書き込み（４６）そしてこれをスクリーン上に表示
させる前において、既に存する前記マイクロ領域を有す
る座標ｘ，ｙに相関させる（４５）ために選択し（４
２，４３）； 上記スクリーンメモリーは、メモリーセル群のマトリッ
クスに従って前記マイクロ領域の画素群のマトリックス
と同一の方法で組織化され、前記メモリーセル群の相当
するアドレスが、表示されるべき点の座標から決定され
（４０）、これらを同時にマトリックス内にアドレスさ
れ、相当する新たに選択された（４２，４３）マイクロ
領域のデータと相関づけられたデータを読み出し、この
相関結果としてのマイクロ領域は前記スクリーンメモリ
ー内に書き込まれ（４６）、さらにこれが読み出されて
スクリーン上に画像が表示されることを特徴とするもの
である。
【００３２】また本発明装置は、前記方法を実施するた
め画像発生装置からの画素のマトリックススクリーン上
に画像を表示する装置であって、少なくとも１つの処理
装置（１３）が管理手段（１８）、マイクロ領域発生手
段（２０）、相関手段（３４）、を有し、この相関手段
（３４）の配置により、座標ｘ，ｙを有する各画像点に
対して、上記発生手段（２０）内に貯蔵されている予め
決定された画素のマイクロ領域の系列の内１つを選択
し、これを相関手段（３４）で座標ｘ，ｙにおいて、前
もって表示されたマイクロ領域と相関付け、スクリーン
メモリー（２２）内に書き込まれ、さらにスクリーン
（１６）上に表示する装置において、上記スクリーンメ
モリー（２２）内に書き込まれ、さらにスクリーン（１
６）上に表示する装置において、上記スクリーンメモリ
ー（２２）は、処理装置（１３）内に集積され、かつメ
モリーセル（２２1 〜２２16）のマトリックスを有し、
このマトリックスはマイクロ領域の画素と同一方法で組
織化され、単一のマトリックスアドレスバス（２６）と
関係づけられ、このマトリックスアドレスバス（２６）
は上記メモリーセルを同時にアドレスすることおよびメ
モリーセルのアドレス発生手段（１９）と結合されるこ
とを可能とするものであり、さらに上記処理装置（１
３）が画像発生装置（１４）に直接的に結合されている
ことを特徴とするものである。
め画像発生装置からの画素のマトリックススクリーン上
に画像を表示する装置であって、少なくとも１つの処理
装置（１３）が管理手段（１８）、マイクロ領域発生手
段（２０）、相関手段（３４）、を有し、この相関手段
（３４）の配置により、座標ｘ，ｙを有する各画像点に
対して、上記発生手段（２０）内に貯蔵されている予め
決定された画素のマイクロ領域の系列の内１つを選択
し、これを相関手段（３４）で座標ｘ，ｙにおいて、前
もって表示されたマイクロ領域と相関付け、スクリーン
メモリー（２２）内に書き込まれ、さらにスクリーン
（１６）上に表示する装置において、上記スクリーンメ
モリー（２２）内に書き込まれ、さらにスクリーン（１
６）上に表示する装置において、上記スクリーンメモリ
ー（２２）は、処理装置（１３）内に集積され、かつメ
モリーセル（２２1 〜２２16）のマトリックスを有し、
このマトリックスはマイクロ領域の画素と同一方法で組
織化され、単一のマトリックスアドレスバス（２６）と
関係づけられ、このマトリックスアドレスバス（２６）
は上記メモリーセルを同時にアドレスすることおよびメ
モリーセルのアドレス発生手段（１９）と結合されるこ
とを可能とするものであり、さらに上記処理装置（１
３）が画像発生装置（１４）に直接的に結合されている
ことを特徴とするものである。
【００３３】
【作用】本発明によればリアルタイムでマトリックスス
クリーン上へ画像を供給することができる。
クリーン上へ画像を供給することができる。
【００３４】
【実施例】以下本発明をより詳細に説明する。本発明
は、まず最初に、画像発生装置からの画素群を有するマ
トリックススクリーン上へ表示する全ての方法に関する
ものである。
は、まず最初に、画像発生装置からの画素群を有するマ
トリックススクリーン上へ表示する全ての方法に関する
ものである。
【００３５】この画像発生装置内では、座標ｘ，ｙをも
つ各画像点に対してマイクロ領域発生装置に貯められた
予め決定された画素のマイクロ領域のシリーズの１つが
選択され、それを前記のように供給されたマイクロ領域
と座標ｘ，ｙにおいて相関させ、それをスクリーンメモ
リーに書き込み、さらにそれをスクリーン上に表示す
る。
つ各画像点に対してマイクロ領域発生装置に貯められた
予め決定された画素のマイクロ領域のシリーズの１つが
選択され、それを前記のように供給されたマイクロ領域
と座標ｘ，ｙにおいて相関させ、それをスクリーンメモ
リーに書き込み、さらにそれをスクリーン上に表示す
る。
【００３６】この方法は次の事項によって特徴づけられ
るものである。すなわち、スクリーンメモリーがマイク
ロ領域画素と同様な方法でメモリーセルのマトリックス
により組織化され、対応するメモリーセルのアドレス
が、供給される点の座標から決定され、同時にそれらを
アドレスするとともに、対応する選択された新マイクロ
領域のデータと相関したデータを読み込み、そのマイク
ロ領域が相関の結果としてスクリーンメモリー内に書き
込まれる。後者は画像をスクリーン上に表示するために
読まれることになる。
るものである。すなわち、スクリーンメモリーがマイク
ロ領域画素と同様な方法でメモリーセルのマトリックス
により組織化され、対応するメモリーセルのアドレス
が、供給される点の座標から決定され、同時にそれらを
アドレスするとともに、対応する選択された新マイクロ
領域のデータと相関したデータを読み込み、そのマイク
ロ領域が相関の結果としてスクリーンメモリー内に書き
込まれる。後者は画像をスクリーン上に表示するために
読まれることになる。
【００３７】本発明の方法は、継続時間に関するいくつ
かの態様において顕著である。第１に、シンセサイズ
（合成）画像の場合には情報を担う画素のみが処理さ
れ、その処理は直接、スクリーンメモリーを必要とす
る。このメモリーはこのように、所要のメモリー容量を
制限する。また、処理によってもたらされる遅延は、画
像メモリーの除去による貯蔵時間の削除のため、特別に
減少される。結局、構成要素であるスクリーンメモリー
のマトリックスアドレス処理は、かなりの時間の短縮を
もたらす。
かの態様において顕著である。第１に、シンセサイズ
（合成）画像の場合には情報を担う画素のみが処理さ
れ、その処理は直接、スクリーンメモリーを必要とす
る。このメモリーはこのように、所要のメモリー容量を
制限する。また、処理によってもたらされる遅延は、画
像メモリーの除去による貯蔵時間の削除のため、特別に
減少される。結局、構成要素であるスクリーンメモリー
のマトリックスアドレス処理は、かなりの時間の短縮を
もたらす。
【００３８】表示される画像がシンセサイズ画像である
ときは、マイクロ領域はスクリーンメモリー内にランダ
ムな方法で書き込まれる。すなわち、表示すべき輪郭
（線または面積）に従って書き込まれる。
ときは、マイクロ領域はスクリーンメモリー内にランダ
ムな方法で書き込まれる。すなわち、表示すべき輪郭
（線または面積）に従って書き込まれる。
【００３９】表示される画像がビデオ画像であるとき
は、マイクロ領域はスクリーンメモリー内に継続的に、
すなわち、テレビジョン走査に従って書き込まれる。
は、マイクロ領域はスクリーンメモリー内に継続的に、
すなわち、テレビジョン走査に従って書き込まれる。
【００４０】本発明は、画像発生装置からの画素マトリ
ックススクリーン上の画像の本発明に係る表示方法を実
施するための装置にも係わるものであり、少なくとも管
理手段と連結した処理装置と、マイクロ領域発生手段お
よび相関手段を含むものである。
ックススクリーン上の画像の本発明に係る表示方法を実
施するための装置にも係わるものであり、少なくとも管
理手段と連結した処理装置と、マイクロ領域発生手段お
よび相関手段を含むものである。
【００４１】これら手段は、座標ｘ，ｙの各画像点に対
し、発生手段内に貯められた予め決定された画素マイク
ロ領域のシリーズから１つを選択するように配置されて
おり、これにより、座標ｘ，ｙにおいて相関手段におい
てその前に表示されたマイクロ領域と相関させた後、そ
れをスクリーンメモリー内に書き込み、それをスクリー
ン上に供給するものである。かかる装置の特徴は、スク
リーンメモリーが処理装置（マイクロ領域画素と同一の
方法で組織されたメモリーセルのマトリックスをもつ）
内に集積され、単一のマトリックス化されたアドレスバ
スと結合されている。このアドレスバスは、同時にアド
レスされ、かつメモリーセルを発生されたメモリーセル
のアドレス発生手段と結合されることを可能とするもの
である。
し、発生手段内に貯められた予め決定された画素マイク
ロ領域のシリーズから１つを選択するように配置されて
おり、これにより、座標ｘ，ｙにおいて相関手段におい
てその前に表示されたマイクロ領域と相関させた後、そ
れをスクリーンメモリー内に書き込み、それをスクリー
ン上に供給するものである。かかる装置の特徴は、スク
リーンメモリーが処理装置（マイクロ領域画素と同一の
方法で組織されたメモリーセルのマトリックスをもつ）
内に集積され、単一のマトリックス化されたアドレスバ
スと結合されている。このアドレスバスは、同時にアド
レスされ、かつメモリーセルを発生されたメモリーセル
のアドレス発生手段と結合されることを可能とするもの
である。
【００４２】また、その処理装置は直接、画像発生装置
と結合されている。
と結合されている。
【００４３】好適には、上記相関手段は順序変換手段と
結合され、この順序変換手段はマイクロ領域発生手段と
結合されている。相関手段は、相関の前に、マイクロ領
域発生手段によって作られたマイクロ領域と、その前に
表示されたマイクロ領域との間の一致を確保するもので
ある。
結合され、この順序変換手段はマイクロ領域発生手段と
結合されている。相関手段は、相関の前に、マイクロ領
域発生手段によって作られたマイクロ領域と、その前に
表示されたマイクロ領域との間の一致を確保するもので
ある。
【００４４】より有利には本発明の表示装置はマイクロ
領域による処理のための２つの同一の装置およびその２
つの処理装置の同期手段を含むことが好ましい。各処理
装置は画像処理と画像表示において交互に機能するもの
である。
領域による処理のための２つの同一の装置およびその２
つの処理装置の同期手段を含むことが好ましい。各処理
装置は画像処理と画像表示において交互に機能するもの
である。
【００４５】次に、本発明にかかる画像表示装置の合成
チャンネルのみを詳細に説明する（この装置では次記ビ
デオチャンネルをももつことができることが理解される
べきである）。この合成チャンネルはビデオ発生装置１
０の下流に、アナログ−デジタル変換装置１１およびカ
ード１２を有し、合成発生装置１４に直接的に結合され
ている合成チャンネルのマイクロ領域１３と同様なマイ
クロ領域により処理される。２つの処理カード１２、１
３はミキサー１５に結合され、ミキサー１５はインター
フェース１７を介して画像ディスプレイスクリーン１６
に結合されている。（図３）マイクロ領域による処理の
ための装置１３は、この場合は単一のものであるが、管
理装置１８、メモリーアドレス発生装置１９、従来装置
と同一のマイクロ領域発生装置２０と、順序変換および
相関装置２１およびスクリーンメモリー装置２２を有す
る。
チャンネルのみを詳細に説明する（この装置では次記ビ
デオチャンネルをももつことができることが理解される
べきである）。この合成チャンネルはビデオ発生装置１
０の下流に、アナログ−デジタル変換装置１１およびカ
ード１２を有し、合成発生装置１４に直接的に結合され
ている合成チャンネルのマイクロ領域１３と同様なマイ
クロ領域により処理される。２つの処理カード１２、１
３はミキサー１５に結合され、ミキサー１５はインター
フェース１７を介して画像ディスプレイスクリーン１６
に結合されている。（図３）マイクロ領域による処理の
ための装置１３は、この場合は単一のものであるが、管
理装置１８、メモリーアドレス発生装置１９、従来装置
と同一のマイクロ領域発生装置２０と、順序変換および
相関装置２１およびスクリーンメモリー装置２２を有す
る。
【００４６】管理装置１８は、ＰＡＬ型の回路からな
り、各種機能を与える。この装置は、ライン２３を通じ
て、装置１３へのアクセス、画像処理における書き込み
のためのアクセス、画像表示のための読み込みのアクセ
ス方法によってアドレス発生装置１９を制御する。上記
装置１８はライン２４を通じて、マイクロ領域選択パラ
メーターを発生装置２０へ提供する。このパラメーター
は前記従来技術において確率されたものである。その選
択は発生装置１４からライン２８を介して供給される画
像データから行われる。上記装置１８は、ライン２５を
介して、後述する装置２１の順序変換手段を制御する。
コード（quad）構造表示のために、マイクロ領域選択パ
ラメーターは６ビットで供給されそのうち２ビットはコ
ード構造の符号化に供給され、４ビットは観察条件の符
号化に供給される。トリオ構造表示のためには、４ビッ
トがトリオ構造の符号化のために供給され、２ビットが
観察条件の符号化のために供給させる。
り、各種機能を与える。この装置は、ライン２３を通じ
て、装置１３へのアクセス、画像処理における書き込み
のためのアクセス、画像表示のための読み込みのアクセ
ス方法によってアドレス発生装置１９を制御する。上記
装置１８はライン２４を通じて、マイクロ領域選択パラ
メーターを発生装置２０へ提供する。このパラメーター
は前記従来技術において確率されたものである。その選
択は発生装置１４からライン２８を介して供給される画
像データから行われる。上記装置１８は、ライン２５を
介して、後述する装置２１の順序変換手段を制御する。
コード（quad）構造表示のために、マイクロ領域選択パ
ラメーターは６ビットで供給されそのうち２ビットはコ
ード構造の符号化に供給され、４ビットは観察条件の符
号化に供給される。トリオ構造表示のためには、４ビッ
トがトリオ構造の符号化のために供給され、２ビットが
観察条件の符号化のために供給させる。
【００４７】装置１８はソドレス発生装置１９およびラ
イン３５を介して、スクリーンメモリー２２を制御す
る。
イン３５を介して、スクリーンメモリー２２を制御す
る。
【００４８】スクリーンメモリー２２（図５参照）は、
構成要素であるメモリー、またはメモリーセル２２1 〜
２２11のマトリックスによって形成される。このマトリ
ックスはマイクロ領域画素の処理と同一の方法で組織化
される。すなわちこの場合、１６のＲＡＭｓで、６４ｋ
４−ビットワードに容量で処理される。上記メモリー
２２はマトリックスアドレスバス２６を有する。このバ
ス２６は分割されて、行アドレス２６Ｃと列アドレスバ
ス２６Ｌとなり、すべてのセルを同時に、この場合、３
０ｎｓでマイクロ領域の処理と同様な構造の画素のマト
リックスの書き込みと読み込みのためにアドレスするこ
とを可能とする。例えば、マイクロ領域がスクリーンメ
モリー２に書かれたときはマイクロ領域の画素はスクリ
ーンメモリー内のすべての構成メモリーにおいてそれぞ
れそのように書き込まれる。いずれかの行内のすべての
構成メモリーは、バス２６Ｃを介して同じアドレスを受
け取る。またいずれかの列のすべての構成メモリーはバ
ス２６Ｌを介して同じアドレスを受け取る。 スクリー
ン上への表示のためのスクリーンメモリー２２の読み込
みはライン２９を介して継続的に、（それはマトリック
スメモリーの問題であるから）ライン３５によって制御
される多重通信装置５１によって行われる。
構成要素であるメモリー、またはメモリーセル２２1 〜
２２11のマトリックスによって形成される。このマトリ
ックスはマイクロ領域画素の処理と同一の方法で組織化
される。すなわちこの場合、１６のＲＡＭｓで、６４ｋ
４−ビットワードに容量で処理される。上記メモリー
２２はマトリックスアドレスバス２６を有する。このバ
ス２６は分割されて、行アドレス２６Ｃと列アドレスバ
ス２６Ｌとなり、すべてのセルを同時に、この場合、３
０ｎｓでマイクロ領域の処理と同様な構造の画素のマト
リックスの書き込みと読み込みのためにアドレスするこ
とを可能とする。例えば、マイクロ領域がスクリーンメ
モリー２に書かれたときはマイクロ領域の画素はスクリ
ーンメモリー内のすべての構成メモリーにおいてそれぞ
れそのように書き込まれる。いずれかの行内のすべての
構成メモリーは、バス２６Ｃを介して同じアドレスを受
け取る。またいずれかの列のすべての構成メモリーはバ
ス２６Ｌを介して同じアドレスを受け取る。 スクリー
ン上への表示のためのスクリーンメモリー２２の読み込
みはライン２９を介して継続的に、（それはマトリック
スメモリーの問題であるから）ライン３５によって制御
される多重通信装置５１によって行われる。
【００４９】例えば、ディスプレイスクリーンの１つの
ライン上の画素の表示は、連続した４つの画素、および
同一の列アドレスをもちスクリーンメモリーの対応する
列の４つの構成メモリーの同時送信によって有効なもの
となる。行アドレスは、スクリーンメモリーへの各アク
セスの後、４によって増加される。スクリーンメモリー
の列はこの場合、４によって４を読む。すなわち、列ア
ドレスは４つの各４列によって増加させられる。
ライン上の画素の表示は、連続した４つの画素、および
同一の列アドレスをもちスクリーンメモリーの対応する
列の４つの構成メモリーの同時送信によって有効なもの
となる。行アドレスは、スクリーンメモリーへの各アク
セスの後、４によって増加される。スクリーンメモリー
の列はこの場合、４によって４を読む。すなわち、列ア
ドレスは４つの各４列によって増加させられる。
【００５０】アドレス発生装置１９はＰＡＬ型の回路に
よって形成される。
よって形成される。
【００５１】慣例その他のことを考慮すると、基本的列
と行のアドレスは発生装置１４によりライン２７を介し
て供給される。このアドレスはディスプレイスクリーン
上の関連するマイクロ領域の４つの中央画素に共通の点
に座標に一致するものである。多種の構成メモリー２２
1 〜２２16のアドレスは、処理されるスクリーンの画素
の座標ｘ、ｙから決定される。このアドレスは合成シン
ボル発生装置、あるいはビデオ発生装置に連結されたア
ナログ−デジタル変換装置によって発生される。
と行のアドレスは発生装置１４によりライン２７を介し
て供給される。このアドレスはディスプレイスクリーン
上の関連するマイクロ領域の４つの中央画素に共通の点
に座標に一致するものである。多種の構成メモリー２２
1 〜２２16のアドレスは、処理されるスクリーンの画素
の座標ｘ、ｙから決定される。このアドレスは合成シン
ボル発生装置、あるいはビデオ発生装置に連結されたア
ナログ−デジタル変換装置によって発生される。
【００５２】画像処理方法において、装置１９は４つの
行アドレスＡＤＲＸ1 −ＡＤＲＸ4および４つの列アド
レスＡＤＲＹ1 −ＡＤＲＹ4 を８ビットで供給する。ま
た、ここで座標Ｘ、Ｙは１０ビットで供給される。その
態様を次に記載する。
行アドレスＡＤＲＸ1 −ＡＤＲＸ4および４つの列アド
レスＡＤＲＹ1 −ＡＤＲＹ4 を８ビットで供給する。ま
た、ここで座標Ｘ、Ｙは１０ビットで供給される。その
態様を次に記載する。
【００５３】 ＡＤＲＸ1 ＝（Ｘ＋１）／４（セルの第１行に対して） ＡＤＲＸ2 ＝ Ｘ ／４（セルの第２行に対して） ＡＤＲＸ3 ＝（Ｘ−１）／４（セルの第３行に対して） ＡＤＲＸ4 ＝（Ｘ−２）／４（セルの第４行に対して） ＡＤＲＹ1 ＝（Ｙ＋１）／４（セルの第１列に対して） ＡＤＲＹ2 ＝ Ｙ ／４（セルの第２列に対して） ＡＤＲＹ3 ＝（Ｙ−１）／４（セルの第３列に対して） ＡＤＲＹ4 ＝（Ｙ−２）／４（セルの第４列に対して） スクリーン表示方法において、基本的アドレスｘ、ｙは
装置１９により発生され、上述のように、スクリーンメ
モリーの読み込みを行い、構成メモリーに適用されるア
ドレスは書き込みの方式により決定される。
装置１９により発生され、上述のように、スクリーンメ
モリーの読み込みを行い、構成メモリーに適用されるア
ドレスは書き込みの方式により決定される。
【００５４】装置２１はＰＡＬ型の回路においてライン
３０を介してマイクロ領域発生装置２０により供給デー
タの順序変換を保証する。この順序変換はライン２５を
介して管理装置１８により制御される。またＰＡＬ型の
回路３４において、このように再組織化されたデータは
ライン３１を介してスクリーンメモリーで読まれたデー
タとの相関が保証される。この相関は書き込みの前にラ
イン３２を通じて行われ、マイクロ領域がスクリーンメ
モリー２２と相関づけられる。この場合、ライン３１と
３２がバス５０内でスクリーンメモリー２２のレベルで
一緒に寄せ集められる。 上記順序変換装置３３は相関
前に、発生装置２０により発生したマイクロ領域とスク
リーンメモリー２２に読まれたマイクロ領域との一致を
保証する。その結果、それぞれの同色の画素が相互に一
致し、相関可能となる。
３０を介してマイクロ領域発生装置２０により供給デー
タの順序変換を保証する。この順序変換はライン２５を
介して管理装置１８により制御される。またＰＡＬ型の
回路３４において、このように再組織化されたデータは
ライン３１を介してスクリーンメモリーで読まれたデー
タとの相関が保証される。この相関は書き込みの前にラ
イン３２を通じて行われ、マイクロ領域がスクリーンメ
モリー２２と相関づけられる。この場合、ライン３１と
３２がバス５０内でスクリーンメモリー２２のレベルで
一緒に寄せ集められる。 上記順序変換装置３３は相関
前に、発生装置２０により発生したマイクロ領域とスク
リーンメモリー２２に読まれたマイクロ領域との一致を
保証する。その結果、それぞれの同色の画素が相互に一
致し、相関可能となる。
【００５５】例えば、発生装置２０によって供給された
マイクロ領域の１６の要素が、以下のように配列された
アルファベットの最初の１６文字によって同一視され
る。
マイクロ領域の１６の要素が、以下のように配列された
アルファベットの最初の１６文字によって同一視され
る。
【００５６】 Ａ Ｂ Ｃ Ｄ Ｅ Ｆ Ｇ Ｈ Ｉ Ｊ Ｋ Ｌ Ｍ Ｎ Ｏ Ｐ 図８に示すのは、スクリーンメモリーにおけるマイクロ
領域の４つの配置であり、この配置は４つの異なるアド
レスｘ、ｙと一致するものである。左上に図示されてい
るのは、座標ｘ、ｙのマイクロ領域の最初の配置であ
り、これがスクリーンメモリー２２のすべてのセルにお
いて同一のアドレスを表示する。この配置では、マイク
ロ領域の要素とスクリーンメモリー２２内で読まれたマ
トリックスの要素とは直接的に一致している。すなわ
ち、順序変換は全く行われていない。図８の右上では、
座標ｘの１単位の増加に応じてスクリーンメモリーで読
まれた要素のパッドが図示されている。すなわち、１つ
の画素の右への水平移動が示されている。この場合、メ
モリーの要素とマイクロ領域の要素との一致は、左への
１つの要素の移動によって後者が相殺される。
領域の４つの配置であり、この配置は４つの異なるアド
レスｘ、ｙと一致するものである。左上に図示されてい
るのは、座標ｘ、ｙのマイクロ領域の最初の配置であ
り、これがスクリーンメモリー２２のすべてのセルにお
いて同一のアドレスを表示する。この配置では、マイク
ロ領域の要素とスクリーンメモリー２２内で読まれたマ
トリックスの要素とは直接的に一致している。すなわ
ち、順序変換は全く行われていない。図８の右上では、
座標ｘの１単位の増加に応じてスクリーンメモリーで読
まれた要素のパッドが図示されている。すなわち、１つ
の画素の右への水平移動が示されている。この場合、メ
モリーの要素とマイクロ領域の要素との一致は、左への
１つの要素の移動によって後者が相殺される。
【００５７】 Ｂ Ｃ Ｄ Ａ Ｆ Ｇ Ｈ Ｅ Ｊ Ｋ Ｌ Ｉ Ｎ Ｏ Ｐ Ｍ このように、水平方向では、必要とする相殺により、０
から３まで、ｘの値に関して４つの順序変換が可能であ
る。同様に垂直方向においてもｙの値に関して当てはま
る。結局、マイクロ領域の中央のどの座標ｘ、ｙに対し
ても、１６の異なる順序変換が生じうる。この順序変換
はライン２５を介して管理装置１８の指令によって行わ
れる。図８の左下は、座標ｙを１単位だけ増加させた場
合のマイクロ領域を示したものである。また右下は、２
つの座標ｘ、ｙを２単位増加させたときのマイクロ領域
を示してある。
から３まで、ｘの値に関して４つの順序変換が可能であ
る。同様に垂直方向においてもｙの値に関して当てはま
る。結局、マイクロ領域の中央のどの座標ｘ、ｙに対し
ても、１６の異なる順序変換が生じうる。この順序変換
はライン２５を介して管理装置１８の指令によって行わ
れる。図８の左下は、座標ｙを１単位だけ増加させた場
合のマイクロ領域を示したものである。また右下は、２
つの座標ｘ、ｙを２単位増加させたときのマイクロ領域
を示してある。
【００５８】前記相関回路３４群は、マイクロ領域要素
とメモリー要素のマトリックス要素のすべての要素の上
で並行的に機能する。ここにおいてそれらの相関回路３
４群は、マイクロ領域の画素とスクリーンメモリーにお
いて読み込まれた対応する画素の１組に対して、ライン
３１を通じて、関数ＳＵＰ（Ａ、Ｂ）または関数ＳＵＭ
（Ａ、Ｂ）を使用している。関数ＳＵＰ（Ａ、Ｂ）の場
合には、それは、ライン３２を通じてスクリーンメモリ
ーに再書き込みされる最大の輝度の画素である。
とメモリー要素のマトリックス要素のすべての要素の上
で並行的に機能する。ここにおいてそれらの相関回路３
４群は、マイクロ領域の画素とスクリーンメモリーにお
いて読み込まれた対応する画素の１組に対して、ライン
３１を通じて、関数ＳＵＰ（Ａ、Ｂ）または関数ＳＵＭ
（Ａ、Ｂ）を使用している。関数ＳＵＰ（Ａ、Ｂ）の場
合には、それは、ライン３２を通じてスクリーンメモリ
ーに再書き込みされる最大の輝度の画素である。
【００５９】最後に、処理装置１３の機能は、入力にお
いてランダム（合成画像）あるいは連続的（ビデオ画
像）タイプであり、出力において連続的である。さらに
それは、出力においてランダムでもありうる。連続的な
表示は液晶（ＬＣＤ）スクリーン等の平らなカラーマト
リックススクリーンには特に好適に適合するという点に
留意すべきである。図７に示すように、マイクロ領域に
よる処理は各種ステージを有する。ステージ４０はスク
リーンメモリー２２のアドレスを決定し、つづくステー
ジ４１はメモリーを読み込み、ステージ４２はマイクロ
領域選択パラメーターを決定し、さらにマイクロ領域発
生ステージ４３と順序変換ステージ４４が続き、ステー
ジ４１と４４から実質的に同時にステージ４５に入り、
メモリーに書き込むためにステージ４６に至る。処理装
置１３は情報を含む点のみを処理するため、上記のシス
テムの画像の表示にかかる時間は処理速度に制限されな
い。
いてランダム（合成画像）あるいは連続的（ビデオ画
像）タイプであり、出力において連続的である。さらに
それは、出力においてランダムでもありうる。連続的な
表示は液晶（ＬＣＤ）スクリーン等の平らなカラーマト
リックススクリーンには特に好適に適合するという点に
留意すべきである。図７に示すように、マイクロ領域に
よる処理は各種ステージを有する。ステージ４０はスク
リーンメモリー２２のアドレスを決定し、つづくステー
ジ４１はメモリーを読み込み、ステージ４２はマイクロ
領域選択パラメーターを決定し、さらにマイクロ領域発
生ステージ４３と順序変換ステージ４４が続き、ステー
ジ４１と４４から実質的に同時にステージ４５に入り、
メモリーに書き込むためにステージ４６に至る。処理装
置１３は情報を含む点のみを処理するため、上記のシス
テムの画像の表示にかかる時間は処理速度に制限されな
い。
【００６０】その時間はシンセサイザ発生装置１４の命
令の発生速度にのみ依存する。このように、上記７ステ
ージ４０〜４６は、１つの命令に対して、座標ｘ、ｙ、
色、精密な位置を含む命令の供給と一致して１００ｎｓ
で実施される（半ＬＳＢビット）。
令の発生速度にのみ依存する。このように、上記７ステ
ージ４０〜４６は、１つの命令に対して、座標ｘ、ｙ、
色、精密な位置を含む命令の供給と一致して１００ｎｓ
で実施される（半ＬＳＢビット）。
【００６１】上記システムの性能は驚くべきものであ
る。１６ｍｓのイメージ周期に対し、１点当たり１００
ｎｓの速度で画像生成をなし、３０ｎｓのアクセスタイ
ムのメモリーをもち、イメージ周期の間の処理容量は１
６００００イメージ点であり、カラーの背景では２５６
００００のイメージ点である。
る。１６ｍｓのイメージ周期に対し、１点当たり１００
ｎｓの速度で画像生成をなし、３０ｎｓのアクセスタイ
ムのメモリーをもち、イメージ周期の間の処理容量は１
６００００イメージ点であり、カラーの背景では２５６
００００のイメージ点である。
【００６２】本発明のシステムは、あるゆる次元のマイ
クロ領域をもったすべての種類の画像処理に適用でき
る。本発明において、マトリックススクリーンのカラー
画素の領域と分布もまた限定されない。上記システム
は、リアルタイムでのスクリーン観察状態に適合され得
る。より長い距離であっても、常に目で明確にマイクロ
領域の大きさが増大することがわかる。画素の輝度レベ
ルは、液晶スクリーンにおいては観察のアングルや照明
によって最適化されうる。また輝度レベルはハーフトー
ンや色の感覚によって、あるいは航行目的に使用する場
合には、例えば夜間視用双眼鏡の場合のように、赤色の
輝度を減らすことによって最適なものとすることができ
る。
クロ領域をもったすべての種類の画像処理に適用でき
る。本発明において、マトリックススクリーンのカラー
画素の領域と分布もまた限定されない。上記システム
は、リアルタイムでのスクリーン観察状態に適合され得
る。より長い距離であっても、常に目で明確にマイクロ
領域の大きさが増大することがわかる。画素の輝度レベ
ルは、液晶スクリーンにおいては観察のアングルや照明
によって最適化されうる。また輝度レベルはハーフトー
ンや色の感覚によって、あるいは航行目的に使用する場
合には、例えば夜間視用双眼鏡の場合のように、赤色の
輝度を減らすことによって最適なものとすることができ
る。
【００６３】上述の画像表示システムでは、各チャンネ
ル特に合成チャンネルは、１つのマイクロ領域に対し１
つの処理装置をもつものである。この場合、画像は処理
されたとおりに表示される。上記システムは２つの同一
視できる処理装置１３、１３’をも提供できる（ある観
点からはこの点が有利なのである）。その１つは処理に
おける機能（スクリーンメモリーに画像を書き込む方
法）であり、他方は表示における機能である（スクリー
ンメモリー内の他の画像を読む方法）。例えば画像供給
スクリーン１６から発生する画像の同期化信号は、ライ
ン５２を介して管理装置１８に至る。
ル特に合成チャンネルは、１つのマイクロ領域に対し１
つの処理装置をもつものである。この場合、画像は処理
されたとおりに表示される。上記システムは２つの同一
視できる処理装置１３、１３’をも提供できる（ある観
点からはこの点が有利なのである）。その１つは処理に
おける機能（スクリーンメモリーに画像を書き込む方
法）であり、他方は表示における機能である（スクリー
ンメモリー内の他の画像を読む方法）。例えば画像供給
スクリーン１６から発生する画像の同期化信号は、ライ
ン５２を介して管理装置１８に至る。
【００６４】
【発明の効果】以上の通り、本発明によれば、リアルタ
イムでマトリックススクリーン上へ画像を供給すること
ができるなどの利点がもたらされる。
イムでマトリックススクリーン上へ画像を供給すること
ができるなどの利点がもたらされる。
【図１】従来のマイクロ領域による処理装置の図であ
る。
る。
【図２】図１の装置を集積した画像表示装置の図であ
る。
る。
【図３】本発明にかかる画像表示装置の図である。
【図４】図３に示す装置のマイクロ領域の処理のための
装置図である。
装置図である。
【図５】図４の装置のマトリックススクリーンメモリー
の図である。
の図である。
【図６】図４の処理装置の順序変換装置と相関装置の図
である。
である。
【図７】本発明にかかる画像表示方法を示す図である。
【図８】スクリーンメモリー内のマイクロ領域の各種配
置を示す図である。
置を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョアン−ノエル ペルベ フランス国 エシネ 33320 アレ デ フォンデフルワド ９ (56)参考文献 特開 平２−96118（ＪＰ，Ａ) 特開 昭63−70833（ＪＰ，Ａ) 特許2567051（ＪＰ，Ｂ２)
Claims (8)
- 【請求項１】画素群から構成されるマトリックススクリ
ーン上に画像発生装置（１４）からの画像を表示させる
方法において： 座標ｘ，ｙを有する各画像点に対し、マイクロ領域発生
装置（２０）に貯蔵され、予め決定された画素のマイク
ロ領域の系列のうち１つを、 これをスクリーンメモリー内に書き込み（４６）そして
これをスクリーン上に表示させる前において、 既に存する前記マイクロ領域を有する座標ｘ，ｙに相関
させる（４５）ために選択し（４２，４３）； 上記スクリーンメモリーは、メモリーセル群のマトリッ
クスに従って前記マイクロ領域の画素群のマトリックス
と同一の方法で組織化され、 前記メモリーセル群の相当するアドレスが、表示される
べき点の座標から決定され（４０）、これらを同時にマ
トリックス内にアドレスされ、 相当する新たに選択された（４２，４３）マイクロ領域
のデータと相関づけられたデータを読み出し、 この相関結果としてのマイクロ領域は前記スクリーンメ
モリー内に書き込まれ（４６）、さらにこれが読み出さ
れてスクリーン上に画像が表示されることを特徴とする
ハードウエアスクリーン上の画像表示方法。 - 【請求項２】選択されたマイクロ領域の画素群が、メモ
リーセルのデータと相関づけられる前に並び変えられる
ことによってそれらの一致を保証する、請求項１記載の
方法。 - 【請求項３】前記相関の結果としてのマイクロ領域が、
合成画像として画像を表示するためにスクリーンメモリ
ー内にランダムな方法で書き込まれる（４６）、請求項
１記載の方法。 - 【請求項４】前記相関の結果としてのマイクロ領域が、
ビデオ画像として画像を表示するためにスクリーンメモ
リー内に連続的な方法で書き込まれる、請求項１記載の
方法。 - 【請求項５】請求項１記載の方法を実施するため画像発
生装置からの画素のマトリックススクリーン上に画像を
表示する装置であって、 少なくとも１つの処理装置（１３）が管理手段（１
８）、マイクロ領域発生手段（２０）、相関手段（３
４）を有し、この相関手段（３４）の配置により、座標
ｘ，ｙを有する各画像点に対して、上記発生手段（２
０）内に貯蔵されている予め決定された画素のマイクロ
領域の系列のうち１つを選択し、これを相関手段（３
４）で 座標ｘ，ｙにおいて、前もって表示されたマイ
クロ領域と相関付け、スクリーンメモリー（２２）内に
書き込まれ、さらにスクリーン（１６）上に表示する装
置であって 上記スクリーンメモリー（２２）は、処理装置（１３）
内に集積され、かつメモリーセル（２２1 〜２２16）の
マトリックスを有し、このマトリックスはマイクロ領域
の画素と同一方法で組織化され、単一のマトリックスア
ドレスバス（２６）と関係づけられ、このマトリックス
アドレスバス（２６）は上記メモリーセルを同時にアド
レスすることおよびメモリーセルのアドレス発生手段
（１９）と結合されることを可能とするものであり、さ
らに上記処理装置（１３）が画像発生装置（１４）に直
接的に結合さていることを特徴とするハードウエアスク
リーンへの画像表示装置。 - 【請求項６】スクリーンメモリー（２２）内のいずれか
１つの行におけるセルおよびいずれか１つの列のセル
が、それぞれ同一のアドレス（２６Ｃ，２６Ｌ）にアド
レスされる請求項５記載の装置。 - 【請求項７】相関手段（３４）が順序変換手段（３３）
と関係づけられ、この順序変換手段がマイクロ領域発生
手段（２０）と結合され相関の前にマイクロ領域発生手
段（２０）により発生されたマイクロ領域と前もって表
示されたマイクロ領域との一致を保証すべく配置されて
いる請求項５記載の装置。 - 【請求項８】２つの同一の処理装置（１３、１３’）が
設けられ、それぞれがスクリーンメモリー内への書き込
みのためのモードと、そのスクリーンメモリーの読み込
みモードとを交互に動作し、これら２つの処理装置を同
期させる手段（５２、１８）を有する請求項５記載の装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9010587 | 1990-08-23 | ||
| FR9010587A FR2666165B1 (fr) | 1990-08-23 | 1990-08-23 | Procede de presentation d'images sur un ecran matriciel et systeme pour la mise en óoeuvre du procede. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06175606A JPH06175606A (ja) | 1994-06-24 |
| JP2761540B2 true JP2761540B2 (ja) | 1998-06-04 |
Family
ID=9399805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212413A Expired - Lifetime JP2761540B2 (ja) | 1990-08-23 | 1991-08-23 | ハードウエアスクリーン上への画像表示方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5287451A (ja) |
| EP (1) | EP0472463B1 (ja) |
| JP (1) | JP2761540B2 (ja) |
| DE (1) | DE69109210T2 (ja) |
| FR (1) | FR2666165B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2742899B1 (fr) * | 1995-12-21 | 1998-02-06 | Sextant Avionique | Procede et systeme d'affichage d'images symboliques |
| US5945974A (en) * | 1996-05-15 | 1999-08-31 | Cirrus Logic, Inc. | Display controller with integrated half frame buffer and systems and methods using the same |
| US6038498A (en) * | 1997-10-15 | 2000-03-14 | Dassault Aviation | Apparatus and mehod for aircraft monitoring and control including electronic check-list management |
| US6057786A (en) * | 1997-10-15 | 2000-05-02 | Dassault Aviation | Apparatus and method for aircraft display and control including head up display |
| US5978715A (en) * | 1997-10-15 | 1999-11-02 | Dassault Aviation | Apparatus and method for aircraft display and control |
| US6112141A (en) * | 1997-10-15 | 2000-08-29 | Dassault Aviation | Apparatus and method for graphically oriented aircraft display and control |
| GB2552338B (en) * | 2016-07-19 | 2020-06-24 | Ge Aviat Systems Ltd | Display of intensity profile discs |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2567051B2 (ja) | 1987-08-28 | 1996-12-25 | トムソン‐セーエスエフ | マトリックス表示パネル上にカラー映像を表示する装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648049A (en) * | 1984-05-07 | 1987-03-03 | Advanced Micro Devices, Inc. | Rapid graphics bit mapping circuit and method |
| US4816816A (en) * | 1985-06-17 | 1989-03-28 | Casio Computer Co., Ltd. | Liquid-crystal display apparatus |
| US4933878A (en) * | 1988-07-07 | 1990-06-12 | Texas Instruments Incorporated | Graphics data processing apparatus having non-linear saturating operations on multibit color data |
| JPS6370833A (ja) * | 1986-09-12 | 1988-03-31 | Canon Inc | 液晶表示装置の駆動方法 |
| US4903217A (en) * | 1987-02-12 | 1990-02-20 | International Business Machines Corp. | Frame buffer architecture capable of accessing a pixel aligned M by N array of pixels on the screen of an attached monitor |
| WO1989006031A2 (en) * | 1987-12-18 | 1989-06-29 | Digital Equipment Corporation | Method of drawing in graphics rendering system |
| JP2700903B2 (ja) * | 1988-09-30 | 1998-01-21 | シャープ株式会社 | 液晶表示装置 |
-
1990
- 1990-08-23 FR FR9010587A patent/FR2666165B1/fr not_active Expired - Fee Related
-
1991
- 1991-08-20 DE DE69109210T patent/DE69109210T2/de not_active Expired - Fee Related
- 1991-08-20 EP EP91402270A patent/EP0472463B1/fr not_active Expired - Lifetime
- 1991-08-22 US US07/748,430 patent/US5287451A/en not_active Expired - Lifetime
- 1991-08-23 JP JP3212413A patent/JP2761540B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2567051B2 (ja) | 1987-08-28 | 1996-12-25 | トムソン‐セーエスエフ | マトリックス表示パネル上にカラー映像を表示する装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69109210D1 (de) | 1995-06-01 |
| DE69109210T2 (de) | 1995-12-07 |
| JPH06175606A (ja) | 1994-06-24 |
| FR2666165A1 (fr) | 1992-02-28 |
| EP0472463B1 (fr) | 1995-04-26 |
| EP0472463A1 (fr) | 1992-02-26 |
| US5287451A (en) | 1994-02-15 |
| FR2666165B1 (fr) | 1995-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0112057B1 (en) | Colour video system using data compression and decompression | |
| US4225861A (en) | Method and means for texture display in raster scanned color graphic | |
| US4490797A (en) | Method and apparatus for controlling the display of a computer generated raster graphic system | |
| US4808989A (en) | Display control apparatus | |
| EP0139932B1 (en) | Apparatus for generating the display of a cursor | |
| US5233689A (en) | Methods and apparatus for maximizing column address coherency for serial and random port accesses to a dual port ram array | |
| US5805149A (en) | Display control device and display apparatus with display control device | |
| US4773026A (en) | Picture display memory system | |
| EP0752695A2 (en) | Method and apparatus for simultaneously displaying graphics and video data on a computer display | |
| EP0869468B1 (en) | A method of displaying a high-density dot-matrix image data and system therefor | |
| EP0112832A1 (en) | Digital display system. | |
| EP0201210B1 (en) | Video display system | |
| JPS6250873B2 (ja) | ||
| JPH0213798B2 (ja) | ||
| CA1220293A (en) | Raster scan digital display system | |
| US5448264A (en) | Method and apparatus for separate window clipping and display mode planes in a graphics frame buffer | |
| WO1982000216A1 (en) | Raster display generating system | |
| JP2761540B2 (ja) | ハードウエアスクリーン上への画像表示方法および装置 | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| US4626839A (en) | Programmable video display generator | |
| EP0346090A2 (en) | Graphic dot flare apparatus | |
| US4506298A (en) | Method and apparatus for displaying objects on an interlaced raster scan television screen | |
| US5774178A (en) | Apparatus and method for rearranging digitized single-beam color video data and controlling output sequence and timing for multiple-beam color display | |
| EP0413483B1 (en) | A display system | |
| US5706025A (en) | Smooth vertical motion via color palette manipulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 14 |