JPH03287296A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH03287296A JPH03287296A JP2088228A JP8822890A JPH03287296A JP H03287296 A JPH03287296 A JP H03287296A JP 2088228 A JP2088228 A JP 2088228A JP 8822890 A JP8822890 A JP 8822890A JP H03287296 A JPH03287296 A JP H03287296A
- Authority
- JP
- Japan
- Prior art keywords
- cursor
- image
- buffer
- background
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 120
- 230000015654 memory Effects 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 2
- 206010015946 Eye irritation Diseases 0.000 description 1
- 101001042126 Linum usitatissimum Proteinase inhibitor Proteins 0.000 description 1
- 231100000013 eye irritation Toxicity 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/08—Cursor circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像ファイル装置やワークステーションなど
において、デイスプレィ上に画像を表示する画像表示装
置に関し、特に、表示画面上に、データ編集やコマンド
入力のためのカーソルを表示させるのに好適な画像表示
装置に関する。
において、デイスプレィ上に画像を表示する画像表示装
置に関し、特に、表示画面上に、データ編集やコマンド
入力のためのカーソルを表示させるのに好適な画像表示
装置に関する。
従来より、画像ファイル装置やワークステーションなど
で、画像データの編集やコマンド入力の手助けとして、
画面上にカーソルを表示させる方式が用いられてきた。
で、画像データの編集やコマンド入力の手助けとして、
画面上にカーソルを表示させる方式が用いられてきた。
このときに、カーソルの色が背景である表示画像の色と
同一になると、カーソルが見えな(なるので、これを防
止するために、以下のような画像表示装置があった: 第2図は従来の画像表示装置の構成を示している。
同一になると、カーソルが見えな(なるので、これを防
止するために、以下のような画像表示装置があった: 第2図は従来の画像表示装置の構成を示している。
第2図において、フレームバッファ21から出力された
画像データは、スリーステートバッファ23に入力され
、また、該画像データの最上位1ビツトは、データセレ
クタ25のセレクト人力Sにも接続される。
画像データは、スリーステートバッファ23に入力され
、また、該画像データの最上位1ビツトは、データセレ
クタ25のセレクト人力Sにも接続される。
一方カーソルパッファ22から出力されたカーソルデー
タは、スリーステートバッファ23のイネーブル端子G
およびインバータ24に入力される。インバータ24の
出力は、データセレクタ25の出力イネーブル端子Gに
接続される。
タは、スリーステートバッファ23のイネーブル端子G
およびインバータ24に入力される。インバータ24の
出力は、データセレクタ25の出力イネーブル端子Gに
接続される。
スリーステートバッファ23の出力Yとデータセレクタ
25の出力Yとは、互いにワイヤードオア接続されて、
DAコンバータ26のディジタル入力端子につながれる
。
25の出力Yとは、互いにワイヤードオア接続されて、
DAコンバータ26のディジタル入力端子につながれる
。
カーソルバッファ22の出力がローレベルLであるとき
には、スリーステートバッファ23がイネーブルされ、
フレームバッファ21の画像データがそのままDAコン
バータ26に送られる。
には、スリーステートバッファ23がイネーブルされ、
フレームバッファ21の画像データがそのままDAコン
バータ26に送られる。
カーソルバッファ22の出力がハイレベルHであるとき
には、データセレクタ25がイネーブルとなる。このと
き、フレームバッファ21の出力の最上位ビットがロー
レベルLであると、データセレクタ25のA人力が選択
され、DAコンバータ26には、全ビットハイレベルH
のデータが送られる。また、フレームバッファ21の出
力の最上位ビットがハイレベルHであると、DAコンバ
ータ26には、全ビットローレベルLのデータが送られ
る。
には、データセレクタ25がイネーブルとなる。このと
き、フレームバッファ21の出力の最上位ビットがロー
レベルLであると、データセレクタ25のA人力が選択
され、DAコンバータ26には、全ビットハイレベルH
のデータが送られる。また、フレームバッファ21の出
力の最上位ビットがハイレベルHであると、DAコンバ
ータ26には、全ビットローレベルLのデータが送られ
る。
第3図は第2図の画像表示装置におけるカーソル表示位
置の画像の輝度値とカーソルの輝度値との関係を示した
グラフである。
置の画像の輝度値とカーソルの輝度値との関係を示した
グラフである。
画像の輝度が中心値よりも低いときには、カーソルは最
高輝度(白)となり、画像が中心輝度よすも明るいとき
には、カーソルは最低輝度(黒)になり、カーソルが背
後の画像と同じ色になって見えなくなることがない。
高輝度(白)となり、画像が中心輝度よすも明るいとき
には、カーソルは最低輝度(黒)になり、カーソルが背
後の画像と同じ色になって見えなくなることがない。
第2図に示したような画像表示装置では、次に述べるよ
うな問題があった。
うな問題があった。
背景となる画像の輝度値によってカーソルの色が変化す
るため、カーソルが移動する場合に、ちらつきが起こっ
たり、カーソルの位置によっては、カーソルの部分部分
で色が変わったりするなどして、目が疲れる原因となっ
ていた。
るため、カーソルが移動する場合に、ちらつきが起こっ
たり、カーソルの位置によっては、カーソルの部分部分
で色が変わったりするなどして、目が疲れる原因となっ
ていた。
また、カーソルの色は、カーソルが表示される位置の画
像だけに依存しているため、例えば、白地に黒い直線が
かかれているような画像において、該黒い直線上に直線
状のカーソルが乗った場合などには、カーソルが見えな
くなってしまうことがあった。
像だけに依存しているため、例えば、白地に黒い直線が
かかれているような画像において、該黒い直線上に直線
状のカーソルが乗った場合などには、カーソルが見えな
くなってしまうことがあった。
本発明の目的は、背景に表示されている画像がどのよう
な状態であっても、その影響でカーソルが見えなくなる
ことがなく、しかも、カーソルの色が常に一定であるよ
うな、使い勝手に優れた画像表示装置を提供することで
ある。
な状態であっても、その影響でカーソルが見えなくなる
ことがなく、しかも、カーソルの色が常に一定であるよ
うな、使い勝手に優れた画像表示装置を提供することで
ある。
上記目的を達成するために、本発明は、カーソルの背景
部分の表示期間を指定する背景期間指定手段と、フレー
ムバッファから読み出した画像情報を画面に表示する輝
度値に変換するルックアップテーブルと、フレームバッ
ファから読み出した画像情報またはこの画像情報を上記
ルックアップテーブルとは異なる他のルックアップテー
ブルで輝度値を変換した結果と、上記ルックアップテー
ブルの出力とを選択するデータ選択手段とを設けている
。
部分の表示期間を指定する背景期間指定手段と、フレー
ムバッファから読み出した画像情報を画面に表示する輝
度値に変換するルックアップテーブルと、フレームバッ
ファから読み出した画像情報またはこの画像情報を上記
ルックアップテーブルとは異なる他のルックアップテー
ブルで輝度値を変換した結果と、上記ルックアップテー
ブルの出力とを選択するデータ選択手段とを設けている
。
上記背景期間指定手段としては、例えば、背景バッファ
や背景タイミング信号発生手段がある。
や背景タイミング信号発生手段がある。
上記データ選択手段は、上記背景期間指定手段が背景部
分を指定しているか否かに従って、出力する内容を選択
する。
分を指定しているか否かに従って、出力する内容を選択
する。
また、本発明は、上記背景期間指定手段と、フレームバ
ッファから読み出した画像情報および上記背景期間指定
手段の出力を入力し、画面に表示する輝度値に変換する
ルックアップテーブルとを設けることによっても実現で
きる。
ッファから読み出した画像情報および上記背景期間指定
手段の出力を入力し、画面に表示する輝度値に変換する
ルックアップテーブルとを設けることによっても実現で
きる。
この際に、ルックアップテーブルは、背景部分の画像の
輝度値を、該部分が背景部分に該当しない時の輝度値と
は違う輝度値で、かつ、カーソルの色を構成する輝度値
と一致しない輝度値に変換することが好ましい。
輝度値を、該部分が背景部分に該当しない時の輝度値と
は違う輝度値で、かつ、カーソルの色を構成する輝度値
と一致しない輝度値に変換することが好ましい。
背景期間指定手段によって、カーソルが表示されている
部分の周囲部分の表示期間が示される。
部分の周囲部分の表示期間が示される。
出力される輝度値がカーソルの輝度値と一致しないよう
に、ルックアップテーブルの内容を設定しておき、デー
タ選択手段は、背景部分においては、このように設定さ
れたルックアップテーブルの出力を選択するようにする
。
に、ルックアップテーブルの内容を設定しておき、デー
タ選択手段は、背景部分においては、このように設定さ
れたルックアップテーブルの出力を選択するようにする
。
これにより、カーソルの周囲の部分では、カーソルと同
じ色になることがないので、カーソルが一定の色のまま
でも、背景部分の影響で見えなくなるようなことがない
。
じ色になることがないので、カーソルが一定の色のまま
でも、背景部分の影響で見えなくなるようなことがない
。
以下、本発明の実施例について説明する。
第1図は本発明の第1の実施例の画像表示装置の構成を
示すブロック図である。
示すブロック図である。
第1図において、本実施例の画像表示装置は、バス6に
接続されたcpu (中央処理装置)王、グラフィック
コントローラ2、メインメモリ3、フレームバッファ7
、背景バッファ8、カーソルバッファ9と、I/F (
インタフェース)4を介してバス6に接続された外部記
憶装置5と、フレームバッファ7の出力およびバス6に
接続されたLUT (ルックアップテーブル)10およ
び11と、LUTIOおよび11の出力に接続され、背
景バッファ8の出力をセレクト入力に受けるデータセレ
クタ12と、カーソルバッファ9の出力およびバス6に
接続されたLUT13と、カーソルバッファ9の出力に
接続されたORゲート14と、データセレクタ12およ
びLUT13の出力に接続され、ORゲート14の出力
をセレクト入力に受けるデータセレクタ15と、データ
セレクタ15の出力に接続されたDAコンバータ16a
〜16cとから構成される。
接続されたcpu (中央処理装置)王、グラフィック
コントローラ2、メインメモリ3、フレームバッファ7
、背景バッファ8、カーソルバッファ9と、I/F (
インタフェース)4を介してバス6に接続された外部記
憶装置5と、フレームバッファ7の出力およびバス6に
接続されたLUT (ルックアップテーブル)10およ
び11と、LUTIOおよび11の出力に接続され、背
景バッファ8の出力をセレクト入力に受けるデータセレ
クタ12と、カーソルバッファ9の出力およびバス6に
接続されたLUT13と、カーソルバッファ9の出力に
接続されたORゲート14と、データセレクタ12およ
びLUT13の出力に接続され、ORゲート14の出力
をセレクト入力に受けるデータセレクタ15と、データ
セレクタ15の出力に接続されたDAコンバータ16a
〜16cとから構成される。
次に、本実施例の動作について説明する。
CPUIは、メインメモリ3に蓄えられたプログラムお
よびデータに基づき、フレームバッファ7、背景バッフ
ァ8、カーソルバッファ9に、それぞれ、画像、背景、
カーソルの形状や色に関するデータを書き込み、また、
I/F4を介して、磁気ディスクや光ディスクなどの外
部記憶装置5に対して、画像データを書き込んだり読み
出したりする。
よびデータに基づき、フレームバッファ7、背景バッフ
ァ8、カーソルバッファ9に、それぞれ、画像、背景、
カーソルの形状や色に関するデータを書き込み、また、
I/F4を介して、磁気ディスクや光ディスクなどの外
部記憶装置5に対して、画像データを書き込んだり読み
出したりする。
グラフィックコントローラ2は、バス6を介して、フレ
ームバッファ7、背景バッファ8、カーソルバッファ9
に、それぞれ、データを読み出して表示するためのアド
レスとタイミング信号とを与える。
ームバッファ7、背景バッファ8、カーソルバッファ9
に、それぞれ、データを読み出して表示するためのアド
レスとタイミング信号とを与える。
フレームバッファ7、背景バッファ8、カーソルバッフ
ァ9は、画像用マルチボートRAM (VRAM)など
により構成され、バス6からの読み出しや書き込みのた
めのランダムボートと、表示のための高速読み出し口で
あるシリアルポートとを備えている。
ァ9は、画像用マルチボートRAM (VRAM)など
により構成され、バス6からの読み出しや書き込みのた
めのランダムボートと、表示のための高速読み出し口で
あるシリアルポートとを備えている。
フレームバッファ7のシリアルボートから読み出された
データは、LUTIOおよび11において、表示のため
の輝度値に変換される。また、カーソルバッファ9のシ
リアルポートから読み出されたデータは、LUT13に
おいて、カーソルの色を構成する輝度値に変換される。
データは、LUTIOおよび11において、表示のため
の輝度値に変換される。また、カーソルバッファ9のシ
リアルポートから読み出されたデータは、LUT13に
おいて、カーソルの色を構成する輝度値に変換される。
カーソルバッファ9および背景バッファ8の出力が全て
ローレベルLであるときには、LUTIOの出力が、デ
ータセレクタ12および15を通して、DAコンバータ
16a〜16cに送られて、アナログ信号に変換され、
R,G、 B各色のビデオ信号となり、デイスプレィ装
置に供給される。
ローレベルLであるときには、LUTIOの出力が、デ
ータセレクタ12および15を通して、DAコンバータ
16a〜16cに送られて、アナログ信号に変換され、
R,G、 B各色のビデオ信号となり、デイスプレィ装
置に供給される。
カーソルバッファ9の出力のうち、少なくとも1つ以上
のビットがハイレベルHであるときには、ORゲート1
4の出力がハイレベルHとなり、LUT13の出力が、
データセレクタ15を通して、DAコンバータ16a〜
16cに送られる。
のビットがハイレベルHであるときには、ORゲート1
4の出力がハイレベルHとなり、LUT13の出力が、
データセレクタ15を通して、DAコンバータ16a〜
16cに送られる。
また、背景バッファ8の出力がハイレベルHで、かつ、
カーソルバッファ9の出力が全てローレベルLであると
きには、LUTIIの出力が、データセレクタ12およ
び15を通して、DAコンバータ16a〜16cに送ら
れる。
カーソルバッファ9の出力が全てローレベルLであると
きには、LUTIIの出力が、データセレクタ12およ
び15を通して、DAコンバータ16a〜16cに送ら
れる。
第4図はLUTIOの詳細な構成を示した回路図である
。
。
ここでは、フレームバッファ7が1画素当たりRGB各
8ビット、計24ビットのデータ容量を持ち、DAコン
バータ16a〜16cが、それぞれ、8ビツト入力であ
る場合の例を示しである。
8ビット、計24ビットのデータ容量を持ち、DAコン
バータ16a〜16cが、それぞれ、8ビツト入力であ
る場合の例を示しである。
第4図において、LUTIOは、読み書きのためのアド
レス、データおよびコントロールの各入出力端子を、2
組ずつ設けたデュアルポートメモリ41a〜41cと、
バス6からのアドレスを解釈して、デュアルポートメモ
リ41a〜41cのチップセレクト信号を生成するアド
レスデコーダ42とから構成される。
レス、データおよびコントロールの各入出力端子を、2
組ずつ設けたデュアルポートメモリ41a〜41cと、
バス6からのアドレスを解釈して、デュアルポートメモ
リ41a〜41cのチップセレクト信号を生成するアド
レスデコーダ42とから構成される。
デュアルポートメモリ41a〜41cの2組の入出力ボ
ートのうち、第4図で右側に示されるBポートのアドレ
スは、フレームバッファ7の出力に接続され、データ出
力は、データセレクタ12へ送られる。デュアルポート
メモリ41a〜41cのもう一方の入出力端子のAボー
トは、バス6に接続されている。
ートのうち、第4図で右側に示されるBポートのアドレ
スは、フレームバッファ7の出力に接続され、データ出
力は、データセレクタ12へ送られる。デュアルポート
メモリ41a〜41cのもう一方の入出力端子のAボー
トは、バス6に接続されている。
CPUIから、バス6を介して、デュアルポートメモリ
41a〜41cの各アドレスに値を書き込んでやること
によって、フレームメモリ7から出力されるデータの値
に応じて、任意の輝度値をデータセレクタ12に供給す
ることができる。LUTIIについても、第4図と全く
同様の構成で実現できる。
41a〜41cの各アドレスに値を書き込んでやること
によって、フレームメモリ7から出力されるデータの値
に応じて、任意の輝度値をデータセレクタ12に供給す
ることができる。LUTIIについても、第4図と全く
同様の構成で実現できる。
第5図はLUT13の構成を示すブロック図である。
第5図において、LUT13は、バス6に接続されたア
ドレスデコーダ51と、ラッチ52a〜52cと、ラッ
チ52a〜52cの出力をカーソルバッファ9の出力に
従って切り替えるデータセレクタ53とから構成される
。
ドレスデコーダ51と、ラッチ52a〜52cと、ラッ
チ52a〜52cの出力をカーソルバッファ9の出力に
従って切り替えるデータセレクタ53とから構成される
。
CPU1から、バス6を介して、ラッチ52a〜52c
にカーソルの輝度を示す値を書き込み、カーソルバッフ
ァ9の出力に対応したカーソルの輝度値を、DAコンバ
ータ16a〜16cに供給する。
にカーソルの輝度を示す値を書き込み、カーソルバッフ
ァ9の出力に対応したカーソルの輝度値を、DAコンバ
ータ16a〜16cに供給する。
第6図はLUTIOlllおよび13のアドレス人力と
データ出力との関係の一例を示したものである。
データ出力との関係の一例を示したものである。
第6図(a)に示すように、LUTIOの出力には、入
力値がそのまま現われるように、デュアルポートメモリ
の内容を設定する。従って、LUTloの出力が選択さ
れている場合には、フレームメモリ7の内容がそのまま
DAコンバータ16a〜16Cに送られ、デイスプレィ
には、工677万色の同時表示を行なうことができる。
力値がそのまま現われるように、デュアルポートメモリ
の内容を設定する。従って、LUTloの出力が選択さ
れている場合には、フレームメモリ7の内容がそのまま
DAコンバータ16a〜16Cに送られ、デイスプレィ
には、工677万色の同時表示を行なうことができる。
なお、LUTIOの内容設定の仕方は、第6図(a)に
限定されることはなく、ガンマ補正などの色補正やネガ
ポジ反転などの特殊効果を得るような任意の人出力関係
に設定したり、さらには、LUTの内容を徐々に書き換
えることによって、フェードインやフェードアウトなど
の処理することも可能である。
限定されることはなく、ガンマ補正などの色補正やネガ
ポジ反転などの特殊効果を得るような任意の人出力関係
に設定したり、さらには、LUTの内容を徐々に書き換
えることによって、フェードインやフェードアウトなど
の処理することも可能である。
また、第6図(b)に示すように、L U Tllの出
力には、フレームバッファ7の出力がちょうど半分の値
となって現われるようにする。従って、LtJTllの
出力が選択されている場合には、LUTIOが選択され
ている場合に比べ、明るさが半分となった画像出力が得
られる。
力には、フレームバッファ7の出力がちょうど半分の値
となって現われるようにする。従って、LtJTllの
出力が選択されている場合には、LUTIOが選択され
ている場合に比べ、明るさが半分となった画像出力が得
られる。
LUT13の出力が選択されている場合には、フレーム
バッファ7の出力値によらず、LUT13の個々のラッ
チ52a〜52cに設定されたカーソルの輝度値がDA
コンバータ16a〜16cに加えられ、各色のカーソル
がデイスプレィに表示される。ここで、LUT13に設
定するカーソルの輝度値は、LUT13に設定された出
力値と同一の値とならないように選ぶ。具体的には、R
GBいずれかの値が128を超えるように設定すればよ
い。
バッファ7の出力値によらず、LUT13の個々のラッ
チ52a〜52cに設定されたカーソルの輝度値がDA
コンバータ16a〜16cに加えられ、各色のカーソル
がデイスプレィに表示される。ここで、LUT13に設
定するカーソルの輝度値は、LUT13に設定された出
力値と同一の値とならないように選ぶ。具体的には、R
GBいずれかの値が128を超えるように設定すればよ
い。
第7図(a)〜(C)は、それぞれ、フレームバッファ
7、背景バッファ8、カーソルバッファ9に蓄えられて
いる情報の中身を示し、第7図(a)は、DAコンバー
タ16a〜16Cから出力される画像の一例を示してい
る。
7、背景バッファ8、カーソルバッファ9に蓄えられて
いる情報の中身を示し、第7図(a)は、DAコンバー
タ16a〜16Cから出力される画像の一例を示してい
る。
背景バッファ8には、カーソルバッファ9に蓄えられる
カーソル部分と、その周辺部分の部分の形状とが蓄えら
れる。背景部分の形状は、第7図(b)に示すように、
長方形に限らず、円形など任意の形であって良い。
カーソル部分と、その周辺部分の部分の形状とが蓄えら
れる。背景部分の形状は、第7図(b)に示すように、
長方形に限らず、円形など任意の形であって良い。
これにより、第7図(d)に示すように、出力画面上に
は、カーソルの周囲部分の輝度値が低下した背景部分が
現われる。
は、カーソルの周囲部分の輝度値が低下した背景部分が
現われる。
上述したように、背景部分の色は、カーソルの色と一致
することがないように、L U Tllおよび13の設
定がなされてるので、カーソルが周囲の画面と同じ色に
なって判別できなくなることがない。
することがないように、L U Tllおよび13の設
定がなされてるので、カーソルが周囲の画面と同じ色に
なって判別できなくなることがない。
しかも、このとき、カーソルの色は、常に一定に保った
ままで構わない。
ままで構わない。
さらには、カーソルの周囲部分の画像が暗くなるだけで
あり、見えなくなってしまうわけではないから、画像の
編集など細部の変更などで、使い勝手を損なうことがな
い。
あり、見えなくなってしまうわけではないから、画像の
編集など細部の変更などで、使い勝手を損なうことがな
い。
また、カーソルの表示を行なわない場合には、背景バッ
ファ8に任意の形状情報を書き込むことによって、表示
画像の部分的な輝度補正を行なうことができる。
ファ8に任意の形状情報を書き込むことによって、表示
画像の部分的な輝度補正を行なうことができる。
以上述べたように、本実施例では、1画素当たリのフレ
ームバッファ7のビット数を、1画素当たり24ビツト
として説明したが、より少ないビット数、例えば、RG
B各6ビツト計18ビットなどでもよい。
ームバッファ7のビット数を、1画素当たり24ビツト
として説明したが、より少ないビット数、例えば、RG
B各6ビツト計18ビットなどでもよい。
あるいは、フレームバッファ7の容量が1画素当たり8
ビツトであるときには、LUTIOの各デュアルポート
メモリにフレームバッファ7からのデータを並列に人力
し、入力が8ビツトで、出力が24ビツトのLUTとし
、画面上での同時表示可能色数を256色とすることも
できる。このときにも、LUTllの出力輝度値は、フ
レームバッファ7の出力が同一であるときのLUTIO
の出力の半分にしてやればよい。
ビツトであるときには、LUTIOの各デュアルポート
メモリにフレームバッファ7からのデータを並列に人力
し、入力が8ビツトで、出力が24ビツトのLUTとし
、画面上での同時表示可能色数を256色とすることも
できる。このときにも、LUTllの出力輝度値は、フ
レームバッファ7の出力が同一であるときのLUTIO
の出力の半分にしてやればよい。
なお、以上では、フレームバッファ7からの入力データ
が等しい値のとき、L U Tllの出力値がLUTI
Oの出力値の半分となるように設定するものとして説明
したが、本発明はこれに限定されることは無く、例えば
、3分の1.4分の1にしたり、さらには、いくらかの
オフセット値を加えたりしてもよい。
が等しい値のとき、L U Tllの出力値がLUTI
Oの出力値の半分となるように設定するものとして説明
したが、本発明はこれに限定されることは無く、例えば
、3分の1.4分の1にしたり、さらには、いくらかの
オフセット値を加えたりしてもよい。
第8図は本発明の第2の実施例の画像表示装置の構成を
示したブロック図である。
示したブロック図である。
本実施例の構成は、第1の実施例で設けていたデータセ
レクタ12および15の代わりに、スリステートバッフ
ァ85a〜85cを用いたものである。第8図において
、第工図と同一の部分には、同一の符号が与えである。
レクタ12および15の代わりに、スリステートバッフ
ァ85a〜85cを用いたものである。第8図において
、第工図と同一の部分には、同一の符号が与えである。
本実施例では、LUTIOlll、 13の出力を、そ
れぞれ入力とするスリーステートバッファ85a〜85
cと、背景バッファ8の出力を反転するインバータ81
と、インバータ81の出力およびORゲート14の出力
からスリーステートバッファ85aのイネーブル信号を
生成するNANDゲート82と、背景バッファ8および
ORゲート14の出力からスリーステートバッファ85
bのイネーブル信号を生成するNANDゲート83と、
ORゲート14の出力を反転してスリーステートバッフ
ァ85cのイネーブル入力に導くインバータ84とを設
けている。
れぞれ入力とするスリーステートバッファ85a〜85
cと、背景バッファ8の出力を反転するインバータ81
と、インバータ81の出力およびORゲート14の出力
からスリーステートバッファ85aのイネーブル信号を
生成するNANDゲート82と、背景バッファ8および
ORゲート14の出力からスリーステートバッファ85
bのイネーブル信号を生成するNANDゲート83と、
ORゲート14の出力を反転してスリーステートバッフ
ァ85cのイネーブル入力に導くインバータ84とを設
けている。
カーソルバッファ9および背景バッファ8の出力が全て
ローレベルLのときには、スリーステートバッファ85
aがイネーブルとなり、LUTIOの出力がDAコンバ
ータ16a〜16cに送られる。
ローレベルLのときには、スリーステートバッファ85
aがイネーブルとなり、LUTIOの出力がDAコンバ
ータ16a〜16cに送られる。
カーソルバッファ9の出力が全てローレベルLで、かつ
、背景バッファ8の出力がハイレベルHのときには、ス
リーステートバッファ85bがイネーブルとなって、L
UTIIの出力がDAコンバータ16a〜16cに加え
られる。
、背景バッファ8の出力がハイレベルHのときには、ス
リーステートバッファ85bがイネーブルとなって、L
UTIIの出力がDAコンバータ16a〜16cに加え
られる。
カーソルバッファ9の出力のうち、少なくともlビット
がハイレベルHであるときには、スリーステートバッフ
ァ85cがイネーブルとなり、LUT13の出力がDA
コンバータ16a〜16cに供給される。
がハイレベルHであるときには、スリーステートバッフ
ァ85cがイネーブルとなり、LUT13の出力がDA
コンバータ16a〜16cに供給される。
以上のようにして、第8図の構成によっても第1図の場
合と全く同様に、カーソルバッファ7および背景バッフ
ァ8の出力の状態によって、どのLUTの出力がDAコ
ンバータに加えられるのかが選択されるので、第1図に
示した画像表示装置の構成と全く同等の効果が得られる
。
合と全く同様に、カーソルバッファ7および背景バッフ
ァ8の出力の状態によって、どのLUTの出力がDAコ
ンバータに加えられるのかが選択されるので、第1図に
示した画像表示装置の構成と全く同等の効果が得られる
。
なお、スリーステートバッファ85a〜85cを設ける
代わりに、L U T10.11.13の内部に、スリ
ーステート出力を持つメモリを用い、このメモリのアウ
トプットイネーブル信号をコントロールすることによっ
ても、全く同等の効果が得られる。
代わりに、L U T10.11.13の内部に、スリ
ーステート出力を持つメモリを用い、このメモリのアウ
トプットイネーブル信号をコントロールすることによっ
ても、全く同等の効果が得られる。
第9図は本発明の第3の実施例の画像表示装置の構成を
示すブロック図である。
示すブロック図である。
第9図において、第1図と同一の部分には、同一の符号
が与えである。
が与えである。
本実施例では、第1の実施例で設けていたLUTIOお
よび11に代えて、これらの個々のLUTの2倍の容量
を持つメモリを用いてLUT91を構威し、背景バッフ
ァ8の出力をLUT91のメモリのアドレス人力の1つ
に接続する。そして、フレームバッファ7の出力とLU
T91の出力との関係は、背景バッファ8の出力がロー
レベルLのときに、第6図(a)に示すようにし、また
、背景バッファ8の出力がハイレベルHのときには、第
6図(b)に示すようにすれば、第9図の構成によって
も、第1図に示した画像表示装置と全く同等の効果を実
現することができる。
よび11に代えて、これらの個々のLUTの2倍の容量
を持つメモリを用いてLUT91を構威し、背景バッフ
ァ8の出力をLUT91のメモリのアドレス人力の1つ
に接続する。そして、フレームバッファ7の出力とLU
T91の出力との関係は、背景バッファ8の出力がロー
レベルLのときに、第6図(a)に示すようにし、また
、背景バッファ8の出力がハイレベルHのときには、第
6図(b)に示すようにすれば、第9図の構成によって
も、第1図に示した画像表示装置と全く同等の効果を実
現することができる。
第10図は本発明の第4の実施例の画像表示装置の構成
を示すブロック図である。
を示すブロック図である。
本実施例は、第1の実施例で設けていたLUTloを省
略し、代わりに、フレームバッファ7の出力をデータセ
レクタの12の一方の入力端子に直接接続したものであ
る。なお、第↓O図において、第1図と同一の部分には
、同一の符号が与えである。
略し、代わりに、フレームバッファ7の出力をデータセ
レクタの12の一方の入力端子に直接接続したものであ
る。なお、第↓O図において、第1図と同一の部分には
、同一の符号が与えである。
第10図の構成によれば、背景バッファ8およびカーソ
ルバッファ9の出力が全てローレベルLであるときは、
常に、フレームバッファ7の出力が、LUTIIを経由
せずにDAコンバータ16a〜16cに送られる以外は
、第1図に示した画像表示装置の動作と全く同様である
。言い替えれば、第1図の画像表示装置のLUTIOの
設定を、第6図(a)に示すように固定したときと同等
である。
ルバッファ9の出力が全てローレベルLであるときは、
常に、フレームバッファ7の出力が、LUTIIを経由
せずにDAコンバータ16a〜16cに送られる以外は
、第1図に示した画像表示装置の動作と全く同様である
。言い替えれば、第1図の画像表示装置のLUTIOの
設定を、第6図(a)に示すように固定したときと同等
である。
従って、第10図の構成によっても、カーソルの周囲の
背景部分においては、LUTIIの出力をDAコンバー
タ16a〜16cに送り、カーソルの色は一定に保ちつ
つ、カーソルが背後の画面の影響によって見えなくなる
のを防ぐことができる。
背景部分においては、LUTIIの出力をDAコンバー
タ16a〜16cに送り、カーソルの色は一定に保ちつ
つ、カーソルが背後の画面の影響によって見えなくなる
のを防ぐことができる。
第10図の構成は、背景部分以外の通常の画面上でLU
Tを用いた色補正や特殊効果を必要としない場合に有効
であり、LUTに要するメモリ素子などを削減できる。
Tを用いた色補正や特殊効果を必要としない場合に有効
であり、LUTに要するメモリ素子などを削減できる。
以上説明した実施例では、カーソルバッファ7および背
景バッファ8に、電画面分の容量を有するメモリを割り
当てているが、本発明はこれらのバッファの容量に限定
されるものではなく、例えば、バッファの大きさを画面
の一部分の大きさに限定したものであってもかまわない
。このとき、カーソルの大きさは、前記した場合に比べ
て、小さいものに限定されるが、メモリ容量の削減がで
きる。
景バッファ8に、電画面分の容量を有するメモリを割り
当てているが、本発明はこれらのバッファの容量に限定
されるものではなく、例えば、バッファの大きさを画面
の一部分の大きさに限定したものであってもかまわない
。このとき、カーソルの大きさは、前記した場合に比べ
て、小さいものに限定されるが、メモリ容量の削減がで
きる。
さらには、背景バッファ8の代わりに、背景領域のタイ
ミング発生回路を設けるようにしてもよい。
ミング発生回路を設けるようにしてもよい。
第11図は本発明の第5の実施例の画像表示装置の構成
を示すブロック図である。
を示すブロック図である。
本実施例では、背景バッファ8を設ける代わりに、バス
6に接続された水平デコーダ111および垂直デコーダ
113と、水平デコーダ111の出力をセット(S)お
よびリセット(R)の各入力とするフリップフロップ1
12と、垂直デコーダ113の出力をSおよびRの各入
力とするフリップフロップ114と、フリップフロップ
↓12および114の出力からデータセレクタ12のセ
レクト入力を生成するANDゲート115とを設けてい
る。
6に接続された水平デコーダ111および垂直デコーダ
113と、水平デコーダ111の出力をセット(S)お
よびリセット(R)の各入力とするフリップフロップ1
12と、垂直デコーダ113の出力をSおよびRの各入
力とするフリップフロップ114と、フリップフロップ
↓12および114の出力からデータセレクタ12のセ
レクト入力を生成するANDゲート115とを設けてい
る。
水平デコーダ111および垂直デコーダ113は、グラ
フィックコントローラ2からバス6を介して与えられる
表示アドレスをデコードして、カーソルの背景部分の左
右および上下の表示タイミングパルスを発生する。
フィックコントローラ2からバス6を介して与えられる
表示アドレスをデコードして、カーソルの背景部分の左
右および上下の表示タイミングパルスを発生する。
水平デコーダ111でデコードされた背景部分の左端の
タイミングパルスは、フリップフロップ112のS入力
に、右端のタイミングパルスは、R入力に、それぞれ、
入力される。同様にして、垂直デコーダ113で発生し
た背景部分の上端および下端のタイミングパルスは、そ
れぞれ、フリップフロップ114のSおよびR入力に入
力される。
タイミングパルスは、フリップフロップ112のS入力
に、右端のタイミングパルスは、R入力に、それぞれ、
入力される。同様にして、垂直デコーダ113で発生し
た背景部分の上端および下端のタイミングパルスは、そ
れぞれ、フリップフロップ114のSおよびR入力に入
力される。
フリップフロップ112および114の出力は、AND
ゲート115の入力に加えられ、この結果、ANDゲー
ト115の出力には、背景期間がハイレベルH1それ以
外の期間がローレベルLとなる信号が現われ、データセ
レクタ15のセレクト入力に供給される。
ゲート115の入力に加えられ、この結果、ANDゲー
ト115の出力には、背景期間がハイレベルH1それ以
外の期間がローレベルLとなる信号が現われ、データセ
レクタ15のセレクト入力に供給される。
第12図は第11図の画像表示装置における背景期間を
示す信号の発生方法について説明するための図である。
示す信号の発生方法について説明するための図である。
表示画面121と、背景部分122に対するフリップフ
ロップ112および114の出力波形123および12
4のタイミング関係とを示している。
ロップ112および114の出力波形123および12
4のタイミング関係とを示している。
このように、第11図の構成によっても、カーソルの周
囲に位置する背景部分では、L U Tllの出力をD
Aコンバータ16a〜16cに供給することができるの
で、カーソルが背後の画面に影響されて見えなくなるこ
とがなく、しかも、カーソルの色は一定に保つことがで
きる。
囲に位置する背景部分では、L U Tllの出力をD
Aコンバータ16a〜16cに供給することができるの
で、カーソルが背後の画面に影響されて見えなくなるこ
とがなく、しかも、カーソルの色は一定に保つことがで
きる。
また、背景領域の形状が矩形に限定されるが、背景バッ
ファを用いた場合に比べ、メモリ容量の削減が行なえる
。熱論、カーソルバッファにつぃても、バッファの代わ
りに、例えば、デコーダなどを用いたカーソルタイミン
グ発生手段を用いてもよい。
ファを用いた場合に比べ、メモリ容量の削減が行なえる
。熱論、カーソルバッファにつぃても、バッファの代わ
りに、例えば、デコーダなどを用いたカーソルタイミン
グ発生手段を用いてもよい。
なお、以上述べた実施例においては、カラー画像の表示
装置について説明したが、本発明をモノクロの画像表示
装置に関しても適用しうる。
装置について説明したが、本発明をモノクロの画像表示
装置に関しても適用しうる。
以上説明したように本発明によれば、背景で表示されて
いる画像の影響によって、カーソルが見えなくなること
がなく、かつ、カーソルの色が常に一定であるような使
い勝手に優れた画像表示装置を提供することができると
いう効果がある。
いる画像の影響によって、カーソルが見えなくなること
がなく、かつ、カーソルの色が常に一定であるような使
い勝手に優れた画像表示装置を提供することができると
いう効果がある。
第1図は本発明の第1の実施例の画像表示装置の構成を
示すブロック図、第2図は従来の画像表示装置の構成を
示すブロック図、第3図は従来の画像表示装置における
カーソル表示位置の画像の輝度値とカーソルの輝度値と
の関係を示したグラフ、第4図は本実施例のLOTの詳
細な構成を示す回路図、第5図は本実施例のLUTの構
成を示すブロック図、第6図は本実施例のLUTのアド
レス入力とデータ出力との関係の一例を示した図、第7
図は本実施例のフレームバッファ、背景バッファ、カー
ソルバッファそに蓄えられている画像とDAコンバータ
から出力される画像の一例を示した説明図、第8図は本
発明の第2の実施例の画像表示装置の構成を示すブロッ
ク図、第9図は本発明の第3の実施例の画像表示装置の
構成を示すブロック図、第10図は本発明の第4の実施
例の画像表示装置の構成を示すブロック図、第11図は
本発明の第5の実施例の画像表示装置の構成を示すブロ
ック図、第12図は第11図の画像表示装置における背
景期間を示す信号の発生方法を説明する説明図である。 1・・・CPU、2・・・グラフィックコントローラ、
3・・・メインメモリ、4・・・I/F、5・・・外部
記憶装置、6・・・バス、7・・・フレームバッファ、
8・・・背景バッファ、9・・・カーソルバッファ、1
0.11.13・・・LUT、 12.15・・・デー
タセレクタ、14・・・ORゲート、16・・・DAコ
ンバータ。
示すブロック図、第2図は従来の画像表示装置の構成を
示すブロック図、第3図は従来の画像表示装置における
カーソル表示位置の画像の輝度値とカーソルの輝度値と
の関係を示したグラフ、第4図は本実施例のLOTの詳
細な構成を示す回路図、第5図は本実施例のLUTの構
成を示すブロック図、第6図は本実施例のLUTのアド
レス入力とデータ出力との関係の一例を示した図、第7
図は本実施例のフレームバッファ、背景バッファ、カー
ソルバッファそに蓄えられている画像とDAコンバータ
から出力される画像の一例を示した説明図、第8図は本
発明の第2の実施例の画像表示装置の構成を示すブロッ
ク図、第9図は本発明の第3の実施例の画像表示装置の
構成を示すブロック図、第10図は本発明の第4の実施
例の画像表示装置の構成を示すブロック図、第11図は
本発明の第5の実施例の画像表示装置の構成を示すブロ
ック図、第12図は第11図の画像表示装置における背
景期間を示す信号の発生方法を説明する説明図である。 1・・・CPU、2・・・グラフィックコントローラ、
3・・・メインメモリ、4・・・I/F、5・・・外部
記憶装置、6・・・バス、7・・・フレームバッファ、
8・・・背景バッファ、9・・・カーソルバッファ、1
0.11.13・・・LUT、 12.15・・・デー
タセレクタ、14・・・ORゲート、16・・・DAコ
ンバータ。
Claims (1)
- 【特許請求の範囲】 1、画像情報を蓄積するフレームバッファと、上記フレ
ームバッファから読み出した画像情報を画面に表示する
輝度値に変換する第1のルックアップテーブルと、上記
フレームバッファから読み出した画像の上に表示するカ
ーソルの形状に関する情報を蓄積するカーソルバッファ
とを備えた画像表示装置において、 上記カーソルの周囲に位置する背景部分の形状を蓄積す
る背景バッファと、上記フレームバッファから読み出し
た画像情報を画面に表示する輝度値に変換する第2のル
ックアップテーブルと、上記第1のルックアップテーブ
ルの出力と上記第2のルックアップテーブルの出力とを
選択するデータ選択手段とを設け、 上記データ選択手段は、上記背景部分以外の表示画像の
輝度値を、上記第1のルックアップテーブルからの出力
とし、上記背景部分の輝度値を、上記第2のルックアッ
プテーブルからの出力とすることを特徴とする画像表示
装置。 2、画像情報を蓄積するフレームバッファと、上記フレ
ームバッファから読み出した画像の上に表示するカーソ
ルの形状に関する情報を蓄積するカーソルバッファとを
備えた画像表示装置において、 上記カーソルの周囲に位置する背景部分の形状を蓄積す
る背景バッファと、上記フレームバッファから読み出し
た画像情報を画面に表示する輝度値に変換するルックア
ップテーブルと、上記フレームバッファの出力と上記ル
ックアップテーブルの出力とを選択するデータ選択手段
とを設け、 上記データ選択手段は、上記背景部分以外の表示画像の
輝度値を、上記フレームバッファの出力とし、上記背景
部分の表示画像の輝度値を、上記ルックアップテーブル
からの出力とすることを特徴とする画像表示装置。 3、画像情報を蓄積するフレームバッファと、上記フレ
ームバッファから読み出した画像情報を画面に表示する
輝度値に変換するルックアップテーブルと、上記フレー
ムバッファから読み出した画像の上に表示するカーソル
の形状に関する情報を蓄積するカーソルバッファとを備
えた画像表示装置において、 上記カーソルの周囲に位置する背景部分の形状を蓄積し
て、上記ルックアップテーブルの入力に供給する背景バ
ッファを設けたことを特徴とする画像表示装置。 4、上記背景バッファの代わりに、上記背景部分の表示
タイミングを示す背景タイミング信号発生手段を設けた
ことを特徴とする請求項1、2または3記載の画像表示
装置。 5、上記背景部分の表示画像の輝度値を、上記カーソル
の輝度値に一致しないようにしたことを特徴とする請求
項1、2または3記載の画像表示装置。 6、画像情報の上にカーソル情報を重ねて表示する画像
表示装置において、 上記カーソルの周囲に位置する背景部分の画像の輝度値
を、該部分が背景部分に該当しない時の輝度値とは違う
輝度値で、かつ、上記カーソルの色を構成する輝度値と
一致しない輝度値に変換するルックアップテーブルを設
けたことを特徴とする画像表示装置。 7、画像情報を蓄積するフレームバッファと、上記フレ
ームバッファから読み出した画像情報を画面に表示する
輝度値に変換する少なくとも1つのルックアップテーブ
ルとを備えた画像表示装置において、 表示画素単位または数画素単位で、上記ルックアップテ
ーブルにおけるデータ変換規則を選択するための情報を
蓄積するバッファメモリと、上記バッファメモリの出力
に従って、上記フレームバッファの出力と上記ルックア
ップテーブルの出力とを選択するデータ選択手段とを設
けたことを特徴とする画像表示装置。 8、上記バッファメモリに代えて、表示画像の水平同期
信号および垂直同期信号に同期したパルス発生手段を設
けたことを特徴とする請求項7記載の画像表示装置。 9、画像情報の上にカーソル情報を重ねて表示する画像
表示装置において、 上記カーソルの周囲に位置する背景部分の画像の輝度値
を、該部分が背景部分に該当しない時の輝度値とは違う
輝度値で、かつ、カーソルの色を構成する輝度値と一致
しない輝度値に変換することを特徴とする画像表示装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2088228A JPH03287296A (ja) | 1990-04-04 | 1990-04-04 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2088228A JPH03287296A (ja) | 1990-04-04 | 1990-04-04 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03287296A true JPH03287296A (ja) | 1991-12-17 |
Family
ID=13937012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2088228A Pending JPH03287296A (ja) | 1990-04-04 | 1990-04-04 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03287296A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266844A (ja) * | 1992-08-20 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | ラスタデータ画像とベクトルデータ画像との区別方法及び区別装置 |
JP2015141333A (ja) * | 2014-01-29 | 2015-08-03 | キヤノン株式会社 | 画像処理装置、画像処理方法、表示装置、表示装置の制御方法、及び、プログラム |
-
1990
- 1990-04-04 JP JP2088228A patent/JPH03287296A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06266844A (ja) * | 1992-08-20 | 1994-09-22 | Internatl Business Mach Corp <Ibm> | ラスタデータ画像とベクトルデータ画像との区別方法及び区別装置 |
JP2015141333A (ja) * | 2014-01-29 | 2015-08-03 | キヤノン株式会社 | 画像処理装置、画像処理方法、表示装置、表示装置の制御方法、及び、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172669B1 (en) | Method and apparatus for translation and storage of multiple data formats in a display system | |
US4980678A (en) | Display controller for CRT/flat panel display apparatus | |
US4613852A (en) | Display apparatus | |
US5831638A (en) | Graphics display system and method for providing internally timed time-varying properties of display attributes | |
US5473342A (en) | Method and apparatus for on-the-fly multiple display mode switching in high-resolution bitmapped graphics system | |
JP3385135B2 (ja) | オン・スクリーン・ディスプレイ装置 | |
JPH0222957B2 (ja) | ||
JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
JPS62288984A (ja) | ビデオ表示装置 | |
US4663619A (en) | Memory access modes for a video display generator | |
JP2769345B2 (ja) | 表示制御装置 | |
GB2137857A (en) | Computer Graphics System | |
US4853681A (en) | Image frame composing circuit utilizing color look-up table | |
US5231694A (en) | Graphics data processing apparatus having non-linear saturating operations on multibit color data | |
JP4672821B2 (ja) | 補間用のラインバッファを画素のルックアップテーブルとして用いる方法及び装置 | |
KR100232144B1 (ko) | 디지탈 티브이의 룩업 테이블 처리장치 및 그 방법 | |
JPH03287296A (ja) | 画像表示装置 | |
US4868556A (en) | Cathode ray tube controller | |
JPH06343142A (ja) | 画像表示装置 | |
KR900008369B1 (ko) | 흑백영상의 색변환장치 | |
JPH02137070A (ja) | 画像処理装置 | |
JPS61254981A (ja) | マルチウインド表示制御装置 | |
KR100206265B1 (ko) | 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식 | |
JP3292960B2 (ja) | フレーム・バッファに記憶されている画素データをコンピュータ装置の出力表示装置に表示する画素データへ翻訳する回路 | |
EP0121810A2 (en) | Microprocessor |