JPH02224587A - 画面表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｆ産業上の利用分野］ この発明は、ブラウン管などの表示装置に表示されてい
る放送画像中に、チャンネル番号等の文字やパターンを
表示させる画面表示装置に関するものである。

［従来の技術］ 第３図に従来のこの種の画面表示装置の構成の一例を示
す。第３図において、１はπ型ＬＣ発振回路１ａの発振
出力が供給される表示用発振回路。

２は上記表示用発振回路１で発振させた信号で各種タイ
ミングを発生するタイミングジェネレータ、３はこのタ
イミングジェネレータ２の出力と本画面表示装置を制御
するための図示しないマイコン等の外付制御回路から各
入力端子３８〜３ｃに入力される制御データ（表示オン
、オフ等のコマンドやキャラクタコード）とを入力する
入力制御回路、４はデータ制御回路、５はアドレス制御
回路。

７は制御データを記憶する表示用データメモリで、ＲＡ
Ｍよりなる。８は表示すべき文字やパターン等を第４図
に示す字体構成で記憶する表示キャラクタメモリで、Ｒ
ＯＭより成る。６は入力制御回路３の出力のうち表示制
御等のコマンドをラッチする表示制御レジスタ、９は端
子９ａ、９ｂに供給される画像信号の水平、垂直同期信
号、又は内部で発生させた水平、垂直同期信号のいずれ
か一方の同期信号を選択的に出力する同期信号切換回路
、１１は上記表示装置における文字やパターン等の表示
位置を検出するための表示位置検出回路、１３は表示制
御回路で、表示キャラクタメモリ８の出力を表示制御レ
ジスタ６の表示命令に応じて表示制御を行うものである
０本画面表示装置は以上の各回路により構成されており
、表示制御回路１３の出力は、ビデオミキサー１７に供
給され、このビデオミキサー１７よりＣＶＩＤＥＯ端子
１７ａを介して複合ビデオ信号が出力される。また、上
記表示制御回路１３からは、Ｒ，Ｇ、Ｈの色信号等が端
子１３ａ〜１３ｆを介して出力される。１０はＨカウン
タ、１４はシフトレジスタ、１５は発振素子回路１５ａ
の発振出力が供給される同期信号発生用発振回路、１６
は同期信号発生用タイミングジェネレータ、２１はブリ
ンキング回路である。

次に動作について説明する。入力制御回路３は、マイコ
ン等から端子３８〜３ｃを介して入力される制御データ
を処理して１表示制御等のコマンドを表示制御レジスタ
６にラッチさせ、表示内容であるキャラクタコード等を
表示用データメモリ７に記憶させる。表示時は、表示用
データメモリ７に記憶したキャラクタコードが出力デー
タとして表示キャラクタメモリ８をアクセスし、この表
示キャラクタメモリ８により出力される表示文字フォン
トを表示制御回路１３へ入力する。ここで表示用データ
メモリ７は、１ワードが（ａ＋ｂ）ビット、その表示文
字数をＣとすると合計（ａ　＋　ｂ）・Ｃビットで構成
されている。一方、′表示キャラクタメモリ８は１フオ
ントが（、ｉＸｍ）ビットで構成されており、その種類
がｎキャラクタ分存在しているものとする。また、表示
時のタイミングは画像信号からの同期信号を同期信号切
換回路９に入力し、この同期信号をＨカウンタ１０でカ
ウントし、このカウント値に基づき表示位置検出回路１
１によって表示装置における表示文字の位置を決定する
。表示制御回路１３では表示文字出力を外部の映像信号
に同期させ、表示制御レジスタ６の内容に従って表示制
御して出力させ、ビデオミキサー１７に供給する。

なお、同期信号発生用発振回路１５は、発振素子回路１
５ａによりＮＴＳＣ方式又はＰＡＬ方式の同期信号の発
生が可能であり、この切換えをＮ／Ｐ端子１５ｂからの
信号で行い、これにより４ｆｓｃ又は２　ｆｓｃの発振
を出力し、同期信号発生用タイミングジェネレータ１６
で同期信号の発生をするので、無信号時でもＴＶ画面に
表示が可能である。ただし、ｆｓｃは色副搬送波であり
、ＮＴＳＣ方式では３．５８ＭＨｚ、Ｐ　ＡＬ方式では
４．４．３Ｍ）ｌｚである。

また、ビデオミキサー１７により、ＮＴＳＣ方式及びＰ
ＡＬ方式の複合ビデオ信号の発生と外部の複合ビデオ信
号へのスーパインポーズが可能である。複合ビデオ信号
は、キャラクタレベル（ＬＥＣＨＡ）　、外部複合ビデ
オ入力（ＣＶ　Ｉ　Ｎ）、ブランキングレベル（ＬＥＢ
Ｋ）　、背景搬送色信号入力（Ｒ５ＩＮ）、カラーバー
スト入力（ＣＢＩＮ）及びシンクチップレベルの六つの
信号をアナログスイッチで切換えて合成しＣＶＩＤＥＯ
端子１７ａから出力される。

［発明が解決しようとする課題］ ところで従来の画面表示装置においては、テスト用の文
字パターンは表示用の文字キャラクタと同一のアドレス
空間に存在し、テスト用の文字パターンを表示する場合
、文字キャラクタと同様に表示制御レジスタにテスト用
の文字パターンを格納している表示キャラクタメモリの
アドレスを格納し、シフトレジスタを介して読み出し、
画面に表示しているので、表示キャラクタメモリのテス
トが容易でない問題点があった。

この発明は上記問題点を解決するために成されたもので
、表示キャラクタメモリのテストを容易に行える画面表
示装置を得ることを目的としている。

［課題を解決するための手段］ この発明に係る画面表示装置は、表示キャラクタメモリ
に格納してある表示用のキャラクタパターンを読み出す
際に上記表示キャラクタメモリに印加するアドレス空間
と、テスト用のキャラクタを読み出す際のアドレス空間
とを互いに異なるようにしたことを特徴としている。

［作用］ 表示画面に文字キャラクタを表示する場合、表示制御レ
ジスタに表示キャラクタメモリ内の表示用のキャラクタ
パターンを示すアドレスを設定し、表示キャラクタメモ
リをアクセスし、表示用のキャラクタパターンを読み出
す、一方、テストを行う場合、上記表示用のキャラクタ
パターンをアクセスする時のアドレス空間の外にあるア
ドレスを指定することにより、テスト用のキャラクタパ
ターンを読み出す。

［実施例］ 以下、この発明の一実施例を図について説明する。なお
、従来技術と同一の構成要素については同一番号を付し
てその説明を省略する。第１図はこの発明の一実施例を
示す構成図で１図において、８１はテスト用の文字キャ
ラクタを有しているテスト用メモリで、表示キャラクタ
メモリの未使用領域に設けられる。８１ａはテスト用メ
モリ８１からテストパターンを読み出すためのテスト信
号入力端子、８１ｂはテスト用メモリ８１をセレクトす
るためのセレクト端子である。ここにおいて。

テスト用メモリ８１には１つのテスト用の文字フォント
が格納されていて、テスト用メモリ８１のテスト信号入
力端子を′１″に、またセレクト端子８１ｂを１０′に
するとテスト用メモリ８１からテスト用の文字フォント
が読み出されるようになっている。

次に動作について説明する。通常の文字表示を行う場合
、表示用データメモリ７によって表示キャラクタメモリ
８をアクセスし、シフトレジスタ１４を介して表示制御
回路　１３に順次シリアル信号で文字フォントデータを
読み込み、画面上に文字パターンを表示する。一方、テ
ストを行う場合、テスト入力端子９１ａを′１′に、ま
たセレクト端子９１ｂを４０　ｅにしてテスト用メモリ
８１からテスト用の文字フォントをシフトレジスタ１４
を介して表示制御回路１３にシリアル信号で読み込むこ
とで画面上にテストパターンを表示する。第２図は表示
用の文字キャラクタが格納されているメモリ空間とテス
ト用の文字キャラクタが格納されているメモリ空間との
関係を説明するための図である。

今、表示制御レジスタ６には８ビツトのアドレスが設定
できるようになっているとすれば、２”　＝２５６のア
ドレス空間を持つことになる。

この時、文字キャラクタとして１２８個のキャラクタパ
ターンを表示キャラクタメモリ８に格納してあるとすれ
ば１表示キャラクタメモリ８のメモリ空間２５６のうち
上位の１２８のアドレス空間が空いているメモリ空間と
なる。従って、上位１２８のアドレスをデコードしてテ
スト用メモリ８１のテスト信号入力端子８１ａ、セレク
ト端子８１ｂに印加する信号を作り出すようにすれば、
表示用のキャラクタとテスト用のキャラクタを読み出す
時のアドレス空間は互いに別個になり、すなわちテスト
用のキャラクタパターンを格納するアドレス空間は表示
用のキャラクタパターンを格納するアドレス空間の外に
あることになる。

この時、例えばテスト用メモリ８１に格納するテスト用
の文字フォントが１種類であればアドレス制御回路５を
介してアドレス信号を供給する必要はなく、テスト入力
端子９１ａに１１２レベルの信号を印加するだけで画面
上にテストパターンを表示できることになる。

［発明の効果］ 以上説明したようにこの発明によれば、表示キャラクタ
メモリに格納してある表示用のキャラクタパターンを読
み出す際に上記表示キャラクタメモリに印加するアドレ
ス空間と、テスト用のキャラクタを読み出す際のアドレ
ス空間とを互いに異なるようにしたので、表示キャラク
タメモリのテストが容易に行える効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は第
１図の画面表示装置の動作を示す模式図、第３図は従来
の画面表示装置の構成図、第４図は従来の表示キャラク
タメモリ内の字体構成図である。 １・・・表示用発振回路、２・・・タイミングジェネレ
ータ、３・・・入力制御回路、４・・・データ制御回路
、５・・・アドレス制御回路、６・・・表示制御レジス
タ、７・・・表示用データメモリ、８・・・表示キャラ
クタメモリ、９・・・同期信号切換回路、１１・・・表
示位置検出回路、１３・・・表示制御回路、１７・・・
ビデオミキサー、８１・・・テスト用メモリ。 なお図中、同一符号は同−又は相当する構成要素を示す
。

Claims (1)

1. 【特許請求の範囲】 ブラウン管などの表示装置に文字やパターンを表示させ
   る画面表示装置において、 各種のタイミングの基準となる信号を発生する発振回路
   と、上記発振回路の発振信号に基づいて各種のタイミン
   グ信号を発生するタイミングジェネレータと、マイクロ
   コンピュータ等の外付制御回路からの制御信号を受け入
   れて処理する入力制御回路と、上記表示装置に写し出す
   映像信号の同期信号を入力する同期信号切換回路と、こ
   の同期信号をカウントして上記表示装置の表示位置を検
   出する表示位置検出回路と、上記入力制御回路により処
   理され上記表示装置に表示されるべき文字、パターンの
   コードやブリンキング情報等の制御データを記憶する表
   示用データメモリと、上記表示内容として表示される文
   字の字体フォント及びテスト用の字体フォントを記憶す
   る表示キャラクタメモリと、上記表示位置検出回路から
   の位置検出信号により表示装置の所定の位置に表示内容
   を表示すべく所定の表示信号を出力する表示制御回路と
   、上記表示制御回路から出力される表示信号と上記映像
   信号とをミキシングするビデオミキサーと、上記外付制
   御回路から上記入力制御回路に入力されるデータを保持
   する表示制御レジスタとを有し、かつ上記表示キャラク
   タメモリに格納してある表示用のキャラクタパターンを
   読み出す際に上記表示キャラクタメモリに印加するアド
   レス空間と、テスト用のキャラクタを読み出す際のアド
   レス空間とを互いに異なるようにしたことを特徴とする
   画面表示装置。