JPH05127646A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH05127646A
JPH05127646A JP3290261A JP29026191A JPH05127646A JP H05127646 A JPH05127646 A JP H05127646A JP 3290261 A JP3290261 A JP 3290261A JP 29026191 A JP29026191 A JP 29026191A JP H05127646 A JPH05127646 A JP H05127646A
Authority
JP
Japan
Prior art keywords
display
video signal
signal
resolution
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3290261A
Other languages
English (en)
Inventor
Hirohisa Takusagawa
大久 田草川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP3290261A priority Critical patent/JPH05127646A/ja
Publication of JPH05127646A publication Critical patent/JPH05127646A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】ビデオ信号の解像度の種類を自動識別し、ビデ
オ信号発生源の情報処理機器と接続するだけで、複数種
類の解像度の異なるビデオ信号を1台で表示することの
可能な表示装置を提供すること。 【構成】コネクタ15に入力したビデオ信号をA/D変
換して画像メモリ18に転送するとともに同期信号分離
回路17により同期信号を抽出し、この同期信号に基づ
いてビデオ信号識別回路24で解像度を判別してタイミ
ング信号発生回路23からビデオ信号に応じた表示用タ
イミング信号を出力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、解像度の異なる複数種
のビデオ信号を表示する表示装置に関する。
【0002】
【従来の技術】従来、グラフィック写真などの画像処理
を行う画像処理装置と数値演算や文字処理を行う演算処
理装置を組み合わせた情報処理システムが知られてい
る。このような情報処理システムでは図12に示すよう
に、演算処理装置31には、表示画像の解像度に応じ
て、高解像度用ディスプレイ33および中解像度用ディ
スプレイ35が接続されている。また画像処理装置32
にはNTSC用ディスプレイ37が接続される。
【0003】
【発明が解決しようとする課題】しかしながら、解像度
の異なるビデオ信号は1画面を構成する画素数および各
画素の画像データの発生周波数 (フィールド周波数およ
び水平画素数) がそれぞれ異なるため、解像度の種類毎
に専用の表示装置が必要となる。そこで、本願出願人は
複数種の解像度のビデオ信号を受信し、操作者の指示す
るビデオ信号を表示画面に表示することにより1台の表
示装置で複数種のビデオ信号を選択的に表示することの
可能な表示装置を提案している。しかしながら、この提
案では操作者による解像度の種類についての指示操作が
必要であるという点においてなお、改良の余地があっ
た。
【0004】そこで本発明の目的は、上述の点に鑑み
て、ビデオ信号の解像度の種類を自動識別し、ビデオ信
号の発生源の情報処理機器と単に接続するだけで、多数
種の解像度のビデオ信号を表示することの可能な表示装
置を提供することにある。
【0005】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、表示対象のビデオ信号を受信する
受信手段と、当該受信のビデオ信号から同期信号を分離
抽出する同期信号分離手段と、当該分離抽出された同期
信号の発生周期を計時する計時手段と、受信可能なビデ
オ信号の解像度の種類毎に当該ビデオ信号の指示のため
に用いる表示用タイミング信号を発生する複数のタイミ
ング信号発生手段と、前記計時手段の計時結果の示す前
記解像度に対応のタイミング信号発生手段を、前記複数
のタイミング信号発生手段の中から選択する制御手段と
を具えたことを特徴とする。
【0006】さらに本発明の前記受信手段は解像度の異
なる複数種のビデオ信号を並列的に受信可能であって、
該受信手段において前記複数種のビデオ信号を受信する
場合に表示対象のビデオ信号を指示する指示手段と、当
該指示されたビデオ信号を選択入力する信号選択手段と
をさらに具えたことを特徴とする。
【0007】また、本発明は複数種の解像度のビデオ信
号を択一的に表示可能な表示装置であって、記憶手段
と、受信のビデオ信号をその発生周波数に対応させて前
記記憶手段に書き込む書き込み手段と、表示走査周期が
固定で、前記複数の解像度の中の最高解像度のビデオ信
号の構成画素数以上の表示画素を有する表示手段と、該
表示手段の表示走査に同期して前記記憶手段からビデオ
信号を、前記表示手段の表示画面上における予め定めた
画素位置に対応させて読出し、前記表示手段に供給する
読出し手段とを具えたことを特徴とする。
【0008】
【作用】本発明では、ビデオ信号の解像度の種類毎に表
示用タイミング信号、たとえば水平, 垂直同期信号の発
生タイミングに応じて可変とするので、ビデオ信号は解
像度の種類毎に表示領域の大きさが異なるように表示さ
れる。また、複数種の解像度のビデオ信号を並行入力
し、所望のビデオ信号の表示を行うことも可能となる。
さらに、本発明では、解像度の種類の異なるビデオ信号
を記憶手段に記憶して、表示画面の予め定めた画素位置
に、たとえば画面中央にビデオ信号の1画面が位置する
ような画素位置に表示するように記憶手段からビデオ信
号を読出すので、表示走査の同期が一定の表示器にも解
像度の異なるビデオ信号を表示することが可能となる。
【0009】
【実施例】以下に図面を参照して本発明の実施例を詳細
に説明する。図1は本発明実施例における表示装置の回
路構成を示す。図1において、コネクタ15は、ビデオ
信号発生源と接続し、表示対象のビデオ信号を受信す
る。本例ではコネクタ15が本発明の受信手段として動
作する。受信のビデオ信号はアナログ/デジタル (A/
D) 変換器16によりデジタル信号に変換された後、画
像メモリ18に書き込まれる。また、ディスプレイ22
の表示走査 (ラスタースキャン) に同期して画像メモリ
18からビデオ信号が読出され、D/A変換器20, ア
ンプ21を介してアナログ形態のビデオ信号がディスプ
レイ22に供給される。画像メモリ18にはデュアルポ
ートメモリを用いており、ビデオ信号の書き込みと読出
しを非同期で並行的に行うことが可能である。ディスプ
レイ22にはドットマトリス型の表示走査領域を可変と
することの可能な表示器、たとえば液晶表示器等を用い
ており、垂直同期信号および水平同期信号 (第2CLK
と称す) を外部入力する。
【0010】コネクタ15において受信のビデオ信号は
同期信号分離回路17において垂直同期信号, 水平同期
信号が分離抽出される。この分離垂直同期信号の発生周
期がビデオ信号識別回路24において計時され、計時結
果によりビデオ信号の解像度の種類が判別される。タイ
ミング信号発生回路23ではビデオ信号識別回路24か
ら解像度の種類を示す選択信号を入力し、解像度に対応
した表示用タイミング信号、本例においては画像メモリ
18に、受信のビデオ信号の発生タイミングと同じ第1
クロック (CLK),ディスプレイ22の表示走査用第2
CLKおよび表示走査用の水平, 垂直同期信号を発生す
る。これらの表示用タイミング信号は画像メモリ18へ
の書き込み, 読出し, ディスプレイ22の表示走査のた
めに構成各部へ供給される。同期信号分離回路17は従
来から周知の回路を用いることができるので、説明を省
略する。
【0011】ビデオ信号識別回路24の回路構成を図2
に示す。図2において、同期信号分離回路17により分
離された分離垂直同期信号, 分離水平同期信号がカウン
タ24A, 24Dにそれぞれリセット入力される。カウ
ンタ24A, 24Dは上記各同期信号が入力された時点
から基準クロックの発生個数 (同期信号の発生周期に相
当, ビデオ信号の画素数とも対応) を計数する。次回の
同期信号が入力されたときに、その時点の計数結果がラ
ッチ回路24B,24Eにそれぞれ保持される。デコー
ダ24Cはラッチ回路24Bにより保持された、分離垂
直同期信号の発生周期の値を入力し、この周期に対応の
解像度をビットコードで示す選択信号を発生する。
【0012】図1のタイミング信号発生回路23の回路
構成を図3に示す。図3において、ビデオ信号識別回路
23により検出されたビデオ信号の垂直同期信号の発生
周期を示す複数のビット信号および解像度の種類を示す
選択信号を入力すると、タイミング信号発生回路23に
おいて上述の表示用タイミング信号が発生される。タイ
マー23Aは自己のカウントアップ信号を出力する毎
に、現在のビデオ信号の分離垂直同期信号の周期を示す
値を計時用の値に設定し、設定値の計時を開始する。タ
イル23Aは計時終了時にカウントアップ信号を発生
し、ディスプレイ22にカウントアップ信号を垂直同期
信号として供給する。タイマ23Bはタイマ23Aと同
様、分離水平同期信号の発生周期に基づき、表示用の水
平同期信号を発生する。なお、これらの表示用同期信号
の発生周期は分離同期信号の発生周期と一致する必要は
なく比例関係にあればよい。ただし、後述のメモリ読出
し用第2CLKの1水平ライン分の発生時間と表示用水
平同期信号発生周期が一致し、1画面分の第2クロック
の発生時間 (ビデオ信号により異なる) が表示用垂直同
期信号に一致する必要がある。画像メモリ18へビデオ
信号を書き込むときに第1クロック (CLK) が用いら
れ、この第1CLKを発生するための第1クロック発生
器23Cが解像度の種類毎に設けられている。切り替え
回路23Dは選択信号の示す解像度に対応の第1クロッ
ク信号をA/D変換器16, メモリ制御部19に供給す
る。第2クロック発生器23Eはディスプレイ22の表
示走査速度 (固定) に対応の第2クロックを発生し、D
/A変換器20, メモリ制御部19へ供給する。なお、
第2クロックの発生周波数はビデオ信号の最大周波数に
対応させて固定しておくとよい。
【0013】画像メモリ18に対する書き込みアドレス
および読出しアドレスを発生する図1のメモリ制御回路
19の回路構成を図4に示す。図4において、アドレス
カウンタ19Aはタイミング信号発生回路23の第1ク
ロックに基づき、ビデオ信号における1画面中の垂直
(行) 方向の画素位置に対応する書き込みアドレスを発
生し、アドレスカウンタ19Bは水平 (列) 方向の画素
位置に対応する書き込みアドレスを発生する。アドレス
カウンタ19C, 19Dはタイミング信号発生回路23
の第2クロックに基づき、表示画面における垂直, 水平
方向の画素位置に対応する読出しアドレスを発生する。
【0014】このような回路構成におけるビデオ信号の
表示動作を説明する。図1において、パーソナルコンピ
ュータ等で用いられる中解像度 (水平640画素, 垂直
200画素) のビデオ信号を入力した場合、ビデオ信号
識別回路24では分離垂直同期信号の発生周期から解像
度の種類を識別し識別結果を示す選択信号をタイミング
信号派生回路23に出力する。タイミング信号発生回路
23では、ビデオ信号の発生周波数と同じ周波数の第1
CLK, ディスプレイ22の表示走査速度に対応の第2
CLKおよび第2CLKで640画素を水平走査したと
きの時間に発生周期が一致する表示用水平同期信号およ
び第2CLKで640×200画素, 表示走査したとき
の時間に発生周期が一致する表示用垂直同期信号を発生
する (図5参照) 。この結果、第2図回目のビデオ信号
から順にビデオ信号の中の1画面640×200の画像
データがメモリ制御回路19の指示する読出しアドレス
に順次に格納される。一方、タイミング信号発生回路2
3から垂直同期信号が出力される毎にメモリ制御回路読
出しアドレスを画像メモリの先頭アドレスに設定し、表
示画面の画素位置に対応画像データを第2クロックに同
期して画像メモリから読出す。この結果、ディスプレイ
22では図6に示すように表示画面中の640×200
画素の表示領域に受信のビデオ信号が可視表示される。
本実施例ではビデオ信号を構成する1画面の画素数に対
応させて表示領域を可変とするように表示用タイミング
信号を作成しているので、複数種の解像度のビデオ信号
でも1台の表示装置において表示することが可能であ
る。
【0015】本実施例の他に次の例が挙げられる。 1)本例では1本のビデオ信号線で表示装置と各種情報処
理機器とを接続するようにしているが、複数の情報処理
機器と並行接続したい場合は、図7に示すようにマルチ
プレクサ15Bを設け、受信のビデオ信号の中から表示
対象のビデオ信号を選択スイッチ15Cにより指示する
とよい。この場合、マルチプレクサ15Bが本発明の信
号選択手段, 指示スイッチ15Cが指示手段となる。
【0016】2)また、上記1)項に関連して各解像度毎の
ビデオ信号をそれぞれ受信記憶する画像メモリ12A〜
12Dを図8に示すようにコネクタ15Aと並列接続
し、マルチプレクサ15により表示対象のビデオ信号を
選択してもよい。 3)本実施例では水平走査の終了位置を可変設定可能な表
示器を用いているが、CRT表示装置のように水平走査
の終了位置が固定化されている表示器を用いる場合は、
図9のように本発明を構成するとよい。すなわち、画像
メモリ (デュアルポートメモリ) 18に対する受信ビデ
オ信号の書き込みは図1の回路と同様の回路部品により
行う。ただし、画像メモリ18からの読出しに対しては
ランダム的な読出しアドレスの設定が可能な中央演算プ
ロセッサ (CPU) 50を用いる。CPU50では図1
0に示す制御手順を用いて受信のビデオ信号を表示画面
の表示位置に対応させた読出しアドレスを発生する。た
とえば640画素×200画素を1画面とするビデオ信
号を受信した場合、画像メモリ18には上記画素構成の
表示順にビデオ信号が格納されている。そこで、CPU
50はビデオ信号識別回路24により識別された解像度
情報 (選択信号) を入力し、この選択信号によりビデオ
信号の1画面の画素構成を検出する。
【0017】次に、ディスプレイ51の表示走査に同期
して図11に示すように、640画素分のビデオ信号を
画像メモリ18から読出し、ディスプレイ51に供給す
る。なお、画像メモリ18には水平方向において641
番目以降のビデオ信号が格納されていない。CPU50
はビデオ信号の読取り数を計数し、641番目の画素位
置に表示走査位置が来たことを検出すると、空データ
(ビット "0" ) をビデオ信号としてディスプレイ51
に出力する。以下、同様にビデオ信号の1画面分に相当
する表示画面中の表示領域に表示走査位置がある間は画
像メモリ18から表示走査位置に対応のビデオ信号を読
出し、それ以外の場合は空データを出力する (図11参
照) 。このため、図9の同期信号分離回路, ビデオ信号
識別回路24, タイミング信号発生回路23, メモリ制
御回路19が画像メモリ18に対する本発明の書き込み
手段として動作し、CPU50が読出し手段, ディスプ
レイ51が表示手段として動作する。また、このような
回路構成では中, 低解像度の表示領域を表示画面の中央
へ位置させることも可能である。この場合は、解像度に
応じた表示領域の表示画面の先頭位置を予め定めてお
き、受信のビデオ信号の解像度に対応させて、表示画面
の先頭位置をCPU50により選択する。次に表示走査
位置と先頭位置の一致比較をCPU50により行って、
表示走査位置が上記先頭位置に到達したときに画像メモ
リ18からのビデオ信号の読出しを開始する。また、C
PU50は表示走査位置がビデオ信号の表示領域外にあ
る間はビデオ信号の画像メモリ18からの読出しを中止
する。なお、このようなCPU50によるビデオ信号の
表示には、画像処理装置上で表示図形を移動させる処理
手順が概に知られているので、この処理手順を用いると
よい。
【0018】4)本実施例ではビデオ信号をアナログ信号
の形態で受信するため、解像度に対応させた画像メモリ
18への書き込みクロックを用意しているが、ビデオ信
号を通信規格に適応させた信号線、たとえばRS232
おような通信ケーブルにより表示装置に伝達する場合
は、ビデオ信号の発生周波数は共通となるので、上記書
き込みクロックは共通のものを使用することができる。
このため、ビデオ信号の形態に対応させて書き込みクロ
ックを用意するとよい。
【0019】5)本実施例ではビデオ信号を画像メモリに
一時記憶するため表示用タイミング信号を発生する回路
群を表示装置内に設置しているが、ビデオ信号発生源側
にこれら回路群を設けてもよく、また、ディスプレイと
は別体のボックスに格納するようにしてもよい。
【0020】
【発明の効果】以上、説明したように、本発明によれ
ば、1台の表示装置で解像度の異なるビデオ信号を可視
表示することが可能となるので、複数の情報処理機器を
使用するシステムに好適であり、システムの設置スペー
スを従来よりも小さくすることができる。また、操作者
は任意のビデオ情報発生源と表示装置を接続するだけで
よく、操作性および汎用性の秀れた表示装置を提供する
という効果も得られる。
【図面の簡単な説明】
【図1】本発明実施例の回路構成を示すブロック図
【図2】図1のビデオ信号識別回路24の回路構成を示
すブロック図
【図3】図1のタイミング信号発生回路23の回路構成
を示すブロック図
【図4】図1のメモリ制御回路19の回路構成を示すブ
ロック図
【図5】図1における各種信号の発生タイミングを示す
タイミングチャート
【図6】本発明実施例の表示領域を示す説明図
【図7】本発明第2実施例における部分構成を示すブロ
ック図
【図8】本発明第3実施例における部分構成を示すブロ
ック図
【図9】本発明第4実施例の回路構成を示すブロック図
【図10】図9のCPU50の動作手順を示すフローチ
ャート
【図11】本発明第4実施例の表示内容を示す説明図
【図12】従来例の装置構成を示すブロック図
【符号の説明】
17 同期信号分離回路 18 画像メモリ 19 メモリ制御回路 23 タイミング信号発生回路 24 ビデオ信号識別回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】表示対象のビデオ信号を受信する受信手段
    と、当該受信のビデオ信号から同期信号を分離抽出する
    同期信号分離手段と、当該分離抽出された同期信号の発
    生周期を計時する計時手段と、受信可能なビデオ信号の
    解像度の種類毎に当該ビデオ信号の表示のために用いる
    表示用タイミング信号を発生する複数のタイミング信号
    発生手段と、前記計時手段の計時結果の示す前記解像度
    に対応のタイミング信号発生手段を、前記複数のタイミ
    ング信号発生手段の中から選択する制御手段とを具えた
    ことを特徴とする表示装置。
  2. 【請求項2】前記受信手段は解像度の異なる複数種のビ
    デオ信号を並列的に受信可能であって、該受信手段にお
    いて前記複数種のビデオ信号を受信する場合に表示対象
    のビデオ信号を指示する指示手段と、当該指示されたビ
    デオ信号を選択入力する信号選択手段とをさらに具えた
    ことを特徴とする請求項1に記載の表示装置。
  3. 【請求項3】複数種の解像度のビデオ信号を択一的に表
    示可能な表示装置であって、記憶手段と、受信のビデオ
    信号をその発生周波数に対応させて前記記憶手段に書き
    込む書き込み手段と、表示走査周期が固定で、前記複数
    の解像度の中の最高解像度のビデオ信号の構成画素以上
    の表示画素を有する表示手段と、該表示手段の表示走査
    に同期して前記記憶手段からビデオ信号を、前記表示手
    段の表示画面上における予め定めた画素位置に対応させ
    て読出し、前記表示手段に供給する読出し手段とを具え
    たことを特徴とする表示装置。
JP3290261A 1991-11-07 1991-11-07 表示装置 Pending JPH05127646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3290261A JPH05127646A (ja) 1991-11-07 1991-11-07 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3290261A JPH05127646A (ja) 1991-11-07 1991-11-07 表示装置

Publications (1)

Publication Number Publication Date
JPH05127646A true JPH05127646A (ja) 1993-05-25

Family

ID=17753849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3290261A Pending JPH05127646A (ja) 1991-11-07 1991-11-07 表示装置

Country Status (1)

Country Link
JP (1) JPH05127646A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100363976C (zh) * 2005-11-04 2008-01-23 友达光电股份有限公司 时序控制方法和装置及其应用的液晶显示器
USRE41522E1 (en) 1995-10-20 2010-08-17 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
WO2011058795A1 (ja) * 2009-11-11 2011-05-19 シャープ株式会社 表示装置、表示制御回路、および表示制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE41522E1 (en) 1995-10-20 2010-08-17 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
USRE42656E1 (en) 1995-10-20 2011-08-30 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
USRE43641E1 (en) 1995-10-20 2012-09-11 Seiko Epson Corporation Method and apparatus for scaling up and down a video image
CN100363976C (zh) * 2005-11-04 2008-01-23 友达光电股份有限公司 时序控制方法和装置及其应用的液晶显示器
WO2011058795A1 (ja) * 2009-11-11 2011-05-19 シャープ株式会社 表示装置、表示制御回路、および表示制御方法

Similar Documents

Publication Publication Date Title
EP0103982B1 (en) Display control device
US5635984A (en) Multi-picture control circuit and method for electronic still camera
KR970073058A (ko) 비디오신호 변환장치 및 그 장치를 구비한 표시장치(a video signal conversion device and a display device having the same)
KR100190841B1 (ko) 화면정보전송기능을 갖는 모니터화면제어장치 및 그 제어방법
KR100275188B1 (ko) 문자 표시 장치
JPH0267083A (ja) ズーム機能のためのアドレス発生回路
JPH05127646A (ja) 表示装置
US5309233A (en) Apparatus for converting the scanning period of a video signal to a period not necessarily an integer times the original period
JPS6194479A (ja) 表示装置
EP0400990A2 (en) Apparatus for superimposing character patterns in accordance with dot-matrix on video signals
US5608466A (en) Color picture synthesizer producing an accurate chroma-key despite variations in the intensity level of a designated color signal
US5457777A (en) Screen editor for video printer
JP3122996B2 (ja) 動画・静止画表示装置
JP2616703B2 (ja) 画像信号表示方法及び表示装置
JPH05127645A (ja) 表示装置
KR100295326B1 (ko) 디지탈광학기기의온스크린디스플레이(osd)처리장치
JP2781924B2 (ja) スーパーインポーズ装置
JPH06350978A (ja) 映像信号変換装置
JP2975469B2 (ja) 画像評価装置およびこれを使用した画像表示装置
KR19980083450A (ko) 액정표시장치 출력신호의 주사선수 변환장치 및 그 변환방법
KR940010238B1 (ko) Tv의 다중 온 스크린 디스플레이장치
KR0132433Y1 (ko) 비데오 필드 메모리의 쓰기 제어장치
KR100327399B1 (ko) 티브이의온스크린디스플레이장치
KR950002422A (ko) 멀티비젼 시스템에서의 화면처리장치
JPS6239872B2 (ja)