KR950002422A

KR950002422A - 멀티비젼 시스템에서의 화면처리장치

Info

Publication number: KR950002422A
Application number: KR1019930013211A
Authority: KR
Inventors: 장철; 정무택; 권성원
Original assignee: 장철; 정무택; 권성원
Priority date: 1993-04-28
Filing date: 1993-07-14
Publication date: 1995-01-04

Abstract

본 발명은 다수개의 화면 포시 장치를 2차원적으로 평면상에 배열구성한 집합 화면 표시장치에 입력신호로 사용되는 영상신호를 디지탈 신호로 처리하여 각각의 화면 표시 장치에서 디스플레이 할 수 없는 확대 화면 또는 특수효과를 나타내는 화면을 용이하게 디스플레이 하기 위한 화면 처리 장치에 관한 것이다.

이를 위한 본 발명은 영상 입력 선택부 (1,2)와, 영상 신호 디코더(3)와, A/D 변환기(4)와, 특수화면 처리부(5)와, 멀티플렉서(6)를 구비하고, 수직확대용 메모리(7)와, 수평확대용 메모리(8,9,10,)와, D/A 변환기(11)(12)(13)와, 영상신호 엔코더(14)(15), (16)와, 영상신호선택부(17)(18)(19)와, 영상입력자동검출부(40)와, 시스템 콘트롤러(41)와, 타이밍 콘트롤러(42)와, D/A 변환기(45)로 구성되어 다수개의 화면 표시 장치를 2차원적으로 평면상에 배열구성한 집합 화면 표시장치에 입력신호로 사용되는 영상신호를 디지탈 신호로 처리함으로써 각각의 화면 표시 장치에서 디스플레이 할 수 없는 확대 화면 또는 특수효과를 나타내는 화면을 보다 용이하게 디스플레이 할 수 있는 효과를 제공하게 된다.

Description

멀티비젼 시스템에서의 화면처리장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 본 발명에 의한 화면처리장치의 전체 블럭 구성도, 제 2 도는 제 1 도에서 화면신호를 확대처리하기 위한 메모리의 실시예의 블럭 구성도. 제 3도는 본 발명에서 특수화면처리부의 실시예의 회로 구성도. 제 7 도는 본 발명에서 영상 입력 자동검출부의 실시예의 회로 구성도.

Claims

멀티비젼 시스템에 있어서, 다수의 영상신호 (IN_1-INn)를 입력받는 영상 입력 선택부(1,2)와 상기영상 입력 선택부(2)의 출력을 디코딩하여 소정의 휘도신호(Y)와 색차신호(R-Y, B-Y)를 출력하는 영상신호 디코더(3)와, 상기 영상 신호 디코더(3)의 아날로그 출력 신호 데이타를 디지탈 신호로 변환하여 출력하는 A/D변환기(4)와, 상기 A/D 변환기(4) 출력을 받아 특수 화면 처리를 행하는 특수 화면 처리부(5)와, 상기 특수 화면 처리부(5)의 출력을 선택적으로 출력시키기 위한 멀티플렉서(6)를 구비하고; 멀티비젼시스템의 확대 하면을 표시하기 위한 데이타를 저장하는 수직 확대용 메모리(7)와, 상기 수직 확대용 메모리(7)와 분리 구성되는 수평 확대용 메모리(8,9,10)와, 상기 각각의 수평 확대용 메모리(8,9,10)의 디지탈 출력 신호를 아날로그 출력 신호로 변환하는 D/A 변환기(11,12,13)와, 상기 D/A 변환기 (11,12,13)의 아날로그 출력 신호를 각각 부호와 하여 후단의 영상 신호 선택부(17,18,19)에 출력하는 영상 신호 엔코더(14,15,16)와, 상기 영상신호 엔코더(14,15,16)의 출력을 선택하는 영상신호 선택부(17,18,19)와, 영상 신호를 디스플레이 하는 화면 표시기(20,21,22)로 구성된 제 1 화면 확대 회로부(A)를 구비하며; 영상신호입력(IN_1,IN₂…IN_n)을 자동검출하는 영상 입력 자동 검출부(40)와, 상기 영상 입력 자동 검출부(40)에서 검출된 신호를 받아 제 1 화면 확대 회로부(A) 및 그와 동일 구성을 갖는 제 2 화면 확대 회로부(B)에 영상 신호 선택 콘트롤 신호를 제공하는 동시에 타이밍 콘트롤러(42)를 콘트롤 하는 신호를 제공하는 시스템 콘트롤(41)와, 동기 신호 분리기(43)와 PLL 클럭 발생기(44)로 부터 출력되는 수평 동기, 수직동기, 복합동기, 프레임 동기 및 게이트 신호를 상기 제 1 화면 확대 회로부 (A)와 제 2 화면 확대회로부(B)에 제공하는 타이밍 콘트롤러(42)와, 특수 화면 처리부(5)에서 출력되는 디지탈 신호를 아날로그 신호로 변환하여 영상 신호 엔코더(46) 및 영상 신호 선택부(47)를 통해 1:1 화면 신호를 출력토록 하는 D/A 변환기(45)로 구성된 것을 특징으로 하는 멀티비젼 시스템에서의 화면 처리 장치.
제 1 항에 있어서, 상기 특수 화면 처리부(5)는 A/D 변환기(51)와, 다수개의 오어게이트(OR₁∼OR₄)와 상기 A/D 변환기(51)와 오어게이트(OR₁∼OR₄)의 디지탈 출력을 아날로그 신호로 변환하는 D/A 변환기(52)로 구성된 것을 특징으로 하는 멀티비젼 시스템에서의 화면 처리 장치.
제 1 항에 있어서, 상기 수직 확대용 메모리 (7)는 1개의 어레이판이 256K인 4개의 판으로 구성되고, 리드와 라이트를 동시에 행할수 있는 2중 포트(D₀∼D₃)(Q₀∼Q₃)를 구비하고 있는 것을 특징으로 하는 멀티비젼 시스템에서의 화면 처리 장치.
제 1 항에 있어서, 상기 수평 확대용 메모리 (8,9,10)는 라이트 신호 (10)를 콘트롤하는 라이트 콘트롤회로(81)와, 리드 신호(R)를 콘트롤하는 리드 콘트롤 회로(82)와, 라이트 콘트롤 회로(81)의 출력을 메모리(8)에 전달하는 라이트 포인터(83)와, 상기 라이트 콘트롤 회로(81)와, 리드 콘트롤 회로 (82)의 출력을 받아 플래그 신호(EF,FF)를 생성하는 플래그 조직 (84)과, 상기 라이트 콘트롤 회로(81)와 리드 콘트롤 회로 (82)에 제어 신호를 가해주는 연장조직회로(85)와, 리드 콘트롤 회로(82)의 출력을 메모리(88)에 전달하는 리드 포인터(86), 리세트 동작을 행하는 리세트 조직(87)와,512 ×9의 FIFO 메모리 구조를.갖는 메모리부(88)로 구성된 것을 특징으로 하는 멀티비젼 시스템에서의 화면 처리 장치.
제 1 항에 있어서, 상기 영상 신호 선택부(17,18,19,47)는 마이컴으로 부터 출력되는 선택신호 (SEL1∼SEL3)에 따라 다수개의 영상 신호 (V1∼V5)를 선택하는 아날로그 스위치(170)로 구성된 것을 특징으로하는 멀티비젼 시스템에서의 화면 처리 장치.
제 1 항에 있어서, 상기 영상 입력 자동검출부(40)는 영상신호(Video signal)에서 동기 신호를 인출하는 동기 분리 회로 (401) 상기 동기분리회로(401)의 출력신호를 입력받아 항상 논리 하이 신호를 출력하는 재트리거블 단안정 멀티 바이브 레이터(402)로 구성된 것을 특징으로 하는 멀태비젼 시스템에서의 화면 처리 장치
제 1 항에 있어서, 상기 타이밍 콘트롤러(42)는 샘플링 클럭을 생성하는 클럭 발생기(421)와, 마이컴이소정의 명령에 해당하는 콘트롤 신호를 제공할때 이들을 입력하여 저장하는 MCU 데이타 버퍼(422)와, 마이컴의 제어하에 상기 클럭 발생기(421)로 부터 발생한 기본적인 클럭들을 기준으로 하여 수직확대에 필요한 라이트 신호들을 발생하는 수직 디코더(423)와, 마이컴의 제어하에 클럭 발생 신호들을 기본으로 수평확대에 필요할 라이트 관련 신호들을 발생하는 수평 디코더(424)와, 수직확대에 필요한 리드 관련 신호들을 생성시키는 수직 타임 설정부(425)와, 수평확대에 필요한 리드 관련 신호와 수평 디코더에서 디자인 영역이 부족하여 생성하지 못한 수평확대 신호들을 생성하기 위한 수평 타임 설정부(426) 및 수평 디코더 입력부(427)로 구성된 것을 특징으로 하는 멀티비젼 시스템에서의 화면 처리 장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.