KR910005249B1 - 멀티비젼 시스템 - Google Patents

멀티비젼 시스템 Download PDF

Info

Publication number
KR910005249B1
KR910005249B1 KR1019870008831A KR870008831A KR910005249B1 KR 910005249 B1 KR910005249 B1 KR 910005249B1 KR 1019870008831 A KR1019870008831 A KR 1019870008831A KR 870008831 A KR870008831 A KR 870008831A KR 910005249 B1 KR910005249 B1 KR 910005249B1
Authority
KR
South Korea
Prior art keywords
signal
horizontal
vertical
address
memory
Prior art date
Application number
KR1019870008831A
Other languages
English (en)
Other versions
KR890004552A (ko
Inventor
이성희
Original Assignee
김성수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김성수 filed Critical 김성수
Priority to KR1019870008831A priority Critical patent/KR910005249B1/ko
Publication of KR890004552A publication Critical patent/KR890004552A/ko
Application granted granted Critical
Publication of KR910005249B1 publication Critical patent/KR910005249B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
    • G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
    • G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G1/167—Details of the interface to the display terminal specific for a CRT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions

Abstract

내용 없음.

Description

멀티비젼 시스템
제1도는 본 발명 멀티비젼 시스템의 개략구성도.
제2도는 제1도에 따른 램의 구성도.
제3도는 제1도에 따른 콘트롤부의 구성도.
제4도 내지 제12도는 제3도의 각부 구체회로도로서,
제4도는 클록발생부.
제5도는 수평기록어드레스 발생부.
제6도는 수평 CRT 지정부.
제7도는 수직기록어드레스 발생부.
제8도는 수직 CRT지정부.
제9도는 수평독출어드레스 발생부.
제10도는 수직독출어드레스 발생부.
제11도는 어드레스절환버퍼.
제12도는 칩선택신호 발생부를 나타낸다.
본 발명은 여러개의 CRT를 매트릭스배열로 한곳에 집합시켜 놓고 텔레비젼신호나 컴퓨터출력신호등의 비디오신호를 신호원으로 하여 이를 데이터처리하므로써 각각의 CRT의 각 영역에 해당하는 화면을 표시하게 하는 멀티비젼 시스템에 관한 것이다.
근래 소개되고 있는 멀티비젼 시스템은 예를 들어 36대의 CRT를 가로 5대, 세로 6대 매트릭스배열로 설치해 놓고, 텔레비젼신호나 컴퓨터의 출력신호등을 각각의 CRT에 1 : 1로, 또는 확대하여 해당영역에 대한 화면을 표시하게 하는 것으로, 이와 같은 멀티비젼을 운용하기 위해서 종래에는 입력되는 비디오신호에 대해 동기신호나 색신호를 분리하지 않고 비디오신호 자체를 디지탈 데이터로 변환시킨 다음 이 디지탈데이터를 컴퓨터에서 데이터처리하여 각 CRT에 공급할때 화면상에다 1 : 1화면 또는 확대된 화면의 부분영역을 표시하도록 되어 있다.
그러나 이러한 종래의 멀티비젼 시스템은 비디오신호 자체를 디지탈처리하게 되므로써 비디오신호를 디지탈 데이터로 변환시킴에 있어서 한계가 있게 되므로 화면상에 표시되는 화상의 선명도는 떨어지게 되고, 디지탈 데이터화된 비디오 신호를 가지고 멀티비젼의 화면상에 확대화상이나 화면의 이동등을 실현하기 위해서는 콘트롤러에서 일일이 프로그램으로 처리해 주어야 하므로 요구되는 프로그램이 복잡해질뿐만 아니라 처리속도가 늦게 되므로써 화면변화가 부드럽지 못하게 되었다.
또한 종래의 멀티비젼 시스템은 각 CRT에 대해서 화면표시를 위한 콘트롤러를 각각 구성해 주고 그 콘트롤러를 컴퓨터등으로 제어하여 멀티비젼 시스템을 운용하도록 되어 있으므로써 멀티비젼 시스템의 전체구성이 매우 복잡하였다.
이에 본 발명은 상기한 실정을 감안하여 발명된 것으로, 비디오 입력신호에서, R, G, B 색신호와 동기신호를 분리하여 R, G, B 색신호를 각각 디지탈데이터화 하므로써 선명한 화면 재생을 할 수 있도록 함과 더불어 매트릭스형태로 배열된 각 CRT에 대응되게 화상 데이터 메모리를 각각 구성하여 1화면에 대해 각 CRT에 표시할 영역의 화상데이터를 화상데이터메모리에 저장하고, 저장된 화상데이터를 일시에 각 CRT에 표시하도록 전체 화상데이터 메모리를 제어하는 콘트롤부의 간단한 구성으로 멀티비젼을 운용할 수 있도록 된 멀티비젼 시스템을 제공하고자 함에 그 목적이 있다.
이하 본 고안의 구성 및 작용효과를 예시도면에 의거하여 상세히 설명하면 다음과 같다.
제1도는 본 발명 멀티비젼 시스템의 개략적인 구성도를 나타내는 것으로, 도면부호 1은 색신호동기신호분리회로로서, 압력단(VIN)에 공급되는 텔레비젼신호나 컴퓨터문자출력등의 비디오 신호로부터 R, G, B 색신호와 수평동기신호(HS), 수직동기신호(VS) 및 복합동기신호(HVS)를 각각 분리하여 출력시키는 통상크로마토(CHROMA)라고 지칭되는 회로로 널리 소개되어 있는 것을 사용한다. 또한 2는 화상데이터 메모리를 나타내는 것으로, 매트릭스배열로 설치되는 각 CRT(CRT11,CRT12,…) 에 1 : 1로 대응되게 설치되어 콘트롤부(3)의 제어에 의해 색신호동기신호분리회로(1)의 색신호 출력으로부터 아날로그/디지탈 변환기(4)를 통해 공급되는 디지탈데이터가 각 CRT의 화면상에 표시할 영역만큼만 저장되고, 저장된 데이터는 일시에 각 CRT 화면상에 표시되므로써 멀티비젼의 확대가 가능하게 된다. 따라서 콘트롤부(3)에서는 분리회로로부터 수평, 수직동기신호(HS)(VS)와 복합동기신호(HVS)를 공급받아 자체발진회로의 발진신호에 의해 아날로그/디지탈변환기(4)에 클록신호를 공급함과 더불어 CRT와 대응되게 설치되는 모든 화상데이터메모리(2)에 데이터기록을 위한 어드레스와 독출어드레스, 칩선택신호, 뱅크절환신호, 기타 제어신호를 공급한다. 그에 따라 화상데이터메모리(2)는 2개의 뱅크를 각각 절환하면서 비디오신호의 화면 1프레임중 1필드의 신호를 1메모리뱅크에 저장할때 다른 메모리뱅크는 저장된 데이터를 출력시키기 CRT의 화면상에 표시하고, 다른 1필드의 신호를 다른 메모리뱅크에 저장할 때는 처음 메모리뱅크에 저장된 데이터를 출력시켜 CRT의 화면상에 표시한다. 여기서 아날로그/디지탈변환기(4)는 아날로그 입력신호에 대해 8비트의 디지탈데이터신호를 출력시키는 통상의 것을 R, G, B 색신호에 대해 각각 사용하고, 화상데이터메모리(2)의 출력단에는 각 색데이터에 대해 아날로그신호로 변환시켜 주는 디지탈/아날로그변환기(5)를 설치하여 CRT(CRT11,CRT12…)에 각각 R, G, B 아날로그색신호를 공급하게 한다.
제2도는 제1도의 멀티비젼시스템중에서 화상데이터메모리(2)의 1부분을 나타내는 것으로, 이와 같은 회로구성은 각 CRT와 1 : 1로 구성된다. 즉, 화상데이터메모리(2)는 화면의 1프레임중에서 1필드분의 R, G, B 색신호데이터를 각각 저장하는 제1메모리뱅크(21R)(21G)(21B)와 제2메모리뱅크(22R)(22G)(22B), 제1, 제2메모리뱅크에 기록시킬 색신호데이터를 래치시키는 래치회로(23R)(23G)(23S), (24R)(24G)(24B), 상기 제1, 제2메모리뱅크의 출력데이터를 래치시키는 래치회로(25R)(25G)(25B)(26R)(26G)(26B)로 구성되는 메모리보드를 각 CRT와 1 : 1로 대응되게 각각 설치하여 구성된다. 여기서 상기 메모리뱅크의 출력을 래치시키는 래치회로(25R, G, B)(26R, G, B)의 출력데이터를 CRT에 공급해주기 위한 아날로그신호로 변화시키기 위해서 디지탈/아날로그변환기(5R)(5G)(5B)를 각각 설치해 준다.
이러한 화상메모리(2)에는 콘트롤부(3)로부터 제1메모리뱅크 어드레스(BA1)와 제2메모리뱅크 어드레스(BA2)를 각각 공급받고, 칩선택신호
Figure kpo00001
와 기록인에이블신호
Figure kpo00002
및 출력인에이블신호
Figure kpo00003
에 의해 제어를 받으며, 상호절환되는 뱅크선택신호(B1)(B2)와 기록클록(WRCK)에 의해 랫치회로(23R, G, B)(24R, G, B)가 제어되어 아날로그/디지탈변환기(4)로부터 공급되는 R, G, B 색신호 데이터가 제1메모리뱅크(21R, G, B) 또는 제2메모리뱅크(22R, G, B)에 저장되고, 뱅크선택신호(B1)(B2)와 독출클록(RDCK)에 의해 기록동작을 하지 않는 메모리뱅크의 출력 색신호데이터를 래치회로(25R, G, B)(26R, G, B)에 래치시켜 디지탈/아날로그변환기(5R, G, B)를 통해 CRT로 공급한다.
전술한 바와 같이 화상데이터메모리(2)를 제어하여 입력 R, G, B 색신호를 기록하고, 기록된 신호를 CRT의 화면상에 표시하도록 하는 콘트롤부(3)가 제3도에 도시되어 있는 바, 이 콘트롤부(3)는 멀티비젼 전체 시스템에 1개만 설치된다. 즉 CRT의 수효와 1 : 1로 대응되게 설치되는 메모리보드로 구성되는 화상데이터메모리(2)는 예를 들어 6×6=36대의 CRT로 멀티비젼이 구성되는 경우 제2도의 메모리보드도 36개가 소요되고 그 이상의 CRT로 멀티비젼을 구성하게 되면 메모리보드의 수효는 증가하지만 그 모든 메모리보드를 제어하는 콘트롤부(3)는 1개로 충분하며, 어드레스와 칩선택신호등을 증가 조정해 주기만 하면 된다. 따라서 멀티비젼의 전체시스템은 그 회로구성이 간단화될 수 있는 것이다.
제3도의 콘트롤부(3)는 수평, 수직동기신호(HS)(VS)와 배율지정스위치(SW1-SW3)를 입력으로 하여 뱅크선택신호(B1)(B2)를 출력시킴과 더불어 자체클록발생부(31)에 의해 주클록(
Figure kpo00004
)과 기록인에이블신호
Figure kpo00005
, 기록클록(WRCK), 출력인에이블신호
Figure kpo00006
등을 출력시키고, 수평기록어드레스발생부(32)와 수직기록어드레스발생부(34)를 통해 기록어드레스(WA)를 발생시키고, 수평독출어드레스발생부(36)와 수직독출어드레스발생부(37)를 통해 독출어드레스(RA)를 발생시키며, 기록어드레스(WA)와 독출어드레스(RA)를 상호절환하여 화상데이터메모리(2)에 제1메모리뱅크 어드레스(BA1)와 제2메모리뱅크 어드레스(BA2)로 공급한다. 즉 제1메모리뱅크(BA1)에 기록어드레스(WA)가 공급되면 제2메모리뱅크(BA2)에는 독출어드레스(RA)가 공급되고, 상태가 바뀌면 상호 반대의 어드레스가 공급되는데, 이러한 기록독출어드레스(WA)(RA)의 절환공급은 화면필드를 지정하는 뱅크선택신호(B1)(B2)에 의해 제어된다.
한편 화상데이터메모리(2)의 제1, 제2메모리뱅크에 화상데이터를 기록시키거나 기록된 화상데이터를 출력시켜 CRT의 화면상에 표시하게 할때 칩선택신호
Figure kpo00007
를 각각 공급해줘야 하는데, 한 메모리뱅크에 데이터를 기록시킬 때는 다른 메모리뱅크는 독출시키도록 각각 칩선택신호를 공급해줘야 하고, 메모리보드가 CRT의 배열에 따라 매트릭스배열로 설치되어 있으므로 기록상태가 되도록 공급되는 칩선택신호는 전체 메모리보드중 1메모리보드의 1메모리뱅크가 되도록하여 입력되는 비디오신호를 스위치(SW1-SW3)에 의해 지정된 배율에 따라 영역을 구분하여 각 해당메모리뱅크에 기록시키도록 한다. 이와 같이 기록시의 칩선택신호를 출력시키는 부분이 수평, 수직기록어드레스발생부(32)(34)의 출력신호를 입력으로 하는 수평 CRT 지정부(33)와 수직 CRT 지정부(35)이다. 수평 CRT 지정부(33)와 수직 CRT 지정부(35)의 출력신호(HCS)(VCS)를 조합하여 기록시 칩선택시킬 메모리보드를 지정하게 하고 이 조합신호와 독출클록(CK)과를 절환하여 제1, 제2메모리뱅크에 각각 상반되게 공급되도록 하는 구성이 칩선택신호발생부(39)이다.
이와 같은 콘트롤부(3)의 블록도에 대한 각 블록의 구체회로도가 제4도 내지 제12도에 도시되어 있는 바, 우선 제14도에 도시된 클록발생부(31)는 주클록(ø)을 발생시키는 부분(가)과 기록인에이블신호
Figure kpo00008
및 기록클록(WRCK)을 발생시키는 부분(나), 수직동기신호(VS)로부터 뱅크선택신호(B1), (B2)를 발생시키는 부분(다), 후술하게될 기록클록(RDCK)으로부터 출력인에이블신호
Figure kpo00009
를 발생시키는 부분(라) 및 , 기록인에이블신호
Figure kpo00010
와 출력인에이블신호
Figure kpo00011
로부터 뱅크선택신호(B1)에 의해 각 뱅크에 해당되는 기록, 출력인에이블신호
Figure kpo00012
를 출력시키는 부분(마)으로 구성된다. 여기서 주클록(ø)은 크리스탈발진기(XT)를 사용한 통상의 발진회로(41)에다 카운터(42)를 연결하여 분주시키므로써 원하는 주파수의 클록으로 되는데, 수평동기신호에 동기시키기 위해 발진회로(41)의 입력단에 수평동기신호(HS)에 의한 수평펄스가 공급되게 한다. 따라서 주클럭(ø)은 예를 들면 크리스탈발진기(XT)의 출력주파수가 38MHz일 때 9.5MHz의 클록으로 되면 수평동기신호(HS)에 동기가 맞춰진 신호로 된다. 이 주클록(ø)은 수평기록어드레스 발생부(32)와 수평독출어드레스 발생부(36)에 클록신호로 공급됨과 더불어 제4b도와 같이 주클록(ø)와 2배클록(2ø)을 인버터(IV1-IV4)와 앤드게이트(AD1)(AD2)로 조합하여 기록인에이블신호
Figure kpo00013
와 아날로그/디지탈변환기(4)의 클록신호(ADCK)로도 사용되는 기록클록(WRCK)을 출력시키고 또한 수평, 수직 CRT지정부(33)(35)의 제어신호(CSW)로 공급시킨다.
뱅크선택신호(B1)(B2)는 제4c도와 같이 수직동기신호(VS)를 D 플립플롭(43)이나 카운터등으로 2분주시켜 1프레임의 주기로 상호 교번되는 신호로 출력된다.
출력인에이블신호
Figure kpo00014
는 후술하게 될 독출신호(RDCK)와 같은 주파수의 클록으로서 인버터(IV5-IV6)에 의한 만큼 시간지연을 갖고 출력되며, 이 출력인에이블신호
Figure kpo00015
와 같이 디지탈/아날로그변환기(5)의 출력클록(DACK)이 공급된다.
여기서 기록인에이블신호
Figure kpo00016
와 출력인에이블신호
Figure kpo00017
는 제2도에서 설명한 화상데이터메모리(2)의 각메모리뱅크에 상호교번되게 공급되는데, 제1메모리뱅크에 기록인에이블신호가 공급되면 제2메모리뱅크에는 출력인에이블신호가 공급되도록 뱅크선택신호(B1)에 의해 절환되는 멀티플렉서(44)를 제4e도와 같이 사용한다. 따라서 제1메모리뱅크에 로우레벨의 기록인에이블신호
Figure kpo00018
가 공급되면 제2메모리뱅크에는 하이레벨의 기록인에이블신호
Figure kpo00019
가 공급되고, 이때 제1메모리뱅크에는 하이레벨의 출력인에이블신호
Figure kpo00020
가 제2메모리뱅크에는 로우레벨의 출력인에이블신호
Figure kpo00021
가 공급된다.
이와 같은 클록발생부(31)로부터 출력되는 클록에 의해 기록독출어드레스와 기록독출시의 칩선택신호를 공급하는 과정의 회로구성에 대하여 설명하면 다음과 같다.
제5도는 주클록(ø)을 카운터(51)(52)로 분주시켜서 수평기록어드레스(WA0-WA7)를 출력시키는데, 어드레스를 카운트하는 범위는 배율지정스위치(SW1-SW3)와 멀티플렉서(53)에 의한 배율 셋팅에 의해 결정된다. 즉 배율지정스위치(SW1-SW3)를 통해 배율을 지정하면 멀티플렉서(53)의 입력단(A0-A7)중 한 입력신호를 출력단
Figure kpo00022
에 출력시키는데, 입력단(A0-A7)에는 기록어드레스(WA0-WA7)를 조합하는 앤드게이트(AD4-AD6)의 조합에 따라 배율에 따른 어드레스카운트수를 입력받게 된다. 지정된 배율에 이르게 되면 앤드게이트(AD3)를 통하여 카운터(51)(53)를 클리어시키므로 수평기록어드레스(WA0-WA7)를 처음부터 다시 카운트한다. 따라서 수평으로 배열된 CRT에 대응하는 메모리보드에 확대된 배율만큼 수평어드레스(WA0-WA7)를 반복해서 공급시킬 수 있게 된다.
한편 멀티플렉서(53)의 출력단(Q)신호는 카운터(54)(55)로 카운트하므로써 수평배열된 CRT중 어느 CRT인가를 지정하는 신호로 사용되는데, 이 카운터(54)(55)의 출력신호(H0-H5)는 제6도의 회로도에 의해 수평메모리보드 칩선택신호를 출력시키게 되며 수평동기신호(HS)에 클리어되며 1수평주기기간동안 반복하게 된다.
제6도에 있어서, 카운터(54)(55)의 출력신호(H1-H5)인 수평배열된 메모리보드의 구분신호는 앤드게이트(AD7-AD9)와 멀티플렉서(61) 및 배율지정스위치(SW1-SW3)에 의해 CRT의 확대영역이 끝나는 부분에서 플립플롭(62)을 셋트시키도록 구성되고, 클록발생부(31)로부터 공급되는 신호
Figure kpo00023
와 수평동기신호(HS)가 오아게이트(OR1)에서 조합되어 플립플롭(62)의 출력신호와 함께 디코더(63)를 인에이블시킨다. 디코더(63)는 카운터(54)(55)의 출력신호(H1-H4)를 디코드하여 출력단(Y0-Y16)에 출력시키며, 이 디코드된 신호는 지정배율로 조합되어 각 멀티플렉서(64-69)의 입력단에 공급되고, 멀티플렉서(64-69)는 배율지정스위치(SW1-SW3)의 지정에 따라 디코더(63)의 출력신호를 각각 선택하여 순차적으로 수평 CRT를 지정하기 위한 칩선택신호(HCS1-HCS6)를 공급한다.
제7도 및 제8도는 수직어드레스발생부(34)와 수직 CRT지정부(35)를 나타내는 것으로 그 회로구성은 수평부분에 관한 제5도 및 제6도와 동일하며, 다만 제7도의 수직어드레스발생부(34)에서는 수평동기신호(HS)를 카운트하여 수직어드레스(WA8-WA15)를 발생시키고, 제8도의 수직 CRT 지정부(35)에서는 수직어드레스발생부(34)의 카운터(74)(75)의 출력신호(V1-V5)로부터 수직으로 배열된 CRT에 대응하는 메모리보드를 순차적으로 지정하기 위한 칩선택신호(VCS1-VCS6)를 공급한다.
한편 제9도와 제10도는 수평, 수직독출어드레스(RA0-RA15)를 발생시키기 위한 수평독출어드레스발생부(36)와 수직독출어드레스발생부(37)의 구체회로를 나타내는 것으로, 기록어드레스(WA)는 확대배율에 따라 1화면을 분리해서 각 메모리보드에 저장시키도록 발생되지만 독출어드레스(RA)는 기록된 데이터를 1화면으로 표시되도록 확대배율에 따라 조정된다. 또한, 기록어드레스(WA)는 칩선택신호(HCS)(VCS)에 의해 각 메모리보드마다 각각 억세스되었지만 독출어드레스(RA)는 똑같은 어드레스신호가 전체메모리보드에 동시에 공급되어 각 CRT에는 각 영역마다 확대된 화상이 각각 동시에 표시되도록 공급된다.
즉, 주클록(ø)을 카운트하는 카운터(91)와 앤드게이트(AD17-AD20) 및 배율지정스위치(SW1-SW3)에 의해 한 입력단이 선택되는 멀티플렉서(92)에 의해 화상데이터를 기록할 때와 같은 배율로 클록신호를 분주시키므로써, 예를 들어 1메모리보드에 1화면의
Figure kpo00024
의 데이터가 기록되었다면 독출시에는 4배의 화면으로 확대시키므로 확대화면이 CRT에 표시되게 되는것이다. 이 분주클록을 카운터(93)(94)로 카운트하므로써 수평부분을 확대하는 어드레스(RA0-RA7)를 출력시키고, 제10도와 같이 수평동기신호(HS)를 카운터(101)와 앤드게이트(AD24-AD27) 및 멀티플렉서(102)로 분주시킨 신호에 대해 카운터(103)(104)로 카운트하므로써 수직부분을 확대하는 어드레스(RA8-RA15)를 출력시킨다.
이와 같은 독출어드레스(RA0-RA15)가 출력될때는 독출클록(RDCK)도 같이 공급되게 되는데, 이 독출클록(RDCK)은 주클록(ø)의 분주클록(RD)과, 앤드게이트(AD21-AD23)와 스위치(SW1-SW3)에 의해 입력단이 선택되는 멀티플렉서(95) 및 플립플롭(96)에 의한 분주확대클록(RDC) 및 , 앤드게이트(AD28-AD30)와 스위치(SW1-SW3)에 의해 입력단이 선택되는 멀티플렉서(105) 및 플립플롭(106)에 의한 수직기간 지정신호등의 조합으로 출력된다.
제11도는 기록, 독출어드레스(WA)(RA)로부터 제1, 제2메모리뱅크 어드레스(BA1)(BA2)를 공급하는 어드레스절환부(38)로써, 뱅크선택신호(B1)(B2)로 버퍼부(111-114)를 제어하므로써 메모리 뱅크 어드레스(BA1)(BA2)를 공급하게 된다. 즉, 기록어드레스(WA)가 제1메모리뱅크어드레스(BA1)로 공급될 때는 독출어드레스(RA)가 제2메모리뱅크어드레스(BA2)로 공급되도록 하고, 기록어드레스(WA)가 제2메모리뱅크어드레스(BA2)로 공급될 때는 독출어드레스(RA)가 제1메모리뱅크 어드레스(BA1)로 공급되도록 뱅크선택신호(B1)(B2)로 버퍼부(111-114)를 제어하도록 구성한다.
여기서 기록어드레스(RA)는 수평, 수직기록어드레스발생부(32)(34)에서 출력되는 신호이고, 독출어드레스(WA)는 수평, 수직독출어드레스발생부(36)(37)에서 출력되는 신호이다.
각 메모리뱅크에 기록어드레스(WA)가 공급될 때는 수평, 수직칩선택신호(HCS)(VCS)도 같이 공급되고, 독출어드레스(RD)가 공급될때는 클록발생부(31)에서 출력되는 출력인에이블신호
Figure kpo00025
가 칩선택신호로서도 동시에 공급되도록 칩선택발생부(39)가 구성되는데, 그 구체적인 회로도가 제12도에 도시되어 있다. 우선 수평 CRT 지정부(33)와 수직 CRT 지정부(35)로부터 공급되는 수평 수직칩선택신호(HCS1-HCS6)(VCS1-VCS6)는 수평과 수직으로 매트릭스 배열된 오아게이트에 의하여 제12a도와 같이 CRT에 6×6으로 배열했을 경우의 칩선택신호
Figure kpo00026
를 공급하게 된다. 이 칩선택신호
Figure kpo00027
는 CRT에 1 : 1로 대응되는 화상데이터메모리(2)의 메모리보드중에서 기록인에이블되는 메모리뱅크에 공급되며, 화상데이터의 기록순서에 따라 칩선택신호
Figure kpo00028
가 순차적으로 공급된다.
여기서 기록인에이블되는 메모리뱅크에는 상기의 칩선택신호
Figure kpo00029
가 공급되고, 출력인에이블되는 메모리뱅크에는 출력인에이블신호
Figure kpo00030
가 공급되도록 제12b도와 같은 멀티플렉서(121)를 각 칩선택신호
Figure kpo00031
에 대해 각각 구성한다.
이와 같이하여 매트릭스형태로 배열된 CRT에 1 : 1로 대응되게 설치되는 화상데이터메모리(2)에 스위치(SW1-SW3)에 의해 셋팅된 배율에 따라 기록어드레스(WA)와 독출어드레스(RA), 각 콘트롤신호를 1보드의 콘트롤부(3)에서 공급하므로써 CRT의 배열숫자가 증가되더라도 화상데이터메모리(2)의 용량만 증가할뿐 콘트롤부(3)는 어드레스 및 콘트롤신호의 증가만으로 제어하게 되며 멀티비젼시스템은 전체회로구성을 간단하게 하여 운용할 수 있게 되는 것이다.
상기한 바와 같이 본 발명은 비디오 입력신호를 R, G, B 색신호로 분리하여 화상데이터로 디지탈데이터처리하고, 매트릭스 형태로 배열된 각 CRT에 대응되게 2개의 메모리뱅크로 된 화상데이터메모리를 구성하여 1메모리뱅크에 화상데이터를 저장할때 다른 메모리뱅크에 저장된 화상데이터를 CRT에 표시하도록 전체 화상데이터 메모리를 제어하는 콘트롤부의 간단한 구성으로 멀티비젼시스템을 구성 운용할 수 있게 되는 효과가 있다.

Claims (6)

  1. 비디오 입력신호(VIN)에 포함된 색신호(R, G, B)와 수평, 수직 및 복합동기신호(HS)(VS)(HVS)를 분리하는 색신호 및 동기신호분리회로(1)와, 아날로그의 색신호(R, G, B)를 디지틀 신호로 변환하기 위한 아날로그/디지틀변환기(4)와, 디지틀 처리된 신호를 아날로그 신호로 변환하여 매트릭스 형태로 배열된 다수의 화면상에 1 : 1 또는 확대된 화면을 나타나게 하는 디지틀/아날로그 변환기(5) 및 매트릭스 배열된 화면과 1 : 1로 대응하되 상기의 아날로그/디지틀 변환기(4)에서 디지틀 처리된 신호를 입력받아 2필드로된 화면 1프레임에 대해 각 필드별도 화상데이터를 기록하기 위해 2개의 메모리 뱅크를 포함하는 화상데이터메모리(2)로 된 멀티비젼시스템에 있어서 : 상기의 화상데이터메모리(2)가 상기의 화면을 1 : 1 또는 확대하도록 하기 위해 상기의 화상데이터메모리(2)에 기록어드레스(WA)와 독출어드레스(RA)가 상호 교번되는 메모리 뱅크어드레스(BA1)(BA2)와 칩선택신호
    Figure kpo00032
    , 기록인에이블신호
    Figure kpo00033
    , 출력인에이블신호
    Figure kpo00034
    , 뱅크선택신호(B1)(B2), 기록클럭(WRCK), 독출클럭(RDCK) 및 화면의 배율지정신호(SW1-SW3)를 제공하기 위한 콘트롤부(3)로 된 것을 특징으로 하는 멀티비젼 시스템.
  2. 제1항에 있어서, 콘트롤부(3)는 상기의 수평동기신호(HS)를 입력으로하여 주클럭(ø)을 발생시키고, 상기의 주클럭(ø)을 입력으로하여 기록인에이블신호
    Figure kpo00035
    와 기록클럭(WRCK)을 발생시키며, 상기의 수직동기신호(VS)로부터 뱅크선택신호(B1,B2)를 발생시키고, 독출클럭(RDCK)으로부터 출력인에이블신호
    Figure kpo00036
    를 발생시키며, 상기의 기록인에이블신호
    Figure kpo00037
    와 출력인에이블
    Figure kpo00038
    를 입력으로 하여 뱅크선택신호(B1)에 의해 각각의 메모리뱅크에 해당되는 기록, 출력인에이블신호
    Figure kpo00039
    를 발생시키는 클록발생부(31)와, 상기의 주클럭(ø)을 카운트하여 수평 1주기동안의 기록어드레스를 발생하는 수평기록어드레스 발생부(32)와, 수평기록어드레스가 공급될 화면에 대한 메모리보드를 지정하기 위한 수평 CRT 지정부(33)와, 수평동기신호(HS)를 카운트하여 1수직주기동안의 기록어드레스를 발생하는 수직기록어드레스발생부(34)와, 수직기록어드레스가 공급될 화면에 대한 메모리 보드를 지정하는 수직 CRT 지정부(35)와, 주클럭(ø)과 수평동기신호(HS)를 카운트하여 수평, 수직독출어드레스를 발생하는 수평, 수직 독출어드레스발생부(36,37)와, 수평수직기록어드레스(WA)와 수평수직독출어드레스(RA)를 상호 교번되게 절환하여 메모리뱅크 어드레스(BA1)(BA2)를 공급하기 위한 어드레스 절환부(38) 및 수평, 수직 칩선택신호(HCS)(VCS)와 출력인에이블신호
    Figure kpo00040
    를 절환하여 상기 메모리뱅크어드레스(BA1)(BA2)와 함께 칩선택신호
    Figure kpo00041
    를 공급하는 칩선택신호 발생부(39)로 구성된 것을 특징으로 하는 멀티비젼 시스템.
  3. 제2항에 있어서, 수평, 수직기록어드레스 발생부(32,34)는 주클릭 또는 수평동기신호(HS)를 카운트하여 수평, 수직기록어드레스(WA0-WA15)를 출력시키는 카운터(51,52)(71,72)와, 확대배율에 따른 어드레스 한계치를 조합시키는 앤드게이트(AD4-AD6)(AD11-AD13), 배율지정스위치(SW1-SW13)에 의해 입력배율을 선택하여 앤드게이트(AD3)(AD10)을 통해 카운트(51)(52)(71)(72)를 클리어시키는 멀티플렉서(53)(73) 및, 멀티플렉서(53)(73)의 출력 신호를 카운트하여 수평, 수직 CRT를 구분하기 위한 신호(H1-H5)(V1-V5)를 출력시키는 카운터(54)(55)(74)(75)로 구성된 것을 특징으로 하는 멀티비젼 시스템.
  4. 제2항에 있어서, 수평 수직 CRT 지정부(33)(35)는 수평 수직 구분신호(H1-H5)(V1-V5)를 앤드게이트(AD7-AD9)(AD14-AD16)를 통해 공급받아 배율지정스위치(SW1-SW3)에 의해 배율범위를 출력하는 멀티플렉서(61)(81)와, 멀티플렉서(61)(81)로부터 플립플롭(62)(82)을 통해 인에블신호를 공급받아 구분신호(H1-H4)(V1-V4)를 디코딩하는 디코더(63)(83) 및 디코더(63)(8)의 출력으로부터 각 배율에 따라 수평, 수직 칩선택신호(HCS1-HCS6)(VCS1-VCS6)를 출력시키는 멀티플렉서(64-69)(84-89)로 각각 구성된 것을 특징으로 하는 멀티비젼 시스템.
  5. 제2항에 있어서, 수평, 수직 돌출어드레스발생부(36)(37)는 주클럭(ø) 또는 수평동기신호(HS)를 카운트하는 (91)(101)와 상기의 카운터(91)(101)의 출력을 배율지정스위치(SW1-SW3)에 의해 클럭신호를 분주시키기 위한 앤드게이트(AD17-AD20)(AD24-AD27)와 상기 앤드게이트의 출력을 선택적으로 출력시키기 위한 멀티플렉서(92)(102)와, 분주된 클럭을 카운트하여 수평수직독출어드레스(RA0-RA15)를 출력시키는 카운터(93)(94)(103)(104)와, 독출어드레스(RA0-RA15)와 함께 독출클럭(RDCK)을 발생시키기 위해 앤드게이트(AD21-AD23)(AD28-AD30)와 멀티플렉서(95)(105), 플립플롭(96)(106) 및 오아게이트(OR3)(OR4)로 각각 구성된 것을 특징으로 하는 멀티비젼 시스템.
  6. 제2항에 있어서, 칩선택신호발생부(39)는 수평칩선택신호(HCS1-HCS6)와, 수직칩선택신호(VCS1-VCS6)를 입력으로 하되 매트릭스 배열로 배치되어 각각의 메모리 보드에 칩선택신호
    Figure kpo00042
    를 공급하는 다수의 오아게이트와, 상기의 칩선택신호
    Figure kpo00043
    와 출력인에이블신호
    Figure kpo00044
    를 절환시켜 각각의 메모리뱅크에 기록, 독출에 따른 칩선택신호
    Figure kpo00045
    를 제공하기 위한 멀티플렉서(121)로 구성됨을 특징으로 하는 멀티비젼 시스템.
KR1019870008831A 1987-08-12 1987-08-12 멀티비젼 시스템 KR910005249B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870008831A KR910005249B1 (ko) 1987-08-12 1987-08-12 멀티비젼 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870008831A KR910005249B1 (ko) 1987-08-12 1987-08-12 멀티비젼 시스템

Publications (2)

Publication Number Publication Date
KR890004552A KR890004552A (ko) 1989-04-22
KR910005249B1 true KR910005249B1 (ko) 1991-07-24

Family

ID=19263719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870008831A KR910005249B1 (ko) 1987-08-12 1987-08-12 멀티비젼 시스템

Country Status (1)

Country Link
KR (1) KR910005249B1 (ko)

Also Published As

Publication number Publication date
KR890004552A (ko) 1989-04-22

Similar Documents

Publication Publication Date Title
KR100339898B1 (ko) 영상표시장치
US4740786A (en) Apparatus for driving liquid crystal display
JP4646446B2 (ja) 映像信号処理装置
JPH1079905A (ja) ディジタルディスプレイ装置の画像サイズ調整方法及びその画像サイズ調整回路
JPS62142476A (ja) テレビジョン受像機
JPH09130675A (ja) 縮小画像表示装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JPH0267083A (ja) ズーム機能のためのアドレス発生回路
KR910005249B1 (ko) 멀티비젼 시스템
JPH05292476A (ja) 汎用走査周期変換装置
JPH11177884A (ja) マルチ画面表示装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JP3630587B2 (ja) 映像編集方法及びその装置
KR920002535B1 (ko) 픽처-인-픽처에서의 수직방향 확대회로
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
KR900007618B1 (ko) 입체 텔레비젼의 플리커 제거장치
KR960012488B1 (ko) 디지탈방식 화상처리 장치의 주사방식 전환장치
KR900000538B1 (ko) 멀티비젼시스템의 콘트롤러
GB2170033A (en) Apparatus for driving liquid crystal display
JP2672584B2 (ja) 文字放送受信機
JPH113066A (ja) 液晶表示装置
JP2597983B2 (ja) 複数画面テレビ受像機
JPS61182380A (ja) ２画面テレビ受信機
KR960001739B1 (ko) 광 스크린의 화상 가변 표시장치
JPS61192185A (ja) ２画面テレビ受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J2X1 Appeal (before the patent court)

Free format text: INVALIDATION IN ENTIRETY

J206 Request for trial to confirm the scope of a patent right
J2X1 Appeal (before the patent court)

Free format text: CONFIRMATION OF THE SCOPE OF RIGHT

FPAY Annual fee payment

Payment date: 20070724

Year of fee payment: 17

EXPY Expiration of term