KR100266609B1 - 영상신호 처리기의 디지탈 필드 스위칭 회로 - Google Patents

영상신호 처리기의 디지탈 필드 스위칭 회로 Download PDF

Info

Publication number
KR100266609B1
KR100266609B1 KR1019980007238A KR19980007238A KR100266609B1 KR 100266609 B1 KR100266609 B1 KR 100266609B1 KR 1019980007238 A KR1019980007238 A KR 1019980007238A KR 19980007238 A KR19980007238 A KR 19980007238A KR 100266609 B1 KR100266609 B1 KR 100266609B1
Authority
KR
South Korea
Prior art keywords
signal
digital
output
signals
video signal
Prior art date
Application number
KR1019980007238A
Other languages
English (en)
Other versions
KR19990073952A (ko
Inventor
김양기
김현상
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980007238A priority Critical patent/KR100266609B1/ko
Publication of KR19990073952A publication Critical patent/KR19990073952A/ko
Application granted granted Critical
Publication of KR100266609B1 publication Critical patent/KR100266609B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/2624—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects for obtaining an image which is composed of whole input images, e.g. splitscreen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)

Abstract

본 발명은 영상신호 처리기에서 필드메모리를 2조로 운용하고 필드메모리에 영상신호를 라이트하거나 리드할 때 소정의 마진을 두어 수직동기구간이 조금씩 상이한 영상신호가 입력되는 경우에도 동기를 정확하게 맞출 수 있도록 하기 위하여, 카메라측에서 출력되는 소오스 영상신호(V1-V8)를 순차적으로 선택하는 8×1멀티플렉서(102A-102D)와; 상기 8×1멀티플렉서(102A-102D)에서 출력되는 아날로그의 영상신호를 디지탈신호로 변환하는 A/D변환기(103A-103D)와; 상기 A/D변환기(103A-103D)에서 출력되는 영상 데이터를 필드메모리(105A),(105B)에 교번되게 라이트/리드하고, 소정의 시간차를 두고 라이트/리드하는 콘트롤러(104)와; 상기 필드메모리(105A),(105B)에서 리드출력되는 디지탈 영상데이터를 아날로그신호로 변환하는 D/A변환기(106)와; 상기 D/A변환기(106)의 출력 영상신호에 채널코드(CH_CODE)를 더하여 출력하는 가산기(107)를 포함하여 구성한 것이다.

Description

영상신호 처리기의 디지탈 필드 스위칭 회로
본 발명은 카메라에서 출력되는 영상신호를 처리하여 외부로 출력하는 기술에 관한 것으로, 특히 수직 동기구간이 서로 다른 복수개 카메라의 영상신호를 처리하여 외부에 출력하거나 기록매체에 기록할 때, 필드단위로 처리하여 동기를 정확하게 맞추고 동일 시간에 보다 많은 수의 프레임을 출력하여 자연스러운 분할 화면을 재현할 수 있도록한 영상신호 처리기의 디지탈 필드 스위칭 회로에 관한 것이다.
도 1은 종래기술에 의한 카메라 영상신호 처리기의 블록도로서 이에 도시한 바와 같이, 각 카메라에서 출력되는 복합영상신호(CV)에 대해 1수평라인씩 순차적으로 선택하는 8×1멀티플렉서(1A),(1B)와; 상기 8×1멀티플렉서(1A),(1B)에서 출력되는 수평라인의 복합영상신호로 부터 휘도/색신호(Y1/C1),(Y2/C2)를 분리해내는 휘도/색신호 분리기(2A),(2B)와; 상기 휘도/색신호(Y1/C1),(Y2/C2)를 공급받아 휘도/색신호(Y/C)로 재 결합하는 휘도/색신호 혼합기(3)와; 상기 휘도/색신호 혼합기(3)에서 출력되는 아날로그의 휘도신호(Y)와 색신호(C)를 디지탈신호로 변환하여 각각의 필드메모리(5A),(5B)에 공급하는 A/D변환기(4A),(4B)와; 상기 필드메모리(5A),(5B)에서 출력되는 디지탈 휘도신호와 색신호를 아날로그신호로 변환하는 D/A변환기(6A),(6B)와; 상기 D/A변환기(6A),(6B)에서 출력되는 휘도신호와 색신호를 혼합하는 혼합기(7)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
각 카메라에서 출력되는 복합영상신호(CV)는 8×1멀티플렉서(1A),(1B)에 의해 1 수평라인씩 순차적으로 선택되고, 휘도/색신호 분리기(2A),(2B)는 그 8×1멀티플렉서(1A),(1B)에서 출력되는 수평라인 단위의 복합영상신호에서 휘도/색신호(Y1/C1), (Y2/C2)를 각각 분리해 낸다.
상기 휘도/색신호(Y1/C1),(Y2/C2)는 휘도/색신호 혼합기(3)에 공급되어 휘도신호(Y)와 색신호(C)로 재 결합되고, 그 휘도신호(Y)와 색신호(C)가 A/D변환기(4A), (4B)를 통해 디지탈신호로 변환되어 각각의 필드메모리(5A),(5B)에 저장된다.
이후, 상기 필드메모리(5A),(5B)에 저장된 휘도신호(Y)와 색신호(C)는 제어부에 의해 필드 단위로 출력되고, 이들은 D/A변환기(6A),(6B)를 통해 다시 아날로그신호로 변환된 후 혼합기(7)에서 다시 하나의 복합영상신호로 합성되어 비디오 테이프와 같은 기록매체에 기록되거나 외부의 처리장치로 전달된다.
그러나, 이와 같은 종래의 영상신호 처리회로에 있어서는 휘도신호와 색신호에 대해 필드메모리를 1조로 운용하기 때문에 수직동기구간이 조금씩 상이한 영상신호가 입력되는 경우 이에 적절히 대응하여 동기를 정확하게 맞출 수 없게 되고, 이로 인하여 재생처리할 때 주기적으로 화면이 떨리는 결함이 있었다. 또한, 지정된 시간에 제공되는 화면수가 매우 적으므로 예로써, 4대의 카메라를 설치하여 4분할 화면을 제공하는 경우 7장/sec 화면이 제공되므로 자연스런 화면을 제공할 수 없게 되는 결함이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 수직동기구간이 조금씩 상이한 영상신호가 입력되는 경우에도 동기를 정확하게 맞추고, 동일 시간에 보다 많은 수의 프레임을 출력할 수 있도록 필드메모리를 2조로 운용하는 영상신호 처리기의 디지탈 필드 스위칭 회로를 제공함에 있다.
도 1은 종래기술에 의한 카메라 영상신호 처리기의 블록도.
도 2a는 본 발명 영상신호 처리기의 디지탈 필드 스위칭 회로의 예시 블록도.
도 2b는 본 발명에 의한 화면 분할처리 예시 블록도.
도 3의 (a)-(l)은 도 2a에서 필드를 기준으로 한 각부의 파형도.
도 4의 (a)-(l)은 도 2a에서 프레임을 기준으로 한 각부의 파형도.
***도면의 주요 부분에 대한 부호의 설명***
101A,101B : 버퍼 102A-102D : 8×1멀티플렉서
103A-103D : A/D변환기 104 : 콘트롤러
105A,105B : 필드메모리 106 : D/A변환기
107 : 가산기 108 : 온스크린 처리부
도 2a는 본 발명의 목적을 달성하기 위한 영상신호 처리기의 디지탈 필드 스위칭 회로의 일실시 예시도로서 이에 도시한 바와 같이, 카메라에서 출력되는 소오스 영상신호(V1-V4),(V5-V8)를 완충증폭하는 버퍼(101A),(101B)와; 상기 버퍼(101A), (101B)에서 출력되는 영상신호를 순차적으로 선택하는 8×1멀티플렉서(102A-102D)와; 상기 8×1멀티플렉서(102A-102D)에서 출력되는 아날로그의 영상신호를 디지탈신호로 변환하는 A/D변환기(103A-103D)와; 상기 A/D변환기(103A-103D)에서 출력되는 영상 데이터를 필드메모리(105A),(105B)에 교번되게 라이트/리드하고, 소정의 시간차를 두고 라이트/리드하는 콘트롤러(104)와; 상기 필드메모리(105A),(105B)에서 리드출력되는 디지탈 영상데이터를 아날로그신호로 변환하는 D/A변환기(106)와; 상기 D/A변환기(106)에서 출력되는 영상신호에 채널코드(CH_CODE)를 더하여 출력하는 가산기(107)와; 마이크로컴퓨터(109)에서 출력되는 시리얼 데이터에 상응되는 온스크린신호를 생성하여 상기 가산기(107)에서 출력되는 영상신호와 합성하는 온스크린 처리부(108)와; 시스템 각부의 동작을 총괄제어하는 마이크로컴퓨터(109)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 2b 내지 도 4를 참조하여 상세히 설명하면 다음과 같다.
카메라에서 출력되는 소오스 영상신호(V1-V4),(V5-V8)가 버퍼(101A), (101B)를 통해 완충 증폭된 후 8×1멀티플렉서(102A-102D)에 의해 순차적으로 선택되고, 이렇게 선택출력되는 아날로그의 영상신호가 A/D변환기(103A-103D)에 의해 디지탈신호로 변환되어 콘트롤러(104)에 전달된다.
콘트롤러(104)는 상기 A/D변환기(103A-103D)에서 출력되는 디지탈 영상신호를 공급받아 필드메모리(105A),(105B)에 교번되게 라이트(write)/리드(read)하고, 이때 라이트/리드되는 타이밍을 적절히 조정하여 동기가 정확하게 일치되는데 이 과정을 도 3을 참조하여 상세히 설명하면 다음과 같다.
상기 콘트롤러(104)는 필드메모리(105A)에서 영상신호를 리드하는 동작과 필드메모리(105B)에 영상신호를 라이트하는 동작을 동시에 수행하고, 필드메모리(105B)에 영상신호를 라이트하는 동작과 필드메모리(105B)에서 영상신호를 리드하는 동작을 동시에 수행하게 되며, 이때, 도 3의 (b)와 같은 리드리세트신호(RSTR)와 도 3의 (c)와 같은 리드인에이블신호(RE)를 사용한다.
즉, 수직동기신호가 서로 다른 영상신호가 입력되더라도 이들의 동기를 정확하게 일치시킬 수 있도록 하기 위하여, 상기 필드메모리(105A), (105B)에 영상데이터를 라이트하기 위해 라이트 인에이블신호(WE1),(WE2)를 출력할 때 도 3의 (f)-(i)에서와 같이 수직동기신호를 기준으로 22수평라인(22H)의 시차를 두고 그 라이트 인에이블신호(WE1),(WE2)를 인에이블시키고, 저장이 완료된 후 리드 인에이블신호(RE)를 출력할 때 도 3의 (c)에서와 같이 20H의 시차를 두고 그 리드 인에이블신호(RE)를 인에이블시킨다.
이렇게 출력되는 영상 데이터는 D/A변환기(106)를 통해 아날로그의 영상신호로 변환된 후 가산기(107)에서 채널코드(CH_CODE)와 가산되고, 다시 온스크린 처리부(108)에서 온스크린신호와 합성되어 최종의 영상신호(Vout)로 출력된다.
여기서, 리드리세트신호(RSTR)는 1필드씩 영상 데이터를 리드할 수 있도록하기 위하여 상기 필드메모리(105A),(105B)에 공급하는 리세트신호로서 이는 도 3의 (a),(b)에서와 같이 홀수/짝수신호(odd/even)의 상승,하강에지에 동기된 형태로 출력된다. 상기 필드메모리(105A),(105B)의 리드인에이블신호(RE)는 도 3의 (c)에서와 같이 하나의 필드가 시작된 후 20H 이후에 인에이블된다. 상기 필드메모리(105A),(105B)의 아웃인에이블신호(OE1),(OE2)는 도 3의 (d),(e)에서와 같이 상기 도 3의 (a)의 홀수/짝수신호(odd/even)에 동기되어 1필드 단위로 절환된다. 상기 필드메모리(105A),(105B)의 라이트 인에이블신호(WE1),(WE2)는 도 3의 (h),(i)에서와 같이 상기 홀수/짝수신호(odd/even)의 상승,하강에지신호가 검출된 후 22H 이후에 인에이블된다. 도 3의 (h)에 도시된 트리거신호(TRI)는 각 카메라로 부터 입력되는 영상신호를 절환시키기 위한 타이밍신호로 사용된다.
도 4의 (a)-(l)은 도 2a에서 프레임을 단위로 할 때 각 제어신호의 타이밍관계를 보인 것이다.
도 3 및 도 4의 타이밍도에서 M1,MEM1은 필드메모리(105A)를 의미하고, M2,MEM2는 필드메모리(105B)를 의미한다.
한편, 도 2b는 상기 도 2a에서 처리된 영상신호(Vout)를 여러 화면으로 분할처리하여 하나의 표시부에 디스플레이하는 예를 보인 블록도로서 이의 작용을 설명하면 다음과 같다.
입력 영상신호(Vin)가 디지탈 디코더(201)에 공급되어 휘도신호(Y) 및 색차신호(U,V)가 복원됨과 아울러 디지탈신호로 변환되고, 다른 한편으로는 동기분리 및 식별번호검출부(202)에 공급되어 동기신호가 분리됨과 아울러 카메라의 식별번호가 분리검출된다.
상기 디지탈 디코더(201)에서 출력되는 휘도신호 및 색차신호(Y,U,V)는 필드메모리(203)에 저장된 후 다시 콘트롤러(207)의 제어를 받아 리드출력되고, 이는 디지탈 엔코더(204)에 의해 아날로그신호로 변환됨과 아울러 부호화 처리된다. 이렇게 처리된 영상신호가 온스크린 처리부(108)를 통해 표시부(206)에 디스플레이되는데, 이때, 콘트롤러(207)는 상기 동기분리 및 식별번호검출부(202)에서 검출된 카메라의 식별번호를 근거로 상기 필드메모리(203)의 리드/라이트 동작을 제어하여 하나의 표시부(206)에 여러개로 분할된 화면(S1-S8)이 디스플레이된다.
참고로, 상기와 같은 처리과정을 통해 4개의 분할된 화면으로 디스플레이되는 경우 각 화면은 15/sec개 제공되므로 종래에 비해 훨씬 자연스러운 화면을 제공할 수 있게 된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 필드메모리를 2조로 운용하고 필드메모리에 영상신호를 라이트하거나 리드할 때 소정의 마진을 둠으로써 수직동기구간이 조금씩 상이한 영상신호가 입력되는 경우에도 동기를 정확하게 맞출 수 있고, 동일 시간에 보다 많은 수의 프레임을 출력할 수 있어 보다 자연스러운 화면을 제공할 수 있는 효과가 있다.

Claims (2)

  1. 다수의 카메라측에서 출력되는 소오스 영상신호(V1-V8)를 순차적으로 선택하는 멀티플렉서(102A-102D)와; 상기 멀티플렉서(102A-102D)에서 출력되는 아날로그의 영상신호를 디지탈신호로 변환하는 A/D변환기(103A-103D)와; 상기 A/D변환기(103A- 103D)에서 출력되는 영상 데이터를 필드메모리(105A),(105B)에 교번되게 라이트/리드하고, 소정의 시간차를 두고 라이트/리드하는 콘트롤러(104)와; 상기 필드메모리(105A),(105B)에서 리드출력되는 디지탈 영상데이터를 아날로그신호로 변환하는 D/A변환기(106)와; 상기 D/A변환기(106)의 출력 영상신호에 채널코드(CH_CODE)를 더하여 출력하는 가산기(107)를 포함하여 구성한 것을 특징으로 하는 영상신호 처리기의 디지탈 필드 스위칭 회로.
  2. 제1항에 있어서, 상기 가산기(107)에서 출력되는 아날로그의 영상신호로 부터 휘도신호(Y) 및 색차신호(U,V)를 복원함과 아울로 디지탈신호로 변환하는 디지탈 디코더(201)와; 상기 가산기(107)에서 출력되는 아날로그의 영상신호로 부터 동기신호와 카메라의 식별번호를 검출해내는 동기분리 및 식별번호검출부(202)와; 상기 검출된 카메라의 식별번호를 근거로 상기 디지탈 디코더(201)에서 출력되는 휘도신호 및 색차신호(Y,U,V)를 필드메모리(203)에 라이트/리드하여 그로부터 분할된 형태의 휘도신호 및 색차신호가 출력되게 하는 콘트롤러(207)와; 상기 필드메모리(203)에서 출력되는 휘도신호 및 색차신호(Y,U,V)를 아날로그신호로 변환함과 아울러 부호화 처리하여 표시부(206)측으로 출력하는 디지탈 엔코더(204)를 더 포함하여 구성한 것을 특징으로 하는 영상신호 처리기의 디지탈 필드 스위칭 회로.
KR1019980007238A 1998-03-05 1998-03-05 영상신호 처리기의 디지탈 필드 스위칭 회로 KR100266609B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007238A KR100266609B1 (ko) 1998-03-05 1998-03-05 영상신호 처리기의 디지탈 필드 스위칭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007238A KR100266609B1 (ko) 1998-03-05 1998-03-05 영상신호 처리기의 디지탈 필드 스위칭 회로

Publications (2)

Publication Number Publication Date
KR19990073952A KR19990073952A (ko) 1999-10-05
KR100266609B1 true KR100266609B1 (ko) 2000-09-15

Family

ID=19534253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007238A KR100266609B1 (ko) 1998-03-05 1998-03-05 영상신호 처리기의 디지탈 필드 스위칭 회로

Country Status (1)

Country Link
KR (1) KR100266609B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams

Also Published As

Publication number Publication date
KR19990073952A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
KR0146345B1 (ko) 수퍼임포즈장치
JPS62193378A (ja) 方式変換装置
JPH04299687A (ja) テレビジョン方式変換装置
KR100266609B1 (ko) 영상신호 처리기의 디지탈 필드 스위칭 회로
KR100392690B1 (ko) 화상표시장치
US5394276A (en) Method and apparatus for two-channel recording of video signals
US5155600A (en) Video disk playback apparatus
KR100403692B1 (ko) 화상표시장치
JP2006246281A (ja) 映像信号処理装置
KR900008244Y1 (ko) 자기기록 재생장치의 화상기록 재생회로
KR100224090B1 (ko) 엔티에스씨/팔 방송방식겸용 영상신호 저장기능을 갖는 영상기기
KR200283945Y1 (ko) 화질 열화 방지가 가능한 다중 화면 분할기
KR100207700B1 (ko) 화상변환방법 및 장치
JPH08111846A (ja) 汎用アナログｖｔｒ用画像信号多重化処理装置
KR100203584B1 (ko) 프로젝터의 영상데이터처리장치
KR100200129B1 (ko) 영상재생시스템의 2화면재생시 화면위치변환장치
JPS60219884A (ja) 画像記憶装置
KR930016965A (ko) 일정선속도형 광디스크 플레이어의 조그(jog)방법
JPH09182016A (ja) 映像データ記録装置、映像データ再生装置、および、映像表示装置
JP3156566B2 (ja) 映像信号記録装置
KR19990034132A (ko) 디브이디 재생 장치의 부영상 재생 회로
JPH0595529A (ja) 画像表示方法
JPS5983481A (ja) 静止画再生装置
JPH01173983A (ja) 映像・音声シミュレーション方法
GB2392037A (en) Multiplexing two signals into sequential, horizontally or vertically compressed multiplexed signal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee