JPH06268912A - 画面表示回路装置 - Google Patents
画面表示回路装置Info
- Publication number
- JPH06268912A JPH06268912A JP5055651A JP5565193A JPH06268912A JP H06268912 A JPH06268912 A JP H06268912A JP 5055651 A JP5055651 A JP 5055651A JP 5565193 A JP5565193 A JP 5565193A JP H06268912 A JPH06268912 A JP H06268912A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pattern
- screen display
- data
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 文字の重ね書き等によって画面表示のバリエ
ーションを広げる。 【構成】 文字ROM (1) ５に格納されているドットデー
タを用いて生成した固定的な文字パターンと、文字RAM
(2) 24に作成された自由な文字パターンとのそれぞれの
表示位置に応じたドットデータの出力タイミングを位置
制御回路９が制御し、OR回路８で文字ROM (1) ５からの
出力データと文字RAM (2) 24からの出力データとの論理
和をとり、文字パターンを合成して文字を重ね書きす
る。
ーションを広げる。 【構成】 文字ROM (1) ５に格納されているドットデー
タを用いて生成した固定的な文字パターンと、文字RAM
(2) 24に作成された自由な文字パターンとのそれぞれの
表示位置に応じたドットデータの出力タイミングを位置
制御回路９が制御し、OR回路８で文字ROM (1) ５からの
出力データと文字RAM (2) 24からの出力データとの論理
和をとり、文字パターンを合成して文字を重ね書きす
る。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン(TV)画面
に文字，記号等のドットパターンを表示する画面表示回
路装置に関する。
に文字，記号等のドットパターンを表示する画面表示回
路装置に関する。
【０００２】
【従来の技術】図７は従来の画面表示回路の構成を示す
ブロック図である。図中、１はCPU ，２は画面表示プロ
グラムが書き込まれるRAM 、３はシステムプログラムが
格納されているROM 、４は文字データの出力順を決定す
るデータが書き込まれる文字RAM 、５は複数の文字のド
ットパターンが格納されている文字ROM 、６は文字ROM
５のパラレル出力をシリアルデータに変換するパラレル
／シリアル変換回路（以下、パラ・シリ変換回路とい
う）、７はTVのブラウン管のRGB 端子に接続されている
RGB 出力端子である。
ブロック図である。図中、１はCPU ，２は画面表示プロ
グラムが書き込まれるRAM 、３はシステムプログラムが
格納されているROM 、４は文字データの出力順を決定す
るデータが書き込まれる文字RAM 、５は複数の文字のド
ットパターンが格納されている文字ROM 、６は文字ROM
５のパラレル出力をシリアルデータに変換するパラレル
／シリアル変換回路（以下、パラ・シリ変換回路とい
う）、７はTVのブラウン管のRGB 端子に接続されている
RGB 出力端子である。
【０００３】次に、動作について説明する。ROM 3 のシ
ステムプログラムに従ってCPU １が動作し、画面表示プ
ログラムがRAM ２に書き込まれる。CPU １は文字の表示
順序を決定するデータを文字RAM ４に転送する。例え
ば、文字ROM ５の１番地に〔Ａ〕，２番地に〔Ｂ〕，３
番地に〔Ｃ〕，４番地に〔Ｄ〕のドットパターンが格納
されている場合、文字RAM ４に“１→３→２→４”の番
地順に文字を表示する表示順データを書き込んでおく
と、文字ROM ５からは“Ａ→Ｃ→Ｂ→Ｄ”の順に各文字
のパラレルデータが出力される。パラ・シリ変換回路６
が文字ROM ５からのパラレル出力をシリアルデータに変
換すると、“ＡＣＢＤ”のシリアルデータがRGB 出力端
子７から出力され、このシリアルデータがTVのブラウン
管のRGB 端子を介してTV画面に出力され、画面上に“Ａ
ＣＢＤ”の文字が表示される。
ステムプログラムに従ってCPU １が動作し、画面表示プ
ログラムがRAM ２に書き込まれる。CPU １は文字の表示
順序を決定するデータを文字RAM ４に転送する。例え
ば、文字ROM ５の１番地に〔Ａ〕，２番地に〔Ｂ〕，３
番地に〔Ｃ〕，４番地に〔Ｄ〕のドットパターンが格納
されている場合、文字RAM ４に“１→３→２→４”の番
地順に文字を表示する表示順データを書き込んでおく
と、文字ROM ５からは“Ａ→Ｃ→Ｂ→Ｄ”の順に各文字
のパラレルデータが出力される。パラ・シリ変換回路６
が文字ROM ５からのパラレル出力をシリアルデータに変
換すると、“ＡＣＢＤ”のシリアルデータがRGB 出力端
子７から出力され、このシリアルデータがTVのブラウン
管のRGB 端子を介してTV画面に出力され、画面上に“Ａ
ＣＢＤ”の文字が表示される。
【０００４】
【発明が解決しようとする課題】ところで、TVの画面表
示はチャネル番号，音量，メニュー等の表示が一般的で
あったが、最近はパーソナルコンピュータ並みのマルチ
ウインド表示をはじめとして、わかりやすく見やすい表
示を行うための表示のバリエーションに対する要求が高
まってきている。しかし、以上のような従来の画面表示
回路では、文字，記号等をずらして重ねて表示するなど
の表示のバリエーションが得られないという問題があっ
た。
示はチャネル番号，音量，メニュー等の表示が一般的で
あったが、最近はパーソナルコンピュータ並みのマルチ
ウインド表示をはじめとして、わかりやすく見やすい表
示を行うための表示のバリエーションに対する要求が高
まってきている。しかし、以上のような従来の画面表示
回路では、文字，記号等をずらして重ねて表示するなど
の表示のバリエーションが得られないという問題があっ
た。
【０００５】本発明はこのような問題点を解決するため
になされたものであって、１チップで文字の重ね書きな
どの表示のバリエーションを広げる画面表示回路装置の
提供を目的とする。
になされたものであって、１チップで文字の重ね書きな
どの表示のバリエーションを広げる画面表示回路装置の
提供を目的とする。
【０００６】
【課題を解決するための手段】第１の発明に係る画面表
示回路装置は、それぞれが表示パターンを生成する複数
の画面表示回路を同一半導体基板に形成し、これらの表
示パターンの表示位置に応じて表示パターンデータの画
面表示回路からの出力タイミングを制御し、複数の表示
パターンデータを合成して文字の重ね書きを行うことを
特徴とする。
示回路装置は、それぞれが表示パターンを生成する複数
の画面表示回路を同一半導体基板に形成し、これらの表
示パターンの表示位置に応じて表示パターンデータの画
面表示回路からの出力タイミングを制御し、複数の表示
パターンデータを合成して文字の重ね書きを行うことを
特徴とする。
【０００７】第２の発明に係る画面表示回路装置は、さ
らに、複数の画面表示回路に、ROMに予め格納されてい
る固定的なパターンを用いて表示パターンを生成する画
面表示回路と、RAM 上に自由に作成されたパターンを用
いて表示パターンを生成する画面表示回路との両方が含
まれることを特徴とする。
らに、複数の画面表示回路に、ROMに予め格納されてい
る固定的なパターンを用いて表示パターンを生成する画
面表示回路と、RAM 上に自由に作成されたパターンを用
いて表示パターンを生成する画面表示回路との両方が含
まれることを特徴とする。
【０００８】
【作用】第１の発明に係る画面表示回路装置は、複数の
画面表示回路がそれぞれ生成した表示パターンの画面上
の表示位置に応じて、表示パターンデータの画面表示回
路からの出力タイミングを位置制御回路が制御し、OR回
路で複数の表示パターンの論理和をとって合成し、文字
を重ね書きする。
画面表示回路がそれぞれ生成した表示パターンの画面上
の表示位置に応じて、表示パターンデータの画面表示回
路からの出力タイミングを位置制御回路が制御し、OR回
路で複数の表示パターンの論理和をとって合成し、文字
を重ね書きする。
【０００９】第２の発明に係る画面表示回路装置は、さ
らに、表示パターン格納用のROM に予め格納されている
パターンを用いて生成した固定的な表示パターンに、RA
M 上に作成したパターンを用いて生成した自由な表示パ
ターンを重ね書きする。
らに、表示パターン格納用のROM に予め格納されている
パターンを用いて生成した固定的な表示パターンに、RA
M 上に作成したパターンを用いて生成した自由な表示パ
ターンを重ね書きする。
【００１０】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図１は本発明に係る画面表示回路装置（以
下、本発明装置という）の第１実施例の構成を示すブロ
ック図である。なお、従来例と同一、又は相当部分には
同一符号を付してその説明を省略する。本実施例では文
字RAM (1) ４，文字ROM (1) ５に加えて、これらと同様
のもう１組の文字RAM (2) 14，文字ROM (2) 15を設けて
２個の文字パターンを生成するようにした。さらに、２
個の文字パターンをずらして重ね書きするために、２組
の文字RAM ，文字ROM により生成される文字パターンの
画面表示位置に応じて、文字ROM からのドットデータの
出力タイミングを制御する位置表示回路９を、文字RAM
(1) (2) 4,14とBUS との間に設け、また、２組の文字RO
M (1) (2) 5,15から出力される文字パターンのどちらを
上に表示するかの表示優先度に応じて文字パターンのド
ットデータをマスク処理する優先度制御回路10を、文字
ROM (1) (2) 5,15とOR回路８との間に設けた。
て説明する。図１は本発明に係る画面表示回路装置（以
下、本発明装置という）の第１実施例の構成を示すブロ
ック図である。なお、従来例と同一、又は相当部分には
同一符号を付してその説明を省略する。本実施例では文
字RAM (1) ４，文字ROM (1) ５に加えて、これらと同様
のもう１組の文字RAM (2) 14，文字ROM (2) 15を設けて
２個の文字パターンを生成するようにした。さらに、２
個の文字パターンをずらして重ね書きするために、２組
の文字RAM ，文字ROM により生成される文字パターンの
画面表示位置に応じて、文字ROM からのドットデータの
出力タイミングを制御する位置表示回路９を、文字RAM
(1) (2) 4,14とBUS との間に設け、また、２組の文字RO
M (1) (2) 5,15から出力される文字パターンのどちらを
上に表示するかの表示優先度に応じて文字パターンのド
ットデータをマスク処理する優先度制御回路10を、文字
ROM (1) (2) 5,15とOR回路８との間に設けた。
【００１１】次に、動作について説明する。２個の文字
ROM (1) (2) 5,15の１番地に〔Ａ〕，２番地に〔Ｂ〕，
３番地に〔Ｃ〕，４番地に〔Ｄ〕のドットデータがそれ
ぞれ書かれている場合、文字RAM (1) ４に“１→３→２
→４”の番地順に文字を表示するデータ、文字RAM (2)
14に“４→３→２→１”の番地順に文字を表示するデー
タを書いておくと、文字ROM(1) ５からは“Ａ→Ｃ→Ｂ
→Ｄ”の順に各文字のパラレルデータが出力され、文字
ROM (2) 15からは“Ｄ→Ｃ→Ｂ→Ａ”の順に各文字のパ
ラレルデータが出力される。位置制御回路９は２組の文
字ROM (1) (2) 5,15が生成した“ＡＣＢＤ”と“ＤＣＢ
Ａ”とが書き始めの位置をずらして重ね書きされるよう
に、文字ROM (1) (2) 5,15からのドットデータの出力タ
イミングを制御する。
ROM (1) (2) 5,15の１番地に〔Ａ〕，２番地に〔Ｂ〕，
３番地に〔Ｃ〕，４番地に〔Ｄ〕のドットデータがそれ
ぞれ書かれている場合、文字RAM (1) ４に“１→３→２
→４”の番地順に文字を表示するデータ、文字RAM (2)
14に“４→３→２→１”の番地順に文字を表示するデー
タを書いておくと、文字ROM(1) ５からは“Ａ→Ｃ→Ｂ
→Ｄ”の順に各文字のパラレルデータが出力され、文字
ROM (2) 15からは“Ｄ→Ｃ→Ｂ→Ａ”の順に各文字のパ
ラレルデータが出力される。位置制御回路９は２組の文
字ROM (1) (2) 5,15が生成した“ＡＣＢＤ”と“ＤＣＢ
Ａ”とが書き始めの位置をずらして重ね書きされるよう
に、文字ROM (1) (2) 5,15からのドットデータの出力タ
イミングを制御する。
【００１２】優先度制御回路10は文字ROM (1) (2) 5,15
から出力されたドットデータの表示優先度に応じて、上
に表示する高優先度の文字のドットデータで、このドッ
トデータの表示位置に表示する低優先度の文字のドット
データをマスクする。OR回路８は文字ROM (1) (2) 5,15
のドットデータを論理和をとって合成し、合成ドットデ
ータのシリアルデータははシリ・パラ変換回路でパラレ
ルデータに変換され、RGB 出力端子７からTV画面へ出力
される。図２は以上のような重ね書きの画面表示例の図
である。
から出力されたドットデータの表示優先度に応じて、上
に表示する高優先度の文字のドットデータで、このドッ
トデータの表示位置に表示する低優先度の文字のドット
データをマスクする。OR回路８は文字ROM (1) (2) 5,15
のドットデータを論理和をとって合成し、合成ドットデ
ータのシリアルデータははシリ・パラ変換回路でパラレ
ルデータに変換され、RGB 出力端子７からTV画面へ出力
される。図２は以上のような重ね書きの画面表示例の図
である。
【００１３】図３は本発明装置の第２実施例の構成を示
すブロック図である。従来例及び第１実施例と同一、又
は相当部分には同一符号を付してその説明を省略する。
本実施例では、文字RAM (1) ４及び文字ROM (1) ５に加
えて文字RAM (2) 24を設けた。文字ROM (1) ５には文字
のドットデータが予め格納されているが、文字RAM (2)
24にはCPU １によって文字のドットデータが書き込ま
れ、データは書き換え可能である。
すブロック図である。従来例及び第１実施例と同一、又
は相当部分には同一符号を付してその説明を省略する。
本実施例では、文字RAM (1) ４及び文字ROM (1) ５に加
えて文字RAM (2) 24を設けた。文字ROM (1) ５には文字
のドットデータが予め格納されているが、文字RAM (2)
24にはCPU １によって文字のドットデータが書き込ま
れ、データは書き換え可能である。
【００１４】文字パターンの種類が多い画面表示の場合
は、これらの文字パターンのドットデータを予め文字RO
M (1) ５に格納しておいても、ROM のICパターン面積が
小さいので効率が良いが、このような多種類のデータを
RAM に格納するとすればRAMのICパターン面積は大きい
ので効率が悪い。従って、多くの文字種類を表示する場
所の文字パターンは文字ROM (1) ５を用いて生成し、少
ない文字種類を表示する場所は文字RAM (2) 24に文字ド
ットデータを書き込んで文字パターンを生成すればICパ
ターン面積を小さく抑えられて効率が良いとともに、文
字RAM (2) 24のドットデータは自由にパターンを形成で
きるので表示のバリエーションが増す。
は、これらの文字パターンのドットデータを予め文字RO
M (1) ５に格納しておいても、ROM のICパターン面積が
小さいので効率が良いが、このような多種類のデータを
RAM に格納するとすればRAMのICパターン面積は大きい
ので効率が悪い。従って、多くの文字種類を表示する場
所の文字パターンは文字ROM (1) ５を用いて生成し、少
ない文字種類を表示する場所は文字RAM (2) 24に文字ド
ットデータを書き込んで文字パターンを生成すればICパ
ターン面積を小さく抑えられて効率が良いとともに、文
字RAM (2) 24のドットデータは自由にパターンを形成で
きるので表示のバリエーションが増す。
【００１５】図４は第２実施例の画面表示例を示す図で
ある。カーソルのドットパターンをCPU １で作成して文
字RAM (2) 24に書き込み、このカーソルのドットパター
ンの表示優先度を高位に設定し、文字ROM (1) ５を用い
て生成した文字パターン“ＡＣＢＤ”に重ね書きする
と、文字パターン“ＡＣＢＤ”をカーソルパターンが指
示する画面表示となる。
ある。カーソルのドットパターンをCPU １で作成して文
字RAM (2) 24に書き込み、このカーソルのドットパター
ンの表示優先度を高位に設定し、文字ROM (1) ５を用い
て生成した文字パターン“ＡＣＢＤ”に重ね書きする
と、文字パターン“ＡＣＢＤ”をカーソルパターンが指
示する画面表示となる。
【００１６】図５は本発明装置の第３実施例の画面表示
例を示す図であって、回路構成は第２実施例と同一であ
る。本実施例では文字ROM (1) ５からのドットパターン
と、文字RAM (2) 24に書き込んだドットパターンとを合
成することによって、例えば、文字ROM (1) ５からのパ
ターンが文字であった場合は滑らかな文字に修正され
る。文字RAM (2) 24のドットパターンは書き換え可能で
あるので、文字ROM (1) ５からのパターンに応じた修正
パターンを自由に書き込むことができる。
例を示す図であって、回路構成は第２実施例と同一であ
る。本実施例では文字ROM (1) ５からのドットパターン
と、文字RAM (2) 24に書き込んだドットパターンとを合
成することによって、例えば、文字ROM (1) ５からのパ
ターンが文字であった場合は滑らかな文字に修正され
る。文字RAM (2) 24のドットパターンは書き換え可能で
あるので、文字ROM (1) ５からのパターンに応じた修正
パターンを自由に書き込むことができる。
【００１７】図６は本発明装置の第４実施例の画面表示
例を示す図であって、回路構成は第２実施例と同一であ
る。本実施例では文字ROM (1) ５の数字パターンと、文
字RAM (2) 24に書き込んだ貨幣単位（「円」「元」「ド
ル」「マルク」など）のドットパターンとを合成する。
例を示す図であって、回路構成は第２実施例と同一であ
る。本実施例では文字ROM (1) ５の数字パターンと、文
字RAM (2) 24に書き込んだ貨幣単位（「円」「元」「ド
ル」「マルク」など）のドットパターンとを合成する。
【００１８】
【発明の効果】以上のように、第１の発明の画面表示回
路装置は同一半導体基板に内蔵した複数の画面表示回路
で文字の重ね書きができるので、画面表示のバリエーシ
ョンが広がるという優れた効果を奏する。
路装置は同一半導体基板に内蔵した複数の画面表示回路
で文字の重ね書きができるので、画面表示のバリエーシ
ョンが広がるという優れた効果を奏する。
【００１９】また、第２の発明の画面表示回路装置は、
ROM に格納された固定的な表示パターンに加えてRAM 上
に作成した自由な表示パターンも使って重ね書きができ
るので、表示パターンのバリエーションが広がるという
優れた効果を奏する。
ROM に格納された固定的な表示パターンに加えてRAM 上
に作成した自由な表示パターンも使って重ね書きができ
るので、表示パターンのバリエーションが広がるという
優れた効果を奏する。
【図１】本発明装置の第１実施例の構成を示すブロック
図である。
図である。
【図２】第１実施例による重ね書きを説明する図であ
る。
る。
【図３】本発明装置の第２実施例の構成を示すブロック
図である。
図である。
【図４】第２実施例の画面表示例の図である。
【図５】第３実施例の画面表示例の図である。
【図６】第４実施例の画面表示例の図である。
【図７】従来の画面表示回路装置のブロック図である。
１ CPU ２ RAM ３ ＲＯＭ ４ 文字ＲＡＭ （１） ５ 文字ROM (1) ８ OR回路 ９ 位置制御回路 10 優先度制御回路 24 文字ＲＡＭ （２）
Claims (2)
- 【請求項１】 画面表示プログラムを実行するCPU ，シ
ステムプログラムを格納するROM 及び画面表示プログラ
ムを格納するRAM が同一の半導体基板に形成されている
画面表示回路装置において、それぞれが表示パターンを
生成する複数の画面表示回路と、該画面表示回路がそれ
ぞれ生成する表示パターンの画面表示位置に応じて画面
表示回路からの表示パターンデータの出力タイミングを
制御する位置制御回路と、前記画面表示回路からそれぞ
れ出力される表示パターンデータを合成するOR回路とを
備え、前記複数の画面表示回路，前記位置制御回路及び
前記OR回路が前記半導体基板に形成されていることを特
徴とする画面表示回路装置。 - 【請求項２】 前記複数の画面表示回路は、表示パター
ン格納用のROM に予め格納されているパターンを用いて
表示パターンを生成する画面表示回路と、RAM 上に作成
されたパターンを用いて表示パターンを生成する画面表
示回路とを含む請求項１記載の画面表示回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055651A JPH06268912A (ja) | 1993-03-16 | 1993-03-16 | 画面表示回路装置 |
| US08/206,379 US5420610A (en) | 1993-03-16 | 1994-03-07 | Screen display circuit apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055651A JPH06268912A (ja) | 1993-03-16 | 1993-03-16 | 画面表示回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268912A true JPH06268912A (ja) | 1994-09-22 |
Family
ID=13004743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5055651A Pending JPH06268912A (ja) | 1993-03-16 | 1993-03-16 | 画面表示回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5420610A (ja) |
| JP (1) | JPH06268912A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107408A (ja) * | 1993-10-05 | 1995-04-21 | Mitsubishi Electric Corp | 画面表示装置内蔵のシングルチップマイクロコンピュータ |
| US6771267B1 (en) * | 2000-03-22 | 2004-08-03 | Adobe Systems Incorporated | Merging digital fonts |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821730A (en) * | 1973-06-14 | 1974-06-28 | Lektromedia Ltd | Method and apparatus for displaying information on the screen of a monitor |
| JPS5390818A (en) * | 1977-01-21 | 1978-08-10 | Toshiba Corp | Character display unit |
| JPS5588129A (en) * | 1978-12-27 | 1980-07-03 | Fuji Photo Film Co Ltd | Form synthesizer-recorder |
| JPS56156872A (en) * | 1980-05-08 | 1981-12-03 | Hitachi Ltd | Character display unit |
| US4684936A (en) * | 1984-04-20 | 1987-08-04 | International Business Machines Corporation | Displays having different resolutions for alphanumeric and graphics data |
| US4956640A (en) * | 1988-11-28 | 1990-09-11 | Hewlett-Packard Company | Method and apparatus for controlling video display priority |
-
1993
- 1993-03-16 JP JP5055651A patent/JPH06268912A/ja active Pending
-
1994
- 1994-03-07 US US08/206,379 patent/US5420610A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5420610A (en) | 1995-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187391B2 (en) | Projection display apparatus, display method for same and image display apparatus | |
| JPH06268912A (ja) | 画面表示回路装置 | |
| JP2956738B2 (ja) | 映像表示装置およびコンピュータ | |
| JP2005221884A (ja) | コントローラドライバ及び表示パネル駆動方法 | |
| JPH07225575A (ja) | マルチウィンドウ装置 | |
| JPH09138683A (ja) | 画像表示制御装置 | |
| JP2005221853A (ja) | コントローラドライバ，携帯端末，及び表示パネル駆動方法 | |
| JP3481913B2 (ja) | 画像処理装置 | |
| JP2004252102A (ja) | 画像表示装置、画像表示方法および画像表示プログラム | |
| JP2005192128A (ja) | 画像合成装置、画像合成用集積回路、及び画像合成方法 | |
| JPH0610393Y2 (ja) | キヤラクタデイスプレイ装置におけるカ−ソル幅制御回路 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JPH09146753A (ja) | マルチウインドウ表示方法およびマルチウインドウ表示装置 | |
| JPS60128572A (ja) | 出力装置 | |
| JP4195953B2 (ja) | 画像処理装置 | |
| JP2760522B2 (ja) | 表示制御装置 | |
| KR100380574B1 (ko) | 화면상 표시 형성 장치 및 방법 | |
| JPS61130991A (ja) | 図形処理方法及び装置 | |
| JPS62192875A (ja) | 図形表示装置 | |
| JPH10214077A (ja) | 合成描画データの生成方法および合成描画装置 | |
| JPH0415689A (ja) | 画像表示回路 | |
| JPH05210480A (ja) | 矩形カーソル表示装置 | |
| JPH10214078A (ja) | 画像拡大縮小装置 | |
| JPS60254083A (ja) | 重ね合せ表示装置 | |
| JPH10105150A (ja) | キャラクタ記憶回路および表示制御装置 |