KR930006671B1 - 비데오 램을 이용한 문자처리회로 및 그 제어방법 - Google Patents

비데오 램을 이용한 문자처리회로 및 그 제어방법 Download PDF

Info

Publication number
KR930006671B1
KR930006671B1 KR1019910001481A KR910001481A KR930006671B1 KR 930006671 B1 KR930006671 B1 KR 930006671B1 KR 1019910001481 A KR1019910001481 A KR 1019910001481A KR 910001481 A KR910001481 A KR 910001481A KR 930006671 B1 KR930006671 B1 KR 930006671B1
Authority
KR
South Korea
Prior art keywords
data
address
output
character
display
Prior art date
Application number
KR1019910001481A
Other languages
English (en)
Other versions
KR920015890A (ko
Inventor
구리스 모토히로
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019910001481A priority Critical patent/KR930006671B1/ko
Publication of KR920015890A publication Critical patent/KR920015890A/ko
Application granted granted Critical
Publication of KR930006671B1 publication Critical patent/KR930006671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/0255—Display systems therefor

Abstract

내용 없음.

Description

비데오 램을 이용한 문자처리회로 및 그 제어방법
제1도는 일반적인 비데오 램의 데이타 포멧을 나타낸 상태도.
제2도는 이 발명에 따른 일실시예의 디스플레이 패턴과 비데오 램의 저장된 상태를 나타낸 상태도.
제3도는 이 발명에 따른 비데오 램을 이용한 문자처리회로를 나타낸 상세 회로도.
제4도의 이 발명에 따른 비데오 램을 이용한 문자 처리회로의 동작 상태를 나타낸 타이밍도.
제5도의 이 발명에 따른 비데오 램을 이용한 문자 처리회로의 제어방법을 나타낸 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 로우위치 검출회로 11 : R크리 카운터
12 : 로우 카운터 13 : 로우위치 레지스터
14,24 : 비교기 15,25 : 플립플릅
16,26,203,204,205 : 앤드게이트 20 : 컬럼위치 검출회로
21 : C크기카운터 22 : 화소카운터
100 : 위치검출수단 200 : 어드레스 검출수단
201 : 제1컬럼 카운터 202 : 제1컬럼 카운터
206 : 어드레스 저장부 207 : 가산기
300 : 램 제어수단 301 : 멀티 플렉서
302 : 비데오 램 303 : 전송버스
400 : 저장수단 401 : 래치부
402 : 디코더 403,406 : 레지스터
500 : 디스플레이 처리회로 601 : 문자발생기
602 : 처리부 HYSNC : 수평동기 신호정
P1,P0: 과 S1,S24: 스텝
VYSNC : 수직동기 신호
이 발명은 영상처리가 가능한 영상처리 시스템에 관한 것으로서, 보다 상세하게는 두개의 로우 버퍼를 이용한 비데오 램으로 모든 문자의 저장이 가능하여 데이타 전송시간 및 메모리용량이 최소로 될 수 있는 비데오 램을 이용한 문자 처리회로 및 그 제어방법에 관한 것이다.
일반적인 영상처리 시스템에서의 문자처리는 한 문자에 대하여 데이타가 저장되는 하나의 비데오 램과, 이 비데오 램에 저장된 데이타가 문자로 처리되어 화면에 디스플레이되는 문자발생기에 의하여 이루어졌다. 즉, 한 문자에 대한 한 문자가 디스플레이되는 행열의 위치와 색상과 문자 데이타가 비데오 램에 저장되어 전송된 후 사용자의 선택에 의하여 저장된 데이타가 출력되어 문자발생기에서 처리된 후 화면에 디스플레이 된다. 이 때 문자와 문자사이의 공간영역도 데이타로 처리되어 하나의 비데오 램에 저장된 후 처리된다. 따라서, 비데오 램의 차지하는 메모리의 용량이 커지고, 이 메모리의 저장으로 인하여 전송시간도 커지며, 많은 문자의 디스플레이가 불가능한 문제점이 있었다.
이 발명은 이와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 두개의 로우 버퍼를 이용하여 모든 문자의 디스플레이가 가능하고, 메모리의 용량이 작아져 가격이 저렴한 비데오 램을 이용한 문자 처리회로 및 그 제어방법을 제공함에 있다.
이와같은 목적을 달성하기 위한 이 발명의 특징은 한 라인으로 디스플레이되는 모든 문자의 디스플레이의 시작위치를 설정하는 위치데이타와, 상기 문자를 디스플레이할 수 있도록 문자의 크기를 결정하는 크기 데이타와, 상기 디스플레이되는 문자의 색상을 결정하는 색상데이타와, 최종 결정된 문자의 디스플레이를 결정하는 문자데이타를 각각 비데오 램에 저장시킨후, 소정의 영상신호를 출력시키는 영상신호 처리시스템에 있어서, 상기 비데오 램에서 출력되는 신호와 주변회로로 부터 인가되는 수평동기신호 및 수직동기신호에 의해 디스플레이 될 문자의 크기와 위치가 위치 레지스터들과 카운터들과 비교기들 및 논리소자들에 의해 결정될 수 있도록 로우위치 및 컬럼위치를 검출하는 위치검출수단과 ; 상기 위치검출수단을 통하여 결정된 로우위치 및 컬럼위치 데이타에 따라 제1컬럼카운터와 제2컬럼카운터와 가산기를 통하여 결정된 어드레스를 어드레스 저장부에 의해 지정된 어드레스로 출력하는 어드레서 검출수단 ; 상기 어드레스 검출수단을 통하여 지정된 해당 어드레스에 따른 데이타를 출력할 수 있도록 멀티플렉서와 비데오 램과 전송버스로 구성되는 램제어수단과 ; 상기 램제어수단을 통하여 출력된 데이타를 인가받아 디스플레이 처리수단으로 출력될 데이타를 일시적으로 저장하기 위한 래치부와 디코더와 적어도 하나 이상의 레지스터로 구성된 저장수단과 ; 상기 저장수단의 적어도 하나이상의 레지스터를 통하여 출력되는 데이타를 인가받아 디스플레이시키기 위한 문자 한라인으로 발생기 및 처리부로 구성된 디스플레이 처리수단으로 이루어진 점에 있다.
이 발명의 다른 특징은, 모니터의 한 라인으로 디스플레이 되는 모든 문자의 디스플레이가 시작되는 로우위치 데이타와, 상기 문자가 디스플레이되는 컬럼데이타와 , 상기 디스플레이 되는 문자의 색상데이타와, 디스플레이되는 문자데이타가 하나의 비데오 램에 저장되어 처리된 후, 램 제어신호에 따라 상기 데이타를 각각 출력하여 모니터의 스크린에 디스플레이 되도록 하는 영상신호 처리시스템의 문자처리 제어방법에 있어서 ; 상기 영상신호 처리시스템의 초기화에 따라 수평동기신호와 수직동기신호가 인가되어 어드레스 데이타로 검출되어 카운팅된 후, 비데오 램에 저장된 로우어드레스와 컬럼어드레스가 비교되어 일치하는 경우 해당 어드레스가 출력되는 어드레스 검출과정과 ; 상기 어드레스 검출과정을 수행한후, 비데오 램에 저장된 각각의 색상데이타 및 문제데이타 및 제어데이타를 판정하여 상기 어드레스에 해당되는 데이타를 디스플레이수단으로 출력시키는 디스플레이온 과정과 ; 상기 디스플레이온 과정을 수행한후, 디스플레이 끝을 알리는 제어신호가 입력되면, 제어데이타들의 입력여부가 판정되어 인터럽트 플래그로 셋팅되어 디스플레이가 오프되거나 어드레스를 처음으로 궤환시키는 디스플레이 오프과정의 순으로 문자처리를 수행하는 비데오 램을 이용한 문자처리 제어방법에 있다.
이하, 이 발명에 따른 비데오 램을 이용한 문자 처리회로 및 그 제어 방법의 일실시예에 대하여 첨부된 도면에 의거하여 상세하게 설명한다.
제1도는 일반적인 비데오 램의 데이타 포멧을 나타낸 상태도로서, 어드레스(OOh∼CFh)에는 문자 데이타가 저장되고, 어드레스(DOh~DFh)에는 색상 데이타가 저장되어 있다. 또한 어드레스(E0h∼E7h)에는 스페이스 데이타가 저장되고, 어드레스(FCh∼FFh)에는 제어 데이타가 저장되어 있다.
여기서, 상기 제어 데이타는 라인이 되돌아가도록 제어되는 제어신호(LF)와, 인터럽트 요구신호(IRQ)에 의하여 라인의 처음으로 되돌아가는 제어신호(LFI)와, 처음 어드레스로 되돌아 가도록 제어되는 제어신호(LFS)와, 디스플레이가 오프되도록 제어되는 제어신호(EOD)로 이루어져 있다.
제2도는 이 발명에 따른 일실시예인 디스플레이 패턴과 비데오 램에 저장된 상태를 나타낸 상태로서, 패턴대로 데이타가 디스플레이 되도록 비데오 램에 저장된 상태로 되어있다.
즉, 제2a도에서 나타낸 바와 같이 "*DAY ADJUST*"의 한라인의 문자를 화면에 디스플레이시키고자 하는 경우 제2b도에 나타낸 바와 같이 첫번째 어드레스에는 화면이 디스플레이되는 온 스크린 디스플레이의 크기와 위치가 저장되고, 두번째 어드레스에는 스페이스 데이타가 저장된다.
여기서, 스페이스 데이타는 스페이스 영역이 5이므로 E4로 저장된다. 그리고, 세번째 어드레스에는 디스플레이 되는 색상 데이타인 파란색이 저장되고, 네번째 어드레스에는 문자 데이타 "*"이 저장된다.
또한 5번째 어드레스에는 "DAY ADJUST" 가 디스플레이 되는 노란색의 색상 데이타인 D6가 저장된 후 6번째 어드레스∼15번째에는 문자 데이타 "DAY ADJUST"가 저장되고, 16번째 어드레스에는 문자데이타 "*"의 색상 데이타를 나타내는 파란색의 D1이 저장된다.
상기 17번째 어드레스에는 문자 데이타 "*"이 저장되고, 18번째 데이타는 라인이 궤환되는 제어 데이타의 제어신호(LF)가 저장된다.
제3도는 이 발명에 따른 비데오 램의 문자처리 회로를 나타낸 상세회로도로서, 크기 레지스터(R1)와 위치 검출수단(100)과 어드레스 검출수단(200)과 램 제어수단(300)과 저장수단(400)과 디스플레이 처리수단(500)으로 이루어져 있다. 여기서 상기 위치 검출수단(100)은 로우위치 검출회로(10)와 컬럼위치 검출회로(20)로 이루어져 있다.
첫번째 어드레스에 저장된 위치(PS)와 크기 (SS)가 출력되어 크기데이타(SS)가 저장되는 크기 레지스터(R1)의 출력측에는 입력되는 클럭신호(CK)에 따라 구동되고, 입력되는 수직 동기신호(VSYNC)가 카운팅되는 로우위치 검출회로(10)의 R크기 카운터(12)가 연결된다.
한편, 위치 데이타(PS)가 저장되는 로우위치 검출회로(10)의 로우위치 레지스터(12)의 출력측에는 로우카운터(12)의 출력 신호와 로우위치 레지스터(13)에 저장된 로우위치 데이타가 비교되는 로우위치 검출회로(10)의 비교기(14)가 연결되고, 이 비교기(14)의 출력측에는 비교기(14)의 출력신호가 지연되는 로우위치 검출회로(10)의 플립플롭(15)이 연결된다.
그리고, 상기 플립플롭(15)의 출력측에는 비교기(14)에서 출력되는 신호와 플립플롭(15)에서 출력되는 반전신호가 동시에 고신호인 경우 고신호로 출력되는 로우위치 검출회로(10)의 앤드 게이트(10)가 연결되고, 이 앤드 게이트(16)의 출력측에는 상기 로우카운터(12)에서 카운터가 정지되는 경우 출력되는 신호와 앤드 게이트(16)의 출력신호 모두 저신호인 경우 저신호는 출력되는 로우위치 검출회로(10)의 오아게이트(17)가 연결된다.
다른 한편, 크기 레지스터(R1)의 출력측에는 크기가 카운팅 되는 컬럼위치 검출회로(20)의 C크기 카운터(21)가 연결되고, 이 C크기 카운터(21)의 출력측에는 C크기 카운터(21)가 카운팅된후 출력되는 신호에 따라 화소가 카운팅되는 컬럼위치 검출회로(20)의 화소 카운터(22)가 연결되어 있다.
또한, 수평위치 검출신호(PS)가 저장되는 컬럼위치 검출회로(20)의 컬럼위치 레지스터(23)의 출력측에는 화소 카운터(22)에서 출력된 신호와 컬럼위치레지스터(23)에 저장된 컬럼 데이타와 비교하는 컬럼위치 검출 회로의 비교기(24)가 연결되고, 이 비교기(24)의 출력측에는 비교기(24)에서 출력되는 신호가 일시 지연되는 컬럼위치 검출회로(20)의 플립플롭(25)이 연결되어 있다.
그리고, 상기 이 플립플롭(25)의 출력측에는 지연된 신호와 비교된 신호가 동시에 고신호인 경우 고신호로 출력되는 컬럼위치 검출회로(20)의 앤드 게이트(26)가 연결되어 있다. 상기 앤드 게이트(26)의 출력신호는 화소 카운터(22)에 인가되어 화소 카운팅이 다시 시작된다.
그리고, 상기 이 화소 카운터(22)의 출력측에는 화소가 카운팅되어 출력되는 신호에 따라 디스플레이되는 문자수인 컬럼이 카운팅되는 어드레스 검출수단(20)의 제1컬럼 카운터(201)가 연결되고, 이 제1컬럼 카운터(20)의 출력측에는 제1컬럼 카운터(201)의 카운팅이 정지되는 동안 컬럼이 카운팅되는 제2카운터(202)가 연결되어 있다.
이때, 컬럼위치 검출회로(20)의 화소 카운터(22)와 제1컬럼 카운터(201) 사이에는 제2컬럼 카운터(202)가 카운팅되는 동안 제1컬럼 카운터(201)가 카운팅되지 못하도록 제어되는 어드레스 검출수단(200)의 앤드 게이트(203)가 연결되고, 이 제2컬럼 카운터(202)와 화소 카운터(22)의 사이에는 두 신호 모두가 고신호인경우 고신호로 출력되어 제2컬럼 카운터(202)가 카운팅 되도록 제어되는 어드레스 검출수단(200)의 앤드 게이트(204)가 연결되어 있다.
한편, 로우위치 검출수단(10)의 로우 카운터(12)의 출력측에는 어드레스 검출수단(200)의 제1컬럼 카운터(201)의 출력신호와 로우 카운터(12)의 출력신호가 모두 고신호인 경우 고신호로 출력되는 어드레스 검출수단(200)의 앤드 게이트(205)가 연결되고, 이 앤드 게이트(205)의 출력측에는 로우위치 검출수단(10)의 로우 카운터(12)에서 출력되는 신호가 일시저장되는 어드레스 검출수단(200)의 어드레스 저장부(206)가 연결되어 있다.
여기서 상기 어드레스 저장부(200)는 설정된 어드레스가 저장된다.
상기 어드레스 저장부(200)와 제1컬럼 카운터(201)의 출력측에는 앤드 게이트(205)의 출력신호에 따라 어드레스 저장부(206)에 출력되는 신호와 제1컬럼 카운터(201)에서 출력되는 신호가 가산되는 가산기(207)가 연결되어 있다. 상기 가산기(207)에 의하여 가산된 신호가 어드레스로서 어드레스 저장부(206)에 저장된다.
그리고, 상기 가산기(206)에 의하여 가산된 신호가 어드레스로서 어드레스 저장부(206)에 저장된다. 그리고, 상기 가산기(206)의 출력측에는 가산되는 어드레스가 하나의 전송라인으로 비데오 램에 인가되도록 제어되는 램 제어부(300)의 멀티 플렉서(301)가 연결되고, 상기 멀티 플렉서(301)에 비데오 램(302)이 연결되어 있다.
이때 상기 비데오 램(301)의 출력측에는 가산기(207)에서 출력되는 어드레스에 해당되는 비데오 램(301)의 데이타가 버스(303)를 통하여 출력된 후 지연되는 저장수단(400)의 래치부(401)가 연결되고, 이 래치부(401)의 출력측에는 직렬로 출력된 데이타가 병렬로 출력되도록 제어되는 저장수단(400)의 디코더(402)가 연결되어 있다.
그리고, 이 디코더(402)의 출력측에는 램 제어부(300)의 비데오 램(302)을 통하여 출력되는 크기와 위치 데이타와 색상 데이타와 문자 데이타와 제어 데이타가 일시 저장되는 저장수단(400)의 제1레지스터∼제4레지스터(403∼406)가 연결되어 있다.
그리고, 상기 제2레지스터(404)의 출력측에는 제2레지스터(404)에 저장된 문자 데이타로부터 문자가 발생되는 디스플레이 처리회로(500)의 문자 발생기(501)가 연결되어 있다. 상기 이 문자 발생기(501)의 출력측에는 문자 발생기(501)에서 발생된 문자와 제3레지스터(405)에 저장된 색상 데이타가 처리되는 처리부(502)가 연결되고, 이 처리부(502)의 출력측에는 도면에 도시되지 않은 음극선관이 연결되어 있다.
제4도는 이 발명에 따른 비데오 램을 이용한 문자처리회로의 동작상태를 나타내는 타이밍도로서, (a)는 수직동기 신호가 입력되는 경우 각부분의 동작상태를 나타낸 타이밍도이다.
또한 제5도의 이 발명에 따른 비데오 램을 이용한 문자처리회로의 제어방법을 나타낸 흐름도이다.
상기 흐름도는 어드레스 검출과정(P1)과 디스플레이 온과정(P2)과 디스플레이 오프과정(P3)순으로 이루어져 있다.
여기서, 어드레스 검출과정(P1)은 수직동기신호(VSYNC)가 입력되었는지 검출하는 판별스텝(S1)과, 상기 판별스텝(S1)에 의하여 수직동기 신호(VSYNC)가 입력되었다고 판단되는 경우 어드레스 저장부에 어드레스가 OOh로 세팅되는 스텝(S2)과 상기 스텝(S2)의 실행후 상기 수평동기 신호(HSYNC)가 연결 되었는지 검출되는 판별스텝(S3)과, 상기 판별스텝(S3)에 의하여 수평동기신호(HSYNC)가 입력되었는지 검출되는 판별스텝(S3)과, 상기 판별스텝(S3)에 의하여 수평동기 신호(HSYNC)가 입력되었다고 판단되는 경우 컬럼 어드레스가 OOh로 세팅되는 스텝(S4)순으로 이루어져 있으며, 상기 스텝(S4)의 실행후 제1레지스터(23)에 저장된 어드레스가 출력되는 스텝(S5)과, 상기 스텝(S5)의 실행후 컬럼 어드레스가 증가되는 스텝(S6)순으로 이루어져 있다.
그리고, 상기 어드레스 검출과정(P1)에 의하여 출력되는 어드레스에 저장된 데이타가 출력되어 디스플레이 되는 디스플레이 온과정(P2)은 문자가 디스플레이되는 시간인지 판단하는 판별스텝(S7)과, 상기 판별 스텝(S7)에 의하여 문자가 디스플레이되는 시간이라고 판단되는 경우 어드레스 검출과정(P1)에서 설정된 어드레스에 저장된 데이타가 출력되는 스텝(S8)과, 상기 스텝(S8)의 실행후 스페이스 데이타가 있는지 검출되는 판별스텝(S9)과, 상기 판별스텝(S9)에 의하여 스페이스 데이타가 있다고 판단되는 경우 스페이스 데이타가 출력되는 스텝(S10)과, 상기 판별스텝(S9)에 의하여 스페이스 데이타가 있다고 판단되는 경우 색상 데이타가 있는지 판단하는 판별스텝(S11)과, 상기 판별스텝(S11)에 의하여 색상 데이타가 있다고 판단되는 경우 색상데이타가 출력되는 스텝(S12)과, 상기 스텝(S12)의 실행후 출력되는 색상의 한 스페이스가 출력되는 스텝(S13)과, 상기 판별스텝(S12)에 의하여 색상 데이타가 없다고 판단되는 경우 문자 데이타가 있는지 판단하는 판별스텝(S14)과, 상기 판별스텝(S14)에 의하여 문자 데이타가 있다고 판단되는 경우 문자 데이타가 출력되는 스텝(S15)과, 상기 판별스텝(S14)에 의하여 문자 데이타가 있다고 판단되는 경우 문자 데이타가 출력되는 스텝(S15)과, 상기 판별스텝(S14)에 의하여 문자 데이타가 입력되지 않았다고 판단되는 경우 제어데이타가 있는 판별하는 판별스텝(S16)과, 상기 판별스텝(S16)에 의하여 제어데이타가 있다고 판단되는 경우 컬럼어드레스가 증가되는 스텝(S17)순으로 이루어져 있다.
한편, 상기 디스플레이 온 과정(P2)에 의하여 선택된 어드레스에 저장된 데이타가 화면에 출력된 후 디스플레이가 오프되는 디스플레이 오프과정(P3)은 디스플레이되는 문자의 마지막 로우인지를 판별하는 판별스텝(S18)에 의하여 디스플레이 되는 문자의 마지막 로우라고 판단되는 경우 제어데이타가 제어신호(LFI)인지를 판별하는 판별스텝(S19)과 상기 판별스텝(S19)에 의하여 제어데이타가 제어신호(LFI)라고 판단되는 경우 인터럽트 플래그가 세팅되는 스텝(S20)과, 상기 판별스텝(19)에 의하여 제어데이타가 제어신호(LFI)가 아니라고 판단되는 경우 제어데이타가 제어신호(LF)인지를 판별하는 판별스텝(S21)과, 상기 판별스텝(S21)에 의하여 입력된 제어데이타가 제어신호(LF)라고 판단되는 경우 기준어드레스에 컬럼어드레스가 더하여 기준어드레스로 세팅되는 스텝(S22)에 의하여 제어데이타가 제어신호(LFS)인지를 판단하는 판별스텝(S23)과, 상기 판별스텝(S23)에 의하여 제어데이타가 제어신호(LFS)가 아니라고 판단되는 경우 인터럽트 플래그가 세팅되는 스텝(S24)순으로 이루어져 있다.
이와 같이 구성된 이 발명의 일실시예에 있어서, 우선 디스플레이 되는 문자의 크기(S8)와 시작위치가 일시 저장된 문자의 크기(SS)와 시작 위치데이타(PS)가 출력되면 상기 출력된 문자의 크기(SS)는 크기제지스터(R1)에 저장되고, 이 저장된 크기레지스터(R1)의 출력에 따라 입력되는 수직동기신호(VSYNC)가 로우위치 검출회로(10)의 R크기 카운터(11)에 의하여 카운팅된다.
그리고, 상기 R크기 카운터(P1)가 카운팅된 후 출력되는 신호에 의하여 로우위치 검출회로(10)의 로우카운터(12)가 구동되어 문자가 디스플레이될 로우위치까지 카운팅한다.
이때, 상기 제1레지스터(13)에서 출력되는 로우위치 데이타가 저장된 로우위치 레지스터(13)에 저장된 로우위치 데이타(PS)와, 로우카운터(12)에 의하여 카운팅된 로우위치 데이타가 로우위치 검출회로(10)와, 비교기(14)에 의하여 비교된 후 두 신호가 일치하는 경우 고신호로 출력된다.
상기 비교기(14)에서 출력되는 고신호는 로우위치 검출회로(10)의 플립플롭(15)에 의하여 지연된후 앤드 게이트(216)에 의하여 비교기(14)의 비교된 신호와 플립플롭(15)의 지연된 신호가 동시에 고신호인 경우 고신호로 출력되고, 여기서 출력되는 고신호는 로우위치 검출호로(10)의 오아게이트(17)에 인가되어 로우카운터(12)에 의하여 카운팅된 후 리플 케리어신호(PC1)가 출력되는 경우 고신호로 출력된다.
한편, 크기 레지스터(R1)에 저장된 디스플레이 문자의 크기 데이타(SS)에 의하여 컬럼위치 검출위치(20)의 C크기 레지스터(21)에 의하여 컬럼크기가 카운팅되고, 디스플레이된 문자의 컬럼크기 데이타(SS)가 카운팅된 후 출력되는 신호에 의하여 컬럼위치 검출회로(20)의 화소카운터(22)가 카운팅된다.
이때, 컬럼위치 데이타(PS)가 저장된 컬럼위치 레지스터(28)에서 저장된 데이타와 화소카운터(22)에서 출력되는 데이타가 컬럼위치 검출회로(20)의 비교기(24)에 의하여 비교되고, 여기서 비교기(24)에서 출력된 신호는 플립플롭(25)에 의하여 지연된다. 그리고, 상기 비교기(24)에서 출력되는 신호와 플립플롭(25)에서 출력되는 신호가 일치하는 경우 앤드게이트(26)에 의하여 고신호로 출력된다.
즉, 상기 R크기 카운터(11)와 C크기 카운터(29)에 의하여 한라인의 문자가 디스플레이되는 로우크기와 컬럼크기가 카운팅되고, 로우 카운터(12)와, 화소카운터(22)에 의하여 한라인의 문자가 디스플레이되는 로우시작 위치와 컬럼 시작위치가 카운팅된다. 이때, 로우위치 레지스터(13)와 컬럼위치 레지스터(23)에 저장된 위치데이타(PS)가 카운팅된 데이타가 일치하는 경우 로우카운터(12)와 화소카운터(22)의 리플케리어(RC)가 증가된다.
상기 로우카운터(12)에서 출력되는 신호와 화소카운터(22)에서 출력되는 신호는 각각 어드레스 검출수단(200)의 앤드게이트(205),(204)에 인가되고, 앤드게이트(205)의 출력신호는 어드레스 검출수단(200)의 어드레스저장부(206)에 인가되어 첫번째 라인의 첫번째 문자가 표시되는 경우에는 첫번째 기준되는 문자가 저장된 어드레스가 일시 저장된다.
이때, 앤드레이트(204)의 출력신호는 저신호가 되어 어드레스 검출수단(200)의 제1컬럼카운터(201)가 구동되지 않는다. 그러나, 첫번째 라인의 두번째 문자가 표시되는 경우에는 제1컬럼카운터(201)가 구동되어 어드레스 저장부(206)에 저장된 첫번째 기준되는 어드레스에 컬럼카운팅에서 출력되는 1의 어드레스가 가산기(207)에 의하여 더하여져 어드레스 저장부(206)에 저장된다. 여기서, 문자가 디스플레이 되기 이전의 스페이스 영역은 제1컬럼카운터(201)에 의하여 카운팅 않고, 어드레스 검출수단(200)의 제2컬럼카운터(202)에 의하여 카운팅된다. 즉, 제2컬럼카운터(202)에 의하여 디스플레이 되기 이전의 스페이스 영역의 컬럼위치가 카운팅되고, 문자가 디스플레이되는 이후의 디스플레이 영역의 컬럼위치는 제2컬럼카운터(203)에 의하여 카운팅된다. 따라서, 제2컬럼카운터(202)가 카운팅되는 동안에 제1컬럼카운터(201)는 구동되지 않고, 제1칼럼카운터(201)가 구동되는 동안에는 제2칼럼카운터(202)가 구동되지 못한다.
상기 설명한 바와같이 제1컬럼카운터(201)에 의하여 카운팅된 수와 어드레스 저장부(206)에 저장된 수가 가산기(209)에 가산된 후 어드레스 저장부(206)에 저장되는 어드레스는 램제어부(300)의 멀티플렉서(301)에 인가되어 한채널로 비데오램(302)에 전송되고, 상기 비데오 램(302)에서는 전송버스(203)를 통하여 저장수단(400)의 래치부(401)에 인가되어 지연된후 출력된다.
이때, 비데오 램(302)에서는 문자데이타와 색상데이타와 제어데이타가 출력된다. 상기 비데오 램(302)의 전송버스(203)를 통하여 출력되는 문자데이타, 색상데이타, 제어데이타는 저장수단(408)의 디코더(402)에 의하여 다수개의 라인으로 전송되어 각 제1∼제4레지스터(403∼406)에 저장된 데이타는 동기되어 출력된다.
그리고, 제2레지스터(404)에 전송된 문자데이타는 디스플레이 처리회로(500)의 문자발생기(504)에 인가되어 문자가 발생되고, 여기서 발생된 문자는 제3레지스터(405)에 저장된 색상데이타와 처리부(502)에 의하여 처리된 후 도면에 도시되지 않은 음극선관에 출력된다.
상기 과정을 제5도를 참조하여 좀더 상세하게 설명하면, 어드레스 검출과정(P1)의 판별스텝(S1)에 의하여 수직동기신호(VSYNC)가 입력되었는지를 판단하고, 상기 판별스텝(S1)에 의하여 수직동기 신호(VSYNC)가 입력되었다고 판단되는 경우 스텝(S2)에 의하여 기준어드레스를 OOh로 세팅한다. 그리고, 상기 어드레스 검출과정(P1)의 판별스텝(S3)에 의하여 수평동기신호(HSYNC)가 입력되었는지 판단하고, 여기서 수평동기신호(HSYNC)가 입력되었다고 판단되면 스텝(S4)에 의하여 컬럼어드레스를 ooh로 세팅된다.
그리고, 상기 스텝(S4)에 의하여 기준어드레스와 컬럼어드레스가 가산된 어드레스를 출력한 후 스텝(S5)에 의하여 컬럼어드레스가 증가된다. 즉, 상기 스텝(S5)에 의하여 디스플레이되는 한라인의 첫번째 문자가 디스플레이된후 스텝(S6)에 의하여 한라인의 두번째 문자가 디스플레이되도록 어드레스가 지정된다.
상기 어드레스 검출과정(P1)에 의하여 지정된 어드레스에 저장된 문자는 디스플레이 온과정(P2)의 판별 스텝(S7)에 의하여 문자가 디스플레이되는 시간이라고 판단되는 경우 디스플레이 된다. 즉, 상기 디스플레이 온과정(P1)의 판별스텝(S7)에 의하여 문자가 디스플레이되는 시간이 되었다고 판단되는 경우 스텝(S8)에 의하여 지정된 어드레스에 저장된 데이타가 출력된다. 이때, 판별스텝(S9)에 의하여 스페이스데이타가 있는지 판단하고, 여기서 스페이스데이타가 있다고 판단되면 스텝(S10)에 의하여 스페이스데이타가 출력된다.
그리고, 상기 판별스텝(S9)에 의하여 스페이스데이타가 없다고 판단되는 경우 판별스텝(S11)에 의하여 색상데이타가 있는지 판단하고, 여기서 색상데이타가 있다고 판단되는 경우 스텝(S12)에 의하여 색상데이타가 출력되며, 상기 스텝(S13)에 의하여 출력된 색상으로 한 스페이스가 디스플레이된다.
그리고, 상기 판별스텝(S11)에 의하여 색상데이타가 없다고 판단되는 경우 판별스텝(S14)에 의하여 문자데이타가 있는지 판단하고, 여기서 문자데이타가 있다고 판단되는 경우 스텝(S15)에 의하여 문자데이타가 출력된다.
또한, 상기 판별스텝(S14)에 의하여 문자데이타가 없다고 판단되는 경우 판별스텝에 의하여 제어데이타가 있는지 판단하고, 여기서 제어데이타가 있다고 판단되는 경우 스텝(S17)에 의하여 컬럼어드레스가 증가된다.
상기 디스플레이 온과정(P2)에 의하여 한라인의 문자가 디스플레이 된 후 입력되는 제어데이타에 의하여 처리되는 디스플레이 오프과정(P2)의 판별스텝(S18)에 의하여 한라인의 문자의 디스플레이가 오프되었는지 판단하고, 여기서 한라인의 문자가 완료되었다고 판단되는 경우 판별스텝(S19)에 의하여 인터럽트 요구신호에 의한 라인궤환이 되도록 제어되는 제어데이타(LFI)가 입력되었는지 판별한다.
그리고, 상기 디스플레이 오프과정(P2)의 판별스텝(S19)에 의하여 제어데이타(LFI)가 입력되었다고 판단되는 경우 스텝(S20)에 의하여 인터럽트플래그를 세팅시키고, 판별스텝 (S19)에 의하여 제어데이타(LFI)가 입력되었다고 판단되지 않는 경우 판별스텝(S21)에 의하여 라인궤환이 되도록 제어되는 제어데티아(LF)가 입력되었는지 판별된다. 여기서, 제어데이타(LF)가 입력되었다고 판단되는 경우 스텝(S22)에 의하여 기준어드레스와 컬럼어드레스가 더하여진 어드레스가 기준어드레스로 되어 최초의 어드레스로 궤환된다.
한편, 상기 판별스텝(S21)에 의하여 제어데이타(LF)가 입력되지 않았다고 판단되는 경우 판별스텝(S23)에 의하여 라인이 시작되도록 제어되는 제어데이타(LFS)가 입력되었는지 판단하고, 여기서 제어데이타(LFS)가 입력되었다고 판단되는 경우 처음부터 다시 수행한다.
또한 상기 제어데이타(LFS)가 입력되지 않았다고 판단되는 경우 스텝(S24)에 의하여 인터럽트 플래그가 세팅된다. 상기에서 설명한 제2도에 나타낸 일실시예로서 설명하면 다음과 같다. 제2a도에서 나타낸 바와같이 화면에 "* DAY ADJUST*"가 디스플레이 되는 경우 비데오램에는 제2b도에 나타낸 바와같이 저장되어 있다.
상기 제2b도와 같이 첫번째 어드레스에 저장된 크기와 위치데이타중 위치데이타(ps)는 로우위치 검출회로(10)의 로우위치 레지스터(13)와 컬럼위치 검출회로(20)의 컬럼위치 레지스터(13)에 각각 저장되고, 크기 데이타는 크기 레지스터(R1)에 저장된다. 그리고 상기 크기 레지스터(R1)에 저장된 크기 데이타(SS)는 로우위치 검출회로(10)와 컬럼위치 검출회로(10)의 크기 카운터(11)와 크기카운터(21)에 의하여 카운팅되고, 위치 데이타(ps)는 로우카운터(12)와 화소 카운터(22)에 의하여 각각 카운팅된다.
이때 로우 카운터(12)에 의하여 카운팅된 수와 로우위치 레지스터(13)에 저장된 로우위치데이타(ps)가 일치하는 경우와 상기 화소카운터(22)에 의하여 카운팅된 수와 컬럼위치 레지스터(23)에 저장된 컬럼위치 데이타가 일치하는 경우 어드레스 검출수단(200)의 어드레스 저장부(206)에 저장된 어드레스가 검출된다. 즉, 초기 스페이스 데이타가 저장된 어드레스가 출력되어 비데오램에 두번째 어드레스에 저장된 E4의 데이타가 래치를 통하여 디코더에 인가되고, 따라서 첫번째 라인에는 스페이스가 디스플레이 된다.
이때 상기 어드레스 검출수단(200)의 제2컬럼카운터(202)에는 1이 증가된다. 상기와 같은 과정이 반복수행되어 화면에는 5개의 스페이스 데이타가 출력되고 상기 제2컬럼 카운터(202)에는 5가 카운팅된다. 상기 제1컬럼(201)는 카운팅되지 않는다. 그리고 상기 램저장부(300)의 비데오램(302)으로부터 세번째 어드레스에 저장된 색상데이타가 출력되면 출력된 데이타(D1)는 전송버스를 통하여 래치부(401)에 인가되고, 래치부(401)를 통과한 색상데이타는 디코더(402)를 통하여 제3레지스터(405)에 일시 저장된다.
상기 로우위치 검출회로(10)와 컬럼위치 검출회로(20)에 의하여 출력되는 위치에 동기되어 푸른색으로 디스플레이 된다. 이때 상기 제2컬럼카운터(202)에서는 계속 카운팅된다.
그러나 상기 비데오램(302)으로 부터 문자데이타인 "DAY"가 출력되면, "D"가 디스플레이되는 위치가 로우위치 검출회로(10)와 컬럼위치 검출회로(20)에 의하여 검출되고, 이때 출력되는 문자데이타는 래치부(401)를 통하여 제2레지스터(404)에 일시 저장된다.
이때 제2레지스터(404)에 저장된 문자데이타는 문자발생기(501)에 의하여 문자가 발생되고 상기 로우위치 검출회로(100)와 컬럼위치 검출회로(200)에 의하여 검출된 위치에 문자데이타가 디스플레이된다.
또한 어드레스 검출수단(200)의 제1컬럼카운터(201)에서는 1이 증가되고, 제2컬럼카운터(202)는 구동되지 않는다. 따라서 상기 로우 위치 검출회로(10)와 컬럼 위치 검출회로(20)에 의하여 지정되는 어드레스는 1이 증가되고, 더 증가된 어드레스는 저장된 "A"자가 화면에 디스플레이 된다.
한편 상기 "*DAY ADJUST*"가 디스플레이된 후 제어데이타(LF)에 의하여 다음라인으로 궤환되어 문자가 계속 디스플레이 되나, 메모리의 영역은 계속 연이어 기록된다. 그리고 두번째 라인까지 디스플레이 된후 세번째라인 첫번째의 메모리영역에 다시 궤환되어 저장된다.
이상에서 본 바와같이 이 발명은 비데오램의 두개의 메모리영역에 각각 한라인이 디스플레이되는 문자데이타, 역상데이타, 제어데이타, 스페이스데이타가 저장되고 이 저장된 데이타가 출력된 후 세번째 라인 문자 데이타, 색상데이타, 제어데이타, 스페이스 데이타는 첫번째 메모리영역에 다시 저장된 후 출력되어 두개의 메모리영역으로 모든 문자의 디스플레이가 가능하여 전체 메모리용량이 작아짐에 따라 매우 경제적인 효과를 얻을 수가 있다.

Claims (3)

  1. 한라인으로 디스플레이되는 모든 문자의 디스플레이의 시작위치를 설정하는 위치데이타와, 상기 문자를 디스플레이할 수 있도록 문자의 크기를 결정하는 크기데이타와, 상기 디스플레이되는 문자의 색상을 결정하는 색상데이타와, 최종 결정된 문자의 디스플레이를 결정하는 문자데이타를 각각 비데오램에 저장시킨후, 소정의 영상신호를 출력시키는 영상신호 처리 시스템에 있어서, 상기 비데오 램에서 출력되는 신호와 주변회로로부터 인가되는 수평동기신호 및 수직동기신호에 의해 디스플레이 될 문자의 크기와 위치가 위치레지스터들과 카운터들과 비교기들 및 논리소자들에 의해 결정될 수 있도록 로우위치 및 컬럼위치를 검출하는 위치검출수단과 ; 상기 위치검출수단을 통하여 결정된 로우위치 및 컬럼위치 데이타에 따라 제1컬럼카운터와 제2칼럼카운터와 가산기를 통하여 결정된 어드레스를 어드레스 저장부에 의해 지정된 어드레스로 출력하는 어드레스 검출수단과 ; 상기 어드레스 검출수단을 통하여 지정된 해당 어드레스에 따른 데이타를 출력할 수 있도록 멀티플렉서와 비데오 램과 전송버스로 구성되는 램제어수단과 ; 상기 램제어수단을 통하여 출력된 데이타를 인가받아 디스플레이 처리수단으로 출력될 데이타를 일시적으로 저장하기 위한 래치부와 디코더와 적어도 하나 이상의 래지스터로 구성된 저장수단과; 상기 저장수단의 적어도 하나이상의 레지스터를 통하여 출력되는 데이타를 인가받아 디스플레이시키기 위한 문자 발생기 및 처리부로 구성된 디스플레이 처리수단으로 이루어진 비데오램을 이용한 문자처리회로.
  2. 제1항에 있어서, 상기 어드레스 검출수단은, 한 라인의 문자가 디스플레이 된후 그다음 문자를 디스플레이 하기 위하여 디스플레이 된 문자의 수가 카운팅되는 제1컬럼 카운터와, 한라인의 스페이스가 디스플레이 되는 스페이스의 수를 카운팅하는 제2컬럼카운터와, 상기 제2컬럼 카운터가 구동되도록 제어되는 앤드게이트와, 상기 제2컬럼 카운터 및 제1컬럼 카운터의 출력/입력측에 연결되어 제2컬럼 카운터가 정지된 후 제2컬럼카운터가 구동되도록 제어되는 앤드게이트와, 상기 초기 어드레스가 저장되도록 제어되는 다른 앤드게이트와, 상기 다른 앤드게이트의 출력측에 연결되어 이 앤드게이트가 구동되어 출력되는 신호에 따라 기준 어드레스가 저장되는 어드레스 저장부와, 상기 어드레스 저장부의 출력측에 연결되어 상기 제1카운터에서 출력되는 수와 어드레스 저장부에 저장된 어드레스가 가산되어 어드레스 저장에 다시 저장되는 가산기로 구성된 비데오 램을 이용한 문자 처리회로.
  3. 모니터의 한 라인으로 디스플레이되는 모든 문자의 디스플레이가 시작되는 로우위치 데이터와, 상기 문자가 디스플레이되는 컬럼데이타와, 상기 디스플레이 되는 문자의 색상 데이타와, 디스플레이되는 문자데이타가 하나의 비데오램에 저장되어 처리된후, 램 제어신호에 따라 상기 데이타를 각각 출력하여 모니터의 스크린에 디스플레이 되도록 하는 영상신호 처리시스템의 문자처리 제어방법에 있어서 ; 상기 영상신호 처리시스템의 초기화에 따라 수평동기신호와 수직동기신호가 인가되어 어드레스 데이타로 검출되어 카운팅된 후, 비데오램에 저장된 로우어드레스와 컬럼어드레스가 비교되어 일치하는 경우 해당어드레스가 출력되는 어드레스 검출과정과 ; 상기 어드레스 검출과정을 수행한후, 비데오램에 저장된 각각의 색상데이타 및 문자데이타 및 제어데이타를 판정하여 상기 어드레스에 해당되는 데이타를 디스플레이 수단으로 출력시키는 디스플레이온 과정과 ; 상기 디스플레이온 과정을 수행한 후, 디스플레이 끝을 알리는 제어신호가 입력되면, 제어데이타들의 입력여부가 판정되어 인터럽트 플래그로 셋팅되어 디스플레이가 오프되거나 어드레스를 처음으로 궤환시키는 디스플레이 오프과정의 순으로 문자처리를 수행하는 비데오램을 이용한 문자처리 제어방법.
KR1019910001481A 1991-01-29 1991-01-29 비데오 램을 이용한 문자처리회로 및 그 제어방법 KR930006671B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910001481A KR930006671B1 (ko) 1991-01-29 1991-01-29 비데오 램을 이용한 문자처리회로 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910001481A KR930006671B1 (ko) 1991-01-29 1991-01-29 비데오 램을 이용한 문자처리회로 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR920015890A KR920015890A (ko) 1992-08-27
KR930006671B1 true KR930006671B1 (ko) 1993-07-22

Family

ID=19310436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001481A KR930006671B1 (ko) 1991-01-29 1991-01-29 비데오 램을 이용한 문자처리회로 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR930006671B1 (ko)

Also Published As

Publication number Publication date
KR920015890A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
US4694288A (en) Multiwindow display circuit
US4200869A (en) Data display control system with plural refresh memories
US4536856A (en) Method of and apparatus for controlling the display of video signal information
JP2853868B2 (ja) フラットパネル表示システム
US5285192A (en) Compensation method and circuitry for flat panel display
JPH0830948B2 (ja) イメージ表示装置
US5745097A (en) Apparatus and method for automatic image display alignment
US4270125A (en) Display system
JPH07107408A (ja) 画面表示装置内蔵のシングルチップマイクロコンピュータ
KR930006671B1 (ko) 비데오 램을 이용한 문자처리회로 및 그 제어방법
KR930002776B1 (ko) 온스크린 디스플레이에 있어서 로우버퍼의 데이타 저장방법 및 그 제어장치
JPH05303361A (ja) 文字表示装置
JP3067067B2 (ja) 液晶表示装置
US7006713B1 (en) Image-processing apparatus and image-displaying apparatus
JP2959486B2 (ja) マルチウインドウ表示制御メモリ
JPS6361675B2 (ko)
JP3184131B2 (ja) 画像表示装置
JP2911301B2 (ja) 画面表示装置
JPH05183830A (ja) 文字表示装置
JP3291330B2 (ja) 文字表示装置及びそれを備えたマイクロコンピュータ
JP2821121B2 (ja) 表示制御装置
JP2004061654A (ja) キャラクタ表示制御装置
JP2535841B2 (ja) 表示制御装置
JPH08339175A (ja) 文字表示装置
JPH06101817B2 (ja) 複画面表示制御回路及びそれを備えた映像機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030627

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee