JP2911301B2 - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JP2911301B2 JP2911301B2 JP4143398A JP14339892A JP2911301B2 JP 2911301 B2 JP2911301 B2 JP 2911301B2 JP 4143398 A JP4143398 A JP 4143398A JP 14339892 A JP14339892 A JP 14339892A JP 2911301 B2 JP2911301 B2 JP 2911301B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- horizontal
- register
- screen
- start position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、テレビジョン画面表
示装置に関し、特に、表示画面の文字フォント等の画像
データの表示位置を制御する画面表示装置に関するもの
である。
示装置に関し、特に、表示画面の文字フォント等の画像
データの表示位置を制御する画面表示装置に関するもの
である。
【０００２】
【従来の技術】図６は従来の画面表示装置の構成を示す
ブロック図であり、１画面に１〜３行の表示を行う構成
となっている。図６において、１はＣＰＵ（中央処理装
置）、２はデータバス、３は水平同期信号，垂直同期信
号に従い、文字フォント出力の垂直方向のタイミングを
制御する表示制御回路、４はデータバス２を介してＣＰ
Ｕ１から書き込まれる各行の垂直方向の表示開始位置を
示すデータが格納されるレジスタ（１），レジスタ
（２），レジスタ（３）、５は表示用クロック、６は表
示用クロック５を基本に文字フォント出力の水平方向の
タイミングを生成するタイミングジェネレータ、７は図
示しない文字フォント用のＲＯＭ（読出し専用メモリ）
も含む画像信号出力回路、８は水平同期信号（以下、Ｈ
ＳＹＮＣと略していう）。
ブロック図であり、１画面に１〜３行の表示を行う構成
となっている。図６において、１はＣＰＵ（中央処理装
置）、２はデータバス、３は水平同期信号，垂直同期信
号に従い、文字フォント出力の垂直方向のタイミングを
制御する表示制御回路、４はデータバス２を介してＣＰ
Ｕ１から書き込まれる各行の垂直方向の表示開始位置を
示すデータが格納されるレジスタ（１），レジスタ
（２），レジスタ（３）、５は表示用クロック、６は表
示用クロック５を基本に文字フォント出力の水平方向の
タイミングを生成するタイミングジェネレータ、７は図
示しない文字フォント用のＲＯＭ（読出し専用メモリ）
も含む画像信号出力回路、８は水平同期信号（以下、Ｈ
ＳＹＮＣと略していう）。
【０００３】９は垂直同期信号（以下、ＶＳＹＮＣと略
していう。）、１０はＲＧＢ出力、１１はデータバス２
を介してＣＰＵ１から書き込まれる水平方向の表示開始
位置が格納される水平レジスタ、１２は表示用クロック
をカウントするカウンタ、１３は水平レジスタ１１とカ
ウンタ１２の値を比較する比較器である。次に、従来例
の動作について説明する。表示画面に表示すべき、各行
の垂直表示開始位置を示すデータ及び水平表示開始位置
を示すデータをＣＰＵ１はデータバス２を介して、表示
制御回路３の各レジスタ４（１）〜４（３）及び水平レ
ジスタ１１に与える。表示制御回路３はＶＳＹＮＣ９に
よってリセットされ、ＨＳＹＮＣ８をカウントすること
により、例えば、レジスタ４（１）のレジスタ値とカウ
ント値とが一致した時に、画像信号出力回路７を能動化
する信号を出力する。また、カウンタ１２はＨＳＹＮＣ
８によってリセットされ、表示用クロック５をカウント
し、そのカウント値を比較器１３に与える。比較器１３
は水平レジスタ１１の格納データとカウンタ１２のカウ
ント値を比較し、両者が一致した時に、タイミングジェ
ネレータ６に信号を出力し、タイミングジェネレータ６
を能動化する。この時、タイミングジェネレータ６は、
画像信号出力回路７に水平方向のタイミングを制御する
出力タイミング信号を出力する。画像信号出力回路７
は、表示制御回路３の出力する能動化のための信号、す
なわち垂直方向を制御する信号と、タイミングジェネレ
ータ６が出力する水平方向を制御する出力タイミング信
号に従い、各ＲＧＢ出力１０から文字フォントに対応し
たシリアルデータを出力する。これらの一連の動作は、
表示制御回路３におけるＨＳＹＮＣ８のカウント値とレ
ジスタ４（２）及びレジスタ４（３）が一致したときも
同様に行われ、画面上に水平表示開始位置が同一の３行
の文字列が表示される。
していう。）、１０はＲＧＢ出力、１１はデータバス２
を介してＣＰＵ１から書き込まれる水平方向の表示開始
位置が格納される水平レジスタ、１２は表示用クロック
をカウントするカウンタ、１３は水平レジスタ１１とカ
ウンタ１２の値を比較する比較器である。次に、従来例
の動作について説明する。表示画面に表示すべき、各行
の垂直表示開始位置を示すデータ及び水平表示開始位置
を示すデータをＣＰＵ１はデータバス２を介して、表示
制御回路３の各レジスタ４（１）〜４（３）及び水平レ
ジスタ１１に与える。表示制御回路３はＶＳＹＮＣ９に
よってリセットされ、ＨＳＹＮＣ８をカウントすること
により、例えば、レジスタ４（１）のレジスタ値とカウ
ント値とが一致した時に、画像信号出力回路７を能動化
する信号を出力する。また、カウンタ１２はＨＳＹＮＣ
８によってリセットされ、表示用クロック５をカウント
し、そのカウント値を比較器１３に与える。比較器１３
は水平レジスタ１１の格納データとカウンタ１２のカウ
ント値を比較し、両者が一致した時に、タイミングジェ
ネレータ６に信号を出力し、タイミングジェネレータ６
を能動化する。この時、タイミングジェネレータ６は、
画像信号出力回路７に水平方向のタイミングを制御する
出力タイミング信号を出力する。画像信号出力回路７
は、表示制御回路３の出力する能動化のための信号、す
なわち垂直方向を制御する信号と、タイミングジェネレ
ータ６が出力する水平方向を制御する出力タイミング信
号に従い、各ＲＧＢ出力１０から文字フォントに対応し
たシリアルデータを出力する。これらの一連の動作は、
表示制御回路３におけるＨＳＹＮＣ８のカウント値とレ
ジスタ４（２）及びレジスタ４（３）が一致したときも
同様に行われ、画面上に水平表示開始位置が同一の３行
の文字列が表示される。
【０００４】
【発明が解決しようとする課題】従来の画面表示装置
は、以上のように構成されているので、表示画面の各行
に対する水平表示開始位置を決める手段（水平レジスタ
１１）が各行に対して共通して設けられているため、各
行の水平表示開始位置を各々異なった表示位置に設定で
きない問題点があった。
は、以上のように構成されているので、表示画面の各行
に対する水平表示開始位置を決める手段（水平レジスタ
１１）が各行に対して共通して設けられているため、各
行の水平表示開始位置を各々異なった表示位置に設定で
きない問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、各行の水平表示開始位置を各
々独立にＣＰＵで指定された位置に自由に設定すること
のできる画面表示装置を提供することを目的とする。
るためになされたもので、各行の水平表示開始位置を各
々独立にＣＰＵで指定された位置に自由に設定すること
のできる画面表示装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の発明に係る画
面表示装置では、ＣＰＵが指示する表示画面の一定の水
平表示開始位置のデータと表示用クロックのカウント値
とを比較器１３で比較し、両者が一致した時に、この比
較器より得られる出力タイミング信号に従って文字フォ
ント等の画像データを、表示画面における所定の行の水
平表示開始位置から同一行の所定の位置に表示する画面
表示装置において、ＣＰＵに割り込みをかける割込手段
（割込信号生成回路３４）を設け、表示画面の所定の位
置に画像データを表示する時に、上記割込手段からＣＰ
Ｕに割り込みをかけると、上記ＣＰＵが上記表示の終了
を確認した後、前回の水平表示開始位置のデータと異な
るデータを上記比較器に出力することを特徴とするよう
にした。
面表示装置では、ＣＰＵが指示する表示画面の一定の水
平表示開始位置のデータと表示用クロックのカウント値
とを比較器１３で比較し、両者が一致した時に、この比
較器より得られる出力タイミング信号に従って文字フォ
ント等の画像データを、表示画面における所定の行の水
平表示開始位置から同一行の所定の位置に表示する画面
表示装置において、ＣＰＵに割り込みをかける割込手段
（割込信号生成回路３４）を設け、表示画面の所定の位
置に画像データを表示する時に、上記割込手段からＣＰ
Ｕに割り込みをかけると、上記ＣＰＵが上記表示の終了
を確認した後、前回の水平表示開始位置のデータと異な
るデータを上記比較器に出力することを特徴とするよう
にした。
【０００７】
【０００８】
【作用】請求項１の画面表示装置では、水平表示開始位
置を変える場合に、割込手段からＣＰＵに割り込みをか
け、このＣＰＵが前回の表示を確認した後、今回の水平
表示開始位置のデータを比較器に出力することにより、
水平表示開始位置を変えるようにする。
置を変える場合に、割込手段からＣＰＵに割り込みをか
け、このＣＰＵが前回の表示を確認した後、今回の水平
表示開始位置のデータを比較器に出力することにより、
水平表示開始位置を変えるようにする。
【０００９】
【００１０】
【実施例】以下、この発明の一実施例を図に従って説明
する。図１は、この第１の発明の一実施例（実施例１）
を示す画面表示装置のブロック図である。図１におい
て、１はＣＰＵ（中央処理装置）、２はデータバス、３
は表示制御回路、４はレジスタ（１），レジスタ
（２），レジスタ（３）、５は表示用クロック、６はタ
イミングジェネレータ、７は画像信号出力回路、８はＨ
ＳＹＮＣ、９はＶＳＹＮＣ、１０はＲＧＢ出力、１１は
各行の水平表示開始位置を指示するデータが格納された
記憶手段としての水平レジスタ１１（１）〜１１
（３）、１２はカウンタ、１３は比較器、１４は表示中
の行がレジスタ４（１）〜４（３）のどの行に対応する
かを示す表示行指示回路、１５は比較器１３に入力する
データを水平レジスタ１１（１）〜１１（３）の中から
１つ選択する選択手段としての選択回路である。なお、
従来の画面表示装置（図６）と同じ機能の部分には、同
一符号を付しており、以下の説明については省略する。
する。図１は、この第１の発明の一実施例（実施例１）
を示す画面表示装置のブロック図である。図１におい
て、１はＣＰＵ（中央処理装置）、２はデータバス、３
は表示制御回路、４はレジスタ（１），レジスタ
（２），レジスタ（３）、５は表示用クロック、６はタ
イミングジェネレータ、７は画像信号出力回路、８はＨ
ＳＹＮＣ、９はＶＳＹＮＣ、１０はＲＧＢ出力、１１は
各行の水平表示開始位置を指示するデータが格納された
記憶手段としての水平レジスタ１１（１）〜１１
（３）、１２はカウンタ、１３は比較器、１４は表示中
の行がレジスタ４（１）〜４（３）のどの行に対応する
かを示す表示行指示回路、１５は比較器１３に入力する
データを水平レジスタ１１（１）〜１１（３）の中から
１つ選択する選択手段としての選択回路である。なお、
従来の画面表示装置（図６）と同じ機能の部分には、同
一符号を付しており、以下の説明については省略する。
【００１１】図２は図１の装置の表示行指示回路を詳細
に示す回路図である。図２において、２３はＶＳＹＮＣ
９でリセットされ、ＨＳＹＮＣ８をカウントし、８ビッ
トのカウント値を出力するカウンタ、２５は各表示行の
垂直開始位置を格納する８ビットのレジスタ（１）〜
（３）、２６はＨＳＹＮＣカウンタ２３の出力値とレジ
スタ２５（１）〜２５（３）のレジスタ値を比較し、両
者の値が一致したときに、ワンショットパルスを生成す
る比較器、２７はＯＲゲート、２４はＯＲゲート２７の
出力によってリセットされ、ＨＳＹＮＣ８を１０カウン
トした後、オーバーフローのワンショットパルスを生成
するカウンタ、２８は比較器２６（１）〜２６（３）の
出力によってセットされ、カウンタ２４の出力でリセッ
トされるセット・リセットフリップフロップ、ＢＬ１〜
ＢＬ３は表示行指示信号ａ、ＩＮＴはＣＰＵ１に対する
割り込み信号である。この図２の各部の信号を示すのが
図３のタイミングチャートである。図３において、
（Ａ）はＶＳＹＮＣ９、（Ｂ）はＨＳＹＮＣ８、（Ｃ）
〜（Ｄ）は信号ｂ〜ｄ、（Ｆ）はＩＮＴ信号、（Ｇ）〜
（Ｉ）はＢＬ１〜ＢＬ３の信号である。
に示す回路図である。図２において、２３はＶＳＹＮＣ
９でリセットされ、ＨＳＹＮＣ８をカウントし、８ビッ
トのカウント値を出力するカウンタ、２５は各表示行の
垂直開始位置を格納する８ビットのレジスタ（１）〜
（３）、２６はＨＳＹＮＣカウンタ２３の出力値とレジ
スタ２５（１）〜２５（３）のレジスタ値を比較し、両
者の値が一致したときに、ワンショットパルスを生成す
る比較器、２７はＯＲゲート、２４はＯＲゲート２７の
出力によってリセットされ、ＨＳＹＮＣ８を１０カウン
トした後、オーバーフローのワンショットパルスを生成
するカウンタ、２８は比較器２６（１）〜２６（３）の
出力によってセットされ、カウンタ２４の出力でリセッ
トされるセット・リセットフリップフロップ、ＢＬ１〜
ＢＬ３は表示行指示信号ａ、ＩＮＴはＣＰＵ１に対する
割り込み信号である。この図２の各部の信号を示すのが
図３のタイミングチャートである。図３において、
（Ａ）はＶＳＹＮＣ９、（Ｂ）はＨＳＹＮＣ８、（Ｃ）
〜（Ｄ）は信号ｂ〜ｄ、（Ｆ）はＩＮＴ信号、（Ｇ）〜
（Ｉ）はＢＬ１〜ＢＬ３の信号である。
【００１２】次に、この実施例１の動作について説明す
る。ＣＰＵ１はデータバス２を介して、表示画面の各行
の水平表示開始位置を示すデータをそれぞれ水平レジス
タ１１（１），水平レジスタ１１（２），水平レジスタ
１１（３）に書き込む。表示行指示回路１４は、現在の
表示が行われている行が、レジスタ４（１），レジスタ
４（２），レジスタ４（３）のいずれのレジスタによっ
て表示が開始された行であるかを示す信号を、各行が表
示されている期間に表示行指示信号ａとして水平レジス
タ選択回路１５に与える。水平レジスタ選択回路１５は
表示行指示信号ａの内容に従い、各水平レジスタ１１
（１）〜１１（３）の中から対応する行（表示を開始し
た行）水平レジスタを選択し、その水平レジスタのレジ
スタ値を比較器１３に与える。比較器１３はカウンタ１
２のカウント値と選択された水平レジスタ値とが一致す
ると能動化を指示する信号をタイミングジェネレータ６
に与える。そしてタイミングジェネレータ６は水平表示
開始位置の出力タイミング信号を画像信号出力回路７に
出力し、画像信号出力回路７はその出力タイミング信号
で水平表示開始位置から同一行の所定の表示位置に文字
フォント等の画像データを表示する。以上の動作におい
て、表示行指示回路１４から表示行指示信号ａが出力さ
れる時の動作は、図３のタイミングチャートによって行
われる。尚、この図３の回路では、各行の幅は１０ＨＳ
ＹＮＣ幅で構成され、レジスタ２５（１）を＝１０、レ
ジスタ２５（２）を＝２５、レジスタ２５（３）を＝４
０があらかじめＣＰＵによって格納されているものとす
る。
る。ＣＰＵ１はデータバス２を介して、表示画面の各行
の水平表示開始位置を示すデータをそれぞれ水平レジス
タ１１（１），水平レジスタ１１（２），水平レジスタ
１１（３）に書き込む。表示行指示回路１４は、現在の
表示が行われている行が、レジスタ４（１），レジスタ
４（２），レジスタ４（３）のいずれのレジスタによっ
て表示が開始された行であるかを示す信号を、各行が表
示されている期間に表示行指示信号ａとして水平レジス
タ選択回路１５に与える。水平レジスタ選択回路１５は
表示行指示信号ａの内容に従い、各水平レジスタ１１
（１）〜１１（３）の中から対応する行（表示を開始し
た行）水平レジスタを選択し、その水平レジスタのレジ
スタ値を比較器１３に与える。比較器１３はカウンタ１
２のカウント値と選択された水平レジスタ値とが一致す
ると能動化を指示する信号をタイミングジェネレータ６
に与える。そしてタイミングジェネレータ６は水平表示
開始位置の出力タイミング信号を画像信号出力回路７に
出力し、画像信号出力回路７はその出力タイミング信号
で水平表示開始位置から同一行の所定の表示位置に文字
フォント等の画像データを表示する。以上の動作におい
て、表示行指示回路１４から表示行指示信号ａが出力さ
れる時の動作は、図３のタイミングチャートによって行
われる。尚、この図３の回路では、各行の幅は１０ＨＳ
ＹＮＣ幅で構成され、レジスタ２５（１）を＝１０、レ
ジスタ２５（２）を＝２５、レジスタ２５（３）を＝４
０があらかじめＣＰＵによって格納されているものとす
る。
【００１３】図４はこの第２の発明の実施例（実施例
２）による画面表示装置のブロック図である。図４にお
いて、３４は各行の表示が終了したときに、ＣＰＵ１に
割り込み信号を与える割込信号生成回路である。この割
込信号生成回路３４は、例えば、図２の表示行指示回路
１４からセット・リセットフリップフロップ回路２８
（１）〜２８（３）を除いた回路で実現できる。水平レ
ジスタ１１にはデータバス２を介してＣＰＵ１から表示
画面の最上位置に表示する行（第１行目）の水平表示開
始位置を示すデータを書き込む。そして、従来例で説明
した同様の動作によって、第１行目の表示が終了する
と、割込信号生成回路３４はＣＰＵ１に割り込みをかけ
る。ＣＰＵ１は割り込みルーチンプログラムにより、第
１行目の表示が終了したことを確認し、水平レジスタ１
１の内容（水平表示開始位置のデータ）を２行目に表示
されて行に対応した水平表示開始データに書き換える。
この処理により、２行目の水平表示開始位置は１行目と
は異なった位置になる。さらに同様にして２行目の表示
が終了した時も、割り込み処理により、水平レジスタ１
１を３行目の行に対応したデータに更新する。以上のＣ
ＰＵに対する割り込みを生成し、そのタイミングに従い
ソフトウェア処理を行うことにより、各行の水平表示開
始位置を各行毎に独立して自由に設定することが可能と
なる。
２）による画面表示装置のブロック図である。図４にお
いて、３４は各行の表示が終了したときに、ＣＰＵ１に
割り込み信号を与える割込信号生成回路である。この割
込信号生成回路３４は、例えば、図２の表示行指示回路
１４からセット・リセットフリップフロップ回路２８
（１）〜２８（３）を除いた回路で実現できる。水平レ
ジスタ１１にはデータバス２を介してＣＰＵ１から表示
画面の最上位置に表示する行（第１行目）の水平表示開
始位置を示すデータを書き込む。そして、従来例で説明
した同様の動作によって、第１行目の表示が終了する
と、割込信号生成回路３４はＣＰＵ１に割り込みをかけ
る。ＣＰＵ１は割り込みルーチンプログラムにより、第
１行目の表示が終了したことを確認し、水平レジスタ１
１の内容（水平表示開始位置のデータ）を２行目に表示
されて行に対応した水平表示開始データに書き換える。
この処理により、２行目の水平表示開始位置は１行目と
は異なった位置になる。さらに同様にして２行目の表示
が終了した時も、割り込み処理により、水平レジスタ１
１を３行目の行に対応したデータに更新する。以上のＣ
ＰＵに対する割り込みを生成し、そのタイミングに従い
ソフトウェア処理を行うことにより、各行の水平表示開
始位置を各行毎に独立して自由に設定することが可能と
なる。
【００１４】図５は第１，第２の発明の応用例を示すブ
ロック図である。図５において、１６は水平レジスタ選
択回路１５の出力と水平レジスタ１１（１）〜１１
（３）の出力とを選択して比較器１３に与える第２の選
択回路、１７は第２の選択回路１６を制御する選択レジ
スタである。この選択レジスタ１７を付加することによ
り、この選択レジスタ１７をデータバス２を介してＣＰ
Ｕ１で書き換え、実施例１で説明した表示画面の各行を
水平レジスタで行を指定し、その行を同一行の水平表示
開始位置とするモードを目的に応じて選択できる。
ロック図である。図５において、１６は水平レジスタ選
択回路１５の出力と水平レジスタ１１（１）〜１１
（３）の出力とを選択して比較器１３に与える第２の選
択回路、１７は第２の選択回路１６を制御する選択レジ
スタである。この選択レジスタ１７を付加することによ
り、この選択レジスタ１７をデータバス２を介してＣＰ
Ｕ１で書き換え、実施例１で説明した表示画面の各行を
水平レジスタで行を指定し、その行を同一行の水平表示
開始位置とするモードを目的に応じて選択できる。
【００１５】
【発明の効果】以上のように、本願の請求項１に係る発
明によれば、ＣＰＵに対して割り込みを行うことによ
り、表示画面の各行の水平表示開始位置を設定できる構
成としたので、画面表示の自由度が高く，より使い易い
画面表示装置が得られ、かつ、水平レジスタ，セット・
リセットフリップフロップ等のハードウェアを用いず
に、少ない回路構成部品で、上述したような画面表示の
自由度が高く，より使い易い画面表示装置を実現でき
る。
明によれば、ＣＰＵに対して割り込みを行うことによ
り、表示画面の各行の水平表示開始位置を設定できる構
成としたので、画面表示の自由度が高く，より使い易い
画面表示装置が得られ、かつ、水平レジスタ，セット・
リセットフリップフロップ等のハードウェアを用いず
に、少ない回路構成部品で、上述したような画面表示の
自由度が高く，より使い易い画面表示装置を実現でき
る。
【００１６】
【図１】この第１の発明の実施例を示す画面表示装置の
ブロック図である。
ブロック図である。
【図２】図１の装置の表示行指示回路における回路図で
ある。
ある。
【図３】図２の各部の動作を示すタイミングチャートで
ある。
ある。
【図４】この第２の発明の実施例を示す画面表示装置の
ブロック図である。
ブロック図である。
【図５】この発明の応用例を示す画面表示装置のブロッ
ク図である。
ク図である。
【図６】従来の画面表示装置の一例を示すブロック図で
ある。
ある。
１ ＣＰＵ ２ データバス ３ 表示制御回路 ５ 表示用クロック ６ タイミングジェネレータ ７ 画像信号出力回路 ８ ＨＳＹＮＣ（水平同期信号） ９ ＶＳＹＮＣ（垂直同期信号） １１ 水平レジスタ １２ カウンタ １３ 比較器 １４ 表示行指示回路 １５ 選択回路 ３４ 割込信号生成回路
Claims (1)
- 【請求項１】 ＣＰＵが指示する表示画面の一定の水平
表示開始位置のデータと表示用クロックのカウント値と
を比較器で比較し、両者が一致した時に、この比較器よ
り得られる出力タイミング信号に従って文字フォント等
の画像データを、表示画面における所定の行の水平表示
開始位置から同一行の所定の位置に表示する画面表示装
置において、ＣＰＵに割り込みをする割込手段を設け、
表示画面の所定の位置に画像データを表示する時に、上
記割込手段からＣＰＵに割り込みをかけると、上記ＣＰ
Ｕが上記表示の終了を確認した後、前回の水平表示開始
位置のデータと異なるデータを上記比較器に出力するこ
とを特徴とする画面表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143398A JP2911301B2 (ja) | 1992-05-08 | 1992-05-08 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143398A JP2911301B2 (ja) | 1992-05-08 | 1992-05-08 | 画面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05316445A JPH05316445A (ja) | 1993-11-26 |
| JP2911301B2 true JP2911301B2 (ja) | 1999-06-23 |
Family
ID=15337843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143398A Expired - Fee Related JP2911301B2 (ja) | 1992-05-08 | 1992-05-08 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911301B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3276897B2 (ja) * | 1997-09-09 | 2002-04-22 | 三洋電機株式会社 | キャラクタ表示制御回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63238778A (ja) * | 1987-12-29 | 1988-10-04 | Sharp Corp | テレビジョン受像機の番組予約装置 |
-
1992
- 1992-05-08 JP JP4143398A patent/JP2911301B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05316445A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809180B2 (ja) | 液晶表示装置 | |
| JP2797435B2 (ja) | 表示コントローラ | |
| JP2911301B2 (ja) | 画面表示装置 | |
| JP2000284761A (ja) | 表示装置および表示装置用インターフェイス回路 | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JPH0327920B2 (ja) | ||
| JP2905949B2 (ja) | 画像表示回路 | |
| JP2623592B2 (ja) | 表示制御装置 | |
| JP2876759B2 (ja) | ディジタル測定器 | |
| JP2995902B2 (ja) | 映像表示制御回路 | |
| JP2616214B2 (ja) | パネルディスプレイ制御装置 | |
| KR930006671B1 (ko) | 비데오 램을 이용한 문자처리회로 및 그 제어방법 | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JP2817483B2 (ja) | 映像表示制御回路 | |
| JPH05297819A (ja) | 画像表示制御装置および画像表示制御方法 | |
| JPS63108874A (ja) | 画像処理装置の同期方法 | |
| JPH11126060A (ja) | キャラクタ表示装置 | |
| JPS63168686A (ja) | グラフイツク表示装置 | |
| JPH02154296A (ja) | 映像情報スクロール方式 | |
| JPS63155184A (ja) | 表示制御装置 | |
| JPH02273786A (ja) | 表示制御装置 | |
| JPH06102857A (ja) | フレームバッファアクセス装置 | |
| JP2000293153A (ja) | オンスクリーン表示方法及び装置 | |
| JP2003186459A (ja) | 表示装置の制御方法および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |