JPH06102857A - フレームバッファアクセス装置 - Google Patents

Abstract

(57)【要約】 【目的】 プロセッサによるフレームバッファへの描画
をキャッシュメモリを用いて高速化する。 【構成】 プロセッサ１とフレームバッファ４との間に
キャッシュメモリ５を儲け、ＣＲＴディスプレイ装置７
の垂直帰線期間を示す垂直同期信号を入力としてキャッ
シュメモリ５をフラッシュ動作させるキャッシュメモリ
制御部６を設けた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はフレームバッファアク
セス装置に関し、さらに詳細にいえば、プロセッサ等の
データ処理装置とフレームバッファとの間にキャッシュ
メモリを介在させるフレームバッファアクセス装置に関
する。

【０００２】

【従来の技術】近年汎用されているＸ−ウィンドウシス
テムは複数のクライエント（アプリケーションプログラ
ム）からの描画要求があった場合に、Ｘ−サーバと呼ば
れるオペレーションシステム中のプログラムが各描画要
求を受け取ってフレームバッファに対する実際の描画処
理を実行する。ここで、Ｘ−サーバにより描画処理を行
なう場合には、描画位置をアドレスで指定し、ピクセル
値をデータとして読み書きできるようなフレームバッフ
ァを主記憶にマップすることにより、データ処理装置内
部で描画の全ての処理を行なうようにしている。また、
描画の一部をグラフィックスアクセラレータと呼ばれる
補助データ処理装置を用いて行なうグラフィックス表示
装置もあるが、補助データ処理装置を用いて描画させる
ことができないデータに関してはデータ処理装置が直接
フレームバッファに描画を行なわなければならない。ま
た、補助データ処理装置を有していないグラフィックス
表示装置においては全てのデータをデータ処理装置が直
接フレームバッファに描画しなければならない。

【０００３】したがって、フレームバッファに対する描
画を高速化しようとすれば、（１）データ処理装置の動
作速度を高速化するか、（２）データ処理装置からフレ
ームバッファへのアクセス速度を向上させるか、（３）
フレームバッファ自体のアクセス速度を向上させるかの
３つの方法の少なくとも何れか１つを考慮しなければな
らなくなる。但し、上記（２）の対処方法には、バスの
バンド幅を大きくする方法およびキャッシュメモリに代
表されるアクセス速度が早いデバイスを用いる方法とが
ある。

【０００４】これらのうち、（１）（３）の方法は、デ
ータ処理装置、フレームバッファ自体の設計スペック等
を変更する必要があるので簡単には対処できない。ま
た、（２）の方法のうちバスのバンド幅を大きくする方
法についても同様の理由から簡単には対処できない。こ
のような点を考慮して、キャッシュメモリを採用する方
法が提案されている。

【０００５】従来から提案されているキャッシュメモリ
を採用した装置の構成は、図４に示すようにデータ処理
装置４１と主記憶４３との間のみにキャッシュメモリ４
２を介在させ、データ処理装置４１とフレームバッファ
４４との間にはキャッシュメモリを介在させない構成、
および図５に示すように、キャッシュメモリ５２を内蔵
したデータ処理装置５１を用い、データ処理装置５１に
内蔵されたキャッシュメモリ５２を主記憶５３およびフ
レームバッファ５４と外部バスを介して接続した構成で
ある。尚、５５はＣＲＴディスプレイ装置である。

【０００６】図４の構成を採用した場合には、主記憶４
３に対するアクセスはキャッシュメモリ４２を介在させ
てあることに起因して高速化できるが、フレームバッフ
ァ４４に対するアクセスは高速化できない。ここで、デ
ータ処理装置４１とフレームバッファ４４との間にもキ
ャッシュメモリを介在させればフレームバッファ４４に
対するアクセスを高速化できると思われるかもしれない
が、次の理由から、キャッシュメモリを介在させても余
り高速化を達成できない。即ち、ＣＲＴディスプレイ装
置４５は、１／６０秒毎にフレームバッファ４４の内容
を読み出して可視的に表示するのであるから、フレーム
バッファ４４には最新のピクセル値が格納されているこ
とが必要になる。したがって、キャッシュメモリを介在
させ、フレームバッファ４４に対してキャッシュメモリ
を有効にすれば、ライトスルー等に設定することにより
常時書き込み可能にしておかなければならず、キャッシ
ュメモリの利用効率が著しく低下し、ひいてはフレーム
バッファ４４に対するアクセスを余り高速化できないの
である。

【０００７】図５の構成を採用した場合には、Ｘ−サー
バが描画の区切りを知っているので、一連の描画処理が
完了したことを知ることができ、一連の描画処理が完了
した時点でキャッシュメモリ５２に所定の命令を与える
ことにより、キャッシュメモリ５２の内容をフレームバ
ッファ５４に書き込ませることができる。この結果、主
記憶５３に対するアクセスのみならずフレームバッファ
５４に対するアクセスをも高速化できる。

【０００８】

【発明が解決しようとする課題】図５に示す構成を採用
した場合において、Ｘ−サーバを用いることなくアプリ
ケーションプログラムにより直接フレームバッファ５４
に対する描画を行ないたいという要求がかなりあり、こ
のような場合には、アプリケーションプログラムからキ
ャッシュメモリ５２に対して直接命令を与えることがで
きないのであるから、アプリケーションプログラムにお
いてシステムコールを発することによりオペレーティン
グシステムを呼び出し、オペレーティングシステムを介
してキャッシュメモリ５２に対して必要な命令を与えな
ければならない。そして、この場合には、システムコー
ルを発してから実際にキャッシュメモリ５２に対して必
要な命令が与えられるまでに０．１〜１ｍｓｅｃオーダ
ーの時間がかかるので、キャッシュメモリ５２を介在さ
せない場合の描画速度の方が早くなる可能性が高い。

【０００９】また、エンジニアリングワークステーショ
ン（ＥＷＳ）上のＸ−サーバにおいても同様の不都合が
ある。また、ＣＲＴディスプレイ装置から出力される垂
直同期信号（垂直帰線時の同期信号）をトリガとしてデ
ータ処理装置に割り込みをかけ、割り込みハンドラから
キャッシュメモリに対してデータ書き込み命令を与える
ことが考えられるが、垂直同期信号をトリガとする割り
込みは通常最も優先度が高い割り込みではないから、キ
ャッシュメモリからフレームバッファへの書き込みが垂
直帰線期間内に完了するように十分高速であっても、優
先順位が高い他の割り込みが発生した場合には、垂直帰
線期間内に書き込みが完了しない可能性がある。また、
垂直帰線時の同期信号が発生した直後に該当する割り込
み処理が行なわれた場合には、データ処理装置では割り
込み直前のコンテキストの退避、割り込みハンドラの起
動、割り込み処理、割り込み処理終了後のコンテキスト
の復元等の一連の処理を行なう必要があるので、割り込
み処理に起因して描画速度が低下してしまう。具体的に
は、１回の割り込み処理所用時間が０．１ｍｓｅｃであ
り、１秒間に１００回ＣＲＴディスプレイ装置がスキャ
ンすると仮定すれば、全体の１％の時間が割り込み処理
のために使用され、その分だけ描画速度が低下してしま
う。

【００１０】

【発明の目的】この発明は上記の問題点に鑑みてなされ
たものであり、データ処理装置に特別の負担をかけるこ
となく、アプリケーションプログラムからの命令に基づ
いてキャッシュメモリを制御することによりフレームバ
ッファに対する書き込みアクセス速度を向上させること
ができるフレームバッファアクセス装置を提供すること
を目的としている。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めの、請求項１のフレームバッファアクセス装置は、デ
ータ処理手段とフレームバッファとの間にキャッシュメ
モリを設けてあるとともに、ＣＲＴディスプレイ装置の
垂直同期信号をも入力としてキャッシュメモリからフレ
ームバッファへの書き込み動作を行なわせるキャッシュ
メモリ制御手段を有している。

【００１２】請求項２のフレームバッファアクセス装置
は、データ処理手段とフレームバッファとの間にキャッ
シュメモリを設けてあるとともに、補助データ処理手段
とフレームバッファとの間に、キャッシュメモリからフ
レームバッファへの書き込み動作終了に応答して開かれ
るゲート手段を設けてあり、ＣＲＴディスプレイ装置の
垂直同期信号および補助データ処理手段が動作を開始し
たことを示す動作中指示信号をも入力としてキャッシュ
メモリからフレームバッファへの書き込み動作を行なわ
せるキャッシュメモリ制御手段を有している。

【００１３】

【作用】請求項１のフレームバッファアクセス装置であ
れば、データ処理手段により順次生成される画素データ
を先ずキャッシュメモリに書き込み、ＣＲＴディスプレ
イ装置の垂直帰線期間を示す垂直同期信号が発生したこ
とに応答してキャッシュメモリ制御手段が、キャッシュ
メモリからフレームバッファへの書き込みを行なわせる
べくキャッシュメモリを制御するので、データ処理手段
によるキャッシュメモリ制御信号の生成が不要になり、
しかもキャッシュメモリからフレームバッファへの書き
込みを表示に影響がない期間に限定しているので、フレ
ームバッファアクセスを全体として高速化できるととも
に、表示品質の低下を防止できる。もちろん、データ処
理手段からキャッシュメモリ制御信号を生成して出力す
ることによりキャッシュメモリからフレームバッファへ
の書き込みを行なわせることもできる。また、上記垂直
同期信号に基づくキャッシュメモリの制御は、データ処
理手段がキャッシュメモリを制御するための信号を生成
する機能を有していなくても達成でき、適用可能なデー
タ処理システムの範囲を拡大できる。

【００１４】請求項２のフレームバッファアクセス装置
であれば、データ処理手段により順次生成された画素デ
ータがキャッシュメモリに書き込まれている状態で補助
データ処理手段の動作が指示されれば、補助データ処理
手段の動作開始時点に合せてキャッシュメモリの内容を
フレームバッファに書き込み、キャッシュメモリからフ
レームバッファへの書き込みが完了した時点でゲート手
段が開かれるので、その後は補助データ処理手段により
順次生成される画素データを直接フレームバッファに書
き込むことができる。即ち、データ処理手段と比較して
補助データ処理手段が高速描画を行ない得るように設定
されているのであるから、データ処理手段により順次生
成される画素データはキャッシュメモリを用いて高速に
フレームバッファに書き込まれ、補助データ処理手段に
より順次生成される画素データは直接フレームバッファ
に書き込まれる。そして、データ処理手段により順次生
成された画素データがフレームバッファに書き込まれる
前に補助データ処理手段により順次生成される画素デー
タがフレームバッファに書き込まれることを確実に阻止
し、画像の少なくとも一部が不本意に変更されてしまう
という不都合の発生を未然に防止できる。もちろん、垂
直帰線期間を示す垂直同期信号によってもキャッシュメ
モリからフレームバッファへの書き込みを行なわせるこ
とができる。したがって、描画を高速化すべく補助デー
タ処理手段が付加されたシステムにおいて、補助データ
処理手段を用いることなく順次生成される画素データを
キャッシュメモリを用いて高速にフレームバッファに書
き込むことができ、システム全体としての描画速度を高
速化できる。

【００１５】

【実施例】以下、実施例を示す添付図面によって詳細に
説明する。図１はこの発明のフレームバッファアクセス
装置の一実施例を概略的に示すブロック図であり、プロ
セッサ１と主記憶２との間にキャッシュメモリ３を設け
ているとともに、プロセッサ１とフレームバッファ４と
の間にもキャッシュメモリ５を設けている。そして、プ
ロセッサ１からのキャッシュメモリ制御信号およびＣＲ
Ｔディスプレイ装置７からの垂直同期信号を入力として
キャッシュメモリ５に対してフレームバッファ４への書
き込みを指示する書き込み指示信号を出力するキャッシ
ュメモリ制御部６を設けている。尚、上記プロセッサ１
から出力されるキャッシュメモリ制御信号は、いわゆる
フラッシュ命令であり、キャッシュメモリ５からフレー
ムバッファ４への書き込みを指示するものである。ま
た、上記垂直同期信号は、図２に示すように、垂直同期
信号同士の間に所定時間の垂直帰線期間に対応するロー
レベル期間が介在されたものであり、表示に影響を及ぼ
さないように垂直帰線期間にフラッシュ動作を行なわせ
るべく、垂直同期信号の立下り信号をキャッシュメモリ
制御部６に供給する。

【００１６】上記の構成のフレームバッファアクセス装
置の作用は次のとおりである。ＣＲＴディスプレイ装置
７によりフレームバッファ４の内容に基づく可視的表示
を行なっている間（図２において垂直同期信号がハイレ
ベルに保持されている間）は、フレームバッファ４の内
容をキャッシュメモリ５に読み出し、プロセッサ１にお
いて必要な処理を行なうことにより順次生成される画素
データがキャッシュメモリ５に順次書き込まれる。そし
て、ＣＲＴディスプレイ装置７が上記可視的表示を中断
すれば、垂直同期信号が立下って垂直帰線期間になるの
で、キャッシュメモリ制御部６がキャッシュメモリ５に
対してフラッシュ動作を行なわせるべく書き込み指示信
号を供給する。したがって、ＣＲＴディスプレイ装置７
における表示に悪影響を及ぼすことなくキャッシュメモ
リ５の内容がフレームバッファ４に書き込まれ、次の垂
直同期信号がハイレベルの期間には新たな画像を表示で
きる。

【００１７】また、以上の説明から明らかなように、Ｘ
−ウィンドウシステムを搭載したデータ処理システムで
あっても、Ｘ−サーバからフラッシュ命令を出力する必
要がなくなるので、アプリケーションプログラムによる
描画を行なう場合でもキャッシュメモリ５を何ら不都合
なく制御して、全体として高速の描画、即ち高速のフレ
ームバッファアクセスを達成できる。また、Ｘ−サーバ
によりフラッシュ命令を出力する必要がなくなるので、
描画処理を中断する要因が減少し、この面からもフレー
ムバッファアクセスを高速化できる。さらに、Ｘ−サー
バのような描画プログラムを有していないシステムにも
適用できるため、適用可能な範囲を拡大できる。

【００１８】

【実施例２】図３はこの発明のフレームバッファアクセ
ス装置の他の実施例を示す概略ブロック図であり、プロ
セッサ１の他に、特定の描画を高速化するための補助デ
ータ処理装置８が設けられたシステムを示している。
尚、図１の構成要素と同じ構成要素には同じ符号を付与
しているので、これらの構成要素の説明は省略する。

【００１９】プロセッサ１から描画コマンドを受け取っ
て高速描画処理を行なう補助データ処理装置８は、指示
された描画処理が完了した時点でプロセッサ１に描画完
了通知信号を供給する。また、補助データ処理装置８
は、順次生成する画素データをゲート回路９を通してフ
レームバッファ４に供給する。このゲート回路９は、キ
ャッシュメモリ５からフレームバッファ４への書き込み
が完了したことを示す書き込み終了信号に基づいて開か
れるものであり、キャッシュメモリ５の内容がフレーム
バッファ４に書き込まれる前には補助データ処理装置８
によるフレームバッファ４への書き込みが行なわれない
ようにしている。また、キャッシュメモリ制御部６´
は、プロセッサ１からのフラッシュ命令、ＣＲＴディス
プレイ装置７からの垂直同期信号の他に、補助データ処
理装置８からの動作開始信号および動作中信号を入力信
号として受け取るものであり、フラッシュ命令、垂直同
期信号に加えて動作開始信号の何れかが入力されたこと
に応答してキャッシュメモリ５の内容をフレームバッフ
ァ４に書き込むべきことを指示する書き込み指示信号を
出力し、動作中信号が入力されたことに応答してキャッ
シュメモリ５をライトスルー状態にすべきことを指示す
るライトスルー指示信号を出力する。キャッシュメモリ
５がライトスルー状態に制御されれば、プロセッサ１に
よるフレームバッファ４への書き込みを行なうことがで
きる。

【００２０】上記の構成のフレームバッファアクセス装
置の作用は次のとおりである。補助データ処理装置８が
動作していない場合には、図１のフレームバッファアク
セス装置と同様に作用するので詳細な説明は省略する。
補助データ処理装置８とプロセッサ１とが動作している
場合には、プロセッサ１において順次生成される画素デ
ータは順次キャッシュメモリ５に書き込まれる。また、
プロセッサ１から補助データ処理装置８に対して描画コ
マンドが供給されれば、補助データ処理装置８は順次画
素データを生成する。この場合において、補助データ処
理装置８が動作を開始すれば、動作開始信号がキャッシ
ュメモリ制御部６´に供給され、キャッシュメモリ４を
フラッシュ動作させるので、ゲート回路９を閉じて補助
データ処理装置８によるフレームバッファ４のアクセス
を禁止した状態でキャッシュメモリ５の内容をフレーム
バッファ４に書き込むことができる。キャッシュメモリ
５からフレームバッファ４への書き込みが完了すれば、
ゲート回路９が開かれるので、補助データ処理装置８に
よるフレームバッファ４への画素データの書き込みが行
なわれ、高速描画を達成できる。また、補助データ処理
装置８によるフレームバッファ４のアクセスが行なわれ
ている間はキャッシュメモリ５がライトスルー状態に制
御されているのであるから、プロセッサ１によるフレー
ムバッファ４のアクセスを並行して行なうことができ
る。補助データ処理装置８によるフレームバッファ４の
アクセスが完了すれば、プロセッサ１に描画完了通知信
号が供給されるので、上記アクセスの完了をプロセッサ
１において確実に知ることができ、また、非動作中信号
（動作中信号のＯＦＦ状態）を受け取ったことに応答し
てキャッシュメモリ５がライトスルー状態からキャッシ
ュ状態に切り替えられる。

【００２１】したがって、プロセッサ１の他に描画を高
速化するための補助データ処理装置８を有するシステム
に適用することにより、フレームバッファアクセスのタ
イミングを正常に制御できるとともに、プロセッサ１に
よるフレームバッファアクセスを高速化できる。尚、こ
の発明は上記の実施例に限定されるものではなく、例え
ば、キャッシュメモリ制御部６，６´が一体化されたキ
ャッシュメモリを採用し、フラッシュ動作を行なわせる
べきことを示す各信号の論理和をキャッシュメモリに供
給することが可能であるほか、この発明の要旨を変更し
ない範囲内において種々の設計変更を施すことが可能で
ある。

【００２２】

【発明の効果】以上のように請求項１の発明は、データ
処理手段によるキャッシュメモリ制御信号の生成が不要
になり、しかもキャッシュメモリからフレームバッファ
への書き込みを表示に影響がない期間に限定してフレー
ムバッファアクセスを全体として高速化できるととも
に、表示品質の低下を防止できるという特有の効果を奏
する。

【００２３】請求項２の発明は、データ処理手段により
順次生成される画素データをキャッシュメモリを用いて
高速にフレームバッファに書き込むとともに、補助デー
タ処理手段により順次生成される画素データを直接フレ
ームバッファに書き込み、データ処理手段により順次生
成された画素データがフレームバッファに書き込まれる
前に補助データ処理手段により順次生成される画素デー
タがフレームバッファに書き込まれることを確実に阻止
し、画像の少なくとも一部が不本意に変更されてしまう
という不都合の発生を未然に防止でき、ひいては、描画
を高速化すべく補助データ処理手段が付加されたシステ
ムにおいて、補助データ処理手段を用いることなく順次
生成される画素データをキャッシュメモリを用いて高速
にフレームバッファに書き込むことができ、システム全
体としての描画速度を高速化できるという特有の効果を
奏する。

【図面の簡単な説明】

【図１】この発明のフレームバッファアクセス装置の一
実施例を概略的に示すブロック図である。

【図２】垂直同期信号とキャッシュメモリの動作状態と
の関係を示す概略図である。

【図３】この発明のフレームバッファアクセス装置の他
の実施例を概略的に示すブロック図である。

【図４】キャッシュメモリを採用した従来装置の構成を
概略的に示すブロック図である。

【図５】キャッシュメモリを採用した従来装置の構成を
概略的に示すブロック図である。

【符号の説明】

１ プロセッサ ４ フレームバッファ ５ キャッシュメモリ ６，６´ キャッシュメモリ
制御部 ７ ＣＲＴディスプレイ装置 ８ 補助データ処理装
置 ９ ゲート回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 データ処理手段（１）により順次生成さ
   れる画素データをフレームバッファ（４）に書き込み、
   フレームバッファ（４）の内容に基づいてＣＲＴディス
   プレイ装置（７）により可視的表示を行なう画像処理装
   置において、データ処理手段（１）とフレームバッファ
   （４）との間にキャッシュメモリ（５）を設けてあると
   ともに、ＣＲＴディスプレイ装置（７）の垂直同期信号
   をも入力としてキャッシュメモリ（５）からフレームバ
   ッファ（４）への書き込み動作を行なわせるキャッシュ
   メモリ制御手段（６）を有していることを特徴とするフ
   レームバッファアクセス装置。
2. 【請求項２】 データ処理手段（１）により順次生成さ
   れる画素データ、補助データ処理手段（８）により順次
   生成される画素データをフレームバッファ（４）に書き
   込み、フレームバッファ（４）の内容に基づいてＣＲＴ
   ディスプレイ装置（７）により可視的表示を行なう画像
   処理装置において、データ処理手段（１）とフレームバ
   ッファ（４）との間にキャッシュメモリ（５）を設けて
   あるとともに、補助データ処理手段（８）とフレームバ
   ッファ（４）との間に、キャッシュメモリ（５）からフ
   レームバッファ（４）への書き込み動作終了に応答して
   開かれるゲート手段（９）を設けてあり、ＣＲＴディス
   プレイ装置（７）の垂直同期信号および補助データ処理
   手段（８）が動作を開始したことを示す動作中指示信号
   をも入力としてキャッシュメモリ（５）からフレームバ
   ッファ（４）への書き込み動作を行なわせるキャッシュ
   メモリ制御手段（６´）を有していることを特徴とする
   フレームバッファアクセス装置。