JPH04326393A - 画像用メモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ホストプロセッサと、
表示コントローラとが、フレームメモリバスを共有する
ラスタスキャン型表示装置において、ホストプロセッサ
がＣＲＴ表示用のフレームメモリをアクセスする方式に
関する。

【０００２】

【従来の技術】従来の方式を図２に示す。ＣＲＴコント
ローラ２は、表示期間外にフレームメモリからの表示画
素データの周期的な読み出しフレームメモリのリフレッ
シュを行うなどの表示制御、およびフレームメモリに対
しグラフィックスなどの描画制御を行っており、ＣＰＵ
１は、そのＣＲＴコントローラ２とフレームメモリ６を
共有しながら描画制御を行い、表示の妨げにならないよ
うにフレームメモリアクセスをしなければならなかった
。

【０００３】図３に示すようにＣＰＵ１はアクセス毎に
、ＣＰＵメモリアクセス信号１４をメモリバスコントロ
ーラ７へ出力し、メモリバスコントローラ７は、バス権
を要求するバスリクエスト信号をＣＲＴコントローラ２
へ出力して、ＣＲＴコントローラ２より、バスの使用を
許可するバスアクノリッジ信号を受け取ることで、アク
セスを開始していた。

【０００４】また、ＣＰＵはアクセス毎に、ＣＰＵメモ
リアクセス信号１４をメモリバスコントローラ７への出
力をやめ、メモリバスコントローラ７は、ＣＲＴコント
ローラ２へ出力していたバス権を要求するバスリクエス
ト信号を解除して、ＣＲＴコントローラ２が、バスの使
用を許可するバスアクノリッジ信号を終了することで、
アクセスを終了していた。

【０００５】

【発明が解決しようとする課題】上記従来の技術では、
ＣＲＴコントローラ２に対してバス権を要求し、要求に
対しての承認を得てから、フレームメモリ６の内容を書
き替えている。そのため、フレームメモリ６の内容の書
き替えを行う度に、バス権の要求，承認のための時間が
かかっており、ホストプロセッサからフレームメモリへ
のアクセスが高速に行えなかった。

【０００６】本発明の目的は、ＣＰＵ１がフレームメモ
リ６の内容の書き替えを行う時、ＣＲＴコントローラ２
とのバスアビトレーションを周期的に行うことにより、
ＣＰＵ１によるＣＲＴコントローラ２に対してのバス権
の要求，承認のための時間を短縮し、フレームメモリ６
の内容を書き替えを高速に行うことが出来るようにする
ことにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、ＣＰＵ１とＣＲＴコントローラ２とのバスアビトレ
ーション（フレームメモリバス１３の切替え）をＣＰＵ
１のアクセスの有無に関わらず、表示の妨げにならない
ように水平ブランキング期間で周期的に行う回路である
メモリバス切替回路３と、ＣＰＵ１からのアクセスか、
ＣＲＴコントローラ２からのアクセスかにより、上記回
路のオン・オフを行う切替回路制御レジスタであるメモ
リバスレジスタ１６を設けることにより上記目的は達成
される。

【０００８】

【作用】図１により作用を説明する。

【０００９】メモリバス切替回路３は、ＣＰＵ１より出
力されるＣＰＵメモリアクセス信号１４の有無に関わら
ず、ＣＲＴコントローラ２より出力されるブランク信号
９がハイのとき、ＣＲＴコントローラ２へバスリクエス
ト信号１０を出力する。それに対し、ＣＲＴコントロー
ラ２よりバスアクノリッジ信号を受取りバス切替信号を
生成する。ブランク信号９がローのときは、ＣＲＴコン
トローラ２にバスの使用権を与えるために、ＣＲＴコン
トローラ２へバスリクエスト信号１０解除する。バス切
替信号は、ＣＰＵバスバッファ４とＣＲＴバスバッファ
５の出力イネーブル信号として使用され、その切替えを
ＣＲＴコントローラ２のブランク信号９にあわせて周期
的に行う。

【００１０】したがって、ＣＰＵ１のフレームメモリ６
のアクセス時は、フレームメモリバス１３がＣＰＵバス
バッファ４側に向いており、ＣＰＵ１によるＣＲＴコン
トローラ２に対してのバスアビトレーションを行う必要
がないので、バス開放のために必要な時間を短縮するこ
とができる。

【００１１】しかし、ＣＰＵ１がアクセスをしていない
ときは、メモリバス切替回路３を動作させる必要がなく
、ＣＲＴコントローラ２のアクセスを優先させる必要が
あり、メモリバス切替回路３を動作させるか否かをソフ
トウェアでコントロールできるようにする。

【００１２】そうすることにより、ＣＰＵ１からのアク
セスか、ＣＲＴコントローラ２からのアクセスかを考慮
してバスアビトレーションを行うことができ、フレーム
メモリバスを有効に使用することができる。

【００１３】

【実施例】本発明の一実施例をＣＲＴ表示装置を例に図
１を用いて説明する。

【００１４】図１に示すようにフレームメモリバス１３
は、ＣＰＵ１とＣＲＴコントローラ２とで共有されてい
る。フレームメモリ６は、帰線期間にはＣＲＴコントロ
ーラによる表示画素データの周期的な読み出し、フレー
ムメモリのリフレッシュなど、表示期間にはＣＰＵ１と
ＣＲＴコントローラ２によるフレームメモリ内の画素デ
ータの書き込み及び読み出しが行われている。

【００１５】ここで、メモリバス切替回路３は、ブラン
ク信号９，ＣＰＵメモリアクセス信号１４よりバスリク
エスト信号１０を出力し、バスアクノリッジ信号１１よ
りバス切替信号１２を生成して、ＣＰＵバスバッファ４
とＣＲＴバスバッファ５をコントロールする。この構成
において、ＣＰＵ１からのメモリアクセスは、以下のよ
うに行われる。

【００１６】メモリバス切替回路３は、ブランク信号９
によりバスを切替る回路構成になっている。すると、バ
スリクエスト信号１０，バスアクノリッジ信号１１，バ
ス切替信号１２は、図４の様なタイミングチャートにな
る。バス切替信号１２において、ＣＲＴコントローラバ
スバッファ側１２−ａは、ハイにドライブされている時
つまりブランク期間９−ａ時イエ−ブルであり、ＣＰＵ
バスバッファ側１２−ｂは、ローにドライブされている
時つまり表示期間９−ｂ時イエ−ブルであることを示し
ている。

【００１７】ＣＰＵ１は、ＣＰＵメモリアクセス信号１
４をローにドライブすることにより、フレームメモリ６
のアクセス動作を開始する。そこで、図４に示すように
、ＣＰＵ１より出力されるＣＰＵメモリアクセス信号１
４の有無に関わらず、バス切替信号は、ブランク信号９
に同期して、メモリバス切替回路３により周期的に切替
られており、ＣＰＵ１は、ブランク信号９がハイのとき
バスアビトレーションを行わず、メモリアクセスが可能
である。

【００１８】ブランク信号９がハイのときのメモリアク
セスは、バスアビトレーションを終了し、バス権を要求
し、承認された状態と同じであり、ＣＰＵ１のメモリア
クセスがそのままのアクセス時間となる。

【００１９】したがって、ＣＰＵ１によるＣＲＴコント
ローラ２に対してのバスアビトレーションを行うために
問題となっていたバス開放のために必要な１回のメモリ
アクセス当たりの時間を短縮することができる。

【００２０】しかし、ブランク信号９により、ＣＰＵ１
とＣＲＴコントローラ２間のバスアビトレーションを行
っている場合、常にＣＰＵ１側とＣＲＴコントローラ２
側のバスバッファのイネーブル時間が固定されてしまう
。そこで、ＣＰＵ１とＣＲＴコントローラ２のフレーム
メモリ６へのアクセス状態を考慮しながらメモリバス切
替回路３を動作させるか否かを指定するデータをメモリ
バスレジスタ１６にデータをセットする。それは、イネ
ーブル信号がローのときは、メモリバス切替回路３を動
作させ、イネーブル信号がハイのときは、メモリバス切
替回路３の動作を採り止める様にする。そこで、ＣＰＵ
１からのアクセスを優先する時は、メモリバスレジスタ
１６にローをセットし、ＣＲＴコントローラ２からのア
クセスを優先する時は、メモリバスレジスタ１６にハイ
をセットすることにより、メモリバスを有効に使用する
ことができる。

【００２１】ここで、従来の技術で掲げた方式と本実施
例で掲げた方式において、アクセス時間を考えてみる。 例えば、１２８０×１０２４ドットの解像度を持つＣＲ
Ｔにおいて考えると、１水平期間１３．１５２μｓのう
ち、表示期間が約９．９２６μｓとれ、この時間をメモ
リアクセスに割当てる。

【００２２】１回のメモリアクセスは約３００ｎｓ、１
回のバスアビトレーションは約３００ｎｓ（動作クロッ
ク２０ＭＨｚで６動作クロック必要とする）必要で、従
来の技術で掲げた方式と本実施例で掲げた方式での１回
のメモリアクセス時間は、それぞれの約６００ｎｓと約
３００ｎｓとなる。

【００２３】したがって、本実施例で掲げた方式により
、１表示期間中のメモリアクセス回数は約３３回、従来
の技術で掲げた方式より２倍の早さでフレームメモリ６
のデータの書き換えを行うことができる。

【００２４】

【発明の効果】本発明によれば、メモリバス切替回路３
は、ブランク信号９によりＣＰＵ１とＣＲＴコントロー
ラ２とのバスアビトレーションを行い、フレームメモリ
バス１３を周期的に切替える。

【００２５】したがって、ＣＰＵ１が、フレームメモリ
６のアクセス毎に行うバスアビトレーションの動作が不
必要になり、ＣＰＵ１がフレームメモリ６をアクセスす
るまでの時間が短くなるので、フレームメモリ６のデー
タの書き換えを高速に行うことができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す図である。

【図２】従来例を示す図である。

【図３】従来例のメモリアクセスのタイムチャートを示
す図である。

【図４】実施例のタイムチャートを示す図である。

【符号の説明】

１…ＣＰＵ、２…ＣＲＴコントローラ、３…メモリバス
切替回路、４…ＣＰＵバスバッファ、５…ＣＲＴバスバ
ッファ、６…フレームメモリ、７…メモリバスコントロ
ーラ、８…ブランクレジスタ、９…ブランク信号、９−
ａ…ブランク期間、９−ｂ…表示期間、１０…バスリク
エスト信号、１０−ａ…バスリクエスト無し、１０−ｂ
…バスリクエスト有り、１１…バスアクノリッジ信号、
１１−ａ…バスアクノリッジ無し、１１−ｂ…バスアク
ノリッジ有り、１２…バス切替信号、１２−ａ…ＣＲＴ
コントローラバスバッファ側、１２−ｂ…ＣＰＵバスバ
ッファ側、１３…メモリバス、１４…ＣＰＵメモリアク
セス信号、１５…動作クロック、１６…メモリバスレジ
スタ、１７…イネーブル信号。

Claims (2)

【特許請求の範囲】
1. 【請求項１】表示する画素データを記憶するフレームメ
   モリ、帰線期間にフレームメモリからの表示画素データ
   を周期的に読み出し、フレームメモリのリフレッシュを
   行うなどの表示制御およびフレームメモリに対し、グラ
   フィックスなどの描画制御を行うＣＲＴコントローラ、
   フレームメモリバスをＣＲＴコントローラと共有し、フ
   レームメモリ内の画素データの書き込み及び読み出しを
   行うことが出来るホストプロセッサを持つラスタスキャ
   ン型表示装置において、ホストプロセッサがフレームメ
   モリ内の画素データの書き込み及び読み出しを行う時の
   バスアビトレーションの手段として、ホストプロセッサ
   のフレームメモリへのアクセスの有無に係らず、ホスト
   プロセッサまたは、ＣＲＴコントローラからのアクセス
   時のバスアビトレーションを周期的に行うメモリバス切
   替回路を持ち、当該切替回路は、ＣＲＴコントローラか
   ら出力される表示期間信号によりフレームメモリバスの
   切替えを行うことを特徴とする画像用メモリアクセス方
   式。
2. 【請求項２】請求項１において、メモリバス切替回路が
   行うバスアビトレーションを実行するか否かを指定でき
   るレジスタを設け、ＣＰＵからのアクセスを優先するか
   、ＣＲＴコントローラのアクセスを優先するかを考慮し
   、バス使用権の切替をソフトウェアでコントロールでき
   るようにすることを特徴とする画像用メモリアクセス方
   式。