JPH04190389A - 画像表示装置のルックアップテーブル書換え方式 - Google Patents
画像表示装置のルックアップテーブル書換え方式Info
- Publication number
- JPH04190389A JPH04190389A JP2321908A JP32190890A JPH04190389A JP H04190389 A JPH04190389 A JP H04190389A JP 2321908 A JP2321908 A JP 2321908A JP 32190890 A JP32190890 A JP 32190890A JP H04190389 A JPH04190389 A JP H04190389A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lookup table
- memory
- display
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100385969 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CYC8 gene Proteins 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像表示装置のルックアップテーブル書換え方
式に関し、特にルックアップテーブルを備えたタスクス
キャン形式画像表示装置おいてルックアップテーブルの
内容を変更する場合にルックアップテーブルに対して高
速にデータを書き込むことができるルックアップテーブ
ル書換え方式％式％ 〔従来の技術〕 最初に第３図を参照して、ルックアップテーブル（以下
ＬＵＴという）を備えた従来の画像表示装置の典型的構
成を説明する。この画像表示装置はラスクスキャン形式
の画像表示装置であり、主要な構成要素としては、表示
手段であるＣＲＴ ３１と、表示する画素データを格納
するフレームメモリ３２と、表示期間中にフレームメモ
リ３２がら画素データを周期的に読み出す等の表示タイ
ミングを制御するＣＲＴコントローラ３３と、表示を行
う時にフレームメモリ３２から読み出される画素データ
をアドレス情報として大刀し、当該アドレス情報に基づ
き表示濃度データを出力するＬＵＴ３４を有している。
式に関し、特にルックアップテーブルを備えたタスクス
キャン形式画像表示装置おいてルックアップテーブルの
内容を変更する場合にルックアップテーブルに対して高
速にデータを書き込むことができるルックアップテーブ
ル書換え方式％式％ 〔従来の技術〕 最初に第３図を参照して、ルックアップテーブル（以下
ＬＵＴという）を備えた従来の画像表示装置の典型的構
成を説明する。この画像表示装置はラスクスキャン形式
の画像表示装置であり、主要な構成要素としては、表示
手段であるＣＲＴ ３１と、表示する画素データを格納
するフレームメモリ３２と、表示期間中にフレームメモ
リ３２がら画素データを周期的に読み出す等の表示タイ
ミングを制御するＣＲＴコントローラ３３と、表示を行
う時にフレームメモリ３２から読み出される画素データ
をアドレス情報として大刀し、当該アドレス情報に基づ
き表示濃度データを出力するＬＵＴ３４を有している。
ＬＵＴ３４は多数のメモリ素子で構成される。
上記構成を有する画像表示装置において、ＬＵＴ３４に
対する画素データを変換するためのデータ書込みは、中
央処理手段であるＣＰＵ３５の制御の下に行われる。Ｃ
ＰＵ３５は、ＣＲＴコントローラ３３から出力されるブ
ランク信号を割込みとして受は取り、ＣＲＴ３１の表示
状態を確認し、その後切換信号Ｓ１でデータバス切換回
路３６をＣＰＵ３５側に切換える。データバス切換回路
３６における当該接続状態において、ＣＰＵ３５はＬＵ
Ｔ３４に対してアドレスデータと新しい表示濃度データ
を与えて、ＬＵＴ３４の内容を書き換える。この場合、
表示濃度データの書換えは表示期間中に行うことができ
ないのて、このＣＰＵ３５によるデータ書換え動作はブ
ランク期間中においてのみ行われる必要かある。
対する画素データを変換するためのデータ書込みは、中
央処理手段であるＣＰＵ３５の制御の下に行われる。Ｃ
ＰＵ３５は、ＣＲＴコントローラ３３から出力されるブ
ランク信号を割込みとして受は取り、ＣＲＴ３１の表示
状態を確認し、その後切換信号Ｓ１でデータバス切換回
路３６をＣＰＵ３５側に切換える。データバス切換回路
３６における当該接続状態において、ＣＰＵ３５はＬＵ
Ｔ３４に対してアドレスデータと新しい表示濃度データ
を与えて、ＬＵＴ３４の内容を書き換える。この場合、
表示濃度データの書換えは表示期間中に行うことができ
ないのて、このＣＰＵ３５によるデータ書換え動作はブ
ランク期間中においてのみ行われる必要かある。
ここで、上記ブランク期間中でのＣＰＵ３５によるデー
タ書換えを、１画面が例えば１２８０Ｘ１０２４ドツト
の解像度を有するＣＲＴの場合について考察する。この
解像度の場合には１水平帰線期間では約３μｓｓｌ垂直
帰線期間では約７０μｓの書換え可能な時間が存在し、
１画面についてのスキャンで全ブランク時間として約４
ｍｓの時間を確保することができる。しかしながら、Ｃ
ＰＵ３５側 換え処理を実行するまでの時間として約８〜１０μｓを
必要とするので、従来の書換え方式では実際上水平帰線
期間中に書換えを行うことができない。このため、垂直
帰線期間における約６０μｓのみが書換え実行可能時間
となる。従って、ＣＰＵ３５のアクセス時間を例えば約
３００ｎｓとすると、前記の６０μｓの時間内において
２００の濃度データを書き換えることができ、例えば６
４にの表示濃度データを有するＬＵＴの全データを書き
換えるためには、約３３０スキヤン、すなわち時間に換
算して約４．７Ｓという長い書換え時間が必要となる。
タ書換えを、１画面が例えば１２８０Ｘ１０２４ドツト
の解像度を有するＣＲＴの場合について考察する。この
解像度の場合には１水平帰線期間では約３μｓｓｌ垂直
帰線期間では約７０μｓの書換え可能な時間が存在し、
１画面についてのスキャンで全ブランク時間として約４
ｍｓの時間を確保することができる。しかしながら、Ｃ
ＰＵ３５側 換え処理を実行するまでの時間として約８〜１０μｓを
必要とするので、従来の書換え方式では実際上水平帰線
期間中に書換えを行うことができない。このため、垂直
帰線期間における約６０μｓのみが書換え実行可能時間
となる。従って、ＣＰＵ３５のアクセス時間を例えば約
３００ｎｓとすると、前記の６０μｓの時間内において
２００の濃度データを書き換えることができ、例えば６
４にの表示濃度データを有するＬＵＴの全データを書き
換えるためには、約３３０スキヤン、すなわち時間に換
算して約４．７Ｓという長い書換え時間が必要となる。
なお第３図において、その他の構成として３７はＤ／Ａ
変換器、３８はビデオドライバ、３９はドツトクロック
発生回路である。
変換器、３８はビデオドライバ、３９はドツトクロック
発生回路である。
次に、本発明に関連する従来技術として特開昭６３−９
２９９５号公報に開示されるルックアップテーブルバッ
ファ装置が存在する。この装置では、ルックアップテー
ブルの内容書換えに要求されるＣＰＵの負荷を軽減する
と共にルックアップテーブルの内容を複数種類準備可能
にするため、ＣＰＵが自由に書込みを行えるルックアッ
プテーブルバッファと、このバッファからルックアップ
テーブルへのデータ転送を行う専用制御部を設けるよう
に構成されている。
２９９５号公報に開示されるルックアップテーブルバッ
ファ装置が存在する。この装置では、ルックアップテー
ブルの内容書換えに要求されるＣＰＵの負荷を軽減する
と共にルックアップテーブルの内容を複数種類準備可能
にするため、ＣＰＵが自由に書込みを行えるルックアッ
プテーブルバッファと、このバッファからルックアップ
テーブルへのデータ転送を行う専用制御部を設けるよう
に構成されている。
前述した従来技術において、最初に説明した典型的な従
来の画像表示装置の構成では、ＣＰＵ３５自体がＬＵＴ
３４の内部データを書き換える機能を有しているため、
ＣＰＵ３５は、前述の如くブランク期間の検出とブラン
ク期間が継続していることの確認を行いながら、ＬＵＴ
３４のデータ書換えを行わなければならない。従って、
前述の如くデータ書換えには長い時間を有することにな
り、そのためＣＰＵ３５の動作はＬＵＴ３４のデータ書
換えに非常に長い時間を占有されるという不具合が発生
する。
来の画像表示装置の構成では、ＣＰＵ３５自体がＬＵＴ
３４の内部データを書き換える機能を有しているため、
ＣＰＵ３５は、前述の如くブランク期間の検出とブラン
ク期間が継続していることの確認を行いながら、ＬＵＴ
３４のデータ書換えを行わなければならない。従って、
前述の如くデータ書換えには長い時間を有することにな
り、そのためＣＰＵ３５の動作はＬＵＴ３４のデータ書
換えに非常に長い時間を占有されるという不具合が発生
する。
これに対して特開昭６３−９２９９５号公報による従来
技術では、制御部を設けて制御機能を分散させることに
よりＣＰＵの負荷を軽減することができると共に、デー
タ書換えの高速化を図ることができる。しかしながら、
その技術を厳密に検討すると、ルックアップテーブルバ
ッファからルックアップテーブルへデータ転送を行う制
御部は、垂直帰線期間開始信号とＣＰＵから送られてく
る転送スタート信号に基づいて転送動作を実行しており
、実際上充分な高速化を達成することができない。すな
わち、転送期間として水平帰線期間が利用されておらず
、垂直帰線期間のみであるので、時間的制限を受け、高
速化を充分に達成できない。
技術では、制御部を設けて制御機能を分散させることに
よりＣＰＵの負荷を軽減することができると共に、デー
タ書換えの高速化を図ることができる。しかしながら、
その技術を厳密に検討すると、ルックアップテーブルバ
ッファからルックアップテーブルへデータ転送を行う制
御部は、垂直帰線期間開始信号とＣＰＵから送られてく
る転送スタート信号に基づいて転送動作を実行しており
、実際上充分な高速化を達成することができない。すな
わち、転送期間として水平帰線期間が利用されておらず
、垂直帰線期間のみであるので、時間的制限を受け、高
速化を充分に達成できない。
また転送スタート信号は、ＣＰＵが発生することになっ
ており、ＣＰＵの負荷軽減も制約を受けている。
ており、ＣＰＵの負荷軽減も制約を受けている。
本発明の目的は、ルックアップテーブルを備える画像表
示装置において、ルックアップテーブルの内容書換えに
ついて一層の高速化を図り、更にＣＰＵの充分な負荷軽
減を実現する画像表示装置のルックアップテーブル書換
え方式を提供することにある。
示装置において、ルックアップテーブルの内容書換えに
ついて一層の高速化を図り、更にＣＰＵの充分な負荷軽
減を実現する画像表示装置のルックアップテーブル書換
え方式を提供することにある。
本発明に係る第１の画像表示装置のルックアップテーブ
ル書換え方式は、各種の処理及び制御を行う中央処理手
段と、画像を表示する表示手段と、この表示手段に表示
する画素データを記憶するフレームメモリと、表示期間
中にフレームメモリから画素データを周期的に読み出す
ための表示タイミングを制御する表示制御手段と、表示
を行う時フレームメモリから読み出された画素データを
対応する表示濃度データに変換するルックアップテーブ
ルと、このルックアップテーブルの内容書換えのため中
央処理手段により生成される書換えデータを一時的に記
憶するバッファメモリと、このバッファメモリからルッ
クアップテーブルへのデータ転送のタイミングを制御す
る転送制御手段を備える画像表示装置において、バッフ
ァメモリはファーストイン・ファーストアウト・メモリ
（ＦＩＦＯメモリ）であり、中央処理手段がファースト
イン・ファーストアウト・メモリへのデータ書込みを行
い、転送制御手段が、表示制御手段から出力されるブラ
ンク期間を表す信号とファーストイン・ファーストアウ
ト・メモリから出力される書換えデータ存在信号に基づ
いて、ファーストイン・ファーストアウト・メモリから
ルックアップテーブルへのデータ転送を行うことを特徴
とする。
ル書換え方式は、各種の処理及び制御を行う中央処理手
段と、画像を表示する表示手段と、この表示手段に表示
する画素データを記憶するフレームメモリと、表示期間
中にフレームメモリから画素データを周期的に読み出す
ための表示タイミングを制御する表示制御手段と、表示
を行う時フレームメモリから読み出された画素データを
対応する表示濃度データに変換するルックアップテーブ
ルと、このルックアップテーブルの内容書換えのため中
央処理手段により生成される書換えデータを一時的に記
憶するバッファメモリと、このバッファメモリからルッ
クアップテーブルへのデータ転送のタイミングを制御す
る転送制御手段を備える画像表示装置において、バッフ
ァメモリはファーストイン・ファーストアウト・メモリ
（ＦＩＦＯメモリ）であり、中央処理手段がファースト
イン・ファーストアウト・メモリへのデータ書込みを行
い、転送制御手段が、表示制御手段から出力されるブラ
ンク期間を表す信号とファーストイン・ファーストアウ
ト・メモリから出力される書換えデータ存在信号に基づ
いて、ファーストイン・ファーストアウト・メモリから
ルックアップテーブルへのデータ転送を行うことを特徴
とする。
前記第１の画像表示装置のルックアップテーブル書換え
方式において、中央処理手段は、ファーストイン・ファ
ーストアウト・メモリ内に所定量の空きが形成されたと
きに表示期間と無関係に書込みを行うことを特徴とする
。
方式において、中央処理手段は、ファーストイン・ファ
ーストアウト・メモリ内に所定量の空きが形成されたと
きに表示期間と無関係に書込みを行うことを特徴とする
。
本発明に係る第２の画像表示装置のルックアップテーブ
ル書換え方式は、各種の処理及び制御を行う中央処理手
段と、画像を表示する表示手段と、この表示手段に表示
する画素データを記憶するフレームメモリと、表示期間
中にフレームメモリから画素データを周期的に読み出す
ための表示タイ゛ミングを制御する表示制御手段と、表
示を行う時フレームメモリから読み出された画素データ
を対応する表示濃度データに変換するルックアップテー
ブルと、このルックアップテーブルの内容書換えのため
中央処理手段によって生成される書換えデータを一時的
に記憶するバッファメモリと、このバッファメモリから
ルックアップテーブルへのデータ転送のタイミングを制
御する転送制御手段を備える画像表示装置において、転
送制御手段は、表示制御手段から出力されるブランク期
間を表す信号と、バッファメモリから出力される書換え
データ存在信号とにより、バッファメモリからルックア
ップテーブルへのデータ転送を行うことを特徴とする。
ル書換え方式は、各種の処理及び制御を行う中央処理手
段と、画像を表示する表示手段と、この表示手段に表示
する画素データを記憶するフレームメモリと、表示期間
中にフレームメモリから画素データを周期的に読み出す
ための表示タイ゛ミングを制御する表示制御手段と、表
示を行う時フレームメモリから読み出された画素データ
を対応する表示濃度データに変換するルックアップテー
ブルと、このルックアップテーブルの内容書換えのため
中央処理手段によって生成される書換えデータを一時的
に記憶するバッファメモリと、このバッファメモリから
ルックアップテーブルへのデータ転送のタイミングを制
御する転送制御手段を備える画像表示装置において、転
送制御手段は、表示制御手段から出力されるブランク期
間を表す信号と、バッファメモリから出力される書換え
データ存在信号とにより、バッファメモリからルックア
ップテーブルへのデータ転送を行うことを特徴とする。
前記第１又は第２の画像表示装置のルックアップテーブ
ル書換え方式において、ブランク期間は垂直帰線期間と
水平帰線期間からなり、垂直帰線期間中及び水平帰線期
間中にルックアップテーブル書換えためのデータ転送を
行うことを特徴とする。
ル書換え方式において、ブランク期間は垂直帰線期間と
水平帰線期間からなり、垂直帰線期間中及び水平帰線期
間中にルックアップテーブル書換えためのデータ転送を
行うことを特徴とする。
本発明による第１の画像表示装置のルックアップテーブ
ル書換え方式では、ルックアップテーブル書換え用のバ
ッファにＦＩＦＯメモリを用い、中央処理手段が書換え
データをＦＩＦＯメモリに一時的に格納させると共に、
専用の転送制御手段が前゛記書換えデータをＦＩＦＯメ
モリからルックアップテーブルに書き込むように構成さ
れている。
ル書換え方式では、ルックアップテーブル書換え用のバ
ッファにＦＩＦＯメモリを用い、中央処理手段が書換え
データをＦＩＦＯメモリに一時的に格納させると共に、
専用の転送制御手段が前゛記書換えデータをＦＩＦＯメ
モリからルックアップテーブルに書き込むように構成さ
れている。
この場合にデータ転送の動作において、転送制御手段は
ブランクに関する信号とＦＩＦＯメモリから与えられる
データ格納状況に関する信号に基づいてルックアップテ
ーブルへの書込みを実行し、中央処理手段から直接的に
は指令を受けない。またＦＩＦＯメモリを利用している
ため、ＦＩＦＯメモリの入力状況及び出力状況をチエツ
クすることにより大量の書換えデータを細かく分けて水
平帰線期間及び垂直帰線期間を利用して頻繁に書込みを
行うことができ、書換え速度の高速化を達成している。
ブランクに関する信号とＦＩＦＯメモリから与えられる
データ格納状況に関する信号に基づいてルックアップテ
ーブルへの書込みを実行し、中央処理手段から直接的に
は指令を受けない。またＦＩＦＯメモリを利用している
ため、ＦＩＦＯメモリの入力状況及び出力状況をチエツ
クすることにより大量の書換えデータを細かく分けて水
平帰線期間及び垂直帰線期間を利用して頻繁に書込みを
行うことができ、書換え速度の高速化を達成している。
本発明による第２の画像表示装置のルックアップテーブ
ル書換え方式では、ルックアップテーブル書換え用に専
用のバッファメモリを有する画像表示装置であることを
前提とし、専用の転送制御手段が前記書換えデータをバ
ッファメモリからルックアップテーブルに書き込む構成
において、転送制御手段によるデータ転送の動作に関し
、転送制御手段は表示制御手段からのブランク期間に関
する信号とバッファメモリからのデータ格納状況に関す
る信号に基づいてルックアップテーブルへの書込みを実
行している。従って、中央処理手段から直接的には指令
を受けないので、中央処理手段の負荷を軽減することが
できる。またブランク期間については、処理の迅速化を
図ることがてきるため水平帰線期間及び垂直帰線期間を
利用して頻繁に書込みを行うことができ、書換え速度の
高速化を達成することか可能である。
ル書換え方式では、ルックアップテーブル書換え用に専
用のバッファメモリを有する画像表示装置であることを
前提とし、専用の転送制御手段が前記書換えデータをバ
ッファメモリからルックアップテーブルに書き込む構成
において、転送制御手段によるデータ転送の動作に関し
、転送制御手段は表示制御手段からのブランク期間に関
する信号とバッファメモリからのデータ格納状況に関す
る信号に基づいてルックアップテーブルへの書込みを実
行している。従って、中央処理手段から直接的には指令
を受けないので、中央処理手段の負荷を軽減することが
できる。またブランク期間については、処理の迅速化を
図ることがてきるため水平帰線期間及び垂直帰線期間を
利用して頻繁に書込みを行うことができ、書換え速度の
高速化を達成することか可能である。
以下に、本発明の実施例を添付図面に基づいて説明する
。
。
第１図は本発明に係る画像処理装置の基本的構成を示す
。第１図において１は各種の処理及び制御を実行するＣ
ＰＵ （中央処理装置）、２は例えば１６ビツト／画素
の画素データを格納するフレームメモリ、３はデータバ
ス切換回路、４は例えば６４にバイトのメモリ容量を有
するメモリ素子で構成されるＬＵＴ（ルックアップテー
ブル）、５はこれらの要素を接続するデータバスである
。
。第１図において１は各種の処理及び制御を実行するＣ
ＰＵ （中央処理装置）、２は例えば１６ビツト／画素
の画素データを格納するフレームメモリ、３はデータバ
ス切換回路、４は例えば６４にバイトのメモリ容量を有
するメモリ素子で構成されるＬＵＴ（ルックアップテー
ブル）、５はこれらの要素を接続するデータバスである
。
ＬＵＴ４の先には、従来装置と同様に、Ｄ／Ａ変換器６
、ビデオドライバ７、表示装置としてのＣＲＴ８のシリ
ーズが接続され、ビデオドライバ７と前述のフレームメ
モリ２はＣＲＴコントローラ９の制御を受ける。またド
ツトクロック発生回路１０が従来装置と同様に設けられ
ている。
、ビデオドライバ７、表示装置としてのＣＲＴ８のシリ
ーズが接続され、ビデオドライバ７と前述のフレームメ
モリ２はＣＲＴコントローラ９の制御を受ける。またド
ツトクロック発生回路１０が従来装置と同様に設けられ
ている。
上記構成によって、例えばＣＰＵ１て生成された画素デ
ータはＣＰＵ １の指令によりフレームメモリ２に書き
込まれ、フレームメモリ２に書き込まれた画素データは
、更に、データバス切換回路３がフレームメモリ側に接
続されている時、ＣＲＴコントローラ９で指定されるタ
イミングで読み出され、ＬＵＴ４に人力される。ＬＵＴ
４は、前述の如く所要のメモリ容量を有するメモリ素子
であり、本実施例の場合、内部の各アドレスに対応する
記憶部分に例えば８ビツトの表示濃度データが格納され
た画素データ変換テーブルとして機能する。このＬＵＴ
４では、フレームメモリ２から読み出された画素データ
をアドレス情報として入力し、入力されたアドレスとし
ての画素データに対応する表示濃度データを出力する。
ータはＣＰＵ １の指令によりフレームメモリ２に書き
込まれ、フレームメモリ２に書き込まれた画素データは
、更に、データバス切換回路３がフレームメモリ側に接
続されている時、ＣＲＴコントローラ９で指定されるタ
イミングで読み出され、ＬＵＴ４に人力される。ＬＵＴ
４は、前述の如く所要のメモリ容量を有するメモリ素子
であり、本実施例の場合、内部の各アドレスに対応する
記憶部分に例えば８ビツトの表示濃度データが格納され
た画素データ変換テーブルとして機能する。このＬＵＴ
４では、フレームメモリ２から読み出された画素データ
をアドレス情報として入力し、入力されたアドレスとし
ての画素データに対応する表示濃度データを出力する。
Ｌ Ｕ Ｔ ４に記憶される表示濃度データは後述の構
成に基づき任意に書き換えることができ、表示しようと
する目的に応して適宜なタイミングで書き換えることが
できる。
成に基づき任意に書き換えることができ、表示しようと
する目的に応して適宜なタイミングで書き換えることが
できる。
上記構成において更に、ＣＰＵＩとＬＵＴ４との間にお
けるバッファメモリとしてのファーストイン・ファース
トアウト・メモリ（以下ＦＩＦＯメそりという）１１と
、タイミング回路１２が付設される。ＦＩＦＯメモリ１
１はデータバス５ａ。
けるバッファメモリとしてのファーストイン・ファース
トアウト・メモリ（以下ＦＩＦＯメそりという）１１と
、タイミング回路１２が付設される。ＦＩＦＯメモリ１
１はデータバス５ａ。
５ｂでそれぞれデータバス５とデータバス切換回路３に
接続されている。従ってデータバス切換回路３の入力側
は、データバス５を介してフレームメモリ２に接続され
るか、又はデータバス５ｂを介してＦＩＦＯメモリ１１
に接続される。タイミング回路１２はＣＲＴコントロー
ラ９よりブランク信号ａを入力されると共にＦＩＦＯメ
モリ１１から書換えデータ存在信号すを入力される。ま
たタイミング回路１２は、ＦＩＦＯメモリ１１に対し画
素データ転送指令Ｃを出力すると共に、データバス切換
回路３に対し接続関係を切換える切換指令ｄを出力し、
更にアドレスセット回路１３を作動状態にする駆動信号
ｅを与える。前記ＦＩＦＯメモリ１１はＬＵＴ４の内容
、すなわち表示濃度データを書き換えるため、書換え用
のデータを一時的に格納するメモリである。またタイミ
ング回路１２は、ブランク信号ａと書換えデータ存在信
号すか入力されることを条件に、ＦＩＦＯメモリ１１に
格納された書換えデータを用いてＬＵＴ４の内容を自動
的に書き換えるための回路である。
接続されている。従ってデータバス切換回路３の入力側
は、データバス５を介してフレームメモリ２に接続され
るか、又はデータバス５ｂを介してＦＩＦＯメモリ１１
に接続される。タイミング回路１２はＣＲＴコントロー
ラ９よりブランク信号ａを入力されると共にＦＩＦＯメ
モリ１１から書換えデータ存在信号すを入力される。ま
たタイミング回路１２は、ＦＩＦＯメモリ１１に対し画
素データ転送指令Ｃを出力すると共に、データバス切換
回路３に対し接続関係を切換える切換指令ｄを出力し、
更にアドレスセット回路１３を作動状態にする駆動信号
ｅを与える。前記ＦＩＦＯメモリ１１はＬＵＴ４の内容
、すなわち表示濃度データを書き換えるため、書換え用
のデータを一時的に格納するメモリである。またタイミ
ング回路１２は、ブランク信号ａと書換えデータ存在信
号すか入力されることを条件に、ＦＩＦＯメモリ１１に
格納された書換えデータを用いてＬＵＴ４の内容を自動
的に書き換えるための回路である。
以上の回路において、ＣＰＵＩがＬＵＴ４の内容を書き
換えようとするとき、ＣＰＵＩはまず書換えデータをデ
ータバス５，５ａを介してＦＩＦＯメモリ１１に書き込
む。このＣＰＵＩによる書換え動作はＣＲＴ８の表示状
態に拘りなく行われる。ＦＩＦＯメモリ１１においてＣ
ＰＵＩによるデータ書込みが行われた状態において、タ
イミング回路１２は、ＣＲＴコントローラ９から出力さ
れるブランク信号ａをサンプリングし、ブランク期間を
検出する。タイミング回路１２は、更に、このブランク
期間を考慮に入れて、且つ書換えデータ存在信号すに基
づいてＦＩＦＯメモリ１１−に書換えデータが存在する
ことを確認してデータバス切換回路３をフレームメモリ
２からＦＩＦＯメモリ１１側に切換え、ＦＩＦＯメモリ
１１に格納された書換えデータをＬＵＴ４に転送し、Ｌ
ＵＴ４に新しい表示濃度データを書き込む。この際、ア
ドレスセット回路１３は、書き込まれる表示濃度データ
の格納場所を順次に指示する。上記のＬＵＴ４の内容書
換え動作では、ＣＰＵＩはＦＩＦＯメモリ１１に書換え
データを書き換える動作をのみを行えばよく、その他の
ＦＩＦＯメモリ１１からの書換えデータの読出し及びデ
ータ転送の処理はタイミング回路１２が実行する。
換えようとするとき、ＣＰＵＩはまず書換えデータをデ
ータバス５，５ａを介してＦＩＦＯメモリ１１に書き込
む。このＣＰＵＩによる書換え動作はＣＲＴ８の表示状
態に拘りなく行われる。ＦＩＦＯメモリ１１においてＣ
ＰＵＩによるデータ書込みが行われた状態において、タ
イミング回路１２は、ＣＲＴコントローラ９から出力さ
れるブランク信号ａをサンプリングし、ブランク期間を
検出する。タイミング回路１２は、更に、このブランク
期間を考慮に入れて、且つ書換えデータ存在信号すに基
づいてＦＩＦＯメモリ１１−に書換えデータが存在する
ことを確認してデータバス切換回路３をフレームメモリ
２からＦＩＦＯメモリ１１側に切換え、ＦＩＦＯメモリ
１１に格納された書換えデータをＬＵＴ４に転送し、Ｌ
ＵＴ４に新しい表示濃度データを書き込む。この際、ア
ドレスセット回路１３は、書き込まれる表示濃度データ
の格納場所を順次に指示する。上記のＬＵＴ４の内容書
換え動作では、ＣＰＵＩはＦＩＦＯメモリ１１に書換え
データを書き換える動作をのみを行えばよく、その他の
ＦＩＦＯメモリ１１からの書換えデータの読出し及びデ
ータ転送の処理はタイミング回路１２が実行する。
ＬＵＴ４の内容書換え動作について、第２図のフローチ
ャートを参照しつつ更に詳細に説明する。
ャートを参照しつつ更に詳細に説明する。
ＬＵＴ４に内容を書き換える必要がある時、ＣＰＵＩに
より、書き込むべき表示濃度データは、ＦＩＦＯメモリ
１１の空き状態を監視しながら表示期間とは無関係に所
要量ずつＦＩＦＯメモリ１１に書き込まれる。この時、
同時にＣＰＵＩはＬＵＴ４における書き込みたい先頭ア
ドレスをアドレスセット回路１３にセットする。ＦＩＦ
Ｏメモリ１１における書込みデータの格納は一時的なも
のであり、またこの格納動作はＣＲＴ８における表示期
間に関係なく行われる。
より、書き込むべき表示濃度データは、ＦＩＦＯメモリ
１１の空き状態を監視しながら表示期間とは無関係に所
要量ずつＦＩＦＯメモリ１１に書き込まれる。この時、
同時にＣＰＵＩはＬＵＴ４における書き込みたい先頭ア
ドレスをアドレスセット回路１３にセットする。ＦＩＦ
Ｏメモリ１１における書込みデータの格納は一時的なも
のであり、またこの格納動作はＣＲＴ８における表示期
間に関係なく行われる。
次にＦＩＦＯメモリ１１において任意に定められた量の
書込みデータが格納されると、ＦＩＦＯメモリ１１は書
換えデータ存在信号すを介して書込み用表示濃度データ
が存在することをタイミング回路１２に知らせる。タイ
ミング回路１２は、この書換えデータ存在信号すと、Ｃ
ＲＴコントローラ９からのブランク信号ａを受は取り、
両方の条件が満たされた時に、すなわちＦＩＦＯメモリ
１１内にデータがあり、ＬＵＴ４におけるデータ書換え
が可能なときにデータ書込みを実行する。
書込みデータが格納されると、ＦＩＦＯメモリ１１は書
換えデータ存在信号すを介して書込み用表示濃度データ
が存在することをタイミング回路１２に知らせる。タイ
ミング回路１２は、この書換えデータ存在信号すと、Ｃ
ＲＴコントローラ９からのブランク信号ａを受は取り、
両方の条件が満たされた時に、すなわちＦＩＦＯメモリ
１１内にデータがあり、ＬＵＴ４におけるデータ書換え
が可能なときにデータ書込みを実行する。
上記動作はステップ２１〜２３により実行される。
そして、ステップ２４でアドレスセット回路１３による
ＬＵＴ４のアドレスを更新し、ステップ２５で書込み終
了を判断した後に、終了状態でない時には前記動作を反
復する。またステップ２５で書込み動作終了の場合には
、動作を停止する。このステップ２５における全データ
書込み終了の判定では、ＦＩＦＯメモリ１１に書換えデ
ータがあるか否かを判断し、当該データがなくなること
により判定が行われる。このような条件が成立する時に
は、タイミング回路１２はＬＵＴ４のデータの書換えを
すぐに中止する。
ＬＵＴ４のアドレスを更新し、ステップ２５で書込み終
了を判断した後に、終了状態でない時には前記動作を反
復する。またステップ２５で書込み動作終了の場合には
、動作を停止する。このステップ２５における全データ
書込み終了の判定では、ＦＩＦＯメモリ１１に書換えデ
ータがあるか否かを判断し、当該データがなくなること
により判定が行われる。このような条件が成立する時に
は、タイミング回路１２はＬＵＴ４のデータの書換えを
すぐに中止する。
本実施例では、バッファメモリとしてＦＩＦＯメモリを
使用し、このＦＩＦＯメモリはデータ書込みインターフ
ェイスとデータ読出しインターフェイスが独立して動作
できる構成を有しているため、ＣＰＵＩによるデータ書
込みとタイミング回路１２によるデータ読出しとは非同
期で行うことができる。従って、ＣＰｔＪＩ−によって
タイミング回路１２を起動させる信号を与える必要はな
い。
使用し、このＦＩＦＯメモリはデータ書込みインターフ
ェイスとデータ読出しインターフェイスが独立して動作
できる構成を有しているため、ＣＰＵＩによるデータ書
込みとタイミング回路１２によるデータ読出しとは非同
期で行うことができる。従って、ＣＰｔＪＩ−によって
タイミング回路１２を起動させる信号を与える必要はな
い。
ソノ結果、ＣＰＵＩはＣＲＴ８における表示期間とは関
係な（ＦＩＦＯメモリ１１が満杯になるまで書き込むこ
とができ、タイミング回路１２はＣＰＵの書込み動作に
関係なくブランク期間中にＦＩＦＯメモリ１１が空にな
るまでＬＵＴ４にデータを書き込むことかできる。
係な（ＦＩＦＯメモリ１１が満杯になるまで書き込むこ
とができ、タイミング回路１２はＣＰＵの書込み動作に
関係なくブランク期間中にＦＩＦＯメモリ１１が空にな
るまでＬＵＴ４にデータを書き込むことかできる。
またＦＩＦＯメモリを使用する場合には、このＦＩＦＯ
メそりに対してアドレスを発生させる必要がなく、また
ＦＩＦＯメモリはＬＵＴのアドレス空間分のメモリ容量
を持つ必要なく、ある程度のデータを蓄えられるものを
用いれば良い。従って、ＬＵＴバッファのハード構成が
簡単となり、バッファ部の規模を小さくすることかでき
る。
メそりに対してアドレスを発生させる必要がなく、また
ＦＩＦＯメモリはＬＵＴのアドレス空間分のメモリ容量
を持つ必要なく、ある程度のデータを蓄えられるものを
用いれば良い。従って、ＬＵＴバッファのハード構成が
簡単となり、バッファ部の規模を小さくすることかでき
る。
前記の書換え動作において、タイミング回路１２による
ＬＵＴ４のすべての内部データの書換えスピードは、そ
れに使用されるメモリ装置のアクセス動作で決定され、
この実施例でＬＵＴ４における１アドレス分のデータの
書換えは、約１００ｎｓで行うことができる。ここで、
ＣＲＴ８か従来技術の項目で説明した特性を有するＣＲ
Ｔであると仮定して、タイミング回路１２によるＬＵＴ
の表示濃度データ（６４にバイト）のすべてを書き換え
るに要する時間を考察する。
ＬＵＴ４のすべての内部データの書換えスピードは、そ
れに使用されるメモリ装置のアクセス動作で決定され、
この実施例でＬＵＴ４における１アドレス分のデータの
書換えは、約１００ｎｓで行うことができる。ここで、
ＣＲＴ８か従来技術の項目で説明した特性を有するＣＲ
Ｔであると仮定して、タイミング回路１２によるＬＵＴ
の表示濃度データ（６４にバイト）のすべてを書き換え
るに要する時間を考察する。
タイミング回路１２は、割込み信号の処理等を行う必要
なく、そのため、１水平帰線期間で約３μｓの時間、１
垂直帰線期間で約７０μｓの時間のすべてを、それぞれ
ＬＵＴ４のデータ書換え時間として用いることができる
。従って１スキヤンにおいて全部で約４ｍｓの時間をデ
ータ書換え時間として確保することができる。一方、タ
イミング回路１２による１アドレスのデータの書換えは
約１００ｎｓであるので、１スキヤンの前記約４ｍ、
ｓの時間内において４０にバイトのデータを書き換える
ことができる。従って、ＬＵＴ４内の６４にバイトの全
データの書換えに要する時間は、約１．６スキヤン分の
約３０ｍ５となる。ここで３Ｑｍｓとなる理由を説明す
る。ＣＲＴの１スキャン中約４ｍｓのＬＵＴ書換え時間
を確保することかできるが、実際には１スキヤン中の表
示期間を考慮しなければならない。表示期間を約１４ｍ
５とすると、約４ ｍ ｓの書換え時間を確保するため
に実際には約１８ｍ５必要となる。以上により、Ｊ ｍ
ｓ内に４０にバイトのデータ書換えができれば、６４
にバイトの全データ書換えには１．６倍の約５．４ｍｓ
が必要とされ、これに表示期間を含んで考えれば、単純
に１８ｍ５の１．６倍、約３Ｑｍｓが必要となる。
なく、そのため、１水平帰線期間で約３μｓの時間、１
垂直帰線期間で約７０μｓの時間のすべてを、それぞれ
ＬＵＴ４のデータ書換え時間として用いることができる
。従って１スキヤンにおいて全部で約４ｍｓの時間をデ
ータ書換え時間として確保することができる。一方、タ
イミング回路１２による１アドレスのデータの書換えは
約１００ｎｓであるので、１スキヤンの前記約４ｍ、
ｓの時間内において４０にバイトのデータを書き換える
ことができる。従って、ＬＵＴ４内の６４にバイトの全
データの書換えに要する時間は、約１．６スキヤン分の
約３０ｍ５となる。ここで３Ｑｍｓとなる理由を説明す
る。ＣＲＴの１スキャン中約４ｍｓのＬＵＴ書換え時間
を確保することかできるが、実際には１スキヤン中の表
示期間を考慮しなければならない。表示期間を約１４ｍ
５とすると、約４ ｍ ｓの書換え時間を確保するため
に実際には約１８ｍ５必要となる。以上により、Ｊ ｍ
ｓ内に４０にバイトのデータ書換えができれば、６４
にバイトの全データ書換えには１．６倍の約５．４ｍｓ
が必要とされ、これに表示期間を含んで考えれば、単純
に１８ｍ５の１．６倍、約３Ｑｍｓが必要となる。
よって本実施例によるＬＵＴ４の書換え時間は、第３図
の従来構成による書換え時間に比較して約１／１５０の
短い時間で済むという利点を有する。
の従来構成による書換え時間に比較して約１／１５０の
短い時間で済むという利点を有する。
また本実施例の場合、ＣＰＵＩの負担は、ＣＲＴ８にお
ける表示期間に関係な（ＦＩＦＯメモリ１１へのデータ
セットとアドレスセット回路１３へのアドレスセットの
みとなる。この結果、ＣＰＵ１に関しＬＵＴ４における
表示濃度データ書換えにおいて書換えに要する制御時間
を減らすことができると共に、書換え時間そのものを短
くすることができる。
ける表示期間に関係な（ＦＩＦＯメモリ１１へのデータ
セットとアドレスセット回路１３へのアドレスセットの
みとなる。この結果、ＣＰＵ１に関しＬＵＴ４における
表示濃度データ書換えにおいて書換えに要する制御時間
を減らすことができると共に、書換え時間そのものを短
くすることができる。
以上の説明で明らかなように、本発明によれば、ＬＵＴ
の書換え用にバッファメモリを設けたものにおいて、バ
ッファメモリにＦＩＦＯメモリを使用し、当該メモリに
対する書込みをＣＰＵにより行い、読出しをタイミング
回路により行い、それらの動作を独立に行うように構成
し、もってＬＵＴへのデータ書込みをタイミング回路に
行わせるようにしたため、ＣＰＵｌ７）’負担が軽減さ
れると共に書換えを高速化できるという効果か生じる。
の書換え用にバッファメモリを設けたものにおいて、バ
ッファメモリにＦＩＦＯメモリを使用し、当該メモリに
対する書込みをＣＰＵにより行い、読出しをタイミング
回路により行い、それらの動作を独立に行うように構成
し、もってＬＵＴへのデータ書込みをタイミング回路に
行わせるようにしたため、ＣＰＵｌ７）’負担が軽減さ
れると共に書換えを高速化できるという効果か生じる。
またタイミング回路はすべてのブランク期間を利用して
ＬＵＴの書換えを行うことができるため、書換え時間を
短縮化し、もって書換え動作の高速化を達成することか
できる。
ＬＵＴの書換えを行うことができるため、書換え時間を
短縮化し、もって書換え動作の高速化を達成することか
できる。
更にＦＩＦＯメモリをバッファメモリとして用いること
によりハード構成を簡単にすることができ、更に規模を
小さくすることかできる。
によりハード構成を簡単にすることができ、更に規模を
小さくすることかできる。
第１図は本発明に係るルックアップテーブル書換え方式
を実行する装置構成を示すブロック図、第２図は書換え
方式を示すフローチャート、第３図は従来の書換え方式
を実行するための装置構成を示すブロック図である。 〔符号の説明〕 １・・・・・φＣＰＵ ２・・・・・・フレームメモリ ３・・・・・・データバス切換回路 ４・・・・・・ルックアップテーブル ５．５ａ、５ｂ・φデータバス ８・・・・・φＣＲＴ ９・・・・・・ＣＲＴコントローラ １１・・・・・ＦＩＦＯメモリ １２・・・・・タイミング回路 １３・・・・・アドレスセット回路 出願人 株式会社日立製作所 代理人 弁理士 春日 譲 同 弁理士 田宮寛祉 第１図 第２図 第３図
を実行する装置構成を示すブロック図、第２図は書換え
方式を示すフローチャート、第３図は従来の書換え方式
を実行するための装置構成を示すブロック図である。 〔符号の説明〕 １・・・・・φＣＰＵ ２・・・・・・フレームメモリ ３・・・・・・データバス切換回路 ４・・・・・・ルックアップテーブル ５．５ａ、５ｂ・φデータバス ８・・・・・φＣＲＴ ９・・・・・・ＣＲＴコントローラ １１・・・・・ＦＩＦＯメモリ １２・・・・・タイミング回路 １３・・・・・アドレスセット回路 出願人 株式会社日立製作所 代理人 弁理士 春日 譲 同 弁理士 田宮寛祉 第１図 第２図 第３図
Claims (4)
- （１）各種の処理及び制御を行う中央処理手段と、画像
を表示する表示手段と、この表示手段に表示する画素デ
ータを記憶するフレームメモリと、表示期間中に前記フ
レームメモリから画素データを周期的に読み出すための
表示タイミングを制御する表示制御手段と、表示を行う
時前記フレームメモリから読み出された前記画素データ
を対応する表示濃度データに変換するルックアップテー
ブルと、このルックアップテーブルの内容書換えのため
前記中央処理手段により生成される書換えデータを一時
的に記憶するバッファメモリと、このバッファメモリか
ら前記ルックアップテーブルへのデータ転送のタイミン
グを制御する転送制御手段を備える画像表示装置におい
て、前記バッファメモリはファーストイン・ファースト
アウト・メモリであり、前記中央処理手段が前記ファー
ストイン・ファーストアウト・メモリへのデータ書込み
を行い、前記転送制御手段が、前記表示制御手段から出
力されるブランク期間を表す信号と前記ファーストイン
・ファーストアウト・メモリから出力される書換えデー
タ存在信号に基づいて、前記ファーストイン・ファース
トアウト・メモリから前記ルックアップテーブルへのデ
ータ転送を行うことを特徴とする画像表示装置のルック
アップテーブル書換え方式。 - （２）請求項１記載の画像表示装置のルックアップテー
ブル書換え方式において、前記中央処理手段は、前記フ
ァーストイン・ファーストアウト・メモリ内に所定量の
空きが形成されたときに表示期間と無関係に前記書込み
を行うことを特徴とする画像表示装置のルックアップテ
ーブル書換え方式。 - （３）各種の処理及び制御を行う中央処理手段と、画像
を表示する表示手段と、この表示手段に表示する画素デ
ータを記憶するフレームメモリと、表示期間中に前記フ
レームメモリから画素データを周期的に読み出すための
表示タイミングを制御する表示制御手段と、表示を行う
時前記フレームメモリから読み出された前記画素データ
を対応する表示濃度データに変換するルックアップテー
ブルと、このルックアップテーブルの内容書換えのため
前記中央処理手段によって生成される書換えデータを一
時的に記憶するバッファメモリと、このバッファメモリ
から前記ルックアップテーブルへのデータ転送のタイミ
ングを制御する転送制御手段を備える画像表示装置にお
いて、前記転送制御手段は、前記表示制御手段から出力
されるブランク期間を表す信号と、前記バッファメモリ
から出力される書換えデータ存在信号とにより、前記バ
ッファメモリから前記ルックアップテーブルへのデータ
転送を行うことを特徴とする画像表示装置のルックアッ
プテーブル書換え方式。 - （４）請求項１又は３記載の画像表示装置のルックアッ
プテーブル書換え方式において、前記ブランク期間は垂
直帰線期間と水平帰線期間からなり、垂直帰線期間中及
び水平帰線期間中にルックアップテーブル書換えための
データ転送を行うことを特徴とする画像表示装置のルッ
クアップテーブル書換え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2321908A JPH04190389A (ja) | 1990-11-26 | 1990-11-26 | 画像表示装置のルックアップテーブル書換え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2321908A JPH04190389A (ja) | 1990-11-26 | 1990-11-26 | 画像表示装置のルックアップテーブル書換え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04190389A true JPH04190389A (ja) | 1992-07-08 |
Family
ID=18137748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2321908A Pending JPH04190389A (ja) | 1990-11-26 | 1990-11-26 | 画像表示装置のルックアップテーブル書換え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04190389A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854639A (en) * | 1994-03-03 | 1998-12-29 | Fujitsu Limited | Graphic display unit and graphic display method using the same |
| DE4232144B4 (de) * | 1992-09-08 | 2004-02-05 | Microsoft Corp., Redmond | Schaltung zum Übersetzen von auf dem Ausgabe-Display eines Computersystems wiederzugebenden Pixeldaten |
| JP2009528635A (ja) * | 2006-03-02 | 2009-08-06 | フリースケール セミコンダクター インコーポレイテッド | 集積回路の動作パラメータを調整するための装置及び方法 |
-
1990
- 1990-11-26 JP JP2321908A patent/JPH04190389A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4232144B4 (de) * | 1992-09-08 | 2004-02-05 | Microsoft Corp., Redmond | Schaltung zum Übersetzen von auf dem Ausgabe-Display eines Computersystems wiederzugebenden Pixeldaten |
| US5854639A (en) * | 1994-03-03 | 1998-12-29 | Fujitsu Limited | Graphic display unit and graphic display method using the same |
| JP2009528635A (ja) * | 2006-03-02 | 2009-08-06 | フリースケール セミコンダクター インコーポレイテッド | 集積回路の動作パラメータを調整するための装置及び方法 |
| JP4932856B2 (ja) * | 2006-03-02 | 2012-05-16 | フリースケール セミコンダクター インコーポレイテッド | 集積回路の動作パラメータを調整するための装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816815A (en) | Display memory control system | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| JPH08272585A (ja) | データを処理するためのシステムおよび方法 | |
| US5530458A (en) | Image memory control device | |
| US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
| US5079692A (en) | Controller which allows direct access by processor to peripheral units | |
| JPH04190389A (ja) | 画像表示装置のルックアップテーブル書換え方式 | |
| EP0529932B1 (en) | LCD scroll mechanism | |
| US7064764B2 (en) | Liquid crystal display control device | |
| US5239626A (en) | Display and drawing control system | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JPH11167096A (ja) | 表示制御装置及びその方法 | |
| EP0340664A2 (en) | Method and system for setting palette data by a display mode | |
| US7030849B2 (en) | Robust LCD controller | |
| JP2000231473A (ja) | 表示制御装置および表示装置へのデータ転送方法 | |
| JPH036510B2 (ja) | ||
| JP2780857B2 (ja) | 画像表示装置 | |
| JPS63175888A (ja) | 表示装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JP2002525684A (ja) | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 | |
| JPH0540459A (ja) | 表示制御装置 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPH06102857A (ja) | フレームバッファアクセス装置 |