JP2780857B2

JP2780857B2 - 画像表示装置

Info

Publication number: JP2780857B2
Application number: JP2180349A
Authority: JP
Inventors: 信明伊豆野; 康雄黒須; 佳弘横山; 健一西川; 康彦河井; 光三上; 秀文増崎; 達哉坂本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-07-06
Filing date: 1990-07-06
Publication date: 1998-07-30
Anticipated expiration: 2013-07-30
Also published as: JPH0467196A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、画像表示装置に関し、特に、そのルックア
ップテーブルの更新の技術に関するものである。

［従来の技術］従来の、画像表示装置におけるルックアップテーブル
（以下、“LUT"と記す）の更新の技術としては、たとえ
ば、特開昭62−86393号公報に記載の技術のように、ｎ
組のLUTを同一のアドレスに配置し、アドレス、書き込
むデータ、書き込み制御信号を、ｎ個とも共通にあたえ
て、同時に書き込み可能とし、CPU等の負担を少なくす
る技術が知られている。

［発明が解決しようとする課題］しかし、前記従来技術によれば、各LUTに共通のアド
レス線、データ線、制御線等を与えているため、同一の
アドレスに配置した複数のLUTの読み出しを行うことが
できず、各LUTのデータチェック等が行なえないという
問題があった。

また、LUTの更新時期として、非表示期間を前提とし
ているため、CPU等が非表示期間を、監視しなければな
らず、その負担が大きくなる問題があった。

そこで、本発明は、同一のアドレスに配置した複数の
LUTを個別に読み出すことのできる画像表示装置を提供
することを第１の目的とする。

また、外部装置のCPU等の、非表示期間の監視を不要
とし、その負担を、さらに軽減することのできる画像表
示装置を提供することを第２の目的とする。

［課題を解決するための手段］本発明に係る第１の画像表示装置は、画像コードデー
タを対応する色データに変換するLUTを複数備え、該複
数のLUTは、同時に書き込みができ、読み出しは、個別
に制御可能であることを特徴とする。

本発明に係る第２の画像表示装置は、画像コードデー
タを対応する色データに変換するLUTと、外部より入力
するLUT更新データを書き込み、記憶する更新データバ
ッファと、非表示期間に、更新データバッファに記憶さ
れた更新データを読み出し、LUTに書き込む手段と、前
記更新データバッファの書き込みと読み出しとの優先制
御を行う優先制御手段とを有することを特徴とする。

また、第１の画像表示装置において、外部より入力す
るLUT更新データを書き込み、記憶する更新データバッ
ファと、非表示期間に、更新データバッファに記憶され
たLUT更新データを読み出し、前記複数のLUTに同時に書
き込む手段と、前記更新データバッファの書き込みと読
み出しとの優先制御を行う優先制御手段とを更に備える
ようにしてもよい。

この場合、更に、LUTの個別の読み出し、または、更
新データバッファに記憶されたLUT更新データの読み出
し、および前記LUTへの書き込みの指示を格納する、外
部よりライトアクセス可能なレジスタを備えるようにし
てもよい。

また、第１又は第２の画像表示装置において、前記優
先制御手段は、前記更新バッファへの書き込みを優先し
て行うよう制御してもよい。

この場合において、未だ読み出しが行われていない更
新データバッファの領域に対する書き込みにより、当該
更新データバッファの読み出しが中断された場合には、
中断した更新データバッファからのLUT更新データの読
み出し、および、前記LUTへの書き込みの再開は、前記
中断された所から行うようにしてもよい。

［作用］本発明に係る第１の画像表示装置によれば、複数のLU
Tを個別に読み出すことができるので、各LUTのデータチ
ェックが行えるようになり、LUTのテストが可能とな
る。

また、本発明に係る第２の画像表示装置によれば、外
部より入力するルックアップテーブル更新データを書き
込み、記憶する更新データバッファを設け、外部よりル
ックアップテーブル更新データの、表示系とは非同期な
入力を可能とすることにより上位装置等の外部装置の負
担を軽減し、また、非表示期間に、更新データバッファ
に記憶された更新データを読み出し、LUTに書き込むこ
とにより、LUT更新による表示への影響を排除する。

また、望ましくは、前記優先制御手段が、前記更新バ
ッファへの書き込みを優先して行うよう制御することに
より、さらに外部装置の負担を軽減する。

また、この場合、さらに望ましくは、前記更新データ
バッファへの書き込みが、前記更新データバッファへの
書き込みにより、ルックアップテーブル更新データバッ
ファの読み出しを中断したアドレス以降の領域に対して
のみ行われた場合には、中断した更新データバッファに記憶されたルックアッ
プテーブル更新データの読み出し、および、前記LUTへ
の書き込みを、前記中断したアドレスより再開すること
により、LUT更新を早期に実行できるようにする。

［実施例］以下、本発明に係る画像表示装置の一実施例を説明す
る。

第１図に、本実施例に係る画像表示装置の構成を示
す。

図中、１はワークステーション１（以下、WS1と略記
する）であり、表示装置とバスインタフェース３とビデ
オインタフェース２により、それぞれ接続されている。

４は画像バス、５は画像バス４を介したデータ転送等
を制御するサブCPU、７は画像バス４よりのLUT更新デー
タを保持する更新データバッファ、６は更新データバッ
ファ７から更新データを読み出しLUT9、10に書き込む更
新制御回路、８はWS1からの表示画像コードデータを記
憶するフレームメモリ、11はCRTへの表示を制御するCRT
C、12は表示に用いるドットクロック等の表示系クロッ
クを生成するクロック発生器、13、14、15はLUTからの
パラレルデータをシリアルデータに変換するパラレルシ
リアル変換器、16、17、18はデジタル／アナログ変換器
を示す。

なお、画像バス４には、画像表示装置の他、画像系の
装置、たとえばプリンタやイメージスキャナや光ディス
ク装置等が接続される。

以下、動作について説明する。

画像の表示処理は以下のように行われる。

まず、WS1からの画像コードデータが、ビデオインタ
フェース２を介し、１画素８ビットのデジタル信号とし
て、フレームメモリ８に記憶される。

フレームメモリ８で記憶された画像コードデータは、
２画素づつ取り出され、それぞれ、図示しないメモリコ
ントローラの制御下で、CRTC11の発生する表示期間信
号、水平／垂直同期信号とクロック発生器12からのDotc
lockと1/2clockに同期し、２個のLUT9、10に入力され
る。

各LUT9、10では、８ビットの画素コードデータを、RG
B各６ビットの画素ピクセルデータに変換する。この変
換を規定するのがLUTデータであり、LUTの更新は変更の
対応を変更するときに行われる。

画像ピクセルデータは、RGBに対応したパラレル／シ
リアル変換器13、14、15に２画素パラレルに入力され、
クロック発生器12からのLoadclockとDotclockにより画
素順のシリアルピクセルデータに変換される。

変換されたシリアルピクセルデータはRGBに対応した
デジタル／アナログ変換器16、17、18に入力され、CRTC
11が発生する水平／垂直同期信号と複合された複合アナ
ログビデオ信号としてCRT19に表示される。

なお、以上のように、２画素を並行に読み出し、変換
するのは、処理の高速化のためである。

一方、LUTの更新処理は以下のように行われる。

WS1からのLUT更新命令を受けたサブCPU5は、画像バス
４を介して更新バッファに、LUT更新データを格納す
る。

更新データバッファ７に格納された更新データは、そ
の後、更新制御回路６により、非表示期間に更新データ
バッファ７から更新データを読み出され、LUT9、10に書
き込まれる。

次に、このLUT更新の動作を詳細に説明する。

第２図に更新制御回路の内部構成を、第３図、第４
図、第５図に更新動作のタイミングを示す。

第２図において、21は優先リードライト制御部、22は
動作選択レジスタ、23はアドレスデコード／比較部、24
はデータ切り替え部、26はアドレスカウンタ、27、28、
29、30はセレクタである。

優先リードライト制御部21は、CRTC11（第１図参照）
から表示期間を表すDSP信号、クロック発生器12から1/2
clock、画像バス４からバス制御信号であるSTART信号、
R/W信号、BCLKを入力し、各部の制御を行う。

すなわち、LUTを更新する場合は、第３図に示すよう
に、DSP信号が非表示期間になると、画像バス４のSTART
信号がＬレベル（画像バス４からのアクセスを示す）に
ならないかぎり、1/2clockに同期して、更新データバッ
ファ７を読み出すためにバッファチップイネーブル信号
とバッファR/W信号をＬレベルにし、また、LUTを更新す
るためにLUTチップイネーブル信号をＬレベルにしLUT R
/W信号をＨレベルにする。

また、アドレスカウンタを起動し、セレクタ28、30を
介して、LUT9、10および更新データバッファにアドレス
を与え、更新データバッファ７より更新データを読み出
し、セレクタ27、データ切り替え部24、セレクタ29を介
して、これをLUT9、10に書き込む。

これらのデータの流れは、優先リード／ライト制御部
21の指示を受けて、データ切り替え部24が行う。なお、
本実施例では、更新データバッファ７とLUT9、10は同じ
アドレッシングとしている。

以上の更新動作を、非表示期間に画像バス４からアク
セスがないかぎり非表示期間が終了するまで行なう。

そして、非表示期間が終了した後は、LUTアドレスを
ハイインピーダンス状態とする。

次に、非表示期間に画像バス４より書き込み要求があ
った場合の動作を説明する。

第４図に示すように、非表示期間中にLUTの更新を行
なっている時に、画像バス４のSTART信号がＬレベルに
なると、優先リード／ライト制御部21は、R/W信号がＬ
レベルになるまでの間に、アドレスカウンタ26を停止
し、1/2clockに同期して、LUTチップイネーブル信号とL
UT R/W信号とバッファイネーブル信号をＨレベルにし、
バッファR/W信号をＬレベルにする。

次に、制御系クロックを、画像バス４のBCLK信号に切
り替え、画像バスR/W信号に同期させバッファチップイ
ネーブル信号をＬレベルにする。

そして、データ切り替え部24を制御し、画像バスのア
ドレスをセレクタ28を介して、画像バスよりデータバッ
ファ25に保持された更新データをセレクタ27を介して更
新データバッファ７に与え、これを書き込む。

この動作により、表示系クロックと非同期に画像バス
４から書き込み要求があっても、スムーズに動作を切り
替え、更新データバッファ７へ画像バス４よりの更新デ
ータを格納することができる。

次にアドレスカウンタ23の動作を説明する。

アドレスカウンタはLUT更新時、1/2clockに同期して
カウントアップする。

しかし、非表示期間に画像バス４より書き込み要求が
行なわれた場合は、カウントを停止する。但しこの場
合、カウントを停止するだけで最終更新アドレスである
カウント値を保持する。

そして、このカウント値は、画像バス４より入力され
るアドレスと、アドレスデコード／比較部23で比較さ
れ、画像バス４側からのアドレスがカウント値以下であ
る場合はアドレスカウンタ26をリセットする。

画像バス４側からのアドレスがカウント値以上である
場合は、アドレスカウンタ26をリセットせずに、LUT更
新再開を、この保持したカウント値から行う。

これにより、更新データバッファに格納された更新デ
ータがLUTに早期に反映するようにする。

なお、以上の処理は、優先リード／ライト制御部21の
制御下で行われる。

次に、データ切り替え部24について説明する。データ
切り替え部24は画像バス４からの更新データバッファ７
への書き込み、更新データバッファからLUT9、10への読
み出し、LUT9、10から画像バス４への読み出しの３状態
の通知を、優先リードライト制御部21より受け、これに
応じて、バッファ25、セレクタ27、28、29、30のデータ
選択、出力方向を決定する。

以下、LUTの個別読み出しの動作について、第６図を
用いて説明する。

第６図は、サブCPUのメモリマップを示したものであ
る。

LUTの個別読み出しを行う場合、まず、サブCPU5は、
メモリマップ上に示した動作選択ビットに、第６図に示
す３種の動作状態から01、10を設定する。この動作選択
ビットは、画像表示装置の動作選択レジスタに割り当て
られている。

画像バス４より、これを受けた画像表示装置では、ア
ドレスデコード／比較部23でアドレスをデコードし、動
作選択ビットデータを動作選択レジスタ22に設定する。
これにより動作状態が優先リードライト制御部21に反映
される。

優先制御リードライト制御部21では、LUT個別読み出
しが選択されると、LUT9、10のLUTチップイネーブル信
号とLUT R/W信号と、画像バス４のBCLKに同期して制御
しLUT9、10の、いづれかを、または、両方を順番に読み
出す。

この場合、データ切り替え部24は、優先制御リードラ
イト制御部21の指示により、セレクタ30を介して画像バ
ス４のアドレスをLUT9,10に与え、セレクタ29を介し読
み出したLUTデータを、データバッファ25に格納する。
データバッファ25に格納されたLUTデータは順次、画像
バス４に送られる。

なお、LUT9、10の読み出しは、通常、電源立ちあげ時
等のシステム全体の初期テスト時の、メモリチェック等
に利用されるため、表示への影響を考慮する必要はな
い。

以上のように本実施例によれば、外部装置からのLUT
の更新を表示装置の表示と非同期に行なえるようにした
ことにより、外部装置のCPUが同期を取る必要がなく負
荷が小さくなる。

また、複数のLUTを、個別に読み出すことによりLUTの
テストが可能となる。

また、外部装置からのLUT書き込みは、頻繁に行われ
るものではなく、更新データの更新データバッファへの
書き込みによる中断によっては、使用上不都合を生ぜ
ず、また、LUTの更新は非常に高速なため、この中断に
よる影響を人間が感じることができないことを利用し
て、LUTの更新と更新データバッファへの書き込みが衝
突した時には、外部装置からの書き込みを優先しLUTの
更新を停止させる制御を行うことにより、外部装置のCP
U等の動作に制御を加えることなく、その負荷を少なく
することができる。

また、本実施例で示した更新、個別読み出しの機能
を、１つのLUT ICに集約し、これを用いれば、外部回路
が不必要となり、表示装置の構成を簡略化し、実装面積
が小さくすることができる。

なお、本実施例では、LUTを２つとして説明したが、
その高速処理の必要性に応じてLUTを３つ以上とした場
合であっても、本実施例は同様に実現できる。

［発明の効果］以上のように、本発明によれば、同一のアドレスに配
置した複数のLUTを個別に読み出すことのできる画像表
示装置を提供することができる。

また、外部装置の非表示期間の監視を不要とし、その
負担を、軽減することのできる画像表示装置を提供する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る画像表示装置の構成を
示すブロック図、第２図は更新制御回路の構成を示すブ
ロック図、第３図はLUT更新の動作を示すタイミングチ
ャート、第４図はLUT更新と画像バスより書き込みの関
係を示すタイミングチャート、第５図はアドレスカウン
タのリセット動作を示すタイミングチャート、第６図は
サブCPUのメモリマップを示す説明図である。１……ワークステーション、２……ビデオインタフェー
ス、３……バスインタフェース、４……画像バス、５…
…サブCPU、６……更新制御回路、７……更新データバ
ッファ、８……フレームメモリ、９、10……LUT1、11…
…CRTC、12……クロック発生器、13、14、15……パラレ
ル／シリアル変換器、16、17、18……デジタル／アナロ
グ変換器、19……CRT、21……優先リードライト制御
部、22……動作選択レジスタ、23……アドレスデコード
／比較部、24……データ切り替え部、25……データバッ
ファ、26……アドレスカウンタ、27、28、29、2A……セ
レクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒須康雄神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者横山佳弘神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者西川健一神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者河井康彦神奈川県横浜市中区尾上町６丁目81番地日立ソフトウェアエンジニアリング株式会社内 (72)発明者三上光神奈川県横浜市中区尾上町６丁目81番地日立ソフトウェアエンジニアリング株式会社内 (72)発明者増崎秀文神奈川県小田原市国府津2880番地株式会社日立製作所小田原工場内 (72)発明者坂本達哉神奈川県小田原市国府津2880番地株式会社日立製作所小田原工場内 (56)参考文献特開平１−234888（ＪＰ，Ａ) 特開昭62−299896（ＪＰ，Ａ) 特開昭62−86393（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 5/00 - 5/40

Claims

(57)【特許請求の範囲】

【請求項１】画像コードデータを対応する色データに変
換するルックアップテーブルを複数備え、該複数のルックアップテーブルは、同時に書き込みがで
き、読み出しは、個別に制御可能であることを特徴とする画像表示装置。
【請求項２】画像コードデータを対応する色データに変
換するルックアップテーブルと、外部より入力するルックアップテーブル更新データを書
き込み、記憶する更新データバッファと、非表示期間に、更新データバッファに記憶された更新デ
ータを読み出し、ルックアップテーブルに書き込む手段
と、前記更新データバッファの書き込みと読み出しとの優先
制御を行う優先制御手段とを有することを特徴とする画像表示装置。
【請求項３】請求項１に記載の画像表示装置であって、外部より入力するルックアップテーブル更新データを書
き込み、記憶する更新データバッファと、非表示期間に、更新データバッファに記憶されたルック
アップテーブル更新データを読み出し、前記複数のルッ
クアップテーブルに同時に書き込む手段と、前記更新データバッファの書き込みと読み出しとの優先
制御を行う優先制御手段とを更に有することを特徴とする画像表示装置。
【請求項４】請求項２または３記載の画像表示装置であ
って、前記優先制御手段は、前記更新バッファへの書き込みを
優先して行うよう制御することを特徴とする画像表示装
置。
【請求項５】請求項４記載の画像表示装置であって、未だ読み出しが行われていない更新データバッファの領
域に対する書き込みにより、更新データバッファの読み
出しが中断された場合には、中断した更新データバッファに記憶されたルックアップ
テーブル更新データの読み出し、および、前記ルックア
ップテーブルへの書き込みの再開は、前記中断された所
から行うことを特徴とする画像表示装置。
【請求項６】請求項３記載の画像表示装置であって、ルックアップテーブルの個別の読み出し、または、更新
データバッファに記憶されたルックアップテーブル更新
データの読み出し、および、前記ルックアップテーブル
への書き込みの指示を格納する、外部よりライトアクセ
ス可能なレジスタを更に備えたことを特徴とする画像表示装置。