JPH0467196A - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JPH0467196A
JPH0467196A JP2180349A JP18034990A JPH0467196A JP H0467196 A JPH0467196 A JP H0467196A JP 2180349 A JP2180349 A JP 2180349A JP 18034990 A JP18034990 A JP 18034990A JP H0467196 A JPH0467196 A JP H0467196A
Authority
JP
Japan
Prior art keywords
update data
writing
display device
data buffer
lookup table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2180349A
Other languages
English (en)
Other versions
JP2780857B2 (ja
Inventor
Nobuaki Izuno
伊豆野 信明
Yasuo Kurosu
康雄 黒須
Yoshihiro Yokoyama
横山 佳弘
Kenichi Nishikawa
健一 西川
Yasuhiko Kawai
河井 康彦
Hikari Mikami
三上 光
Hidefumi Masuzaki
増崎 秀文
Tatsuya Sakamoto
達哉 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Software Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Software Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Software Engineering Co Ltd
Priority to JP2180349A priority Critical patent/JP2780857B2/ja
Publication of JPH0467196A publication Critical patent/JPH0467196A/ja
Application granted granted Critical
Publication of JP2780857B2 publication Critical patent/JP2780857B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は、画像表示装置に関し、特に、そのルックアッ
プテーブルの更新の技術に関するものである。
[従来の技術] 従来の、画像表示装置におけるルックアップテーブル(
以下、′″LUT”と記す)の更新の技術としては、た
とえば、特開昭62−86393号公報に記載の技術の
ように、0組のLUTを同一のアドレスに配置し、アド
レス、書き込むデータ、書き込み制御信号を、n個とも
共通にあたえて、同時に書き込み可能とし、CPU等の
負担を少なくする技術が知られている。
[発明が解決しようとする課題] しかし、前記従来技術によれば、各LUTに共通のアド
レス線、データ線、制御線等を与えているため、同一の
アドレスに配置した複数のLUTの読み出しを行うこと
ができず、各LυTのデータチエツク等が行なえないと
いう問題があった。
また、LUTの更新時期として、非表示期間を前提とし
ているだめ、CPU等が非表示期間を、監視しなけれず
ならず、その負担が大きくなる問題があった。
そこで、本発明は、同一のアドレスに配置した複数のL
UTを個別に読み呂すことのできる画像表示装置を提供
することを第1の目的とする。
また、外部装置のCPU等の、非表示期間の監視を不要
とし、その負担を、さらに軽減することのできる画像表
示装置を提供することを第2の目的とする。
[課題を解決するための手段] 前記第1の目的達成のために、本発明は、同一アドレス
を供給される1等しいデータ線に接続された、それぞれ
の読み出しを個別に制御可能な、複数の、画像コードデ
ータを色データに変換するLUTを備えたことを特徴と
する第1の画像表示装置を提供する。
また、前記第2の目的達成のために、画像コードデータ
を色データに変換するLUTと、外部より入力するルッ
クアップテーブル更新データを書き込み、記憶する更新
データバッファと、非表示期間に、更新データバッファ
に記憶された更新データを読み高し、LUTに書き込む
手段と、 前記更新データバッファの書き込みと読み出しとの優先
制御を行う優先制御手段とを有することを特徴とする第
2の画像表示装置を提供する。
また、本発明は、さらに、前記第1.2の目的を達成す
るために、同一アドレスを供給される、等しいデータ線
に接続された、それぞれの読み出しを個別に制御可能な
、複数の、画像コートデータを色データに変換するLU
Tと、 外部より入力するルックアップテーブル更新データを書
き込み、記憶する更新データバッファと、非表示期間に
、更新データバッファに記憶されたルックアップテーブ
ル更新データを読み出し、前記複数のLUTに同時に書
き込む手段と、前記更新データバッファの書き込みと読
み出しとの優先制御を行う優先制御手段とを有すること
を特徴とする第3の画像表示装置を提供する。
なお、前記第2.3の画像表示装置において、前記優先
制御手段は、前記更新バッファへの書き込みを優先して
行うよう制御することが望ましい。
また、この場合、前記更新データバッファへの書き込み
が、更新データバッファへの書き込みにより更新データ
バッファの読み出しを中断したアドレス以降の領域に対
してのみ行われた場合には、中断した更新データバッフ
ァに記憶されたルックアップテーブル更新データの読み
出し、および、前記LUTへの書き込みの再開は、前記
中断したアドレスより行うようにするのが望ましい。
また、前記第3の画像表示装置においては、LUTの個
別の読み出し、または、更新データバッファに記憶され
たルックアップテーブル更新データの読み出し、および
、前記LUTへの書き込みの指示を格納する、外部より
ライトアクセス可能なレジスタを備えるようにしても良
い。
また、あわせて、本発明は、前記第2または第3の画像
表示装置と、該画像表示装置に、前記LUTで変換して
表示すべき画像データと、更新データバッファに記憶す
べきルックアップテーブル更新データを供給するワーク
ステーションとを有することを特徴とする情報処理装置
をも提供する。
[作 用] 本発明に係る第1の画像表示装置によれば、どうじに、
同一アドレスを一供給し、同一のデータ線により複数の
LtJTの書き込みを行うことができ。
かつ、LUTを、それぞれ個別に制御し、データ線上の
衝突等を起こすことなく、LtJTを個別に読み出すこ
とができる。
また1本発明に係る第2の画像表示装置によれば、外部
より入力するルックアップテーブル更新データを書き込
み、記憶する更新データバッファを設け、外部よりルッ
クアップテーブル更新データの、表示系とは非同期な入
力を可能とすることにより上位装置等の外部装置の負担
を軽減し、また、非表示期間に、更新データバッファに
記憶された更新データを読み出し、LUTに書き込むこ
とにより、LUT更新による表示への影響を排除する。
また、望ましくは、前記優先制御手段が、前記更新バッ
ファへの書き込みを優先して行うよう制御することによ
り、さらに外部装置の負担を軽減する。
また、この場合、さらに望ましくは、前記更新データバ
ンファへの書き込みが、前記更新データバッファへの書
き込みにより、ルックアップテーブル更新データバッフ
ァの読み出しを中断したアドレス以降の領域に対しての
み行われた場合には。
中断した更新データバッファに記憶されたルックアップ
テーブル更新データの読み出し、および、前記LUTへ
の書き込みを、前記中断したアドレスより再開すること
により、LUT更新を早期に実行できるようにする。
(以下余白) 口実絶倒] 以下、本発明に係る画像表示装置の一実施例を説明する
第1図に、本実施例に係る画像表示装置の構成を示す。
図中、1はワークステーション1(以下、WSIと略記
する)であり、表示装置とバスインタフェース3とビデ
オインタフェース2により、それぞれ接続されている。
4は画像バス、5は画像バス4を介したデータ転送等を
制御するサブCPU、7は画像バス4よりのLl:T更
新データを保持する更新データバッファ、6は更新デー
タバッファ7から更新データを読み出しLUT9.10
に書き込む更新制御回路、8はWSIからの表示画像コ
ードデータを記憶するフレームメモリ、11はCRTへ
の表示を制御するCRTC112は表示に用いるドツト
クロツタ等の表示系クロックを生成するタロツク発生器
、13.14.15はLUTからのパラレルデータをシ
リアルデータに変換するパラレルシリアル変換器、16
.17.18はデジタル/アナログ変換器を示す。
なお、画像バス4には、画像表示装置の他、画像系の装
置、たとえばプリンタやイメージスキャナや光デイスク
装置等が接続される。
以下、動作について説明する。
画像の表示処理は以下のように行われる。
まず、WSlからの画像コードデータが、ビデオインタ
フェース2を介し、1画素8ビツトのデジタル信号とし
て、フレームメモリ8に記憶される。
フレームメモリ8で記憶された画像コードデータは、2
画素づつ取り呂され、それぞれ、図示しないメモリコン
トローラの制御下で、CRTCllの発生する表示期間
信号、水平/垂直同期信号とタロツク発生器12からの
Dotclockと1/2clockに同期し、2個の
LUT9.1oに入力される。
各LUT9.10では、8ビツトの画素コードデータを
、RGB各6ビツトの画素ピクセルデータに変換する。
この変換を規定するのがLUTデータであり、LUTの
更新は変換の対応を変更するときに行われる。
画像ピクセルデータは、RGBに対応したパラレル/シ
リアル変換器13.14.15に2画素パラレルに入力
され、クロック発生器12からのLoadclockと
Dotclockにより画素順のシリアルピクセルデー
タに変換される。
変換されたシリアルピクセルデータはRGBに対応した
デジタル/アナログ変換器16.17.18に入力され
、CRTCIIが発生する水平/垂直同期信号と複合さ
れ複合アナログビデオ信号としてCRT19に表示され
る。
なお、以上のように、2画素を並行に読み出し、変換す
るのは、処理の高速化のためである。
一方、LUTの更新処理は以下のように行われる。
WSIからのり、UT更新命令を受けたサブCPU5は
、画像バス4を介して更新バッファに。
LピT更新データを格納する。
更新データバッファ7に格納された更新データは、その
後、更新制御回路6により、非表示期間に更新データバ
ッファ7から更新データを読み出され、LUT9.10
に書き込まれる。
次に、このLUT更新の動作を詳細に説明する。
第2図に更新制御回路の内部構成を、第3図、第4図、
第5図に更新動作のタイミングを示す。
第2図において、21は優先リードライト制御部、22
は動作選択レジスタ、23はアドレスデコート/比較部
、24はデータ切り替え部、26はアドレスカウンタ、
27.28.29.30はセレクタである。
優先リードライト制御部21は、’CRTC11(第1
図参照)から表示期間を表すDSP信号、クロック発生
器12から1/2clock、画像バス4からバス制御
信号である5TART信号。
R/W信号、BCLKを入力し、各部の制御を行つ。
すなわち、Ll−Tを更新する場合は、第3図に示すよ
うに、DSP信号が非表示期間になると、画像バス4の
5TART信号がLレベル(画像バス4からのアクセス
を示す)にならないかぎり、1/2clockに同期し
て、更新データバッファ7を読み出すためにバッファチ
ップイネーブル信号とバッファR/W信号をLレベルに
し、また、LUTを更新するためにLUTチップイネー
ブル信号をLレベルにしLUT  R/W信号をHレベ
ルにする。
また、アドレスカウンタを起動し、セレクタ28.30
を介して、LUT9.10および更新データバッファに
アドレスを与え、更新データバッファ7より更新データ
を読み出し、セレクタ27データ切り替え部24、セレ
クタ29を介して、これをL U T 9.10に書き
込む。
これらのデータの流れは、優先リート/ライト制御部2
1の指示を受けて、データ切り替え部24が行う。なお
、本実施例では、更新データバッファ7とLUT9.1
0は同しアドレッシングとしている。
以上の更新動作を、非表示期間に画像バス4からアクセ
スがないかぎり非表示期間が終了するまで行なう。
そして、非表示期間が終了した後は、LUTアドレスを
ハイインピーダンス状態とする。
次に、非表示期間に画像バス4より書き込み要求があっ
た場合の動作を説明する。
第4図に示すように、非表示期間中にLUTの更新を行
なっている時に、画像バス4の5TART信号がLレベ
ルになると、優先リード/ライト制御部21は、R/W
信号がLレベルになるまでの間に、アドレスカウンタ2
6を停止し、1/2clockに同期して、LUTチッ
プイネーブル信号とLUT  R/W信号とバッファイ
ネーブル信号をHレベルにし、バッファR/W信号をL
レベルにする。
次に、制御系クロックを、画像バス4のBCLK信号に
切り替え、画像バスR/W信号に同期させバッファチッ
プイネーブル信号をLレベルにする。
そして、データ切り替え部24を制御し、画像バスのア
ドレスをセレクタ28を介して、画像バスよりデータバ
ッファ25に保持された更新データをセレクタ27を介
して更新データバッファ7に与え、これを書き込む。
この動作により、表示系クロックと非同期に画像バス4
から書き込み要求があっても、スムーズに動作を切り替
え、更新データバッファ7へ画像バス4よりの更新デー
タを格納することができる。
次にアドレスカウンタ23の動作を説明する。
アドレスカウンタはLUT更新時、1/2CLockに
同期してカウントアツプする。
しかし、非表示期間に画像バス4より書き込み要求が行
なわれた場合は、カウントを停止する。
但しこの場合、カウントを停止するだけで最終更新アド
レスであるカウント値を保持する。
そして、このカウント値は、画像バス4より入力される
アドレスと、アドレスデコード/比較部23で比較され
、画像バス4側からのアドレスがカウント値以下である
場合はアドレスカウンタ26をリセソ1−する。
画像ハス4側からのア)−レスがカウント値以上である
場合は、アドレスカウンタ26をリセットせずに、LU
T更新再開を、この保持したカウント値から行う。
これにより、更新データバッファに格納された更新デー
タがLUTに早期に反映するようにする。
なお、以上の処理は、優先リード/ライト制御部21の
制御下で行われる。
次に、データ切り替え部24について説明する。
データ切り替え部24は画像バス4からの更新データバ
ッファ7への書き込み、更新データバッファからLUT
9.10への読み出し、LUT9.10から画像バス4
への読み出しの3状態の通知を、優先リードライト制御
部21より受け、これにい応じて、バッファ25、セレ
クタ27.28.29.30のデータ選択、出力方向を
決定する。
以下、LUTの個別読み出しの動作について、第6図を
用いて説明する。
第6図は、サブCPUのメモリマツプを示したものであ
る。
LUTの個別読み出しを行う場合、まず、サブCPU5
は、メモリマツプ上に示した動作選択ビットに、第6図
に示す3種の動作状態から01.10を設定する。この
動作選択ビットは、画像表示装置の動作選択レジスタに
割り当てられている。
画像バス4より、これを受けた画像表示装置では、アド
レスデコード/比較部23でアドレスをデコードし、動
作選択ビットデータを動作選択レジスタ22に設定する
。これにより動作状態が優先リードライト制御部21に
反映される。
優先制御リードライト制御部21では、LUT個別読み
出しが選択されると、LUT9.1oのLTJTチップ
イネーブル信号とL U T  R/ W信号を1画像
バス4のBCLKに同期して制御しLUT9.10の、
いづれかを、または、両方を1項番に読み出す。
この場合、データ切り替え部24は、優先制御リードラ
イト制御部21の指示により、セレクタ30を介して画
像バス4のアドレスをLUT9゜10に与え、セレクタ
29を介し読み出したLUTデータを、データバッファ
25に格納する。
データバッファ25に格納されたLUTデータは順次、
画像バス4に送られる。
なお、LUT9.10の読み出しは、通常、電源立ちあ
げ時等のシステム全体の初期テスト時の、メモリチエツ
ク等に利用されるため、表示への影響を考慮する必要は
ない。
以上のように本実施例によれば、外部装置からのLUT
の更新を表示装置の表示と非同期に行なえるようにした
ことにより、外部装置のCPUが同期を取る必要がなく
負荷が小さくなる。
また、複数のLUTを、個別に読み呂すことによりLU
Tのテストが可能となる。
また、外部装置からのLUT書き込みは、煩雑に行われ
るものではなく、更新データの更新データバッファへの
書き込みによる中断によっては、使用上不都合を生ぜず
、また、LUTの更新は非常に高速なため、この中断に
よる影響を人聞が感じることができないことを利用して
、LUTの更新と更新データバッファへの書き込みが衝
突した時には、外部装置からの書き込みを優先しLUT
の更新を停止させる制御を行うことにより、外部装置の
CPU等の動作に制御を加えることなく、その負荷を少
なくすることができる。
また、本実施例で示した更新、個別読み出しの機能を、
1つのLUT  ICに集約し、これを用いれば、外部
回路が不必要となり、表示装置の構成を簡略化し、実装
面積が小さくすることができる。
なお、本実施例では、LUTを2つとして説明したが、
その高速処理の必要性に応してLUTを3つ以上とした
場合であっても、本実施例は同様に実現できる [発明の効果コ 以上のように、本発明によれば、同一のアドレスに配置
した複数のLTJTを個別に読み出すことのできる画像
表示装置を提供することができる。
また、外部装置の非表示期間の監視を不要とし、その負
担を、軽減することのできる画像表示装置を提供するこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例に係る画像表示装置の構成を
示すブロック図、第2図は更新制御回路の構成を示すブ
ロック図、第3図はLUT更新の動作を示すタイミング
チャート、第4図はLUT更新と画像バスより書き込み
の関係を示すタイミングチャート、第5図はアドレスカ
ウンタのリセット動作を示すタイミングチャート、第6
図はサブCPUのメモリマツプを示す説明図である。 27.28.29.2A・・セレクタ 出願人 株式会社 日 立 製 作 所(ほか1名)

Claims (1)

  1. 【特許請求の範囲】 1、同一アドレスを供給される、等しいデータ線に接続
    された、それぞれの読み出しを個別に制御可能な、複数
    の、画像コードデータを色データに変換するルックアッ
    プテーブルを備えたことを特徴とする画像表示装置。 2、画像コードデータを色データに変換するルックアッ
    プテーブルと、 外部より入力するルックアップテーブル更新データを書
    き込み、記憶する更新データバッファと、 非表示期間に、更新データバッファに記憶された更新デ
    ータを読み出し、ルックアップテーブルに書き込む手段
    と、 前記更新データバッファの書き込みと読み出しとの優先
    制御を行う優先制御手段とを有することを特徴とする画
    像表示装置。 3、同一アドレスを供給される、等しいデータ線に接続
    された、それぞれの読み出しを個別に制御可能な、複数
    の、画像コードデータを色データに変換するルックアッ
    プテーブルと、 外部より入力するルックアップテーブル更新データを書
    き込み、記憶する更新データバッファと、 非表示期間に、更新データバッファに記憶されたルック
    アップテーブル更新データを読み出し、前記複数のルッ
    クアップテーブルに同時に書き込む手段と、 前記更新データバッファの書き込みと読み出しとの優先
    制御を行う優先制御手段とを有することを特徴とする画
    像表示装置。 4、請求項2または3記載の画像表示装置であって、 前記優先制御手段は、前記更新バッファへの書き込みを
    優先して行うよう制御することを特徴とする画像表示装
    置。 5、請求項4記載の画像表示装置であって、前記更新デ
    ータバッファへの書き込みが、更新データバッファへの
    書き込みにより更新データバッファの読み出しを中断し
    たアドレス以降の領域に対してのみ行われた場合には、 中断した更新データバッファに記憶されたルックアップ
    テーブル更新データの読み出し、および、前記ルックア
    ップテーブルへの書き込みの再開は、前記中断したアド
    レスより行うことを特徴とする画像表示装置。 6、請求項3記載の画像表示装置であって、ルックアッ
    プテーブルの個別の読み出し、または、更新データバッ
    ファに記憶されたルックアップテーブル更新データの読
    み出し、および、前記ルックアップテーブルへの書き込
    みの指示を格納する、外部よりライトアクセス可能なレ
    ジスタを備えたことを特徴とする画像表示装置。
JP2180349A 1990-07-06 1990-07-06 画像表示装置 Expired - Fee Related JP2780857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2180349A JP2780857B2 (ja) 1990-07-06 1990-07-06 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2180349A JP2780857B2 (ja) 1990-07-06 1990-07-06 画像表示装置

Publications (2)

Publication Number Publication Date
JPH0467196A true JPH0467196A (ja) 1992-03-03
JP2780857B2 JP2780857B2 (ja) 1998-07-30

Family

ID=16081680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2180349A Expired - Fee Related JP2780857B2 (ja) 1990-07-06 1990-07-06 画像表示装置

Country Status (1)

Country Link
JP (1) JP2780857B2 (ja)

Also Published As

Publication number Publication date
JP2780857B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
RU2134447C1 (ru) Устройство пересылки данных и видеоигровое устройство, в котором оно используется
US7602389B2 (en) Graphic processing apparatus and method
JPH07219842A (ja) 画素データをメモリ・ディスプレイ・インターフェースへ転送する方法、装置及び回路
JPS60117327A (ja) ディスプレイ装置
US5325486A (en) Apparatus for transferring blocks of image data
JPH0467196A (ja) 画像表示装置
US5977991A (en) Frame buffer system with non-overlapping pixel buffer access variable interleaving, nibble replication
US6154202A (en) Image output apparatus and image decoder
US5825371A (en) Graphics controller including a sub-memory
JPH08179740A (ja) 画像データ伝送方法および画像表示装置
US6744439B1 (en) Reconfigurable color converter
JP2538654B2 (ja) 表示書込装置
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
JP2914277B2 (ja) 画像合成方式
EP0242139A2 (en) Display controller
JPH06161409A (ja) ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置
JPH0437435B2 (ja)
JPH05197359A (ja) 表示用ルックアップテーブル回路
JP2993745B2 (ja) フレームメモリ
JPH0432894A (ja) 画像表示装置
JPH0343634B2 (ja)
JPH118826A (ja) 画像入力装置
JPH06161408A (ja) 表示制御装置
JPS6330891A (ja) Crtコントロ−ラ
JPH04205474A (ja) メモリ・アクセス装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees