JPH118826A - 画像入力装置 - Google Patents

Abstract

(57)【要約】 【課題】ＤＭＡコントロール回路の簡素化及びＤＭＡ転
送の高速化。 【解決手段】撮像により得られた画像データを記憶する
フレームメモリ１２３からＦＩＦＯメモリ１８０にＤＭ
Ａコントロール回路１６０により画像データを転送する
際、メモリコントロール回路３００が、固体撮像素子１
０３〜１０５へのタイミング信号を発生させる同期信号
作成回路１１０からの信号を基準として、フレームメモ
リ１２３のアドレス信号及びコントロール信号（ＲＡ
Ｓ，ＣＡＳ，ＣＳ等）を作成して供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像素子を用
いた画像入力装置に関し、特に、撮像後の画像データを
外部に出力する画像入力装置において、撮像後の画像デ
ータを記憶しているメモリから外部出力用のインターフ
ェイス部の画像バッファへのデータ転送をＣＰＵの直接
の操作によらないで行う装置に関する。

【０００２】

【従来の技術】近年、電子カメラなどと称される固体撮
像素子を用いた画像入力装置が種々の分野で利用される
ようになってきている。このような画像入力装置は、撮
像後の画像データを外部の情報処理機器に出力する機能
を有している。これは、内蔵ＣＰＵの制御の下に撮像さ
れて内蔵メモリに記憶された画像データを、上記外部情
報処理機器とのインターフェースをとるインターフェイ
ス部に設けられたバッファメモリに転送し、このインタ
ーフェイス部によってその画像データをＳＣＳＩ等の所
定の規格に従って上記外部情報処理機器へ転送するよう
になっている。

【０００３】このように内蔵メモリからバッファメモリ
へ画像データが転送されるものであるが、一般に、画像
データの如き多量のデータの転送には、ＣＰＵの直接操
作によらないで、いわゆるＤＭＡ（Direct Memory Acce
ss）コントローラが用いられる。即ち、従来、撮像後の
画像データを転送する場合には、ＤＭＡコントローラ自
体が発生するタイミングに従ってメモリ間の転送が行わ
れてきた。

【０００４】図７は、従来の画像入力装置の構成を示す
図である。撮像部１００は、レンズ１０１を介して導か
れる被写体の像をプリズム１０２によってＲＧＢの各色
成分に分離し、Ｒ用固体撮像素子１０３，Ｇ用固体撮像
素子１０４，及びＢ用固体撮像素子１０５により各色成
分の被写体像を撮像する。これら各固体撮像素子１０３
〜１０５は、同期信号作成回路１１０からの制御信号に
より駆動される。またこれら各固体撮像素子１０３〜１
０５としては、例えば、高速読み出し並びに非破壊読み
出しが可能な電荷変調素子（ＣＭＤ）が用いられる。

【０００５】各固体撮像素子１０３〜１０５からの信号
は、対応する各色毎のフレームメモリユニット１２０，
１３０，１４０に供給される。各フレームメモリユニッ
ト１２０，１３０，１４０の構成は同一であるため、図
７では、Ｒ用フレームメモリユニット１２０のみその構
成を示し、他は省略している。

【０００６】即ち、Ｒ用フレームメモリユニット１２０
では、撮像時に、対応するＲ用固体撮像素子１０３から
の信号をＡ／Ｄ変換器１２１を通してディジタルの画像
データを得、それをＲデータバス１２２を介してＲフレ
ームメモリ１２３に供給して格納する。ここで、Ｒフレ
ームメモリ１２３に格納された画像データが含む固体撮
像素子の画素欠陥による影響を補正するために、この画
像データに対してＣＰＵ １５０による欠陥補正処理が
施される。その後、Ｒフレームメモリ１２３の画像デー
タは、ＤＭＡコントロール回路１６０により、Ｒデータ
バス１２２，双方向バッファ１２４，共通データバス１
７０を介して、ＦＩＦＯメモリ１８０に格納される。こ
うしてＦＩＦＯメモリ１８０に格納されたデータは、Ｓ
ＣＳＩインターフェイス（ＩＦ）１９０及びＳＣＳＩバ
ス（ＢＵＳ）２００を介して外部の図示しないホストコ
ンピュータ等の情報処理機器に出力される。

【０００７】Ｒフレームメモリ１２３へのアドレス信号
及び制御信号は、撮像動作時には、同期信号作成回路１
１０からのタイミング信号を基にＲメモリコントロール
回路１２５が作成し、セレクタ１２６を介して供給され
る。これに対して、ＣＰＵリード／ライト（Ｒ／Ｗ）時
には、ＣＰＵ １５０からのアドレス信号及び制御信号
がセレクタ２１０から上記セレクタ１２６を介して供給
される。また、ＤＭＡ転送時には、ＤＭＡコントロール
回路１６０が独自のタイミングで作成したアドレス信号
及び制御信号が、上記セレクタ２１０及び１２６を介し
て供給される。

【０００８】なお、Ｒフレームメモリ１２３は、高速な
メモリであるシンクロナスＤＲＡＭで構成されており、
そのため、周期的にリフレッシュ動作が必要となる。こ
の場合、画像への影響を避けるため、特開平６−２０５
３０１号公報に開示されているように、リフレッシュ信
号は、撮像動作時は同期信号作成回路１１０からのタイ
ミング信号を基に作成し、ＣＰＵ Ｒ／Ｗ時にはＣＰＵ
１５０の制御信号から作成し、ＤＭＡ転送時にはＤＭ
Ａコントロール回路１６０のタイミング信号を基に作成
している。

【０００９】また、欠陥補正処理後のデータのアドレス
を検出して、そこまでのデータをＤＭＡ転送する方法と
しては、特許番号第２５３７８１４号公報に記載されて
いる方法がある。同方法は、転送が可能な状態にあるデ
ータのアドレスの上限を保持する手段と、保持されたア
ドレスとＤＭＡコントロール回路の転送元アドレスとを
比較する手段を設け、転送可能なデータのアドレスの上
限を越えないようにＤＭＡコントロール回路を制御する
ものである。

【００１０】

【発明が解決しようとする課題】しかしながらこのよう
な従来技術における画像入力装置では、以下のような問
題点がある。即ち、ＤＭＡ転送時にメモリへのアドレス
供給がＤＭＡコントロール回路から行われるため、ＤＭ
Ａコントロール回路側に、アドレス発生のための回路が
必要となる。

【００１１】また、アドレス信号や制御信号の伝送距離
が長くなり、信号劣化やノイズ等の影響によりＤＭＡ転
送の速度が上げられないという問題がある。さらに、画
像データ中の欠陥画素の補正処理を終了した後、ＤＭＡ
転送を開始するため、転送終了までの撮像時間が欠陥補
正処理の分、長くなってしまうという問題がある。

【００１２】また、撮像／ＣＰＵアクセス／ＤＭＡの３
モードの各々の期間で画像メモリに対するリフレッシュ
信号の供給元が異なるため、リフレッシュ動作にかかる
回路規模が増大する。

【００１３】さらに、特許番号第２５３７８１４号公報
に記載されているが如き方法で欠陥補正後のＤＭＡ転送
を行った場合、アドレスの保持回路や比較回路、若しく
はカウンタ等が必要となり、ハードウェアの増大とな
る。

【００１４】本発明は、上記の点に鑑みてなされたもの
で、ＤＭＡコントロール回路の簡素化とＤＭＡ転送の高
速化が可能な画像入力装置を提供することを目的とす
る。また、本発明は、転送終了までの撮像時間を短縮可
能な画像入力装置を提供することを目的とする。

【００１５】さらに、本発明は、特許番号第２５３７８
１４号公報に開示されるような複雑なハードウェア無し
に欠陥補正後のデータをＤＭＡ転送可能な画像入力装置
を提供することを目的とする。さらにまた、本発明は、
リフレッシュ動作にかかる回路の簡素化が可能な画像入
力装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による画像入力装置は、光信号を電気信号
に変換する固体撮像素子と、前記固体撮像素子からの出
力信号を画像データに変換する変換回路と、前記変換回
路で変換された画像データを記憶する第１の画像メモリ
と、前記固体撮像素子及び前記変換回路へのタイミング
信号を発生させる同期信号発生回路と、前記第１の画像
メモリの内容をデータバスを介して直接第２の画像メモ
リに書き込むＤＭＡ転送を行うＤＭＡ回路と、前記デー
タバスに接続され装置全体の動作制御を行うＣＰＵとを
具備し、前記ＤＭＡ回路によるＤＭＡ転送を前記同期信
号発生回路からの信号を基準として行うことを特徴とす
る。

【００１７】即ち、本発明の画像入力装置によれば、Ｄ
ＭＡ転送時のアドレス及び転送制御信号を、固体撮像素
子及び変換回路へのタイミング信号を発生させる同期信
号発生回路からの信号を基準に作成するようにしたこと
により、画像データ記憶用の第１の画像メモリのアドレ
ス及び転送制御信号の作成元が一元化され、第１の画像
メモリの近くに配置可能となり、ＤＭＡ転送の高速化が
可能となる。

【００１８】なおここで、第１の画像メモリとして、リ
フレッシュ動作が必要なメモリ素子を用いたとしても、
撮像／ＣＰＵアクセス／ＤＭＡの３モード全ての期間に
おけるメモリのリフレッシュ動作を行うための信号も前
記同期信号発生回路からの信号を基準として行うこと
で、リフレッシュ動作にかかる回路の簡素化も可能であ
る。

【００１９】また、本発明による画像入力装置は、光信
号を電気信号に変換する固体撮像素子と、前記固体撮像
素子からの出力信号を画像データに変換する変換回路
と、前記変換回路で変換された画像データを記憶する第
１の画像メモリと、前記固体撮像素子及び前記変換回路
へのタイミング信号を発生させる同期信号発生回路と、
前記第１の画像メモリの内容をデータバスを介して読み
込む第２の画像メモリと、前記第２の画像メモリの内容
を外部機器に出力する外部インターフェイスと、前記デ
ータバスに接続されたＣＰＵと、前記外部インターフェ
ースによる外部機器へのデータ出力中、前記第１の画像
メモリの内容を直接前記第２の画像メモリへ転送するＤ
ＭＡ転送を行うＤＭＡ転送手段とを具備し、前記ＤＭＡ
転送手段は、前記第１の画像メモリのデータを複数のブ
ロックに分割し、ブロック単位で転送を行うと共に、前
記同期信号発生回路の信号を基に前記第２の画像メモリ
の状態を周期的に検出して、データ転送を行うか否かを
決定し、データ転送を行う場合、所定期間にて前記第１
の画像メモリから前記ブロック分の画像データを前記第
２の画像メモリに転送し、データ転送を行なわない場
合、前記所定期間の間前記データバスを介した前記ＣＰ
Ｕによる前記第１の画像メモリへのリード／ライトを可
能とすることを特徴とする。

【００２０】即ち、本発明の画像入力装置によれば、Ｄ
ＭＡ転送時のアドレス及び転送制御信号を、固体撮像素
子及び変換回路へのタイミング信号を発生させる同期信
号発生回路からの信号を基準に作成すると共に、この同
期信号発生回路の信号を基に第２の画像メモリの状態を
周期的に検出して、データ転送を行うか否かを決定し、
データ転送を行なわない場合に、所定期間の間データバ
スを介したＣＰＵによる第１の画像メモリへのリード／
ライトを可能としたので、ＤＭＡ転送を継続したまま、
ＣＰＵでの演算処理が可能となり、その度にＤＭＡ転送
を終了する方式と比べＤＭＡ転送に関するオーバヘッド
が無くなり、転送終了までの撮像時間を短縮することが
可能となる。

【００２１】また、欠陥補正が終了し転送可能となった
データのＤＭＡ転送を上記ブロック単位で行うことによ
り、ＣＰＵ側からは例えば転送可能／不可能を示すフラ
グの操作のみでＤＭＡ転送をコントロールできるので、
特許番号第２５３７８１４号公報に開示されるような複
雑なハードウェア無しに欠陥補正後のデータをＤＭＡ転
送できるようになる。

【００２２】さらに、本発明による画像入力装置は、光
信号を電気信号に変換する固体撮像素子と、前記固体撮
像素子からの出力信号を画像データに変換する変換回路
と、前記変換回路で変換された画像データを記憶する第
１の画像メモリと、前記固体撮像素子及び前記変換回路
へのタイミング信号を発生させる同期信号発生回路と、
前記第１の画像メモリの内容をデータバスを介して読み
込む第２の画像メモリと、前記第２の画像メモリの内容
を外部機器に出力する外部インターフェイスと、前記デ
ータバスに接続されたＣＰＵと、前記外部インターフェ
ースによる外部機器へのデータ出力時に、前記第１の画
像メモリの内容を直接前記第２の画像メモリへ所定単位
に分割して順次転送するＤＭＡ転送を行うＤＭＡ転送手
段とを具備し、前記ＤＭＡ転送手段によるＤＭＡ転送期
間を前記同期信号発生回路からの水平同期信号を基に１
水平同期期間をデータ転送期間とＣＰＵリード／ライト
期間とに分け、前記ＣＰＵリード／ライト期間において
は前記データバスを介した前記ＣＰＵによる前記第１の
画像メモリへのリード／ライトを可能とし、前記データ
転送期間においては、前記第２の画像メモリの状態に応
じて前記第１の画像メモリから前記第２の画像メモリへ
の画像データ転送を行うことを特徴とする。

【００２３】即ち、本発明の画像入力装置によれば、Ｄ
ＭＡ転送期間を、固体撮像素子及び変換回路へのタイミ
ング信号を発生させる同期信号発生回路からの水平同期
信号を基準として、１水平同期期間をデータ転送期間と
ＣＰＵリード／ライト期間とに分け、ＣＰＵリード／ラ
イト期間においてはＣＰＵによる第１の画像メモリへの
リード／ライトを可能とし、データ転送期間において
は、第２の画像メモリの状態に応じて画像データ転送を
行うようにしているので、外部機器が低速の場合に構成
が単純であり、第２の画像メモリが少なくとも１水平同
期期間分の記憶容量のものであれば利用できるので、安
価に構成できる。

【００２４】さらにまた、本発明による画像入力装置
は、光信号を電気信号に変換する固体撮像素子と、前記
固体撮像素子からの出力信号を画像データに変換する変
換回路と、前記変換回路で変換された画像データを記憶
する第１の画像メモリと、前記固体撮像素子及び前記変
換回路へのタイミング信号を発生させる同期信号発生回
路と、前記第１の画像メモリの画像データをデータ変換
してデータバス上に供給するルックアップテーブルと、
前記第１の画像メモリの画像データをそのまま前記デー
タバス上に供給するバイパス回路と、前記データバス上
のデータを前記ルックアップテーブルの通過の有無に応
じてシリアル／パラレル変換して第２の画像メモリに供
給するシリアル／パラレル変換回路と、前記第２の画像
メモリの内容を外部機器に出力する外部インターフェイ
スと、前記データバスに接続されたＣＰＵと、前記外部
インターフェースによる外部機器へのデータ出力中、前
記第１の画像メモリの内容を前記ＣＰＵによらないで前
記第２の画像メモリへ転送するＤＭＡ転送を行うＤＭＡ
転送手段とを具備し、前記ＤＭＡ転送手段によるＤＭＡ
転送は、前記第１の画像メモリのデータを複数のブロッ
クに分割し、ブロック単位で転送を行うと共に、前記同
期信号発生回路の信号を基に前記第２の画像メモリの状
態を周期的に検出して、データ転送を行うか否かを決定
し、データ転送を行う場合、所定期間にて前記第１の画
像メモリから前記ブロック分の画像データを前記第２の
画像メモリに転送し、データ転送を行なわない場合、前
記所定期間の間前記データバスを介した前記ＣＰＵによ
る前記第１の画像メモリへのリード／ライトを可能とす
ることを特徴とする。

【００２５】即ち、本発明の画像入力装置によれば、Ｄ
ＭＡ転送中にルックアップテーブルを通してγ補正を行
い、該ルックアップテーブルの使用／不使用に応じてＤ
ＭＡ転送データのシリアル／パラレル変換を行うように
しているので、ビット長変化に対応して有効データをデ
ータバスのバス幅いっぱいに広げることができる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態にかかる画像入力装置の構成を示す図で、同図におい
て、従来例を示した図７と同一の機能を持つ部分には同
一番号を付してある。なお、以下の説明においては、Ｒ
用フレームメモリユニット１２０を代表して説明する
が、Ｇ及びＢ用フレームメモリユニット１３０，１４０
についても同様である。

【００２７】即ち、本実施の形態の画像入力装置は、従
来構成におけるセレクタ２１０を廃してＣＰＵ １５０
からのアドレス信号及び制御信号を直接セレクタ１２６
に与えるようにすると共に、Ｒメモリコントロール回路
１２５を詳細は後述するようなＲメモリコントロール回
路３００とし、このＲメモリコントロール回路３００に
ＤＭＡコントロール回路１６０から後述するような制御
信号を与える構成となっている。また、各フレームメモ
リユニットにルックアップテーブル（ＬＵＴ）４００を
配すると共に、ＦＩＦＯメモリ１８０の前段にシリアル
／パラレル（Ｓ／Ｐ）変換回路５００を付加している。

【００２８】このような構成において、撮影時には、ま
ず撮影者の条件設定に応じて、ＣＰＵ １５０が各部の
設定動作を行った後、不図示レリーズボタンの押下等に
応じてシャッタが切られ、撮像動作が行われる。なお、
このレリーズボタンは、当該画像入力装置に設けたハー
ドウェアであっても良いし、ＳＣＳＩバス２００を介し
て図示しない情報処理機器側から与えられるソフトウェ
ア的なものであっても良い。

【００２９】この撮像動作時、Ｒ用固体撮像素子１０３
の出力は、Ａ／Ｄ変換器１２１及びＲメモリデータバス
１２２を通ってＲフレームメモリ１２３に格納される。
この時、Ｒフレームメモリ１２３の制御は、Ｒメモリコ
ントロール回路３００からのアドレス信号及び制御信号
をセレクタ１２６が選択して、Ｒフレームメモリ１２３
に供給している。この場合、Ｒメモリコントロール回路
３００は、同期信号作成回路１１０からの信号を基準と
して各種信号を作成している。同期信号作成回路１１０
からの信号は、撮像部１００にも供給されており、各固
体撮像素子１０３〜１０５の駆動等に用いられている。

【００３０】撮像終了後、本装置はＳＣＳＩ転送モード
となり、撮像素子の欠陥画素データを周辺画素のデータ
を用いて置き換える欠陥補正動作と、欠陥補正後のデー
タをＳＣＳＩバス２００を通して外部の情報処理機器に
出力するデータアウト動作とを並行して行う。

【００３１】ここで、欠陥補正動作は、ＣＰＵ １５０
がＲ，Ｇ，Ｂメモリの各々に格納された画像データ中か
ら欠陥画素の周辺画素データを読み出し、それらから補
間データを作成した後、その補間データで欠陥画素デー
タを置き換える動作のことである。即ち、ＣＰＵ １５
０は、Ｒフレームメモリ１２３から欠陥画素の周辺画素
データを、Ｒメモリデータバス１２２，双方向バッファ
１２４，及び共通データバス１７０を通して読み出し、
補間データを作成した後、逆に共通データバス１７０，
双方向バッファ１２４，及びＲメモリデータバス１２２
を通してＲフレームメモリ１２３に書き込む。この時、
Ｒフレームメモリ１２３へは、ＣＰＵ１５０からのアド
レス信号及び制御信号を、セレクタ１２６が選択して供
給している。

【００３２】こうして欠陥補正動作が進み、転送可能な
データが揃うと、外部情報処理機器への画像データの転
送が開始される。この転送動作においては、Ｒフレーム
メモリ１２３の内容が、Ｒメモリデータバス１２２，Ｌ
ＵＴ ４００，共通データバス１７０，Ｓ／Ｐ変換回路
５００，ＦＩＦＯメモリ１８０，ＳＣＳＩインターフェ
イス１９０、及びＳＣＳＩバス２００を通って外部情報
処理機器に送られる。この場合、Ｒフレームメモリ１２
３へのアドレス信号及び制御信号は、同期信号作成回路
１１０からの信号を基準として、Ｒメモリコントロール
回路３００が作成し、それらをセレクタ１２６が選択し
てＲフレームメモリ１２３に供給している。また、Ｒメ
モリコントロール回路３００には、ＤＭＡコントロール
回路１６０から、ＤＭＡ転送を行うＲＧＢ各フレームメ
モリの選択信号とＤＭＡ転送の中断を示す制御信号が入
力されており、アドレスのカウントアップをコントロー
ルしている。

【００３３】ここで、図２を参照して、Ｒメモリコント
ロール回路３００の構成を説明する。他のフレームメモ
リユニット１３０，１４０におけるメモリコントロール
回路も同様の構成である。

【００３４】Ｒメモリコントロール回路３００は、撮像
時及びＤＭＡ転送時のＲフレームメモリ１２３へのアド
レス信号及びコントロール信号（ＲＡＳ，ＣＡＳ，ＣＳ
等）を作成する回路である。前記の如く、Ｒフレームメ
モリ１２３はシンクロナスＤＲＡＭで構成されているた
め、アドレスはロウアドレスとカラムアドレスに分けて
与えられる。本実施の形態では、撮像画像データに対し
て、カラムアドレスが水平方向に対応し、ロウアドレス
が垂直方向に対応している。

【００３５】同期信号作成回路１１０からのクロック
（ＣＬＫ）は、クロックセレクタ３０１を通り、カラム
アドレスカウンタ３０２に加えられ、カラムアドレスが
作成される。但し、撮像時には、クロックは、１／２分
周回路３０３を通った後、クロックセレクタ３０１に加
えられる。これは、ＤＭＡ転送時は撮像時の倍の早さで
データ転送を行うため、カウントアップもそれに対応し
て２倍の速度で行うようにするためである。

【００３６】カラムアドレスカウンタ３０２は、データ
１ライン毎にリセットされ、ロウアドレスカウンタ３０
４は、１ライン毎にカウントアップする。そのため、カ
ラムアドレスカウンタ３０２のリセット信号が、スイッ
チ３０５を通ってロウアドレスカウンタ３０４のクロッ
ク端子（ＣＫ）に加えられている。このスイッチ３０５
は、撮像時及びＤＭＡ転送時には閉じられ、欠陥補正動
作時には開かれている。これは、データ転送を中断して
いる欠陥補正動作時にロウアドレスカウンタ３０４がカ
ウントアップしないようにするためである。

【００３７】ロウアドレスカウンタ３０４は、撮像時に
は同期信号作成回路１１０からの垂直同期（ＶＤ）信号
によりリセットされ、また、ＳＣＳＩ転送時にはＤＭＡ
コントロール回路１６０からの、Ｒメモリ選択（Ｒ Ｓ
ＥＬ）信号、動作モードを示すモード（ＭＯＤＥ）信
号、及びＤＭＡ転送の実行を示すＤＭＡイネーブル（Ｄ
ＭＡ ＥＮ）信号から作られたリセット信号によりリセ
ットされる。

【００３８】上記リセット信号及びセレクト信号は、図
２に示した如く、タイミングコントロール回路３０６に
より作成される。ｈカウンタ３０７は、ＨＤ周期のカウ
ントを行っており、カラムアドレスカウンタ３０２のリ
セット信号やアドレスセレクタ３０８の切換タイミング
を作成するため、タイミングコントロール回路３０６に
信号を出力している。カラムアドレスカウンタ３０２と
ロウアドレスカウンタ３０４からのアドレス信号は、タ
イミングコントロール回路３０６により切り換えられて
出力される。また、タイミングコントロール回路３０６
のタイミング信号は、コントロール信号作成回路３０９
にも加えられ、シンクロナスＤＲＡＭ制御用のＲＡＳ，
ＣＡＳ等のコントロール信号の作成に用いられている。

【００３９】なお、クリアセレクタ３１０は、当該Ｒメ
モリコントロール回路３００が非選択の時に、ロウアド
レスカウンタ３０４をリセットするようＲ ＳＥＬ信号
を選択するものである。

【００４０】このように、本実施の形態では、ＤＭＡ転
送時のアドレス信号とコントロール信号が同じメモリコ
ントロール回路にて作成されている。ところで、Ｒフレ
ームメモリ１２３からＦＩＦＯメモリ１８０間の転送速
度は、ＳＣＳＩバスの転送速度に対して高速であり、ま
た、データ転送がデータを水平方向ライン単位まとめて
行われるため、ＤＭＡ転送は間欠的に行われることにな
る。そこで、本実施の形態の画像入力装置においては、
このＤＭＡ転送が行われていない時間に、ＣＰＵ １５
０が各メモリにＲ／Ｗ可能とすることにより、ＳＣＳＩ
転送期間中に欠陥補正処理を可能としている。

【００４１】図３の（Ａ）は、本装置における撮像動作
時の固体撮像素子の有効／無効データ出力期間を示した
図である。本装置においては、順次走査が行われ、図示
したように、水平方向は２３４０クロック期間中、２０
４８クロック期間で有効データが出力される。また、垂
直方向は、２１００期間中、２０４８期間で有効データ
が出力される。

【００４２】撮像時、有効データ出力中は、出力データ
の各フレームメモリへの書込が行われる。図３の（Ｂ）
は、有効画素出力時のメモリコントロールのタイミング
を水平同期（ＨＤ）信号を基準として示している。

【００４３】フレームメモリは、シンクロナスＤＲＡＭ
で構成されているため、図３の（Ｂ）に示した如く、Ｈ
Ｄ信号の立ち上がり直後に、読出／書込動作におけるワ
ード長を決めるモードセット期間が設けられている。撮
像モードでは、４ワード単位で書き込むバーストモード
がセットされる。このモードセット期間の後には、シン
クロナスＤＲＡＭに対する動作を行うリフレッシュ期間
がある。その後、無効期間を挟んで、シンクロナスＤＲ
ＡＭに画像データを書き込む書込期間となる。

【００４４】ＤＭＡ転送は、水平同期（ＨＤ）信号を基
準として行われる。図３の（Ｃ）は、ＤＭＡ転送時のメ
モリコントロールのタイミングを、このＨＤ信号を基準
として示している。ＤＭＡ転送時のフレームメモリの動
作は、ＦＩＦＯメモリ１８０へのデータ転送を行うか、
ＣＰＵ １５０による欠陥補正を行うかに分けられる。

【００４５】モードセット期間は、データ転送を行う場
合には４ワード単位で書き込むバーストモードがセット
され、欠陥補正を行う場合には１ワード単位で読み書き
を行うシングルモードがセットされる。このモードセッ
ト期間の後には、撮像時と同じリフレッシュ期間が設け
られている。そして、リフレッシュ期間の後には、転送
期間−ａと転送期間−ｂが設けられており、データ転送
若しくは欠陥補正動作が行われる。

【００４６】次に、図３の（Ｄ），図４の（Ａ）及び
（Ｂ）を用いて、ＤＭＡ転送の詳細を説明する。ＤＭＡ
転送モード時、本画像入力装置においては、前記の如く
ＨＤ周期を単位として、データ転送を行う場合とＣＰＵ
１５０による欠陥補正を行う場合に分けられる。

【００４７】データ転送は、ＬＵＴ ４００を通過する
場合としない場合があるが、先ずＬＵＴ ４００を通過
する場合について説明を行う。ＬＵＴ ４００は、撮像
データのγ補正に使用されている。図４の（Ａ）に示し
たように、ＬＵＴ ４００を通過すると、有効１２ビッ
ト（ｂｉｔ）データが８ｂｉｔデータに変換されて、最
上位ビットから上詰めで共通データバス１７０上に出力
される。下位８ビットは無効データとなる。出力された
画像データは、Ｓ／Ｐ変換回路５００により、有効８ビ
ットが交互に上位８ｂｉｔと下位８ｂｉｔに詰められて
出力され、ＦＩＦＯメモリ１８０に入力される。

【００４８】図３の（Ｄ）は、Ｓ／Ｐ変換回路５００、
ＦＩＦＯメモリ１８０、ＳＣＳＩＩＦ １９０の関係を
示す図である。データバス（ＤＢ［１５…０］）上のデ
ータは、ＬＵＴ ４００通過時は、上位８ｂｉｔが有効
となるため、セレクタ５０１には、上位８ｂｉｔ（ＤＢ
［１５…８］）が入力され、ＦＩＦＯメモリ１８０との
ローカルバス上に、上位８ビット（ＦＤ［１５…８］）
と下位８ビット（ＦＤ［７…０］）として交互に出力さ
れる。ＦＩＦＯメモリ１８０は、これを上位、下位各々
に対応したクロックを用いてラッチする。ＦＩＦＯメモ
リ１８０からＳＣＳＩ ＩＦ １９０へのデータ転送
は、ＳＣＳＩ ＩＦ １９０からのクロックに同期して
１６ビット単位で行われる。

【００４９】これに対して、ＬＵＴ ４００非通過時
は、上位１２ｂｉｔが有効となるため、バッファ５０２
に上位１２ｂｉｔ（ＤＢ［１５…４］）が入力され、Ｆ
ＩＦＯメモリ１８０とのローカルバス上に、有効データ
の上位１２ビット（ＦＤ［１５…４］）と無効データの
下位４ビット（ＦＤ［３…０］）とが出力される。ＦＩ
ＦＯメモリ１８０は、これを上位、下位を同一のクロッ
クでラッチする。

【００５０】ここで、ＦＩＦＯメモリ１８０は、４０９
６×１６ｂｉｔの容量を持っている。画像データは有効
１２ビットが８ビットに変換され、１６ビット幅のＦＩ
ＦＯメモリ１８０に８ビットずつ上に詰められて書き込
まれるので、該ＦＩＦＯメモリ１８０には、８１２８画
素分の画像データ、即ち水平方向４ライン分の画像デー
タが記憶される。ＦＩＦＯメモリ１８０からＤＭＡコン
トロール回路１６０へ供給されるＨＦ信号は、当該ＦＩ
ＦＯメモリ１８０の容量の半分となる２ライン分（２０
４８×１６ｂｉｔ）の画像データが書込可能となるとロ
ー（Ｌ）レベルとなる信号であり、同信号がローレベル
となったときにＤＭＡコントロール回路１６０により２
ライン分のデータがＦＩＦＯメモリ１８０に転送され
る。この２ライン分の転送を１ＨＤ期間内に行うため
に、前述したように、撮像時の書込速度の２倍の早さで
読み出している。図３の（Ｃ）に示したように、転送期
間−ａで１ライン分、転送期間−ｂでもう１ライン分の
画像データがフレームメモリから読み出されてＦＩＦＯ
メモリ１８０に転送される。

【００５１】ＬＵＴ ４００を通過しない場合には、有
効１２ｂｉｔデータが上詰めでデータバス上に出力さ
れ、そのままＦＩＦＯメモリ１８０に書き込まれる。そ
のため、データ転送は１ライン単位となり、転送期間−
ａで１ライン分送られ、転送期間−ｂはＣＰＵ期間（欠
陥補正動作期間）となる。転送期間−ａ、転送期間−ｂ
は各々撮像時の有効画素期間の１／２の期間である。

【００５２】図４の（Ｂ）を参照して、ＤＭＡ転送時の
データ転送と欠陥補正動作の切り換えについて具体的に
説明を行う。ＤＭＡ転送時のデータ転送と欠陥補正動作
の切り換えは、ＣＰＵ １５０によってセットされる
“転送可能フラグ”とＦＩＦＯメモリ１８０から出力さ
れる“ＨＦフラグ（ＨＦ信号）”と“ＥＰフラグ（ＥＰ
信号）”の状態により行われる。ここで、転送可能フラ
グは、次にデータ転送される領域のデータがＣＰＵ １
５０による欠陥補正が終了して転送可能となった時にロ
ーレベルとなるフラグである。ＨＦフラグは、ＦＩＦＯ
メモリ１８０上に半分以上、読み出されていないデータ
が残っている場合にハイ（Ｈ）レベルとなるフラグであ
る。そして、ＥＰフラグは、ＦＩＦＯメモリ１８０上
に、読み出されていないデータが残っていない（空にな
った）時にローレベルとなるフラグである。

【００５３】ＤＭＡ転送時には、ＨＤ信号の立ち上がり
時点での前記“転送可能フラグ”と“ＨＦフラグ”の状
態により、そのＨＤ期間の動作が決定する。ＤＭＡ転送
開始直後は、欠陥補正処理が進んでおらず、ＦＩＦＯメ
モリ１８０にもデータ転送されていないため、図４の
（Ｂ）に示した如く、最初のＨＤの立ち上がり時には、
“転送可能フラグ”が“ハイレベル”、“ＨＦフラグ”
と“ＥＰフラグ”がローレベルとなる。このため、この
ＨＤ期間は欠陥補正動作を行うことになる。そして、欠
陥補正処理が転送順に行われ、転送用のデータ分の処理
が終わった時点（ＬＵＴ ４００通過時は２ライン分、
非通過時は１ライン分）で、“転送可能フラグ”がロー
レベルにセットされる。しかして、ＨＤ信号の立ち上が
り時点で“転送可能フラグ”がローレベルで“ＨＦフラ
グ”がローレベルであると、ＦＩＦＯメモリ１８０に書
込エリアが空いていることを示しているので、ＦＩＦＯ
メモリ１８０へのデータ転送が行われる。“ＨＦフラ
グ”がハイレベルの場合、ＦＩＦＯメモリ１８０に書込
エリアが空いていないことを示すため、データ転送は行
われず、欠陥補正が行われる。

【００５４】“ＥＰフラグ”はＳＣＳＩ ＩＦ １９０
に供給され、ＳＣＳＩ ＩＦ １９０は、この“ＥＰフ
ラグ”がハイレベルになると、外部の情報処理機器への
転送を開始し、ローレベルになると中断する。

【００５５】そして、全画像の欠陥補正が終了した後に
ＤＭＡ転送に空きができて欠陥補正可能になった場合に
は、ＣＰＵ １５０は待ち状態となり、フレームメモリ
への操作は行わない。

【００５６】以上説明したように、ＤＭＡ転送時のアド
レス及び転送制御信号を、撮像時に画像データ記憶用の
フレームメモリのコントロールを行うＲＧＢ各メモリコ
ントロール回路により作成することにより、アドレス及
び転送制御信号の作成元をまとめると共にメモリの近く
に配置可能としたので、ＤＭＡコントロール回路の簡素
化とＤＭＡ転送の高速化が可能となる。

【００５７】また、ＤＭＡ転送の速度を外部データ転送
より高速化し、ＤＭＡ転送を１ライン分のデータを１ブ
ロックとした単位で行うことにより間欠的な転送とし、
空いた時間を欠陥補正処理に使用することにより並行処
理を可能としたので、転送終了までの撮像時間を短縮す
ることが可能になる。

【００５８】さらに、欠陥補正が終了し転送可能となっ
たデータのＤＭＡ転送を上記ブロック単位で行うことに
より、ＣＰＵ側からは転送可能／不可能を示すフラグの
操作のみでＤＭＡ転送をコントロールできるので、特許
番号第２５３７８１４号公報に開示されるような複雑な
ハードウェア無しに欠陥補正後のデータをＤＭＡ転送可
能となる。

【００５９】さらにまた、撮像／ＣＰＵアクセス／ＤＭ
Ａの３モード全ての期間におけるメモリのリフレッシュ
動作を、前記ＲＧＢ各メモリコントロール回路に一本化
することにより、リフレッシュ動作にかかる回路の簡素
化が可能になる。

【００６０】（第２の実施の形態）次に、本発明の第２
の実施の形態を説明する。図５は、本発明の第２の実施
の形態の画像入力装置の構成を示す図である。同図にお
いて、前述の第１の実施の形態を示した図１と同一の機
能を持つ部分には、同一番号を付してある。

【００６１】本第２の実施の形態においては、上記第１
の実施の形態と異なり、各フレームメモリユニット１２
０，１３０，１４０にＬＵＴ ４００を設けるのではな
く、共通データバス１７０とＳ／Ｐ変換回路５００の間
に共用のＬＵＴ ６００を配置している。このＬＵＴ
６００の内容は、ＣＰＵ １５０により書換可能となっ
ており、Ｒ，Ｇ，Ｂの各データの転送毎に、ＣＰＵ １
５０により書き換えられるものとする。図６は、このＬ
ＵＴ ６００と上記Ｓ／Ｐ変換回路５００、ＦＩＦＯメ
モリ１８０及びＳＣＳＩ ＩＦ １９０の関係を示した
図である。ＬＵＴ ６００は、ＳＲＡＭ ６０１とバッ
ファ６０２〜６０４により構成されており、これらＳＲ
ＡＭ ６０１及びバッファ６０２〜６０４は、ＣＰＵ
１５０からのコントロール信号（ＣＮＴ１）によりコン
トロールされるようになっている。

【００６２】本第２の実施の形態においても、ＤＭＡ転
送時は、データ転送と欠陥補正動作とに切り換えられて
おり、その切り換えは、上記第１の実施の形態と同じ
く、ＣＰＵ １５０によってセットされる“転送可能フ
ラグ”とＦＩＦＯメモリ１８０から出力される“ＨＦフ
ラグ”及び“ＥＰフラグ”の状態により行われる。

【００６３】但し、本第２の実施の形態においては、デ
ータ転送は、Ｒ画面→Ｇ画面→Ｂ画面の順に行われ、各
画面データの転送前に、ＣＰＵ １５０によって、各デ
ータに対応した内容がＬＵＴ ６００にセットされる。

【００６４】図６を参照して、このＬＵＴ ６００の内
容セットとデータ変換について具体的に説明を行う。Ｌ
ＵＴ ６００の内容セット時、ＣＰＵ １５０からのコ
ントロール信号（ＣＮＴ１）はハイレベルとなる。これ
により、バッファ６０３とバッファ６０４がアクティブ
となり、ＳＲＡＭ ６０１のアドレスライン（ＬＡ［１
１…０］）にＣＰＵ １５０からのアドレス信号がバッ
ファ６０３を通って入力される。また、ＳＲＡＭ ６０
１のデータライン（ＬＤ［７…０］）に、ＣＰＵ １５
０からのデータ信号がバッファ６０４を通って入力され
る。その他のコントロール信号（図示せず）もＣＰＵ
１５０から加えられており、ＣＰＵ １５０からのＳＲ
ＡＭ ６０１へのＬＵＴデータの設定が行われる。

【００６５】これに対して、データ変換時は、コントロ
ール信号（ＣＮＴ１）はローレベルとなり、バッファ６
０２とＳＲＡＭ ６０１の出力がアクティブとなる。こ
れにより、ＳＲＡＭ ６０１のアドレスライン（ＬＡ
［１１…０］）に、各々フレームメモリからの画像デー
タがバッファ６０２を通って入力される。ＳＲＡＭ ６
０１は、このアドレスラインに加えられたデータに対応
する値をデータライン（ＬＤ［７…０］）から出力し、
これがＳ／Ｐ変換回路５００に送られる。

【００６６】なお、上記第１及び第２の実施の形態で
は、ＤＭＡ転送の空き時間に欠陥補正を行う例を示した
が、ＣＰＵ １５０によって行う処理はこの欠陥補正に
限定されるわけではなく、輪郭強調処理等の画像処理一
般に応用可能である。

【００６７】以上説明したように、本第２の実施の形態
では、上記第１の実施の形態の効果に加えて、ＬＵＴを
書き換え可能な１個のＬＵＴのみを使用するようにした
ので、その分コストを低減できるという効果を奏するこ
とができる。

【００６８】以上実施の形態に基づいて本発明を説明し
たが、本発明は上述した実施の形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形や応用が可
能である。ここで、本発明の要旨をまとめると以下のよ
うになる。

【００６９】（１） 光信号を電気信号に変換する固体
撮像素子と、前記固体撮像素子からの出力信号を画像デ
ータに変換する変換回路と、前記変換回路で変換された
画像データを記憶する第１の画像メモリと、前記固体撮
像素子及び前記変換回路へのタイミング信号を発生させ
る同期信号発生回路と、前記第１の画像メモリの内容を
データバスを介して直接第２の画像メモリに書き込むＤ
ＭＡ転送を行うＤＭＡ回路と、前記データバスに接続さ
れ装置全体の動作制御を行うＣＰＵと、を具備し、前記
ＤＭＡ回路によるＤＭＡ転送を前記同期信号発生回路か
らの信号を基準として行うことを特徴とする画像入力装
置。

【００７０】（２） 前記第１の画像メモリは、リフレ
ッシュ動作を当該メモリチップの外部からコントロール
する必要のある少なくとも１チップ以上のメモリ素子に
よって構成され、前記メモリ素子のリフレッシュ動作
は、撮像動作、ＤＭＡ転送動作、及びそれ以外のＣＰＵ
動作中のいずれにおいても、前記同期信号発生回路から
の信号を基準として作成されることを特徴とする（１）
に記載の画像入力装置。

【００７１】（３） 前記撮像動作時、前記変換回路に
よって変換された固体撮像素子からの画像データを前記
第１の画像メモリに記憶する際に、前記第１の画像メモ
リの書き込みを制御するコントロール信号を発生する第
１のメモリ制御回路をさらに具備し、前記ＤＭＡ回路に
よるＤＭＡ転送時の前記第１の画像メモリへのアドレス
供給を、前記第１のメモリ制御回路が行うことを特徴と
する（１）に記載の画像入力装置。

【００７２】（４） 光信号を電気信号に変換する固体
撮像素子と、前記固体撮像素子からの出力信号を画像デ
ータに変換する変換回路と、前記変換回路で変換された
画像データを記憶する第１の画像メモリと、前記固体撮
像素子及び前記変換回路へのタイミング信号を発生させ
る同期信号発生回路と、前記第１の画像メモリの内容を
データバスを介して読み込む第２の画像メモリと、前記
第２の画像メモリの内容を外部機器に出力する外部イン
ターフェイスと、前記データバスに接続されたＣＰＵ
と、前記外部インターフェースによる外部機器へのデー
タ出力中、前記第１の画像メモリの内容を直接前記第２
の画像メモリへ転送するＤＭＡ転送を行うＤＭＡ転送手
段と、を具備し、前記ＤＭＡ転送手段は、前記第１の画
像メモリのデータを複数のブロックに分割し、ブロック
単位で転送を行うと共に、前記同期信号発生回路の信号
を基に前記第２の画像メモリの状態を周期的に検出し
て、データ転送を行うか否かを決定し、データ転送を行
う場合、所定期間にて前記第１の画像メモリから前記ブ
ロック分の画像データを前記第２の画像メモリに転送
し、データ転送を行なわない場合、前記所定期間の間前
記データバスを介した前記ＣＰＵによる前記第１の画像
メモリへのリード／ライトを可能とすることを特徴とす
る画像入力装置。

【００７３】（５） 前記データ転送を行わない場合
に、前記ＣＰＵによる前記第１の画像メモリへのリード
／ライトによって前記ＣＰＵにより行われる処理は、前
記第１の画像メモリのデータを読み出して、所定の画像
処理を行い、処理後のデータを前記第１の画像メモリに
書き込む処理であり、前記ＣＰＵは、次に転送されるデ
ータブロックが前記画像処理を終了していない場合、転
送可能フラグを下げることで、前記ＤＭＡ転送手段によ
る前記第１の画像メモリから前記第２の画像メモリへの
ＤＭＡ転送を行わせないようにすることを特徴とする
（４）に記載の画像入力装置。

【００７４】（６） 前記第１の画像メモリは、１度の
アドレッシングで１語アクセスされるシングルアクセス
モードと１度のアドレッシングで複数語アクセスされる
バーストアクセスモードを持つ少なくとも１チップ以上
のメモリ素子で構成され、前記メモリ素子は、前記ＤＭ
Ａモードにおいて、データ転送を行うか否かを決定した
直後に、データ転送時にはバーストアクセスモードに設
定され、ＣＰＵの処理時にはシングルアクセスモードに
設定されることを特徴とする（５）に記載の画像入力装
置。

【００７５】（７） 光信号を電気信号に変換する固体
撮像素子と、前記固体撮像素子からの出力信号を画像デ
ータに変換する変換回路と、前記変換回路で変換された
画像データを記憶する第１の画像メモリと、前記固体撮
像素子及び前記変換回路へのタイミング信号を発生させ
る同期信号発生回路と、前記第１の画像メモリの内容を
データバスを介して読み込む第２の画像メモリと、前記
第２の画像メモリの内容を外部機器に出力する外部イン
ターフェイスと、前記データバスに接続されたＣＰＵ
と、前記外部インターフェースによる外部機器へのデー
タ出力時に、前記第１の画像メモリの内容を直接前記第
２の画像メモリへ所定単位に分割して順次転送するＤＭ
Ａ転送を行うＤＭＡ転送手段と、を具備し、前記ＤＭＡ
転送手段によるＤＭＡ転送期間を前記同期信号発生回路
からの水平同期信号を基に１水平同期期間をデータ転送
期間とＣＰＵリード／ライト期間とに分け、前記ＣＰＵ
リード／ライト期間においては前記データバスを介した
前記ＣＰＵによる前記第１の画像メモリへのリード／ラ
イトを可能とし、前記データ転送期間においては、前記
第２の画像メモリの状態に応じて前記第１の画像メモリ
から前記第２の画像メモリへの画像データ転送を行うこ
とを特徴とする画像入力装置。

【００７６】（８） 光信号を電気信号に変換する固体
撮像素子と、前記固体撮像素子からの出力信号を画像デ
ータに変換する変換回路と、前記変換回路で変換された
画像データを記憶する第１の画像メモリと、前記固体撮
像素子及び前記変換回路へのタイミング信号を発生させ
る同期信号発生回路と、前記第１の画像メモリの画像デ
ータをデータ変換してデータバス上に供給するルックア
ップテーブルと、前記第１の画像メモリの画像データを
そのまま前記データバス上に供給するバイパス回路と、
前記データバス上のデータを前記ルックアップテーブル
の通過の有無に応じてシリアル／パラレル変換して第２
の画像メモリに供給するシリアル／パラレル変換回路
と、前記第２の画像メモリの内容を外部機器に出力する
外部インターフェイスと、前記データバスに接続された
ＣＰＵと、前記外部インターフェースによる外部機器へ
のデータ出力中、前記第１の画像メモリの内容を前記Ｃ
ＰＵによらないで前記第２の画像メモリへ転送するＤＭ
Ａ転送を行うＤＭＡ転送手段と、を具備し、前記ＤＭＡ
転送手段によるＤＭＡ転送は、前記第１の画像メモリの
データを複数のブロックに分割し、ブロック単位で転送
を行うと共に、前記同期信号発生回路の信号を基に前記
第２の画像メモリの状態を周期的に検出して、データ転
送を行うか否かを決定し、データ転送を行う場合、所定
期間にて前記第１の画像メモリから前記ブロック分の画
像データを前記第２の画像メモリに転送し、データ転送
を行なわない場合、前記所定期間の間前記データバスを
介した前記ＣＰＵによる前記第１の画像メモリへのリー
ド／ライトを可能とすることを特徴とする画像入力装
置。

【００７７】（９） 光信号を電気信号に変換する固体
撮像素子と、前記固体撮像素子からの出力信号を画像デ
ータに変換する変換回路と、前記変換回路で変換された
画像データを記憶する第１の画像メモリと、前記固体撮
像素子及び前記変換回路へのタイミング信号を発生させ
る同期信号発生回路と、データバス上に出力された前記
第１の画像メモリの画像データをデータ変換するルック
アップテーブルと、前記ルックアップテーブルの出力を
前記ルックアップテーブルの通過の有無に応じてシリア
ル／パラレル変換して第２の画像メモリに供給するシリ
アル／パラレル変換回路と、前記データバス上に出力さ
れた前記第１の画像メモリの画像データをそのまま前記
シリアル／パラレル変換回路に供給するバイパス回路
と、前記第２の画像メモリの内容を外部機器に出力する
外部インターフェイスと、前記データバスに接続された
ＣＰＵと、前記外部インターフェースによる外部機器へ
のデータ出力中、前記第１の画像メモリの内容を前記Ｃ
ＰＵによらないで前記第２の画像メモリへ転送するＤＭ
Ａ転送を行うＤＭＡ転送手段と、を具備し、前記ＤＭＡ
転送手段によるＤＭＡ転送は、前記第１の画像メモリの
データを複数のブロックに分割し、ブロック単位で転送
を行なうと共に、前記同期信号発生回路の信号を基に前
記第２の画像メモリの状態を周期的に検出して、データ
転送を行うか否かを決定し、データ転送を行う場合、所
定期間にて前記第１の画像メモリから前記ブロック分の
画像データを前記第２の画像メモリに転送し、データ転
送を行なわない場合、前記所定期間の間前記データバス
を介した前記ＣＰＵによる前記第１の画像メモリへのリ
ード／ライトを及び前記ルックアップテーブルの内容の
書換を可能とすることを特徴とする画像入力装置。

【００７８】

【発明の効果】以上詳述したように、本発明によれば、
ＤＭＡ転送時のアドレス及び転送制御信号を、撮像時に
画像データ記憶用のフレームメモリのコントロールを行
うＲＧＢ各メモリコントロール回路により作成すること
により、アドレス及び転送制御信号の作成元をまとめる
と共にメモリの近くに配置可能としたので、ＤＭＡコン
トロール回路の簡素化とＤＭＡ転送の高速化が可能な画
像入力装置を提供することができる。

【００７９】また、本発明によれば、ＤＭＡ転送の速度
を外部データ転送より高速化し、ＤＭＡ転送を１ライン
分のデータを１ブロックとした単位で行うことにより間
欠的な転送とし、空いた時間を欠陥補正処理に使用する
ことにより並行処理を可能としたので、転送終了までの
撮像時間を短縮することが可能な画像入力装置を提供す
ることができる。

【００８０】さらに、本発明によれば、欠陥補正が終了
し転送可能となったデータのＤＭＡ転送を上記ブロック
単位で行うことにより、ＣＰＵ側からは転送可能／不可
能を示すフラグの操作のみでＤＭＡ転送をコントロール
できるので、特許番号第２５３７８１４号公報に開示さ
れるような複雑なハードウェア無しに欠陥補正後のデー
タをＤＭＡ転送可能な画像入力装置を提供することがで
きる。

【００８１】さらにまた、本発明によれば、撮像／ＣＰ
Ｕアクセス／ＤＭＡの３モード全ての期間におけるメモ
リのリフレッシュ動作を、前記ＲＧＢ各メモリコントロ
ール回路に一本化することにより、リフレッシュ動作に
かかる回路の簡素化が可能な画像入力装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の画像入力装置のブ
ロック構成図である。

【図２】Ｒメモリコントロール回路のブロック図であ
る。

【図３】（Ａ）は固体撮像素子から有効データが出力さ
れる期間を説明するための図、（Ｂ）及び（Ｃ）は各モ
ードでの水平同期信号期間中のフレームメモリの動作を
説明するための図であり、（Ｄ）は第１の実施の形態に
おけるＳ／Ｐ変換回路とＦＩＦＯメモリの関係を説明す
るための図である。

【図４】（Ａ）はＤＭＡ転送時のＬＵＴ通過時のデータ
の構成を説明するための図であり、（Ｂ）は欠陥補正動
作とＤＭＡ転送動作の切り換えを説明するための図であ
る。

【図５】本発明の第２の実施の形態の画像入力装置のブ
ロック構成図である。

【図６】第２の実施の形態におけるＬＵＴ、Ｓ／Ｐ変換
回路、及びＦＩＦＯメモリの関係を説明するための図で
ある。

【図７】従来の画像入力装置のブロック構成図である。

【符号の説明】

１００ 撮像部 １１０ 同期信号作成回路 １２０ Ｒ用フレームメモリユニット １２３ Ｒフレームメモリ １３０ Ｇ用フレームメモリユニット １４０ Ｂ用フレームメモリユニット １５０ ＣＰＵ １６０ ＤＭＡコントロール回路 １７０ 共通データバス １８０ ＦＩＦＯメモリ １９０ ＳＣＳＩインターフェイス（ＩＦ） ２００ ＳＣＳＩバス（ＢＵＳ） ３００ Ｒメモリコントロール回路 ４００ ルックアップテーブル（ＬＵＴ） ５００ シリアル／パラレル（Ｓ／Ｐ）変換回路 ３０１，３０８，３１０，５０１ セレクタ ３０２ カラムアドレスカウンタ ３０３ １／２分周回路 ３０４ ロウアドレスカウンタ ３０５ スイッチ ３０６ タイミングコントロール回路 ３０７ ｈカウンタ ３０９ コントロール信号作成回路 ５０２，６０２，６０３，６０４ バッファ ６０１ ＳＲＡＭ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 光信号を電気信号に変換する固体撮像素
   子と、 前記固体撮像素子からの出力信号を画像データに変換す
   る変換回路と、 前記変換回路で変換された画像データを記憶する第１の
   画像メモリと、 前記固体撮像素子及び前記変換回路へのタイミング信号
   を発生させる同期信号発生回路と、 前記第１の画像メモリの内容をデータバスを介して直接
   第２の画像メモリに書き込むＤＭＡ転送を行うＤＭＡ回
   路と、 前記データバスに接続され装置全体の動作制御を行うＣ
   ＰＵと、 を具備し、 前記ＤＭＡ回路によるＤＭＡ転送を前記同期信号発生回
   路からの信号を基準として行うことを特徴とする画像入
   力装置。
2. 【請求項２】 光信号を電気信号に変換する固体撮像素
   子と、 前記固体撮像素子からの出力信号を画像データに変換す
   る変換回路と、 前記変換回路で変換された画像データを記憶する第１の
   画像メモリと、 前記固体撮像素子及び前記変換回路へのタイミング信号
   を発生させる同期信号発生回路と、 前記第１の画像メモリの内容をデータバスを介して読み
   込む第２の画像メモリと、 前記第２の画像メモリの内容を外部機器に出力する外部
   インターフェイスと、 前記データバスに接続されたＣＰＵと、 前記外部インターフェースによる外部機器へのデータ出
   力中、前記第１の画像メモリの内容を直接前記第２の画
   像メモリへ転送するＤＭＡ転送を行うＤＭＡ転送手段
   と、 を具備し、 前記ＤＭＡ転送手段は、前記第１の画像メモリのデータ
   を複数のブロックに分割し、ブロック単位で転送を行う
   と共に、前記同期信号発生回路の信号を基に前記第２の
   画像メモリの状態を周期的に検出して、データ転送を行
   うか否かを決定し、データ転送を行う場合、所定期間に
   て前記第１の画像メモリから前記ブロック分の画像デー
   タを前記第２の画像メモリに転送し、データ転送を行な
   わない場合、前記所定期間の間前記データバスを介した
   前記ＣＰＵによる前記第１の画像メモリへのリード／ラ
   イトを可能とすることを特徴とする画像入力装置。
3. 【請求項３】 光信号を電気信号に変換する固体撮像素
   子と、 前記固体撮像素子からの出力信号を画像データに変換す
   る変換回路と、 前記変換回路で変換された画像データを記憶する第１の
   画像メモリと、 前記固体撮像素子及び前記変換回路へのタイミング信号
   を発生させる同期信号発生回路と、 前記第１の画像メモリの内容をデータバスを介して読み
   込む第２の画像メモリと、 前記第２の画像メモリの内容を外部機器に出力する外部
   インターフェイスと、 前記データバスに接続されたＣＰＵと、 前記外部インターフェースによる外部機器へのデータ出
   力時に、前記第１の画像メモリの内容を直接前記第２の
   画像メモリへ所定単位に分割して順次転送するＤＭＡ転
   送を行うＤＭＡ転送手段と、 を具備し、 前記ＤＭＡ転送手段によるＤＭＡ転送期間を前記同期信
   号発生回路からの水平同期信号を基に１水平同期期間を
   データ転送期間とＣＰＵリード／ライト期間とに分け、
   前記ＣＰＵリード／ライト期間においては前記データバ
   スを介した前記ＣＰＵによる前記第１の画像メモリへの
   リード／ライトを可能とし、前記データ転送期間におい
   ては、前記第２の画像メモリの状態に応じて前記第１の
   画像メモリから前記第２の画像メモリへの画像データ転
   送を行うことを特徴とする画像入力装置。
4. 【請求項４】 光信号を電気信号に変換する固体撮像素
   子と、 前記固体撮像素子からの出力信号を画像データに変換す
   る変換回路と、 前記変換回路で変換された画像データを記憶する第１の
   画像メモリと、 前記固体撮像素子及び前記変換回路へのタイミング信号
   を発生させる同期信号発生回路と、 前記第１の画像メモリの画像データをデータ変換してデ
   ータバス上に供給するルックアップテーブルと、 前記第１の画像メモリの画像データをそのまま前記デー
   タバス上に供給するバイパス回路と、 前記データバス上のデータを前記ルックアップテーブル
   の通過の有無に応じてシリアル／パラレル変換して第２
   の画像メモリに供給するシリアル／パラレル変換回路
   と、 前記第２の画像メモリの内容を外部機器に出力する外部
   インターフェイスと、 前記データバスに接続されたＣＰＵと、 前記外部インターフェースによる外部機器へのデータ出
   力中、前記第１の画像メモリの内容を前記ＣＰＵによら
   ないで前記第２の画像メモリへ転送するＤＭＡ転送を行
   うＤＭＡ転送手段と、 を具備し、 前記ＤＭＡ転送手段によるＤＭＡ転送は、前記第１の画
   像メモリのデータを複数のブロックに分割し、ブロック
   単位で転送を行うと共に、前記同期信号発生回路の信号
   を基に前記第２の画像メモリの状態を周期的に検出し
   て、データ転送を行うか否かを決定し、データ転送を行
   う場合、所定期間にて前記第１の画像メモリから前記ブ
   ロック分の画像データを前記第２の画像メモリに転送
   し、データ転送を行なわない場合、前記所定期間の間前
   記データバスを介した前記ＣＰＵによる前記第１の画像
   メモリへのリード／ライトを可能とすることを特徴とす
   る画像入力装置。