JP2002525684A - 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 - Google Patents
複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法Info
- Publication number
- JP2002525684A JP2002525684A JP2000571337A JP2000571337A JP2002525684A JP 2002525684 A JP2002525684 A JP 2002525684A JP 2000571337 A JP2000571337 A JP 2000571337A JP 2000571337 A JP2000571337 A JP 2000571337A JP 2002525684 A JP2002525684 A JP 2002525684A
- Authority
- JP
- Japan
- Prior art keywords
- display
- window
- image data
- displayed
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000006870 function Effects 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 24
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 239000003086 colorant Substances 0.000 description 8
- 101710083129 50S ribosomal protein L10, chloroplastic Proteins 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013481 data capture Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 2
- 102100033041 Carbonic anhydrase 13 Human genes 0.000 description 1
- 101000867860 Homo sapiens Carbonic anhydrase 13 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
本発明は、プログラミング可能なウィンドウ機能を備えたシステム、方法ならびにＶＧＡアダプタに関する。上記システムは、複数のディスプレイ（２０，２２）に表示させるために画像データを発生するプロセッサ装置と、ウィンドウ機能をもつ複数のディスプレイを制御する本発明によるＶＧＡアダプタを有しており、この場合、プロセッサ装置により、ビデオメモリ（３８）からの画像データの読み出しおよびレジスタ装置（３２）のセットが制御される。
Description
【０００１】 本発明は、複数のディスプレイを制御する装置たとえばＶＧＡアダプタ、この
装置を適用可能なシステム、ならびに複数のディスプレイを制御する方法に関す
る。
装置を適用可能なシステム、ならびに複数のディスプレイを制御する方法に関す
る。
【０００２】 ディスプレイまたはモニタは、コンピュータシステムにおいて一般にモニタイ
ンタフェースにおいて駆動され、それによって制御される。ＰＣコンピュータシ
ステムでは、たとえばＶＧＡ規格に従って動作するモニタインタフェースを使用
することができ、これは専用のスクリーンコントロールユニットたとえばＶＧＡ
コントローラまたはＶＧＡアダプタによって得られる。この場合、ＰＣのオペレ
ーティングシステムは一般に、ＶＧＡアダプタを制御するための対応のドライバ
プログラムを有しており、個々のＰＣにインストールされているアプリケーショ
ンプログラムはグラフィックやテキストの表示が必要なとき、このドライバプロ
グラムにアクセスし、これによってＶＧＡアダプタの制御を受けてディスプレイ
ユニットに相応の画像を表示させることができる。
ンタフェースにおいて駆動され、それによって制御される。ＰＣコンピュータシ
ステムでは、たとえばＶＧＡ規格に従って動作するモニタインタフェースを使用
することができ、これは専用のスクリーンコントロールユニットたとえばＶＧＡ
コントローラまたはＶＧＡアダプタによって得られる。この場合、ＰＣのオペレ
ーティングシステムは一般に、ＶＧＡアダプタを制御するための対応のドライバ
プログラムを有しており、個々のＰＣにインストールされているアプリケーショ
ンプログラムはグラフィックやテキストの表示が必要なとき、このドライバプロ
グラムにアクセスし、これによってＶＧＡアダプタの制御を受けてディスプレイ
ユニットに相応の画像を表示させることができる。
【０００３】 さて、１台のコンピュータにおいて複数の表示ユニットやディスプレイの動作
が必要とされる適用事例が存在する。一般に複数のディスプレイが必要となるの
は、複数の人々がデータの捕捉や処理プロセスを監視するとき、あるいはそれぞ
れ異なる人に対し、１つの全体画像に関する所定の全体情報のうちそれぞれ一部
分だけしか表示させないようにするときである。複数のディスプレイによる典型
的な適用事例はたとえばキャッシュレジスタやＰＯＳ端末などにおいて行われ、
これらは少なくともオペレータ用のディスプレイと顧客用のディスプレイを装備
している。オペレータには第１のモニタにおいてたとえば全画像が表示されるの
に対し、顧客にはその方向に向けられた別の表示装置上に部分画像だけしか表示
されず、つまり全画像からトリミングされたウィンドウだけしか表示されない。
しかもコンピュータシステムには、宣伝または一般的な情報を再生するための特
別なアニメーションスクリーンや、次の顧客の予約番号表示用の数値表示ユニッ
トを設けることも可能であって、やはりそのような情報をオペレータに表示され
る全画像のうちの１つのウィンドウとすることができる。さて、コンピュータシ
ステムの各ディスプレイユニットが固有のインタフェースつまりたとえば固有の
ＶＧＡアダプタを介して制御される場合には、個々のスクリーン制御ユニットの
個数に応じてその収容のためにかなり大きなスペースが必要とされる。しかも、
複数のスクリーン制御ユニットを使用するということは、それ相応に大きなコス
トがかかることを意味する。また、複数の独立したスクリーン制御ユニットの管
理または制御によって、時間的にクリティカルな問題も生じるし、あるいはプロ
セッサの能力が不所望に多く使われてしまうことにもなる。しかも、多数のオペ
レーティングシステムは複数のＶＧＡアダプタの接続を許可していない。
が必要とされる適用事例が存在する。一般に複数のディスプレイが必要となるの
は、複数の人々がデータの捕捉や処理プロセスを監視するとき、あるいはそれぞ
れ異なる人に対し、１つの全体画像に関する所定の全体情報のうちそれぞれ一部
分だけしか表示させないようにするときである。複数のディスプレイによる典型
的な適用事例はたとえばキャッシュレジスタやＰＯＳ端末などにおいて行われ、
これらは少なくともオペレータ用のディスプレイと顧客用のディスプレイを装備
している。オペレータには第１のモニタにおいてたとえば全画像が表示されるの
に対し、顧客にはその方向に向けられた別の表示装置上に部分画像だけしか表示
されず、つまり全画像からトリミングされたウィンドウだけしか表示されない。
しかもコンピュータシステムには、宣伝または一般的な情報を再生するための特
別なアニメーションスクリーンや、次の顧客の予約番号表示用の数値表示ユニッ
トを設けることも可能であって、やはりそのような情報をオペレータに表示され
る全画像のうちの１つのウィンドウとすることができる。さて、コンピュータシ
ステムの各ディスプレイユニットが固有のインタフェースつまりたとえば固有の
ＶＧＡアダプタを介して制御される場合には、個々のスクリーン制御ユニットの
個数に応じてその収容のためにかなり大きなスペースが必要とされる。しかも、
複数のスクリーン制御ユニットを使用するということは、それ相応に大きなコス
トがかかることを意味する。また、複数の独立したスクリーン制御ユニットの管
理または制御によって、時間的にクリティカルな問題も生じるし、あるいはプロ
セッサの能力が不所望に多く使われてしまうことにもなる。しかも、多数のオペ
レーティングシステムは複数のＶＧＡアダプタの接続を許可していない。
【０００４】 本発明の課題は、複数のディスプレイを制御する装置あるいはこの装置を備え
たシステムならびに、複数のディスプレイのウィンドウ機能を用いた動作を可能
にする対応する方法を提供することである。
たシステムならびに、複数のディスプレイのウィンドウ機能を用いた動作を可能
にする対応する方法を提供することである。
【０００５】 この課題は、請求項１記載の装置、請求項１５記載のシステムあるいは請求項
１６記載の方法により解決される。これによれば、本発明による装置たとえば本
発明によるＶＧＡアダプタは複数のディスプレイを同時に制御し、この装置は画
像データを表示信号に変換して個々のディスプレイに送出し、これによって画像
全体またはその全画像中のウィンドウ、あるいはいっしょに表示すべき仮想の画
像平面の一部分中のウィンドウをディスプレイに生じさせることができる。さら
に本発明による装置は、画像全体の画像データを記憶するビデオメモリと、この
ビデオメモリと接続されたコンバータ回路を有しており、このコンバータ回路は
、ビデオメモリからシーケンシャルにまたはランダムに読み出された画像データ
から、色値または標準値をもつディスプレイ制御用の表示信号を発生させる。さ
らにコンバータ回路と接続されたレジスタ装置が設けられており、このレジスタ
装置は、全画像のうち複数のディスプレイの１つに表示すべき各ウィンドウを表
すウィンドウデータを発生する。その際、コンバータ回路は、全画像のうちそれ
ぞれ表示すべきウィンドウに割り当てられた画像データに対し、レジスタ装置の
ウィンドウデータに依存して色値をもつ表示信号を発生する。さらにこのコンバ
ータ回路は、全画像中の表示すべき個々のウィンドウに割り当てられていない他
のすべての画像データに対し、標準値をもつ表示信号を発生する。
１６記載の方法により解決される。これによれば、本発明による装置たとえば本
発明によるＶＧＡアダプタは複数のディスプレイを同時に制御し、この装置は画
像データを表示信号に変換して個々のディスプレイに送出し、これによって画像
全体またはその全画像中のウィンドウ、あるいはいっしょに表示すべき仮想の画
像平面の一部分中のウィンドウをディスプレイに生じさせることができる。さら
に本発明による装置は、画像全体の画像データを記憶するビデオメモリと、この
ビデオメモリと接続されたコンバータ回路を有しており、このコンバータ回路は
、ビデオメモリからシーケンシャルにまたはランダムに読み出された画像データ
から、色値または標準値をもつディスプレイ制御用の表示信号を発生させる。さ
らにコンバータ回路と接続されたレジスタ装置が設けられており、このレジスタ
装置は、全画像のうち複数のディスプレイの１つに表示すべき各ウィンドウを表
すウィンドウデータを発生する。その際、コンバータ回路は、全画像のうちそれ
ぞれ表示すべきウィンドウに割り当てられた画像データに対し、レジスタ装置の
ウィンドウデータに依存して色値をもつ表示信号を発生する。さらにこのコンバ
ータ回路は、全画像中の表示すべき個々のウィンドウに割り当てられていない他
のすべての画像データに対し、標準値をもつ表示信号を発生する。
【０００６】 本発明による装置の格別な利点は、レジスタ装置を利用することで、ピクセル
の割り当てられたディジタル画像データとしてビデオメモリに格納されている画
像全体のうち任意のウィンドウ部分を、複数のディスプレイのうちの１つに表示
させるためのプログラミング可能なウィンドウ機能が、ウィンドウデータを用い
たレジスタ装置の簡単な割り当てあるいはプログラミングにより実現されること
である。つまり上位の制御ユニットたとえばＰＣのＣＰＵなどは、対応するディ
スプレイに全画像中からウィンドウを表示させるために、そのウィンドウに割り
当てられたウィンドウデータをレジスタ装置にロードするだけでよい。全画像中
から表示されるウィンドウは、表示されるウィンドウを特徴づけまたは規定しレ
ジスタ装置にロードされているウィンドウデータに依存しているので、適用事例
に応じて様々なウィンドウを個々のディスプレイに同時に表示させることができ
る。ここでウィンドウとは画像全体のうち各々一部分のことであり、このウィン
ドウを画像全体に対応させることもできる。
の割り当てられたディジタル画像データとしてビデオメモリに格納されている画
像全体のうち任意のウィンドウ部分を、複数のディスプレイのうちの１つに表示
させるためのプログラミング可能なウィンドウ機能が、ウィンドウデータを用い
たレジスタ装置の簡単な割り当てあるいはプログラミングにより実現されること
である。つまり上位の制御ユニットたとえばＰＣのＣＰＵなどは、対応するディ
スプレイに全画像中からウィンドウを表示させるために、そのウィンドウに割り
当てられたウィンドウデータをレジスタ装置にロードするだけでよい。全画像中
から表示されるウィンドウは、表示されるウィンドウを特徴づけまたは規定しレ
ジスタ装置にロードされているウィンドウデータに依存しているので、適用事例
に応じて様々なウィンドウを個々のディスプレイに同時に表示させることができ
る。ここでウィンドウとは画像全体のうち各々一部分のことであり、このウィン
ドウを画像全体に対応させることもできる。
【０００７】 しかも本発明による装置のこのようなプログラミング可能なウィンドウ機能に
よって、高度なフレキシビリティと幅広い適用分野が実現される。その理由は、
種々のディスプレイに表示すべき個々のウィンドウを、対応するウィンドウデー
タをレジスタ装置にロードすることで任意のアプリケーションプログラム側から
規定できるからである。
よって、高度なフレキシビリティと幅広い適用分野が実現される。その理由は、
種々のディスプレイに表示すべき個々のウィンドウを、対応するウィンドウデー
タをレジスタ装置にロードすることで任意のアプリケーションプログラム側から
規定できるからである。
【０００８】 本発明による装置を、同じ形式またはそれぞれ異なる形式の複数のｎ個のディ
スプレイを制御するために設計することができる。この場合、ディスプレイとし
て、たとえば陰極線管形ディスプレイ（ＣＲＴディスプレイ）、ＬＣＤディスプ
レイ、プラズマディスプレイ、および類似のディスプレイが対象となる。
スプレイを制御するために設計することができる。この場合、ディスプレイとし
て、たとえば陰極線管形ディスプレイ（ＣＲＴディスプレイ）、ＬＣＤディスプ
レイ、プラズマディスプレイ、および類似のディスプレイが対象となる。
【０００９】 本発明による装置のコンバータ回路は、ｎ個のディスプレイをダイレクトに制
御するためにｎ個の表示信号発生装置を有することができ、これらはそれぞれデ
ィスプレイの種類に合わせて設計されており、各ディスプレイをじかに制御する
。たとえば３つのＣＲＴモニタを制御しようという場合には、本発明による装置
のコンバータ回路は表示信号発生装置としてそれ相応に、３つのＲＡＭＤＡＣを
有する。これに対したとえばＣＲＴモニタおよびＬＣＤディスプレイを制御しよ
うという場合には、本発明による装置のコンバータ回路は表示信号発生装置とし
てそれ相応に、ＣＲＴモニタを制御するためのＲＡＭＤＡＣとＬＣＤディスプレ
イを制御するための回路を有する。たとえばアメリカ合衆国特許 5, 491, 496
には、相応の表示信号発生装置を備えた様々なコンバータ回路について記載され
ている。
御するためにｎ個の表示信号発生装置を有することができ、これらはそれぞれデ
ィスプレイの種類に合わせて設計されており、各ディスプレイをじかに制御する
。たとえば３つのＣＲＴモニタを制御しようという場合には、本発明による装置
のコンバータ回路は表示信号発生装置としてそれ相応に、３つのＲＡＭＤＡＣを
有する。これに対したとえばＣＲＴモニタおよびＬＣＤディスプレイを制御しよ
うという場合には、本発明による装置のコンバータ回路は表示信号発生装置とし
てそれ相応に、ＣＲＴモニタを制御するためのＲＡＭＤＡＣとＬＣＤディスプレ
イを制御するための回路を有する。たとえばアメリカ合衆国特許 5, 491, 496
には、相応の表示信号発生装置を備えた様々なコンバータ回路について記載され
ている。
【００１０】 本発明によれば複数のディスプレイを同時に制御するために基本的に、付加的
なレジスタ装置と、制御すべきディスプレイの個数と形式に応じて設計されたコ
ンバータ回路が設けられていればよく、それらの装置はたとえば集積回路として
設計することができるので、本発明による装置または本発明によるＶＧＡアダプ
タを、プリント配線板やコントロール基板にスペースを節約して取り付けること
ができる。
なレジスタ装置と、制御すべきディスプレイの個数と形式に応じて設計されたコ
ンバータ回路が設けられていればよく、それらの装置はたとえば集積回路として
設計することができるので、本発明による装置または本発明によるＶＧＡアダプ
タを、プリント配線板やコントロール基板にスペースを節約して取り付けること
ができる。
【００１１】 レジスタ装置は有利にはｎレジスタ長をもち、レジスタの各桁に対しワードご
とにまたは桁ごとに、たとえば上位のプロセッサ装置、ホストまたはパーソナル
コンピュータのＣＰＵによってディジタルウィンドウデータを書き込むことがで
きる。このため、僅かな回数のプログラムステップによりウィンドウをプログラ
ミングすることができる。
とにまたは桁ごとに、たとえば上位のプロセッサ装置、ホストまたはパーソナル
コンピュータのＣＰＵによってディジタルウィンドウデータを書き込むことがで
きる。このため、僅かな回数のプログラムステップによりウィンドウをプログラ
ミングすることができる。
【００１２】 簡単な事例の場合、レジスタ装置はディスプレイごとに１つのレジスタを有し
ており、そこにおいて１つの画像全体の画像データのいずれがディスプレイに表
示すべきウィンドウに割り当てられているのかが表されている。しかしレジスタ
装置が、ディスプレイのスクリーン上でウィンドウを表示すべき位置のアドレス
データを格納できる付加的なレジスタを有するように構成してもよい。この場合
、ウィンドウにより占有されていないスクリーン上の位置には標準値が書き込ま
れる。さらに、拡大係数の表すために別のレジスタを設けることもできる。これ
により、全画像中の一部分をそれ相応に拡大してディスプレイに表示させること
ができる。
ており、そこにおいて１つの画像全体の画像データのいずれがディスプレイに表
示すべきウィンドウに割り当てられているのかが表されている。しかしレジスタ
装置が、ディスプレイのスクリーン上でウィンドウを表示すべき位置のアドレス
データを格納できる付加的なレジスタを有するように構成してもよい。この場合
、ウィンドウにより占有されていないスクリーン上の位置には標準値が書き込ま
れる。さらに、拡大係数の表すために別のレジスタを設けることもできる。これ
により、全画像中の一部分をそれ相応に拡大してディスプレイに表示させること
ができる。
【００１３】 本発明による装置または本発明によるＶＧＡアダプタは、本発明によるシステ
ムにおいて使用される。このシステムは複数のディスプレイとプロセッサ装置を
有しており、たとえばバスシステム、ＣＰＵ、大容量記憶装置、メインメモリ等
を備えたパーソナルコンピュータを有している。上記のプロセッサ装置は、本発
明による装置のビデオメモリに格納される画像データを発生し、表示の目的でこ
の画像データをビデオメモリからシーケンシャルにまたはランダムに読み出す。
さらに本発明によるシステムのプロセッサ装置は、本発明による装置のレジスタ
装置にウィンドウデータをロードする機能を有しており、これは全画像のうちア
プリケーションプログラム側で設定されたウィンドウを本発明によるシステムの
複数のディスプレイのうちの１つに表示させることを目的とする。
ムにおいて使用される。このシステムは複数のディスプレイとプロセッサ装置を
有しており、たとえばバスシステム、ＣＰＵ、大容量記憶装置、メインメモリ等
を備えたパーソナルコンピュータを有している。上記のプロセッサ装置は、本発
明による装置のビデオメモリに格納される画像データを発生し、表示の目的でこ
の画像データをビデオメモリからシーケンシャルにまたはランダムに読み出す。
さらに本発明によるシステムのプロセッサ装置は、本発明による装置のレジスタ
装置にウィンドウデータをロードする機能を有しており、これは全画像のうちア
プリケーションプログラム側で設定されたウィンドウを本発明によるシステムの
複数のディスプレイのうちの１つに表示させることを目的とする。
【００１４】 画像データを複数のディスプレイに同時に表示させる本発明による方法は、本
発明によるシステムにインプリメントされており、以下のステップを有している
。
発明によるシステムにインプリメントされており、以下のステップを有している
。
【００１５】 全画像の画像データを発生させて記憶する。
【００１６】 画像全体のうち複数のディスプレイの１つに表示すべきウィンドウ各々を特徴
づけるウィンドウデータを発生させて記憶する。
づけるウィンドウデータを発生させて記憶する。
【００１７】 次に、記憶された画像データをディスプレイの種類に依存してシーケンシャル
にまたはランダムに読み出し、それぞれ色値または標準値をもつ表示信号に変換
する。その際、色値をもつ表示信号は、全画像のうち表示すべきウィンドウに割
り当てられた画像データに対しウィンドウデータに依存して発生させ、標準値を
もつ表示信号は、全画像のうち表示すべきウィンドウに割り当てられていない他
のすべての画像データに対して発生させる。
にまたはランダムに読み出し、それぞれ色値または標準値をもつ表示信号に変換
する。その際、色値をもつ表示信号は、全画像のうち表示すべきウィンドウに割
り当てられた画像データに対しウィンドウデータに依存して発生させ、標準値を
もつ表示信号は、全画像のうち表示すべきウィンドウに割り当てられていない他
のすべての画像データに対して発生させる。
【００１８】 従属請求項２から１４および１６から１８には、本発明の有利な実施形態が示
されている。本発明のその他の利点や有利な実施形態ならびに適用事例は、図面
を参照して説明する本発明の２つの実施形態の以下の記述に示されている。
されている。本発明のその他の利点や有利な実施形態ならびに適用事例は、図面
を参照して説明する本発明の２つの実施形態の以下の記述に示されている。
【００１９】 図１は、本発明によるシステムの第１の実施形態を示すブロック図である。
【００２０】 図２は、本発明によるシステムの図１の実施形態で適用できる表示信号発生装
置のブロック図である。
置のブロック図である。
【００２１】 図３は、本発明によるシステムの第２の実施形態を示すブロック図である。
【００２２】 図４は、図３のブロック図に示したビデオメモリの個々の領域と種々のディス
プレイとの対応関係を表した図である。
プレイとの対応関係を表した図である。
【００２３】 図１には、本発明によるシステムの第１の実施形態のブロック図が示されてい
る。このシステムはパーソナルコンピュータをベースとしてプロセッサ装置とし
て構成されており、実質的にＣＰＵ１０、ＲＡＭとして構成されたメインメモリ
１２、たとえばハードディスクなどの大容量記憶装置１２、本発明による装置で
あるＶＧＡアダプタ１８ならびにバス１６を有しており、このバスを介して各装
置１０，１２，１４，１８は互いに通信することができる。ＣＰＵ１０はたとえ
ばマイクロプロセッサを有しており、これは１００ＭＨｚでクロック制御されて
いる。大容量記憶装置１４には、オペレーティングシステム、ドライバプログラ
ムおよびアプリケーションプログラムが格納されている。バス１６は、パーソナ
ルコンピュータにおいて一般的であるようにデータライン、アドレスラインおよ
び制御ラインのすべてを有している。パーソナルコンピュータはさらにたとえば
ＢＩＯＳ、入出力インタフェースおよびその他のユニットも有しており、それ以
外も通常の構造を有している。これらのユニットは一般に公知であり、したがっ
て簡単にするために図１には描かれていない。
る。このシステムはパーソナルコンピュータをベースとしてプロセッサ装置とし
て構成されており、実質的にＣＰＵ１０、ＲＡＭとして構成されたメインメモリ
１２、たとえばハードディスクなどの大容量記憶装置１２、本発明による装置で
あるＶＧＡアダプタ１８ならびにバス１６を有しており、このバスを介して各装
置１０，１２，１４，１８は互いに通信することができる。ＣＰＵ１０はたとえ
ばマイクロプロセッサを有しており、これは１００ＭＨｚでクロック制御されて
いる。大容量記憶装置１４には、オペレーティングシステム、ドライバプログラ
ムおよびアプリケーションプログラムが格納されている。バス１６は、パーソナ
ルコンピュータにおいて一般的であるようにデータライン、アドレスラインおよ
び制御ラインのすべてを有している。パーソナルコンピュータはさらにたとえば
ＢＩＯＳ、入出力インタフェースおよびその他のユニットも有しており、それ以
外も通常の構造を有している。これらのユニットは一般に公知であり、したがっ
て簡単にするために図１には描かれていない。
【００２４】 ＶＧＡアダプタ１８は入力側でバス１６と接続されており、出力側では第１の
ディスプレイ２０および第２のディスプレイ２２と接続されており、これらのデ
ィスプレイはＣＲＴモニタとして同じ構造で設計されている。ＶＧＡアダプタ１
８は、第１のディスプレイ２０を制御する第１の表示信号ＡＳ１と、第２のディ
スプレイ２２を制御する第２の表示信号ＡＳ２を発生させる。これらの表示信号
ＡＳ１，ＡＳ２はそれぞれ、ＣＲＴモニタの制御について一般的な仕様をもつＲ
ＧＢ信号である。さらにＶＧＡアダプタ１８は垂直同期信号ＶＳＹＮＣＨと水平
同期信号ＨＳＹＮＣＨを発生させ、これらによってＣＲＴモニタにおける慣用の
垂直偏向および水平偏向が制御される。
ディスプレイ２０および第２のディスプレイ２２と接続されており、これらのデ
ィスプレイはＣＲＴモニタとして同じ構造で設計されている。ＶＧＡアダプタ１
８は、第１のディスプレイ２０を制御する第１の表示信号ＡＳ１と、第２のディ
スプレイ２２を制御する第２の表示信号ＡＳ２を発生させる。これらの表示信号
ＡＳ１，ＡＳ２はそれぞれ、ＣＲＴモニタの制御について一般的な仕様をもつＲ
ＧＢ信号である。さらにＶＧＡアダプタ１８は垂直同期信号ＶＳＹＮＣＨと水平
同期信号ＨＳＹＮＣＨを発生させ、これらによってＣＲＴモニタにおける慣用の
垂直偏向および水平偏向が制御される。
【００２５】 ディスプレイ２０および２２のスクリーン上にはたとえば、６４０行×６４０
列に対応する６４０×６４０の画素またはピクセルを、それぞれ２５６色で表示
させることができる。
列に対応する６４０×６４０の画素またはピクセルを、それぞれ２５６色で表示
させることができる。
【００２６】 ＶＧＡアダプタは１８は基本的に、ＲＡＭとして構成されたビデオメモリ３８
と、このビデオメモリ３８の読み出し書き込み過程をダイレクトに制御するビデ
オメモリ制御ユニット４０と、ビデオメモリ３８のためのアドレス制御ユニット
３６と、レジスタ装置３２と、このレジスタ装置３２により制御されるコンバー
タ回路２４と、垂直同期信号ＶＳＹＮＣＨおよび水平同期信号ＨＳＹＮＣＨを発
生させるタイミング回路３０と、バスインタフェース３４を有しており、このバ
スインタフェースを介してＶＧＡアダプタ１８はパーソナルコンピュータのバス
１６と接続されている。慣用のＶＧＡアダプタの詳しい構造に関しては、たとえ
ばアメリカ合衆国特許 US 5, 491, 496 で説明されており、この点についてはこ
れを参照文献とする。
と、このビデオメモリ３８の読み出し書き込み過程をダイレクトに制御するビデ
オメモリ制御ユニット４０と、ビデオメモリ３８のためのアドレス制御ユニット
３６と、レジスタ装置３２と、このレジスタ装置３２により制御されるコンバー
タ回路２４と、垂直同期信号ＶＳＹＮＣＨおよび水平同期信号ＨＳＹＮＣＨを発
生させるタイミング回路３０と、バスインタフェース３４を有しており、このバ
スインタフェースを介してＶＧＡアダプタ１８はパーソナルコンピュータのバス
１６と接続されている。慣用のＶＧＡアダプタの詳しい構造に関しては、たとえ
ばアメリカ合衆国特許 US 5, 491, 496 で説明されており、この点についてはこ
れを参照文献とする。
【００２７】 ビデオメモリ３８はビデオメモリ制御ユニット４０、コンバータ回路、ならび
にアドレス制御ユニット３６と接続されている。ＣＰＵ１０がバスインタフェー
ス３４を介してビデオメモリ３８に書き込みを行おうとする場合、つまり画像デ
ータをビデオメモリ３８に記憶させようとする場合、バスインタフェース３４は
ビデオメモリ制御ユニット４０にメモリ書き込み信号ＭＥＮＷを送出し、さらに
アドレス信号ＳＡをアドレス制御ユニット３６に送出し、アドレス制御ユニット
はそのアドレス信号ＳＡをビデオメモリ３８のためのアドレスに変換する。メモ
リ書き込み信号ＭＥＮＷがビデオメモリ制御ユニット４０に到来すると、このユ
ニットはビデオメモリ３８に対し、供給されたアドレスにおけるデータ信号ＤＳ
の画像データ書き込みを許可する。画像データをビデオメモリ３８から読み出そ
うというときには、バスインタフェース３４はＣＰＵ１０にコントロールされて
メモリ読み出し信号ＭＥＭＲをビデオメモリ制御ユニット４０へ送出し、それに
応じてこのユニットはビデオメモリ３８に対し、コンバータ回路２４に到来した
アドレスにある画像データの読み出しを許可する。ビデオメモリ３８は、６４０
×６４０の画素またはピクセルの画像データつまり第１のディスプレイ２０およ
び第２のディスプレイ２２のスクリーンに表示可能な画像全体の画像データを記
憶するように設計されている。
にアドレス制御ユニット３６と接続されている。ＣＰＵ１０がバスインタフェー
ス３４を介してビデオメモリ３８に書き込みを行おうとする場合、つまり画像デ
ータをビデオメモリ３８に記憶させようとする場合、バスインタフェース３４は
ビデオメモリ制御ユニット４０にメモリ書き込み信号ＭＥＮＷを送出し、さらに
アドレス信号ＳＡをアドレス制御ユニット３６に送出し、アドレス制御ユニット
はそのアドレス信号ＳＡをビデオメモリ３８のためのアドレスに変換する。メモ
リ書き込み信号ＭＥＮＷがビデオメモリ制御ユニット４０に到来すると、このユ
ニットはビデオメモリ３８に対し、供給されたアドレスにおけるデータ信号ＤＳ
の画像データ書き込みを許可する。画像データをビデオメモリ３８から読み出そ
うというときには、バスインタフェース３４はＣＰＵ１０にコントロールされて
メモリ読み出し信号ＭＥＭＲをビデオメモリ制御ユニット４０へ送出し、それに
応じてこのユニットはビデオメモリ３８に対し、コンバータ回路２４に到来した
アドレスにある画像データの読み出しを許可する。ビデオメモリ３８は、６４０
×６４０の画素またはピクセルの画像データつまり第１のディスプレイ２０およ
び第２のディスプレイ２２のスクリーンに表示可能な画像全体の画像データを記
憶するように設計されている。
【００２８】 図１による実施例において前提としているのは、６４０×６４０の画素または
ピクセルのうちそれぞれ対応づけられた画素についてビデオメモリ３８に格納さ
れている画像データは、ディスプレイ２０または２２に表示可能な２５６色の可
能な色のうちの一色にも対応していることである。６４０×６４０の画素の画像
データはＣＰＵ１０により、それ相応の回数の書き込みサイクルにより行と列ご
とにアドレスをインクリメントしながらビデオメモリ３８に読み込まれる。ビデ
オメモリ３８から画像全体を読み出す場合、画像全体の画像データがやはり行と
列ごとのラスタ走査において、相応に６４０×６４０の読み出しサイクルでアド
レスを適切にインクリメントしてビデオメモリ３８からシーケンシャルに読み出
される。そして読み出された画像データは、コンバータ回路２４により表示信号
ＡＳ１，ＡＳ２に変換され、ディスプレイ２０，２２により同様にそれ相応の行
と列のラスタ走査で、タイミング回路３０の垂直同期信号ＶＳＹＮＣＨと水平同
期信号ＨＳＹＮＣＨにより同期合わせされて表示される。
ピクセルのうちそれぞれ対応づけられた画素についてビデオメモリ３８に格納さ
れている画像データは、ディスプレイ２０または２２に表示可能な２５６色の可
能な色のうちの一色にも対応していることである。６４０×６４０の画素の画像
データはＣＰＵ１０により、それ相応の回数の書き込みサイクルにより行と列ご
とにアドレスをインクリメントしながらビデオメモリ３８に読み込まれる。ビデ
オメモリ３８から画像全体を読み出す場合、画像全体の画像データがやはり行と
列ごとのラスタ走査において、相応に６４０×６４０の読み出しサイクルでアド
レスを適切にインクリメントしてビデオメモリ３８からシーケンシャルに読み出
される。そして読み出された画像データは、コンバータ回路２４により表示信号
ＡＳ１，ＡＳ２に変換され、ディスプレイ２０，２２により同様にそれ相応の行
と列のラスタ走査で、タイミング回路３０の垂直同期信号ＶＳＹＮＣＨと水平同
期信号ＨＳＹＮＣＨにより同期合わせされて表示される。
【００２９】 レジスタ装置３２は１６桁のレジスタ３３を有しており、レジスタ書き込み信
号ＩＯＷがレジスタ装置３２に到来したとき、ＣＰＵはこのレジスタにウィンド
ウデータと称する特別なデータを書き込むことができる。図１に示されているよ
うにレジスタ装置３２は３つの信号を送出し、つまりウィンドウ信号ＷＦ１とイ
ネーブル信号ＲＥとウィンドウ信号ＷＦ２を送出する。
号ＩＯＷがレジスタ装置３２に到来したとき、ＣＰＵはこのレジスタにウィンド
ウデータと称する特別なデータを書き込むことができる。図１に示されているよ
うにレジスタ装置３２は３つの信号を送出し、つまりウィンドウ信号ＷＦ１とイ
ネーブル信号ＲＥとウィンドウ信号ＷＦ２を送出する。
【００３０】 コンバータ回路２４は、表示信号発生回路として第１のＲＡＭＤＡＣ２６と第
２のＲＡＭＤＡＣ２８を有しており、これらは同一の構成を有している。慣用の
ＲＡＭＤＡＣの構造はアメリカ合衆国特許 US 5,574,478 に記載されており、そ
れを参照されたい。第１のＲＡＭＤＡＣ２６は入力側でビデオメモリ３８および
レジスタ装置３２と接続されており、これによってビデオメモリ３８からシーケ
ンシャルに読み出されたデータ信号ＤＳ中の画像データ、あるいはレジスタ装置
３２からのウィンドウ信号ＷＦ１およびイネーブル信号ＲＥを得ることができる
。
２のＲＡＭＤＡＣ２８を有しており、これらは同一の構成を有している。慣用の
ＲＡＭＤＡＣの構造はアメリカ合衆国特許 US 5,574,478 に記載されており、そ
れを参照されたい。第１のＲＡＭＤＡＣ２６は入力側でビデオメモリ３８および
レジスタ装置３２と接続されており、これによってビデオメモリ３８からシーケ
ンシャルに読み出されたデータ信号ＤＳ中の画像データ、あるいはレジスタ装置
３２からのウィンドウ信号ＷＦ１およびイネーブル信号ＲＥを得ることができる
。
【００３１】 図２には、図１のＲＡＭＤＡＣ２８の構造が示されている。ＲＡＭＤＡＣ２８
は、ＲＡＭとして構成されたメモリ４２と論理結合デバイスとしてのＡＮＤゲー
ト４４と３重のＤＡＣ４６を有している。その際、ＡＮＤゲート４４の入力側は
メモリ４２の出力側と接続されており、さらにこのゲートにはウィンドウ信号Ｗ
Ｆ２が供給される。また、ＤＡＣ４６は入力側でＡＮＤゲート４４と接続されて
おり、出力側において表示信号ＡＳ２をＲＧＢ信号として発生させる。メモリ４
２の入力側に画像データとともに供給されるデータ信号ＤＳはたとえば８ｂｉｔ
幅であって、ビデオメモリ３８内の個々の画像データに割り当てられている２５
６色の可能な色値のうちのそれぞれ１つに対応する。メモリ４２にイネーブル信
号ＲＥ（read enable）が到来すると、メモリ４２は供給されるデータ信号ＤＳ
に従って１８ｂｉｔ幅の色値信号を読み出し、この信号は、レジスタ装置３２か
らのウィンドウ信号ＷＦ２がＡＮＤゲート４４にアクティブハイで到来している
とき、ＡＮＤゲート４４を介してＤＡＣ４６の入力側へ到達する。ついでＤＡＣ
４６は適切なディジタルアナログ変換により、１８ｂｉｔ幅の色値信号からＲＧ
Ｂ信号を表示信号ＡＳ２として発生する。これに対し、ＲＡＭＤＡＣのＡＮＤゲ
ート４４の入力側にウィンドウ信号ＷＦ２が到来していなければ、つまり「０」
が加わっていれば、色値信号はメモリ４２からＤＡＣ４６へは転送されず、ＡＮ
Ｄゲート４４の出力側にはゼロ値データ信号が送出される。これは標準値たとえ
ば黒色、帰線消去値あるいはボーダー信号（Border-Signal）に相応し、ＤＡＣ
４６により標準値をもつそれ相応のアナログ表示信号ＡＳ２に変換される。
は、ＲＡＭとして構成されたメモリ４２と論理結合デバイスとしてのＡＮＤゲー
ト４４と３重のＤＡＣ４６を有している。その際、ＡＮＤゲート４４の入力側は
メモリ４２の出力側と接続されており、さらにこのゲートにはウィンドウ信号Ｗ
Ｆ２が供給される。また、ＤＡＣ４６は入力側でＡＮＤゲート４４と接続されて
おり、出力側において表示信号ＡＳ２をＲＧＢ信号として発生させる。メモリ４
２の入力側に画像データとともに供給されるデータ信号ＤＳはたとえば８ｂｉｔ
幅であって、ビデオメモリ３８内の個々の画像データに割り当てられている２５
６色の可能な色値のうちのそれぞれ１つに対応する。メモリ４２にイネーブル信
号ＲＥ（read enable）が到来すると、メモリ４２は供給されるデータ信号ＤＳ
に従って１８ｂｉｔ幅の色値信号を読み出し、この信号は、レジスタ装置３２か
らのウィンドウ信号ＷＦ２がＡＮＤゲート４４にアクティブハイで到来している
とき、ＡＮＤゲート４４を介してＤＡＣ４６の入力側へ到達する。ついでＤＡＣ
４６は適切なディジタルアナログ変換により、１８ｂｉｔ幅の色値信号からＲＧ
Ｂ信号を表示信号ＡＳ２として発生する。これに対し、ＲＡＭＤＡＣのＡＮＤゲ
ート４４の入力側にウィンドウ信号ＷＦ２が到来していなければ、つまり「０」
が加わっていれば、色値信号はメモリ４２からＤＡＣ４６へは転送されず、ＡＮ
Ｄゲート４４の出力側にはゼロ値データ信号が送出される。これは標準値たとえ
ば黒色、帰線消去値あるいはボーダー信号（Border-Signal）に相応し、ＤＡＣ
４６により標準値をもつそれ相応のアナログ表示信号ＡＳ２に変換される。
【００３２】 次に、本発明による方法についても説明するため、図１および図２に示した本
発明による第１の実施形態の動作について実例を述べる。
発明による第１の実施形態の動作について実例を述べる。
【００３３】 この場合、図１に示した本発明によるシステムはすでに動作開始されスタート
アップされた状態にあり、ドライバを含むパーソナルコンピュータのオペレーテ
ィングシステムならびに大容量記憶装置１４に格納されているアプリケーション
プログラムが実行できるよう、ＣＰＵ１０によりコントロールされてバス１６を
介して、メインメモリ１２に格納されているものとする。また、ＣＰＵ１０はメ
インメモリ１２に格納されているアプリケーションプログラムの実行時にはすで
に、６４０×６４０の画像データによって１つの画像つまり画像全体をビデオメ
モリ３８に書き込んでいる。そしてアプリケーションプログラムによって、ディ
スプレイ２０に全画像が表示されることになる。ディスプレイ２２には、やはり
アプリケーションプログラムによって全画像のうち１つのウィンドウまたは一部
分ないしは部分画像が表示されることになる。表示すべきウィンドウはアプリケ
ーションプログラムに従い、６４０行×６４０列の大きい全画像のうち行１００
〜３００の間および列２００〜４００の間の画素またはピクセルだけを表示する
ことになる。ビデオメモリ３８に格納されている画像データは一般に、ＣＰＵ１
０にコントロールされてピクセル単位で最初の行から開始して行ごとにシーケン
シャルに読み出される。
アップされた状態にあり、ドライバを含むパーソナルコンピュータのオペレーテ
ィングシステムならびに大容量記憶装置１４に格納されているアプリケーション
プログラムが実行できるよう、ＣＰＵ１０によりコントロールされてバス１６を
介して、メインメモリ１２に格納されているものとする。また、ＣＰＵ１０はメ
インメモリ１２に格納されているアプリケーションプログラムの実行時にはすで
に、６４０×６４０の画像データによって１つの画像つまり画像全体をビデオメ
モリ３８に書き込んでいる。そしてアプリケーションプログラムによって、ディ
スプレイ２０に全画像が表示されることになる。ディスプレイ２２には、やはり
アプリケーションプログラムによって全画像のうち１つのウィンドウまたは一部
分ないしは部分画像が表示されることになる。表示すべきウィンドウはアプリケ
ーションプログラムに従い、６４０行×６４０列の大きい全画像のうち行１００
〜３００の間および列２００〜４００の間の画素またはピクセルだけを表示する
ことになる。ビデオメモリ３８に格納されている画像データは一般に、ＣＰＵ１
０にコントロールされてピクセル単位で最初の行から開始して行ごとにシーケン
シャルに読み出される。
【００３４】 ＣＰＵ１０はまずはじめに、アプリケーションプログラムに従ってディスプレ
イ２０に全画像を表示させるのか、あるいは全画像のうち１つのウィンドウを表
示させるのかについてチェックする。第１のディスプレイ２０には全画像を表示
させるようにするので、ＣＰＵはレジスタ装置３２において、ディスプレイ２０
にウィンドウデータとして割り当てられたウィンドウフラグを「１」にセットす
る。この場合、ウィンドウ信号ＷＦ１がアクティブハイになり、つまり「１」と
なる。第１のディスプレイ２０には全画像を表示させるようにするので、このウ
ィンドウフラグは全画像をすべて読み出す間、レジスタ装置３２において「１」
にセットされたまま保持される。
イ２０に全画像を表示させるのか、あるいは全画像のうち１つのウィンドウを表
示させるのかについてチェックする。第１のディスプレイ２０には全画像を表示
させるようにするので、ＣＰＵはレジスタ装置３２において、ディスプレイ２０
にウィンドウデータとして割り当てられたウィンドウフラグを「１」にセットす
る。この場合、ウィンドウ信号ＷＦ１がアクティブハイになり、つまり「１」と
なる。第１のディスプレイ２０には全画像を表示させるようにするので、このウ
ィンドウフラグは全画像をすべて読み出す間、レジスタ装置３２において「１」
にセットされたまま保持される。
【００３５】 ついでＣＰＵ１０は、第２のディスプレイ２２においても全画像を表示させる
のか否かをチェックする。アプリケーションプログラムによれば全画像のうち行
１００〜２００および列２００〜４００の間のウィンドウだけしか表示させない
ので、ＣＰＵ１０はバスインタフェース３４を介して、レジスタ装置３２内でウ
ィンドウデータとして第２のディスプレイ２２に割り当てられたウィンドウフラ
グを「０」にセットし、これによってウィンドウ信号ＷＦ２も「１」となる。次
に、ＣＰＵ１０はレジスタ装置３２を介してイネーブル信号ＲＥをセットし、そ
の結果、ＲＡＭＤＡＣ２６と２８の機能が動作が同時に許可される。
のか否かをチェックする。アプリケーションプログラムによれば全画像のうち行
１００〜２００および列２００〜４００の間のウィンドウだけしか表示させない
ので、ＣＰＵ１０はバスインタフェース３４を介して、レジスタ装置３２内でウ
ィンドウデータとして第２のディスプレイ２２に割り当てられたウィンドウフラ
グを「０」にセットし、これによってウィンドウ信号ＷＦ２も「１」となる。次
に、ＣＰＵ１０はレジスタ装置３２を介してイネーブル信号ＲＥをセットし、そ
の結果、ＲＡＭＤＡＣ２６と２８の機能が動作が同時に許可される。
【００３６】 その後、ＣＰＵ１０にコントロールされて、行１〜９９の画像データがビデオ
メモリ３８から周期的にシーケンシャルに読み出され、同時にコンバータ回路２
４のＲＡＭＤＡＣ２６，２８へ供給される。ウィンドウ信号ＷＦ１は「１」にセ
ットされているので、ＲＡＭＤＡＣ２６は対応する色値をもつ表示信号ＡＳ１を
発生し、全画像の行１〜９９がディスプレイ２０に表示される。また、ＲＡＭＤ
ＡＣ２８には「０」のウィンドウ信号ＷＦ２が到来するので、ＲＡＭＤＡＣ２８
は全画像の行１〜９９について標準値つまり黒値ないしは帰線消去値またはブラ
ンク値をもつ表示信号ＡＳ２を発生し、その結果、行１〜９９はディスプレイ２
２に表示されないことになる。これにより全画像における行１〜９９の情報はた
とえば、ディスプレイ２２を見る顧客には現れない。
メモリ３８から周期的にシーケンシャルに読み出され、同時にコンバータ回路２
４のＲＡＭＤＡＣ２６，２８へ供給される。ウィンドウ信号ＷＦ１は「１」にセ
ットされているので、ＲＡＭＤＡＣ２６は対応する色値をもつ表示信号ＡＳ１を
発生し、全画像の行１〜９９がディスプレイ２０に表示される。また、ＲＡＭＤ
ＡＣ２８には「０」のウィンドウ信号ＷＦ２が到来するので、ＲＡＭＤＡＣ２８
は全画像の行１〜９９について標準値つまり黒値ないしは帰線消去値またはブラ
ンク値をもつ表示信号ＡＳ２を発生し、その結果、行１〜９９はディスプレイ２
２に表示されないことになる。これにより全画像における行１〜９９の情報はた
とえば、ディスプレイ２２を見る顧客には現れない。
【００３７】 行９９が完全に読み出された後、ＣＰＵ１０はまず、ウィンドウが行１００に
おいていつ始まるのかをチェックする。ウィンドウは列２００のところでようや
く始まるので、ＣＰＵ１０はレジスタ装置３２を変更しないまま保持し、行１０
０の画像データを列１９９まで読み出す。この場合、ディスプレイ２０には列１
９９まで色値をもつ表示信号が表示されるのに対し、第２のディスプレイ２２に
は列１９９まで標準値をもつ表示信号ＡＳ２が送出される。
おいていつ始まるのかをチェックする。ウィンドウは列２００のところでようや
く始まるので、ＣＰＵ１０はレジスタ装置３２を変更しないまま保持し、行１０
０の画像データを列１９９まで読み出す。この場合、ディスプレイ２０には列１
９９まで色値をもつ表示信号が表示されるのに対し、第２のディスプレイ２２に
は列１９９まで標準値をもつ表示信号ＡＳ２が送出される。
【００３８】 ついでＣＰＵ１０はビデオメモリ３８からの画像データの読み出しを停止し、
レジスタ装置３２におけるディスプレイ２２のためのウィンドウフラグも「１」
にセットする。その結果、ウィンドウ信号ＷＦ２が「１」となる。次にＣＰＵ１
０は、行１００の画像データを列２００〜列４００までＲＡＭＤＡＣ２６と２８
へ同時に読み出す。今度はウィンドウ信号ＷＦ２は「１」であるので、ＲＡＭＤ
ＡＣ２８は色値をもつ表示信号ＡＳ２を発生する。
レジスタ装置３２におけるディスプレイ２２のためのウィンドウフラグも「１」
にセットする。その結果、ウィンドウ信号ＷＦ２が「１」となる。次にＣＰＵ１
０は、行１００の画像データを列２００〜列４００までＲＡＭＤＡＣ２６と２８
へ同時に読み出す。今度はウィンドウ信号ＷＦ２は「１」であるので、ＲＡＭＤ
ＡＣ２８は色値をもつ表示信号ＡＳ２を発生する。
【００３９】 列２００〜４００の間、行１００の画素を読み出して表示した後、ＣＰＵ１０
はメモリ読み出し信号ＭＥＭＲのキャンセルによりビデオメモリからの画像デー
タの読み出しを停止し、レジスタ装置３２における第２のディスプレイ２２のた
めのウィンドウフラグを再び「０」にリセットし、このことでウィンドウ信号Ｗ
Ｆ２もやはり「０」に戻される。なぜならば行１００の列４０１〜６４０の画素
はもはやアプリケーションプログラムによってまえもって与えられたウィンドウ
内に位置していないからである。ついでＣＰＵ１０は行１００が完全に読み出さ
れるまで、この行の画像データの読み出しを続ける。このとき、ウィンドウ信号
ＷＦ２は「０」にセットされているので、ＲＡＭＤＡＣ２８は再び標準値をもつ
表示信号ＡＳ２を発生する。
はメモリ読み出し信号ＭＥＭＲのキャンセルによりビデオメモリからの画像デー
タの読み出しを停止し、レジスタ装置３２における第２のディスプレイ２２のた
めのウィンドウフラグを再び「０」にリセットし、このことでウィンドウ信号Ｗ
Ｆ２もやはり「０」に戻される。なぜならば行１００の列４０１〜６４０の画素
はもはやアプリケーションプログラムによってまえもって与えられたウィンドウ
内に位置していないからである。ついでＣＰＵ１０は行１００が完全に読み出さ
れるまで、この行の画像データの読み出しを続ける。このとき、ウィンドウ信号
ＷＦ２は「０」にセットされているので、ＲＡＭＤＡＣ２８は再び標準値をもつ
表示信号ＡＳ２を発生する。
【００４０】 次に、行１０１から２００に至るまでＣＰＵ１０は、ビデオメモリ３８から画
像データを読み出すための読み出しステップと、レジスタ装置３２における第２
のディスプレイ２２のためのウィンドウフラグのセット／リセットステップを、
行１００の場合と同様に続け、これは行１０１〜２００もビデオメモリ３８から
読み出されてしまうまで行われる。
像データを読み出すための読み出しステップと、レジスタ装置３２における第２
のディスプレイ２２のためのウィンドウフラグのセット／リセットステップを、
行１００の場合と同様に続け、これは行１０１〜２００もビデオメモリ３８から
読み出されてしまうまで行われる。
【００４１】 その後、ＣＰＵ１０は行２０１に達する。行２０１は完全に、アプリケーショ
ンプログラムによってまえもって定められたウィンドウの外に位置しており、し
たがってディスプレイ２２において表示すべき行ではない。レジスタ装置３２に
おけるディスプレイ２２のためのウィンドウフラグはすでに「０」にセットされ
ており、このためウィンドウ信号ＷＦ２もやはり「０」であるので、ＣＰＵ１０
はウィンドウデータすなわちレジスタ装置３２におけるウィンドウフラグを変更
せず、行２０１〜６４０までの画像データをシーケンシャルに完全に読み出す。
ウィンドウ信号ＷＦ２は「０」であるので、ＲＡＭＤＡＣ２８はやはり標準値を
もつ表示信号ＡＳ２を発生し、その結果、全画像の行２０１〜６４０の画像情報
はディスプレイ２２には表示されない。
ンプログラムによってまえもって定められたウィンドウの外に位置しており、し
たがってディスプレイ２２において表示すべき行ではない。レジスタ装置３２に
おけるディスプレイ２２のためのウィンドウフラグはすでに「０」にセットされ
ており、このためウィンドウ信号ＷＦ２もやはり「０」であるので、ＣＰＵ１０
はウィンドウデータすなわちレジスタ装置３２におけるウィンドウフラグを変更
せず、行２０１〜６４０までの画像データをシーケンシャルに完全に読み出す。
ウィンドウ信号ＷＦ２は「０」であるので、ＲＡＭＤＡＣ２８はやはり標準値を
もつ表示信号ＡＳ２を発生し、その結果、全画像の行２０１〜６４０の画像情報
はディスプレイ２２には表示されない。
【００４２】 これまで説明してきた実例によれば、本発明によるシステムによりアプリケー
ションプログラムに従ってディスプレイ２０には全画像が表示されるのに対し、
ディスプレイ２２にはアプリケーションプログラムにより規定された行１００〜
２００および列２００〜４００のウィンドウだけしか表示されない。このため、
第１のディスプレイ２０を見ているオペレータは画像全体の情報に接することが
できるのに対し、たとえば顧客はディスプレイ２２上のウィンドウの情報だけし
か入手できない。
ションプログラムに従ってディスプレイ２０には全画像が表示されるのに対し、
ディスプレイ２２にはアプリケーションプログラムにより規定された行１００〜
２００および列２００〜４００のウィンドウだけしか表示されない。このため、
第１のディスプレイ２０を見ているオペレータは画像全体の情報に接することが
できるのに対し、たとえば顧客はディスプレイ２２上のウィンドウの情報だけし
か入手できない。
【００４３】 第２の実例によればアプリケーションプログラムの要求に従って、第１のディ
スプレイ２０においても行１〜５０および列１００〜３００のウィンドウしか表
示されず、他方、第２のディスプレイ２２には、全画像のうち行１００〜２００
および列１〜６４０のウィンドウが表示されるようにする。この場合、ＣＰＵ１
０は、対応するウィンドウをディスプレイ２０と２２に表示させる目的で、ビデ
オメモリ３８からの画像データの同様の読み出しステップと、レジスタ装置３２
におけるウィンドウフラグの同様のセット／リセットステップを実行する。殊に
ＣＰＵは、第１のディスプレイ２０のためのウィンドウ内すなわち行１〜５０お
よび列１００〜３００のフィールド内のすべての画素について、第１のディスプ
レイ２０に対するウィンドウフラグを「１」にセットし、全画像のうち他の画像
データないしはピクセルに対するウィンドウフラグを「０」にセットする必要が
ある。これにより実際に、アプリケーションプログラムにより規定されたウィン
ドウだけしかディスプレイ２０に表示されないようになる。同様にＣＰＵ１０は
第２のディスプレイ２２におけるウィンドウの表示のために、行１００〜２００
および列１〜６４０までのフィールド内でレジスタ装置３２における対応するウ
ィンドウフラグを「１」にセットする必要があり、他方、行１〜９９および行２
０１〜６４０の画素についてはレジスタ装置３２における対応のウィンドウフラ
グを、第２のディスプレイ２２に規定のウィンドウしか表示されないよう「０」
にセットしなければならない。
スプレイ２０においても行１〜５０および列１００〜３００のウィンドウしか表
示されず、他方、第２のディスプレイ２２には、全画像のうち行１００〜２００
および列１〜６４０のウィンドウが表示されるようにする。この場合、ＣＰＵ１
０は、対応するウィンドウをディスプレイ２０と２２に表示させる目的で、ビデ
オメモリ３８からの画像データの同様の読み出しステップと、レジスタ装置３２
におけるウィンドウフラグの同様のセット／リセットステップを実行する。殊に
ＣＰＵは、第１のディスプレイ２０のためのウィンドウ内すなわち行１〜５０お
よび列１００〜３００のフィールド内のすべての画素について、第１のディスプ
レイ２０に対するウィンドウフラグを「１」にセットし、全画像のうち他の画像
データないしはピクセルに対するウィンドウフラグを「０」にセットする必要が
ある。これにより実際に、アプリケーションプログラムにより規定されたウィン
ドウだけしかディスプレイ２０に表示されないようになる。同様にＣＰＵ１０は
第２のディスプレイ２２におけるウィンドウの表示のために、行１００〜２００
および列１〜６４０までのフィールド内でレジスタ装置３２における対応するウ
ィンドウフラグを「１」にセットする必要があり、他方、行１〜９９および行２
０１〜６４０の画素についてはレジスタ装置３２における対応のウィンドウフラ
グを、第２のディスプレイ２２に規定のウィンドウしか表示されないよう「０」
にセットしなければならない。
【００４４】 図３には、本発明によるシステムの第２の実施形態のブロック図が示されてい
る。このシステムは図１で示したシステムと同様、プロセッサ装置としてパーソ
ナルコンピュータをベースとして設計されており、基本的にＣＰＵ１０、メイン
メモリ１２、大容量記憶装置１４ならびにバス１６を有している。しかし本発明
によるシステムの第２の実施形態は、本発明による装置として別のＶＧＡアダプ
タ１１８を装備している。装置１０，１２，１４，１１８は、バス１６を介して
相互に通信を行う。
る。このシステムは図１で示したシステムと同様、プロセッサ装置としてパーソ
ナルコンピュータをベースとして設計されており、基本的にＣＰＵ１０、メイン
メモリ１２、大容量記憶装置１４ならびにバス１６を有している。しかし本発明
によるシステムの第２の実施形態は、本発明による装置として別のＶＧＡアダプ
タ１１８を装備している。装置１０，１２，１４，１１８は、バス１６を介して
相互に通信を行う。
【００４５】 この別のＶＧＡアダプタ１１８は入力側でバス１６と、出力側で第３のディス
プレイ１２０および第４のディスプレイ１２２と接続されている。これらのディ
スプレイは、同等の構造または異なる構造をもつＬＣＤディスプレイとして構成
することができる。ＶＧＡアダプタ１１８はコンバータ回路１２４において、第
３のディスプレイ１２０を制御する第３の表示信号ＡＳ１０と、第４のディスプ
レイ１２２を制御する第４の表示信号ＡＳ２０を発生する。表示信号ＡＳ１０，
ＡＳ２０はそれぞれデータ信号、クロック信号、ならびにＬＣＤディスプレイの
制御に関して一般的な仕様をもつコントロール信号を有している。
プレイ１２０および第４のディスプレイ１２２と接続されている。これらのディ
スプレイは、同等の構造または異なる構造をもつＬＣＤディスプレイとして構成
することができる。ＶＧＡアダプタ１１８はコンバータ回路１２４において、第
３のディスプレイ１２０を制御する第３の表示信号ＡＳ１０と、第４のディスプ
レイ１２２を制御する第４の表示信号ＡＳ２０を発生する。表示信号ＡＳ１０，
ＡＳ２０はそれぞれデータ信号、クロック信号、ならびにＬＣＤディスプレイの
制御に関して一般的な仕様をもつコントロール信号を有している。
【００４６】 第３のディスプレイ１２０のスクリーン上にはたとえば４８０行×６４０列に
対応する６４０×４８０個の画素またはピクセルを、また、第４のディスプレイ
１２２のスクリーンにはたとえば２４０行×３２０列に対応する３２０×２４０
個の画素を、それぞれ２５６色のうちの１色をもたせて表示させることができる
。
対応する６４０×４８０個の画素またはピクセルを、また、第４のディスプレイ
１２２のスクリーンにはたとえば２４０行×３２０列に対応する３２０×２４０
個の画素を、それぞれ２５６色のうちの１色をもたせて表示させることができる
。
【００４７】 別のＶＧＡアダプタ１１８は基本的に、ＲＡＭとして構成されたビデオメモリ
１３８と、このビデオメモリ１３８の読み出し書き込み過程をダイレクトに制御
するビデオメモリ制御ユニット１４０と、ビデオメモリ１３８のためのアドレス
制御ユニット１３６と、レジスタ装置１３２と、既述のコンバータ回路１２４と
、さらにバスインタフェース１３４を有しており、このバスインタフェースを介
して別のＶＧＡアダプタ１１８はパーソナルコンピュータのバス１６と接続され
ている。慣用のＶＧＡアダプタの詳しい構造については、たとえばアメリカ合衆
国特許 US 5,491,496 で説明されており、それを参照されたい。
１３８と、このビデオメモリ１３８の読み出し書き込み過程をダイレクトに制御
するビデオメモリ制御ユニット１４０と、ビデオメモリ１３８のためのアドレス
制御ユニット１３６と、レジスタ装置１３２と、既述のコンバータ回路１２４と
、さらにバスインタフェース１３４を有しており、このバスインタフェースを介
して別のＶＧＡアダプタ１１８はパーソナルコンピュータのバス１６と接続され
ている。慣用のＶＧＡアダプタの詳しい構造については、たとえばアメリカ合衆
国特許 US 5,491,496 で説明されており、それを参照されたい。
【００４８】 ビデオメモリ１３８は、ビデオメモリ制御ユニット１４０、コンバータ回路１
２４、およびアドレス制御ユニット１３６と接続されている。ＣＰＵ１０がバス
インタフェース１３４を介してビデオメモリ１３８に書き込みを行おうとする場
合、つまりビデオメモリ１３８に画像データを記憶させようとする場合、バスイ
ンタフェース１３４はビデオ制御ユニット１４０にメモリ書き込み信号ＭＥＭＷ
′を送出し、さらにアドレス制御ユニット１３６にアドレス信号ＳＡ′を送出す
る。そしてアドレス制御ユニット１３６はこのアドレス信号ＳＡ′を、ビデオメ
モリ１３８のためのアドレスに変換する。メモリ書き込み信号ＭＥＭＷ′がビデ
オメモリ制御ユニット１４０に加わると、このユニットはビデオメモリ１３８に
対し、供給されたアドレスにおけるデータ信号ＤＳ′の画像データの書き込みを
許可する。画像データをビデオメモリ１３８から読み出そうとする場合、バスイ
ンタフェース１３４はＣＰＵ１０に制御されて、メモリ読み出し信号ＭＥＭＲ′
をビデオメモリ制御ユニット１４０へ送出し、それに応じてこのユニットは、供
給されたアドレスにおける画像データのコンバータ回路１２４への読み出しを許
可する。このためビデオメモリ１３８は、６４０×４８０の画素ないしはピクセ
ルに対する画像データ、つまり第３のディスプレイ１２０および第４のディスプ
レイ１２２のスクリーンに表示可能な画像全体に対する画像データを記憶するよ
うに構成されている。
２４、およびアドレス制御ユニット１３６と接続されている。ＣＰＵ１０がバス
インタフェース１３４を介してビデオメモリ１３８に書き込みを行おうとする場
合、つまりビデオメモリ１３８に画像データを記憶させようとする場合、バスイ
ンタフェース１３４はビデオ制御ユニット１４０にメモリ書き込み信号ＭＥＭＷ
′を送出し、さらにアドレス制御ユニット１３６にアドレス信号ＳＡ′を送出す
る。そしてアドレス制御ユニット１３６はこのアドレス信号ＳＡ′を、ビデオメ
モリ１３８のためのアドレスに変換する。メモリ書き込み信号ＭＥＭＷ′がビデ
オメモリ制御ユニット１４０に加わると、このユニットはビデオメモリ１３８に
対し、供給されたアドレスにおけるデータ信号ＤＳ′の画像データの書き込みを
許可する。画像データをビデオメモリ１３８から読み出そうとする場合、バスイ
ンタフェース１３４はＣＰＵ１０に制御されて、メモリ読み出し信号ＭＥＭＲ′
をビデオメモリ制御ユニット１４０へ送出し、それに応じてこのユニットは、供
給されたアドレスにおける画像データのコンバータ回路１２４への読み出しを許
可する。このためビデオメモリ１３８は、６４０×４８０の画素ないしはピクセ
ルに対する画像データ、つまり第３のディスプレイ１２０および第４のディスプ
レイ１２２のスクリーンに表示可能な画像全体に対する画像データを記憶するよ
うに構成されている。
【００４９】 図３による実施例において前提とするのは、６４０×４８０個の画素またはピ
クセルのうちそれぞれ割り当てられた画素についてビデオメモリ１３８に格納さ
れている画像データは、ディスプレイ１２０または１２２において表示可能な２
５６色のうちのそれぞれ１色にも対応していることである。６４０×４８０の画
素の画像データは、ＣＰＵ１０によりそれ相応の書き込みサイクルを介して行お
よび列ごとにアドレスをインクリメントしながら、ビデオメモリ１３８に読み込
まれる。ビデオメモリ１３８から画像情報を読み出すときには、必要な画像デー
タがレジスタ装置１３２において設定されたウィンドウに従って、ビデオメモリ
３８からランダムに読み出される。ついで、読み出された画像データはコンバー
タ回路１２４において表示信号ＡＳ１０およびＡＳ２０に変換され、表示装置１
２０，１２２により適切な行および列のラスタ走査によって表示される。
クセルのうちそれぞれ割り当てられた画素についてビデオメモリ１３８に格納さ
れている画像データは、ディスプレイ１２０または１２２において表示可能な２
５６色のうちのそれぞれ１色にも対応していることである。６４０×４８０の画
素の画像データは、ＣＰＵ１０によりそれ相応の書き込みサイクルを介して行お
よび列ごとにアドレスをインクリメントしながら、ビデオメモリ１３８に読み込
まれる。ビデオメモリ１３８から画像情報を読み出すときには、必要な画像デー
タがレジスタ装置１３２において設定されたウィンドウに従って、ビデオメモリ
３８からランダムに読み出される。ついで、読み出された画像データはコンバー
タ回路１２４において表示信号ＡＳ１０およびＡＳ２０に変換され、表示装置１
２０，１２２により適切な行および列のラスタ走査によって表示される。
【００５０】 レジスタ装置１３２は表示すべきウィンドウごとに３つのレジスタ１３３，１
３３′，１３３″を有しており、レジスタ書き込み信号ＩＯＷ′がレジスタ装置
１３２に加わると、ＣＰＵ１０はこれらのレジスタ内に、あとで説明する一般に
ウィンドウデータと称する情報を書き込むことができる。第１のレジスタ１３３
にはピクセルのビデオメモリアドレスが格納され、これはディスプレイ１２０ま
たは１２２の一方において表示すべきウィンドウの左下のピクセルに対応する。
第２のレジスタ１３３′には、第１のレジスタ１３３で規定されたピクセルを再
生すべきディスプレイ１２０または１２２の位置のアドレスが書き込まれる。さ
らに第３のレジスタ１３３″には拡大係数ＳＦが格納され、これはビデオメモリ
１３８から読み出されたウィンドウを、どのような拡大スケールでディスプレイ
１２０または１２２に表示すべきかを指定する。
３３′，１３３″を有しており、レジスタ書き込み信号ＩＯＷ′がレジスタ装置
１３２に加わると、ＣＰＵ１０はこれらのレジスタ内に、あとで説明する一般に
ウィンドウデータと称する情報を書き込むことができる。第１のレジスタ１３３
にはピクセルのビデオメモリアドレスが格納され、これはディスプレイ１２０ま
たは１２２の一方において表示すべきウィンドウの左下のピクセルに対応する。
第２のレジスタ１３３′には、第１のレジスタ１３３で規定されたピクセルを再
生すべきディスプレイ１２０または１２２の位置のアドレスが書き込まれる。さ
らに第３のレジスタ１３３″には拡大係数ＳＦが格納され、これはビデオメモリ
１３８から読み出されたウィンドウを、どのような拡大スケールでディスプレイ
１２０または１２２に表示すべきかを指定する。
【００５１】 レジスタ装置１３２の入力側にレジスタ読み出し信号ＩＯＲ′が加わったとき
、レジスタ装置１３２のデータ内容をその出力側から取り出すことができる。図
３に示されているように、コンバータ回路１２４はＲＤ信号を介してレジスタ装
置１３２のデータＤＳ２をアクセスすることができる。これらのデータは、ディ
スプレイ１２０，１２２のいずれへ画像データを供給すべきであるのかに関する
情報も含んでいる。
、レジスタ装置１３２のデータ内容をその出力側から取り出すことができる。図
３に示されているように、コンバータ回路１２４はＲＤ信号を介してレジスタ装
置１３２のデータＤＳ２をアクセスすることができる。これらのデータは、ディ
スプレイ１２０，１２２のいずれへ画像データを供給すべきであるのかに関する
情報も含んでいる。
【００５２】 コンバータ回路１２４は表示信号発生回路としてＬＣＤ制御回路１２６と第２
の制御回路１２８を有しており、これらは同一の構成である。コンバータ回路１
２４は入力側でビデオメモリ１３８と接続されており、これはデータ信号ＤＳ４
を介して画像データをランダムにアクセスすることができる。
の制御回路１２８を有しており、これらは同一の構成である。コンバータ回路１
２４は入力側でビデオメモリ１３８と接続されており、これはデータ信号ＤＳ４
を介して画像データをランダムにアクセスすることができる。
【００５３】 次に図４を参照しながら、図３に示した本発明の第２の実施形態ならびにその
動作方法を実例として説明する。
動作方法を実例として説明する。
【００５４】 ここで前提とするのは、図３に示した本発明によるシステムはすでに動作開始
されスタートアップされた状態にあり、ドライバを含むパーソナルコンピュータ
のオペレーティングシステムならびに大容量記憶装置１４に格納されているアプ
リケーションプログラムが実行できるよう、ＣＰＵ１０によりコントロールされ
てバス１６を介して、メインメモリ１２に格納されているものとする。また、Ｃ
ＰＵ１０は、メインメモリ１２に格納されているアプリケーションプログラムの
実行にあたりすでに、６４０×４８０個の画像データにより１つの画像をビデオ
メモリ１３８に書き込んでおり、つまり全画像を書き込んでいる。この場合、第
３のディスプレイ１２０は６４０×４８０個の画素をもつＶＧＡ ＬＣＤディス
プレイであり、第４のディスプレイ１２２は３２０×２４０の画素をもつ 1/4Ｖ
ＧＡ ＬＣＤディスプレイである。第３のディスプレイ１２０には、アプリケー
ションプログラムに従って全画像を表示させる。また、第４のディスプレイ１２
２には、アプリケーションプログラムに従って全画像のうち２つのウィンドウま
たは２つの部分つまり部分画像Ｗ１，Ｗ２が表示される。
されスタートアップされた状態にあり、ドライバを含むパーソナルコンピュータ
のオペレーティングシステムならびに大容量記憶装置１４に格納されているアプ
リケーションプログラムが実行できるよう、ＣＰＵ１０によりコントロールされ
てバス１６を介して、メインメモリ１２に格納されているものとする。また、Ｃ
ＰＵ１０は、メインメモリ１２に格納されているアプリケーションプログラムの
実行にあたりすでに、６４０×４８０個の画像データにより１つの画像をビデオ
メモリ１３８に書き込んでおり、つまり全画像を書き込んでいる。この場合、第
３のディスプレイ１２０は６４０×４８０個の画素をもつＶＧＡ ＬＣＤディス
プレイであり、第４のディスプレイ１２２は３２０×２４０の画素をもつ 1/4Ｖ
ＧＡ ＬＣＤディスプレイである。第３のディスプレイ１２０には、アプリケー
ションプログラムに従って全画像を表示させる。また、第４のディスプレイ１２
２には、アプリケーションプログラムに従って全画像のうち２つのウィンドウま
たは２つの部分つまり部分画像Ｗ１，Ｗ２が表示される。
【００５５】 ウィンドウＷ１はアプリケーションプログラムに従って、６４０行×４８０列
の大きさの全画像のうち、行１００〜２２０および列５０〜３７０までの画素ま
たはピクセルだけを表示し、このウィンドウはディスプレイ１２２の上半部１２
２′に再生される。
の大きさの全画像のうち、行１００〜２２０および列５０〜３７０までの画素ま
たはピクセルだけを表示し、このウィンドウはディスプレイ１２２の上半部１２
２′に再生される。
【００５６】 ウィンドウＷ２はアプリケーションプログラムに従って、６４０行×４８０列
の大きさの全画像のうち、行３５０〜４１０および列３５０〜５１０の画素また
はピクセルだけを表示し、このウィンドウは表示装置１２２の下半分１２２′に
再生される。この目的でＣＰＵ１０により、バスインタフェース１３４を介して
対応する情報ＳＦ＝２がレジスタ１３３″に書き込まれる。ウィンドウＷ２の表
示にあたり、ビデオメモリ１３８から読み出された画素がコンバータ回路１２４
により行および列ごとに２倍にされる。
の大きさの全画像のうち、行３５０〜４１０および列３５０〜５１０の画素また
はピクセルだけを表示し、このウィンドウは表示装置１２２の下半分１２２′に
再生される。この目的でＣＰＵ１０により、バスインタフェース１３４を介して
対応する情報ＳＦ＝２がレジスタ１３３″に書き込まれる。ウィンドウＷ２の表
示にあたり、ビデオメモリ１３８から読み出された画素がコンバータ回路１２４
により行および列ごとに２倍にされる。
【００５７】 コンバータ回路１２４から両方のディスプレイ１２０，１２２へ、必要な制御
情報、クロックならびにデータ情報が供給される。コンバータ回路１２４はビデ
オメモリ１３８に対しランダムなアクセスを行うので、ディスプレイ１２０，１
２２に対し必要な画像データをいつでも供給することができる。
情報、クロックならびにデータ情報が供給される。コンバータ回路１２４はビデ
オメモリ１３８に対しランダムなアクセスを行うので、ディスプレイ１２０，１
２２に対し必要な画像データをいつでも供給することができる。
【００５８】 次に、第４のディスプレイ１２２の制御について説明する。ここで前提とする
のは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１２２
に表示すべき最初の画像の行に対する画像データを引き渡さなければならない時
点にあることである。
のは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１２２
に表示すべき最初の画像の行に対する画像データを引き渡さなければならない時
点にあることである。
【００５９】 コンバータ回路１２４へはレジスタ装置１３２から、両方のウィンドウＷ１，
Ｗ２のために設定されたウィンドウデータが引き渡される。レジスタ１３３，１
３３′に書き込まれたデータによってコンバータ回路１２４に対し、どの画像デ
ータをディスプレイ１２２の上半部１２２′に表示させ、どの画像データをその
下半部１２２″に表示させるべきであるのかが通知される。ついでコンバータ回
路１２４は、ビデオメモリ１３８に格納されている行１００の列３７０〜列５０
までの画像データの画像情報をシーケンシャルに読み出し、それらのデータをバ
イトごとにディスプレイ１２２へ転送する。１つの画像行の画像データはビデオ
メモリ１３８から、後ろから前へと読み出される。なぜならば、行を構成する際
にこの順序でディスプレイ１２２に引き渡す必要があるからである。ＬＣＤディ
スプレイは周知のように行ごとに組織されたシフトレジスタのように構成されて
おり、つまり行構成の開始にあたり引き渡されたピクセルデータは、ディスプレ
イの右端に再生される。最初の画像行のすべてのデータが引き渡されると、周知
のように制御クロックＣＬ２０によってディスプレイが１２３番目の行に切り替
えられる。コンバータ回路１２４は、ビデオメモリ１３８に格納されている行１
０１の列３７０〜列５０までの画像データの画像情報を読み出し、それらのデー
タをバイトごとにディスプレイ１２２に転送する。この過程は行１２０まで続け
られる。１２０番目の行のすべてのデータが引き渡されてしまうと、クロック信
号ＣＬ２０によりディスプレイが１２１番目の行に切り替えられる。
Ｗ２のために設定されたウィンドウデータが引き渡される。レジスタ１３３，１
３３′に書き込まれたデータによってコンバータ回路１２４に対し、どの画像デ
ータをディスプレイ１２２の上半部１２２′に表示させ、どの画像データをその
下半部１２２″に表示させるべきであるのかが通知される。ついでコンバータ回
路１２４は、ビデオメモリ１３８に格納されている行１００の列３７０〜列５０
までの画像データの画像情報をシーケンシャルに読み出し、それらのデータをバ
イトごとにディスプレイ１２２へ転送する。１つの画像行の画像データはビデオ
メモリ１３８から、後ろから前へと読み出される。なぜならば、行を構成する際
にこの順序でディスプレイ１２２に引き渡す必要があるからである。ＬＣＤディ
スプレイは周知のように行ごとに組織されたシフトレジスタのように構成されて
おり、つまり行構成の開始にあたり引き渡されたピクセルデータは、ディスプレ
イの右端に再生される。最初の画像行のすべてのデータが引き渡されると、周知
のように制御クロックＣＬ２０によってディスプレイが１２３番目の行に切り替
えられる。コンバータ回路１２４は、ビデオメモリ１３８に格納されている行１
０１の列３７０〜列５０までの画像データの画像情報を読み出し、それらのデー
タをバイトごとにディスプレイ１２２に転送する。この過程は行１２０まで続け
られる。１２０番目の行のすべてのデータが引き渡されてしまうと、クロック信
号ＣＬ２０によりディスプレイが１２１番目の行に切り替えられる。
【００６０】 ついでコンバータ回路１２４は、ビデオメモリ１３８に格納されている行３５
０の列５１０〜列３５０までの画像データをシーケンシャルに読み出し、それら
のデータをバイトごとにディスプレイ１２２に転送する。この場合、拡大係数Ｓ
Ｆが２に設定されているので、データはそれぞれ２回伝送され、これによって画
像は水平方向において２倍のサイズで表示されるようになる。第２のウィンドＷ
２の最初の行に対応する１２２番目の行のデータがすべて引き渡されてしまうと
、ディスプレイはクロック信号ＣＬ２０により２番目の行に切り替えられる。そ
してコンバータ回路１２４はもう１度、ビデオメモリ１３８に格納されている行
３５０の列５１０〜列３５０までの画像データの画像情報をシーケンシャルに読
み出し、それらのデータをバイトごとディスプレイ１２２へ伝送する。この行は
２回伝送され、これにより再生すべきウィンドウを垂直方向でも２倍のサイズに
することができる。この過程は行２４０まで続けられる。２４０番目の行におけ
るすべてのデータが伝送されてしまうと、ディスプレイはクロック信号ＣＬ２０
により再び１番目の行に切り替えられる。
０の列５１０〜列３５０までの画像データをシーケンシャルに読み出し、それら
のデータをバイトごとにディスプレイ１２２に転送する。この場合、拡大係数Ｓ
Ｆが２に設定されているので、データはそれぞれ２回伝送され、これによって画
像は水平方向において２倍のサイズで表示されるようになる。第２のウィンドＷ
２の最初の行に対応する１２２番目の行のデータがすべて引き渡されてしまうと
、ディスプレイはクロック信号ＣＬ２０により２番目の行に切り替えられる。そ
してコンバータ回路１２４はもう１度、ビデオメモリ１３８に格納されている行
３５０の列５１０〜列３５０までの画像データの画像情報をシーケンシャルに読
み出し、それらのデータをバイトごとディスプレイ１２２へ伝送する。この行は
２回伝送され、これにより再生すべきウィンドウを垂直方向でも２倍のサイズに
することができる。この過程は行２４０まで続けられる。２４０番目の行におけ
るすべてのデータが伝送されてしまうと、ディスプレイはクロック信号ＣＬ２０
により再び１番目の行に切り替えられる。
【００６１】 第３のディスプレイ１２０の制御は以下のようにして行われる。ここで前提と
するのは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１
２０に表示すべき最初の画像の行に対する画像データを引き渡さなければならな
い時点にあることである。
するのは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１
２０に表示すべき最初の画像の行に対する画像データを引き渡さなければならな
い時点にあることである。
【００６２】 コンバータ回路１２４はレジスタ装置１３２から、ビデオメモリ１３８のすべ
ての内容を読み出す。その理由は、レジスタ１３３，１３３′内にセットされて
いるデータから、ビデオメモリ１３８のすべての画像内容を第３のディスプレイ
１２０に表示させるべきであることがわかっているからである。このためコンバ
ータ回路２４は、ビデオメモリ１３８に格納されている行１の画像データの画像
情報を、列６４０から始めて列１までシーケンシャルに読み出し、それらのデー
タをバイトごとに第３のディスプレイ１２０に引き渡す。１番目の行におけるす
べてのデータが引き渡されてしまうと、周知のようにクロック信号ＣＬ１０によ
りディスプレイが２番目の行に切り替えられる。同じようにして、残りの行の画
像データも読み出される。４８０番目の行のすべてのデータがデータが引き渡さ
れてしまうと、クロック信号ＣＬ１０により最初の行に戻される。
ての内容を読み出す。その理由は、レジスタ１３３，１３３′内にセットされて
いるデータから、ビデオメモリ１３８のすべての画像内容を第３のディスプレイ
１２０に表示させるべきであることがわかっているからである。このためコンバ
ータ回路２４は、ビデオメモリ１３８に格納されている行１の画像データの画像
情報を、列６４０から始めて列１までシーケンシャルに読み出し、それらのデー
タをバイトごとに第３のディスプレイ１２０に引き渡す。１番目の行におけるす
べてのデータが引き渡されてしまうと、周知のようにクロック信号ＣＬ１０によ
りディスプレイが２番目の行に切り替えられる。同じようにして、残りの行の画
像データも読み出される。４８０番目の行のすべてのデータがデータが引き渡さ
れてしまうと、クロック信号ＣＬ１０により最初の行に戻される。
【００６３】 これまで述べてきた実例で示してきたように、本発明によるシステムによれば
、複数のディスプレイを同時に制御でき、個々のディスプレイにおいてそれぞれ
アプリケーションプログラムに依存して、画像全体のうち任意に規定されたウィ
ンドウを表示させることができ、これによりプログラミング可能なウィンドウ機
能が実現される。
、複数のディスプレイを同時に制御でき、個々のディスプレイにおいてそれぞれ
アプリケーションプログラムに依存して、画像全体のうち任意に規定されたウィ
ンドウを表示させることができ、これによりプログラミング可能なウィンドウ機
能が実現される。
【図１】 本発明によるシステムの第１の実施形態を示すブロック図である。
【図２】 本発明によるシステムの図１の実施形態で適用できる表示信号発生装置のブロ
ック図である。
ック図である。
【図３】 本発明によるシステムの第２の実施形態を示すブロック図である。
【図４】 図３のブロック図に示したビデオメモリの個々の領域と種々のディスプレイと
の対応関係を表した図である。
の対応関係を表した図である。
１０ ＣＰＵ １２ メインメモリ １４ 大容量記憶装置 １６ バス １８，１１８ ＶＧＡアダプタ ２０，２２ １２０，１２２ ディスプレイ ２４，１２４ コンバータ回路 ２６，２８ ＲＡＭＤＡＣ １２６，１２８ ＬＣＤ制御装置 ３０ タイミング回路 ３２，１３２ レジスタ装置 ３３，１３３ レジスタ ３４，１３４ バスインタフェース ３６，１３６ アドレス制御ユニット ３８，１３８ ビデオメモリ ４０，１４０ ビデオメモリ制御ユニット ４２ メモリ ４４ ＡＮＤゲート ４６ ＤＡＣ ＤＳ，ＤＳ′，ＤＳ２，ＤＳ４ データ信号 ＭＥＭＷ，ＭＥＭＷ′ メモリ書き込み信号 ＭＥＭＲ，ＭＥＭＲ′ メモリ読み出し信号 ＳＡ，ＳＡ′ アドレス信号 ＳＦ 拡大係数 ＩＯＲ，ＩＯＲ′ レジスタ読み出し信号 ＩＯＷ，ＩＯＷ′ レジスタ書き込み信号 ＶＳＹＮＣＨ 垂直同期信号 ＨＳＹＮＣＨ 水平同期信号 ＡＳ１，ＡＳ２ ＡＳ１０，ＡＳ２０ 表示信号 ＲＥ イネーブル信号 Ｗ，Ｗ２ ウィンドウ ＷＦ１，ＷＦ２ ウィンドウ信号
【手続補正書】
【提出日】平成１２年３月１７日（２０００．３．１７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【発明の名称】 複数のディスプレイを制御する装置、該装置を有するシステム
、ならびにそのための方法
、ならびにそのための方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 本発明は、複数のディスプレイを制御する装置たとえばＶＧＡアダプタ、この
装置を適用可能なシステム、ならびに複数のディスプレイを制御する方法に関す
る。
装置を適用可能なシステム、ならびに複数のディスプレイを制御する方法に関す
る。
【０００２】 ディスプレイまたはモニタは、コンピュータシステムにおいて一般にモニタイ
ンタフェースにおいて駆動され、それによって制御される。ＰＣコンピュータシ
ステムでは、たとえばＶＧＡ規格に従って動作するモニタインタフェースを使用
することができ、これは専用のスクリーンコントロールユニットたとえばＶＧＡ
コントローラまたはＶＧＡアダプタによって得られる。この場合、ＰＣのオペレ
ーティングシステムは一般に、ＶＧＡアダプタを制御するための対応のドライバ
プログラムを有しており、個々のＰＣにインストールされているアプリケーショ
ンプログラムはグラフィックやテキストの表示が必要なとき、このドライバプロ
グラムにアクセスし、これによってＶＧＡアダプタの制御を受けてディスプレイ
ユニットに相応の画像を表示させることができる。
ンタフェースにおいて駆動され、それによって制御される。ＰＣコンピュータシ
ステムでは、たとえばＶＧＡ規格に従って動作するモニタインタフェースを使用
することができ、これは専用のスクリーンコントロールユニットたとえばＶＧＡ
コントローラまたはＶＧＡアダプタによって得られる。この場合、ＰＣのオペレ
ーティングシステムは一般に、ＶＧＡアダプタを制御するための対応のドライバ
プログラムを有しており、個々のＰＣにインストールされているアプリケーショ
ンプログラムはグラフィックやテキストの表示が必要なとき、このドライバプロ
グラムにアクセスし、これによってＶＧＡアダプタの制御を受けてディスプレイ
ユニットに相応の画像を表示させることができる。
【０００３】 さて、１台のコンピュータにおいて複数の表示ユニットやディスプレイの動作
が必要とされる適用事例が存在する。一般に複数のディスプレイが必要となるの
は、複数の人々がデータの捕捉や処理プロセスを監視するとき、あるいはそれぞ
れ異なる人に対し、１つの全体画像に関する所定の全体情報のうちそれぞれ一部
分だけしか表示させないようにするときである。複数のディスプレイによる典型
的な適用事例はたとえばキャッシュレジスタやＰＯＳ端末などにおいて行われ、
これらは少なくともオペレータ用のディスプレイと顧客用のディスプレイを装備
している。オペレータには第１のモニタにおいてたとえば全画像が表示されるの
に対し、顧客にはその方向に向けられた別の表示装置上に部分画像だけしか表示
されず、つまり全画像からトリミングされたウィンドウだけしか表示されない。
しかもコンピュータシステムには、宣伝または一般的な情報を再生するための特
別なアニメーションスクリーンや、次の顧客の予約番号表示用の数値表示ユニッ
トを設けることも可能であって、やはりそのような情報をオペレータに表示され
る全画像のうちの１つのウィンドウとすることができる。さて、コンピュータシ
ステムの各ディスプレイユニットが固有のインタフェースつまりたとえば固有の
ＶＧＡアダプタを介して制御される場合には、個々のスクリーン制御ユニットの
個数に応じてその収容のためにかなり大きなスペースが必要とされる。しかも、
複数のスクリーン制御ユニットを使用するということは、それ相応に大きなコス
トがかかることを意味する。また、複数の独立したスクリーン制御ユニットの管
理または制御によって、時間的にクリティカルな問題も生じるし、あるいはプロ
セッサの能力が不所望に多く使われてしまうことにもなる。しかも、多数のオペ
レーティングシステムは複数のＶＧＡアダプタの接続を許可していない。
が必要とされる適用事例が存在する。一般に複数のディスプレイが必要となるの
は、複数の人々がデータの捕捉や処理プロセスを監視するとき、あるいはそれぞ
れ異なる人に対し、１つの全体画像に関する所定の全体情報のうちそれぞれ一部
分だけしか表示させないようにするときである。複数のディスプレイによる典型
的な適用事例はたとえばキャッシュレジスタやＰＯＳ端末などにおいて行われ、
これらは少なくともオペレータ用のディスプレイと顧客用のディスプレイを装備
している。オペレータには第１のモニタにおいてたとえば全画像が表示されるの
に対し、顧客にはその方向に向けられた別の表示装置上に部分画像だけしか表示
されず、つまり全画像からトリミングされたウィンドウだけしか表示されない。
しかもコンピュータシステムには、宣伝または一般的な情報を再生するための特
別なアニメーションスクリーンや、次の顧客の予約番号表示用の数値表示ユニッ
トを設けることも可能であって、やはりそのような情報をオペレータに表示され
る全画像のうちの１つのウィンドウとすることができる。さて、コンピュータシ
ステムの各ディスプレイユニットが固有のインタフェースつまりたとえば固有の
ＶＧＡアダプタを介して制御される場合には、個々のスクリーン制御ユニットの
個数に応じてその収容のためにかなり大きなスペースが必要とされる。しかも、
複数のスクリーン制御ユニットを使用するということは、それ相応に大きなコス
トがかかることを意味する。また、複数の独立したスクリーン制御ユニットの管
理または制御によって、時間的にクリティカルな問題も生じるし、あるいはプロ
セッサの能力が不所望に多く使われてしまうことにもなる。しかも、多数のオペ
レーティングシステムは複数のＶＧＡアダプタの接続を許可していない。
【０００４】 アメリカ合衆国特許US5488385Aによれば、２つのディスプレイを同時に制御す
るための専用のＶＧＡアダプタを備えた装置がすでに提案されており、これらの
ディスプレイ上でそれぞれ他方のディスプレイとは無関係な全画像を表示させる
ことができる。この装置は、２つの全画像の画像データをワードごとにインタリ
ーブさせて記憶するビデオメモリと、このビデオメモリと接続されてたコンバー
タ回路を有しており、このコンバータ回路はビデオメモリからシーケンシャルに
読み出された画像データから、各ディスプレイを制御する表示信号を形成する。
この場合、部分画像の表示は行われていない。
るための専用のＶＧＡアダプタを備えた装置がすでに提案されており、これらの
ディスプレイ上でそれぞれ他方のディスプレイとは無関係な全画像を表示させる
ことができる。この装置は、２つの全画像の画像データをワードごとにインタリ
ーブさせて記憶するビデオメモリと、このビデオメモリと接続されてたコンバー
タ回路を有しており、このコンバータ回路はビデオメモリからシーケンシャルに
読み出された画像データから、各ディスプレイを制御する表示信号を形成する。
この場合、部分画像の表示は行われていない。
【０００５】 アメリカ合衆国特許US5500654Aにより公知のＶＧＡコントローラによれば、た
とえば６４０×４８０の画素のビデオウィンドウを、それよりも大きな表示面積
たとえば１０２４×７６８の画素をもつ単一のディスプレイのスクリーンにおい
て、任意の場所に表示させることができる。その際、ビデオウィンドウの画像デ
ータはビデオメモリに格納されている。また、各ビデオウィンドウには、第１の
画素のための開始アドレスとウィンドウのサイズが割り当てられている。
とえば６４０×４８０の画素のビデオウィンドウを、それよりも大きな表示面積
たとえば１０２４×７６８の画素をもつ単一のディスプレイのスクリーンにおい
て、任意の場所に表示させることができる。その際、ビデオウィンドウの画像デ
ータはビデオメモリに格納されている。また、各ビデオウィンドウには、第１の
画素のための開始アドレスとウィンドウのサイズが割り当てられている。
【０００６】 本発明の課題は、複数のディスプレイを制御する装置あるいはこの装置を備え
たシステムならびに、複数のディスプレイのウィンドウ機能を用いた動作を可能
にする対応する方法を提供することである。
たシステムならびに、複数のディスプレイのウィンドウ機能を用いた動作を可能
にする対応する方法を提供することである。
【０００７】 この課題は、請求項１記載の装置、請求項１３記載のシステムあるいは請求項
１４記載の方法により解決される。これによれば、本発明による装置たとえば本
発明によるＶＧＡアダプタは複数のディスプレイを同時に制御し、この装置は画
像データを表示信号に変換して個々のディスプレイに送出し、これによって画像
全体またはその全画像中のウィンドウ、あるいはいっしょに表示すべき仮想の画
像平面の一部分中のウィンドウをディスプレイに生じさせることができる。さら
に本発明による装置は、画像全体の画像データを記憶するビデオメモリと、この
ビデオメモリと接続されたコンバータ回路を有しており、このコンバータ回路は
、ビデオメモリからシーケンシャルにまたはランダムに読み出された画像データ
から、色値または標準値をもつディスプレイ制御用の表示信号を発生させる。さ
らにコンバータ回路と接続されたレジスタ装置が設けられており、このレジスタ
装置は、全画像のうち複数のディスプレイの１つに表示すべき各ウィンドウを表
すウィンドウデータを発生する。レジスタ装置は複数のレジスタセットをもつレ
ジスタを有しており、これらのレジスタセットはｎ個のディスプレイのうちの１
つにそれぞれ割り当てられている。また、レジスタ装置はそれぞれ制御すべきデ
ィスプレイごとに、拡大係数を格納するための第３のレジスタを有しており、こ
の拡大係数はディスプレイにウィンドウを表示させるべきサイズに対する尺度で
ある。この場合、コンバータ回路は、全画像のうちそれぞれ表示すべきウィンド
ウに割り当てられた画像データに対し、レジスタ装置のウィンドウデータに依存
して色値をもつ表示信号を発生する。さらにこのコンバータ回路は、全画像中の
表示すべき個々のウィンドウに割り当てられていない他のすべての画像データに
対し、標準値をもつ表示信号を発生する。
１４記載の方法により解決される。これによれば、本発明による装置たとえば本
発明によるＶＧＡアダプタは複数のディスプレイを同時に制御し、この装置は画
像データを表示信号に変換して個々のディスプレイに送出し、これによって画像
全体またはその全画像中のウィンドウ、あるいはいっしょに表示すべき仮想の画
像平面の一部分中のウィンドウをディスプレイに生じさせることができる。さら
に本発明による装置は、画像全体の画像データを記憶するビデオメモリと、この
ビデオメモリと接続されたコンバータ回路を有しており、このコンバータ回路は
、ビデオメモリからシーケンシャルにまたはランダムに読み出された画像データ
から、色値または標準値をもつディスプレイ制御用の表示信号を発生させる。さ
らにコンバータ回路と接続されたレジスタ装置が設けられており、このレジスタ
装置は、全画像のうち複数のディスプレイの１つに表示すべき各ウィンドウを表
すウィンドウデータを発生する。レジスタ装置は複数のレジスタセットをもつレ
ジスタを有しており、これらのレジスタセットはｎ個のディスプレイのうちの１
つにそれぞれ割り当てられている。また、レジスタ装置はそれぞれ制御すべきデ
ィスプレイごとに、拡大係数を格納するための第３のレジスタを有しており、こ
の拡大係数はディスプレイにウィンドウを表示させるべきサイズに対する尺度で
ある。この場合、コンバータ回路は、全画像のうちそれぞれ表示すべきウィンド
ウに割り当てられた画像データに対し、レジスタ装置のウィンドウデータに依存
して色値をもつ表示信号を発生する。さらにこのコンバータ回路は、全画像中の
表示すべき個々のウィンドウに割り当てられていない他のすべての画像データに
対し、標準値をもつ表示信号を発生する。
【０００８】 本発明による装置の格別な利点は、レジスタ装置を利用することで、ピクセル
の割り当てられたディジタル画像データとしてビデオメモリに格納されている画
像全体のうち任意のウィンドウ部分を、複数のディスプレイのうちの１つに表示
させるためのプログラミング可能なウィンドウ機能が、ウィンドウデータを用い
たレジスタ装置の簡単な割り当てあるいはプログラミングにより実現されること
である。つまり上位の制御ユニットたとえばＰＣのＣＰＵなどは、対応するディ
スプレイに全画像中からウィンドウを表示させるために、そのウィンドウに割り
当てられたウィンドウデータをレジスタ装置にロードするだけでよい。全画像中
から表示されるウィンドウは、表示されるウィンドウを特徴づけまたは規定しレ
ジスタ装置にロードされているウィンドウデータに依存しているので、適用事例
に応じて様々なウィンドウを個々のディスプレイに同時に表示させることができ
る。ここでウィンドウとは画像全体のうち各々一部分のことであり、このウィン
ドウを画像全体に対応させることもできる。
の割り当てられたディジタル画像データとしてビデオメモリに格納されている画
像全体のうち任意のウィンドウ部分を、複数のディスプレイのうちの１つに表示
させるためのプログラミング可能なウィンドウ機能が、ウィンドウデータを用い
たレジスタ装置の簡単な割り当てあるいはプログラミングにより実現されること
である。つまり上位の制御ユニットたとえばＰＣのＣＰＵなどは、対応するディ
スプレイに全画像中からウィンドウを表示させるために、そのウィンドウに割り
当てられたウィンドウデータをレジスタ装置にロードするだけでよい。全画像中
から表示されるウィンドウは、表示されるウィンドウを特徴づけまたは規定しレ
ジスタ装置にロードされているウィンドウデータに依存しているので、適用事例
に応じて様々なウィンドウを個々のディスプレイに同時に表示させることができ
る。ここでウィンドウとは画像全体のうち各々一部分のことであり、このウィン
ドウを画像全体に対応させることもできる。
【０００９】 しかも本発明による装置のこのようなプログラミング可能なウィンドウ機能に
よって、高度なフレキシビリティと幅広い適用分野が実現される。その理由は、
種々のディスプレイに表示すべき個々のウィンドウを、対応するウィンドウデー
タをレジスタ装置にロードすることで任意のアプリケーションプログラム側から
規定できるからである。
よって、高度なフレキシビリティと幅広い適用分野が実現される。その理由は、
種々のディスプレイに表示すべき個々のウィンドウを、対応するウィンドウデー
タをレジスタ装置にロードすることで任意のアプリケーションプログラム側から
規定できるからである。
【００１０】 本発明による装置を、同じ形式またはそれぞれ異なる形式の複数のｎ個のディ
スプレイを制御するために設計することができる。この場合、ディスプレイとし
て、たとえば陰極線管形ディスプレイ（ＣＲＴディスプレイ）、ＬＣＤディスプ
レイ、プラズマディスプレイ、および類似のディスプレイが対象となる。
スプレイを制御するために設計することができる。この場合、ディスプレイとし
て、たとえば陰極線管形ディスプレイ（ＣＲＴディスプレイ）、ＬＣＤディスプ
レイ、プラズマディスプレイ、および類似のディスプレイが対象となる。
【００１１】 本発明による装置のコンバータ回路は、ｎ個のディスプレイをダイレクトに制
御するためにｎ個の表示信号発生装置を有することができ、これらはそれぞれデ
ィスプレイの種類に合わせて設計されており、各ディスプレイをじかに制御する
。たとえば３つのＣＲＴモニタを制御しようという場合には、本発明による装置
のコンバータ回路は表示信号発生装置としてそれ相応に、３つのＲＡＭＤＡＣを
有する。これに対したとえばＣＲＴモニタおよびＬＣＤディスプレイを制御しよ
うという場合には、本発明による装置のコンバータ回路は表示信号発生装置とし
てそれ相応に、ＣＲＴモニタを制御するためのＲＡＭＤＡＣとＬＣＤディスプレ
イを制御するための回路を有する。たとえばアメリカ合衆国特許5,491,496には
、相応の表示信号発生装置を備えた様々なコンバータ回路について記載されてい
る。
御するためにｎ個の表示信号発生装置を有することができ、これらはそれぞれデ
ィスプレイの種類に合わせて設計されており、各ディスプレイをじかに制御する
。たとえば３つのＣＲＴモニタを制御しようという場合には、本発明による装置
のコンバータ回路は表示信号発生装置としてそれ相応に、３つのＲＡＭＤＡＣを
有する。これに対したとえばＣＲＴモニタおよびＬＣＤディスプレイを制御しよ
うという場合には、本発明による装置のコンバータ回路は表示信号発生装置とし
てそれ相応に、ＣＲＴモニタを制御するためのＲＡＭＤＡＣとＬＣＤディスプレ
イを制御するための回路を有する。たとえばアメリカ合衆国特許5,491,496には
、相応の表示信号発生装置を備えた様々なコンバータ回路について記載されてい
る。
【００１２】 本発明によれば複数のディスプレイを同時に制御するために基本的に、付加的
なレジスタ装置と、制御すべきディスプレイの個数と形式に応じて設計されたコ
ンバータ回路が設けられていればよく、それらの装置はたとえば集積回路として
設計することができるので、本発明による装置または本発明によるＶＧＡアダプ
タを、プリント配線板やコントロール基板にスペースを節約して取り付けること
ができる。
なレジスタ装置と、制御すべきディスプレイの個数と形式に応じて設計されたコ
ンバータ回路が設けられていればよく、それらの装置はたとえば集積回路として
設計することができるので、本発明による装置または本発明によるＶＧＡアダプ
タを、プリント配線板やコントロール基板にスペースを節約して取り付けること
ができる。
【００１３】 レジスタ装置は有利にはｎレジスタ長をもち、レジスタの各桁に対しワードご
とにまたは桁ごとに、たとえば上位のプロセッサ装置、ホストまたはパーソナル
コンピュータのＣＰＵによってディジタルウィンドウデータを書き込むことがで
きる。このため、僅かな回数のプログラムステップによりウィンドウをプログラ
ミングすることができる。
とにまたは桁ごとに、たとえば上位のプロセッサ装置、ホストまたはパーソナル
コンピュータのＣＰＵによってディジタルウィンドウデータを書き込むことがで
きる。このため、僅かな回数のプログラムステップによりウィンドウをプログラ
ミングすることができる。
【００１４】 レジスタ装置はディスプレイごとに１つのレジスタを有しており、そこにおい
て１つの画像全体の画像データのいずれがディスプレイに表示すべきウィンドウ
に割り当てられているのかが表されている。また、ディスプレイのスクリーン上
でウィンドウを表示すべき位置のアドレスデータを格納するために、付加的なレ
ジスタが用いられる。この場合、ウィンドウにより占有されていないスクリーン
上の位置には標準値が書き込まれる。さらに、拡大係数の表すために別のレジス
タが設けられている。これにより、全画像中の一部分をそれ相応に拡大してディ
スプレイに表示させることができる。
て１つの画像全体の画像データのいずれがディスプレイに表示すべきウィンドウ
に割り当てられているのかが表されている。また、ディスプレイのスクリーン上
でウィンドウを表示すべき位置のアドレスデータを格納するために、付加的なレ
ジスタが用いられる。この場合、ウィンドウにより占有されていないスクリーン
上の位置には標準値が書き込まれる。さらに、拡大係数の表すために別のレジス
タが設けられている。これにより、全画像中の一部分をそれ相応に拡大してディ
スプレイに表示させることができる。
【００１５】 本発明による装置または本発明によるＶＧＡアダプタは、本発明によるシステ
ムにおいて使用される。このシステムは複数のディスプレイとプロセッサ装置を
有しており、たとえばバスシステム、ＣＰＵ、大容量記憶装置、メインメモリ等
を備えたパーソナルコンピュータを有している。上記のプロセッサ装置は、本発
明による装置のビデオメモリに格納される画像データを発生し、表示の目的でこ
の画像データをビデオメモリからシーケンシャルにまたはランダムに読み出す。
さらに本発明によるシステムのプロセッサ装置は、本発明による装置のレジスタ
装置にウィンドウデータをロードする機能を有しており、これは全画像のうちア
プリケーションプログラム側で設定されたウィンドウを本発明によるシステムの
複数のディスプレイのうちの１つに表示させることを目的とする。
ムにおいて使用される。このシステムは複数のディスプレイとプロセッサ装置を
有しており、たとえばバスシステム、ＣＰＵ、大容量記憶装置、メインメモリ等
を備えたパーソナルコンピュータを有している。上記のプロセッサ装置は、本発
明による装置のビデオメモリに格納される画像データを発生し、表示の目的でこ
の画像データをビデオメモリからシーケンシャルにまたはランダムに読み出す。
さらに本発明によるシステムのプロセッサ装置は、本発明による装置のレジスタ
装置にウィンドウデータをロードする機能を有しており、これは全画像のうちア
プリケーションプログラム側で設定されたウィンドウを本発明によるシステムの
複数のディスプレイのうちの１つに表示させることを目的とする。
【００１６】 画像データを複数のディスプレイに同時に表示させる本発明による方法は、本
発明によるシステムにインプリメントされており、以下のステップを有している
。
発明によるシステムにインプリメントされており、以下のステップを有している
。
【００１７】 全画像の画像データを発生させて記憶する。
【００１８】 画像全体のうち複数のディスプレイの１つに表示すべきウィンドウ各々を特徴
づけるウィンドウデータを発生させて記憶する。
づけるウィンドウデータを発生させて記憶する。
【００１９】 次に、記憶された画像データをディスプレイの種類に依存してシーケンシャル
にまたはランダムに読み出し、それぞれ色値または標準値をもつ表示信号に変換
する。その際、色値をもつ表示信号は、全画像のうち表示すべきウィンドウに割
り当てられた画像データに対しウィンドウデータに依存して発生させ、標準値を
もつ表示信号は、全画像のうち表示すべきウィンドウに割り当てられていない他
のすべての画像データに対して発生させる。
にまたはランダムに読み出し、それぞれ色値または標準値をもつ表示信号に変換
する。その際、色値をもつ表示信号は、全画像のうち表示すべきウィンドウに割
り当てられた画像データに対しウィンドウデータに依存して発生させ、標準値を
もつ表示信号は、全画像のうち表示すべきウィンドウに割り当てられていない他
のすべての画像データに対して発生させる。
【００２０】 従属請求項２から１２および１５には、本発明の有利な実施形態が示されてい
る。本発明のその他の利点や有利な実施形態ならびに適用事例は、図面を参照し
て説明する本発明の２つの実施形態の以下の記述に示されている。
る。本発明のその他の利点や有利な実施形態ならびに適用事例は、図面を参照し
て説明する本発明の２つの実施形態の以下の記述に示されている。
【００２１】 図１は、本発明によるシステムの第１の実施形態を示すブロック図である。
【００２２】 図２は、本発明によるシステムの図１の実施形態で適用できる表示信号発生装
置のブロック図である。
置のブロック図である。
【００２３】 図３は、本発明によるシステムの第２の実施形態を示すブロック図である。
【００２４】 図４は、図３のブロック図に示したビデオメモリの個々の領域と種々のディス
プレイとの対応関係を表した図である
プレイとの対応関係を表した図である
【００２５】 図１には、本発明によるシステムの第１の実施形態のブロック図が示されてい
る。このシステムはパーソナルコンピュータをベースとしてプロセッサ装置とし
て構成されており、実質的にＣＰＵ１０、ＲＡＭとして構成されたメインメモリ
１２、たとえばハードディスクなどの大容量記憶装置１２、本発明による装置で
あるＶＧＡアダプタ１８ならびにバス１６を有しており、このバスを介して各装
置１０，１２，１４，１８は互いに通信することができる。ＣＰＵ１０はたとえ
ばマイクロプロセッサを有しており、これは１００ＭＨｚでクロック制御されて
いる。大容量記憶装置１４には、オペレーティングシステム、ドライバプログラ
ムおよびアプリケーションプログラムが格納されている。バス１６は、パーソナ
ルコンピュータにおいて一般的であるようにデータライン、アドレスラインおよ
び制御ラインのすべてを有している。パーソナルコンピュータはさらにたとえば
ＢＩＯＳ、入出力インタフェースおよびその他のユニットも有しており、それ以
外も通常の構造を有している。これらのユニットは一般に公知であり、したがっ
て簡単にするために図１には描かれていない。
る。このシステムはパーソナルコンピュータをベースとしてプロセッサ装置とし
て構成されており、実質的にＣＰＵ１０、ＲＡＭとして構成されたメインメモリ
１２、たとえばハードディスクなどの大容量記憶装置１２、本発明による装置で
あるＶＧＡアダプタ１８ならびにバス１６を有しており、このバスを介して各装
置１０，１２，１４，１８は互いに通信することができる。ＣＰＵ１０はたとえ
ばマイクロプロセッサを有しており、これは１００ＭＨｚでクロック制御されて
いる。大容量記憶装置１４には、オペレーティングシステム、ドライバプログラ
ムおよびアプリケーションプログラムが格納されている。バス１６は、パーソナ
ルコンピュータにおいて一般的であるようにデータライン、アドレスラインおよ
び制御ラインのすべてを有している。パーソナルコンピュータはさらにたとえば
ＢＩＯＳ、入出力インタフェースおよびその他のユニットも有しており、それ以
外も通常の構造を有している。これらのユニットは一般に公知であり、したがっ
て簡単にするために図１には描かれていない。
【００２６】 ＶＧＡアダプタ１８は入力側でバス１６と接続されており、出力側では第１の
ディスプレイ２０および第２のディスプレイ２２と接続されており、これらのデ
ィスプレイはＣＲＴモニタとして同じ構造で設計されている。ＶＧＡアダプタ１
８は、第１のディスプレイ２０を制御する第１の表示信号ＡＳ１と、第２のディ
スプレイ２２を制御する第２の表示信号ＡＳ２を発生させる。これらの表示信号
ＡＳ１，ＡＳ２はそれぞれ、ＣＲＴモニタの制御について一般的な仕様をもつＲ
ＧＢ信号である。さらにＶＧＡアダプタ１８は垂直同期信号ＶＳＹＮＣＨと水平
同期信号ＨＳＹＮＣＨを発生させ、これらによってＣＲＴモニタにおける慣用の
垂直偏向および水平偏向が制御される。
ディスプレイ２０および第２のディスプレイ２２と接続されており、これらのデ
ィスプレイはＣＲＴモニタとして同じ構造で設計されている。ＶＧＡアダプタ１
８は、第１のディスプレイ２０を制御する第１の表示信号ＡＳ１と、第２のディ
スプレイ２２を制御する第２の表示信号ＡＳ２を発生させる。これらの表示信号
ＡＳ１，ＡＳ２はそれぞれ、ＣＲＴモニタの制御について一般的な仕様をもつＲ
ＧＢ信号である。さらにＶＧＡアダプタ１８は垂直同期信号ＶＳＹＮＣＨと水平
同期信号ＨＳＹＮＣＨを発生させ、これらによってＣＲＴモニタにおける慣用の
垂直偏向および水平偏向が制御される。
【００２７】 ディスプレイ２０および２２のスクリーン上にはたとえば、６４０行×６４０
列に対応する６４０×６４０の画素またはピクセルを、それぞれ２５６色で表示
させることができる。
列に対応する６４０×６４０の画素またはピクセルを、それぞれ２５６色で表示
させることができる。
【００２８】 ＶＧＡアダプタは１８は基本的に、ＲＡＭとして構成されたビデオメモリ３８
と、このビデオメモリ３８の読み出し書き込み過程をダイレクトに制御するビデ
オメモリ制御ユニット４０と、ビデオメモリ３８のためのアドレス制御ユニット
３６と、レジスタ装置３２と、このレジスタ装置３２により制御されるコンバー
タ回路２４と、垂直同期信号ＶＳＹＮＣＨおよび水平同期信号ＨＳＹＮＣＨを発
生させるタイミング回路３０と、バスインタフェース３４を有しており、このバ
スインタフェースを介してＶＧＡアダプタ１８はパーソナルコンピュータのバス
１６と接続されている。慣用のＶＧＡアダプタの詳しい構造に関しては、たとえ
ばアメリカ合衆国特許US5,491,496で説明されており、この点についてはこれを
参照文献とする。
と、このビデオメモリ３８の読み出し書き込み過程をダイレクトに制御するビデ
オメモリ制御ユニット４０と、ビデオメモリ３８のためのアドレス制御ユニット
３６と、レジスタ装置３２と、このレジスタ装置３２により制御されるコンバー
タ回路２４と、垂直同期信号ＶＳＹＮＣＨおよび水平同期信号ＨＳＹＮＣＨを発
生させるタイミング回路３０と、バスインタフェース３４を有しており、このバ
スインタフェースを介してＶＧＡアダプタ１８はパーソナルコンピュータのバス
１６と接続されている。慣用のＶＧＡアダプタの詳しい構造に関しては、たとえ
ばアメリカ合衆国特許US5,491,496で説明されており、この点についてはこれを
参照文献とする。
【００２９】 ビデオメモリ３８はビデオメモリ制御ユニット４０、コンバータ回路、ならび
にアドレス制御ユニット３６と接続されている。ＣＰＵ１０がバスインタフェー
ス３４を介してビデオメモリ３８に書き込みを行おうとする場合、つまり画像デ
ータをビデオメモリ３８に記憶させようとする場合、バスインタフェース３４は
ビデオメモリ制御ユニット４０にメモリ書き込み信号ＭＥＮＷを送出し、さらに
アドレス信号ＳＡをアドレス制御ユニット３６に送出し、アドレス制御ユニット
はそのアドレス信号ＳＡをビデオメモリ３８のためのアドレスに変換する。メモ
リ書き込み信号ＭＥＮＷがビデオメモリ制御ユニット４０に到来すると、このユ
ニットはビデオメモリ３８に対し、供給されたアドレスにおけるデータ信号ＤＳ
の画像データ書き込みを許可する。画像データをビデオメモリ３８から読み出そ
うというときには、バスインタフェース３４はＣＰＵ１０にコントロールされて
メモリ読み出し信号ＭＥＭＲをビデオメモリ制御ユニット４０へ送出し、それに
応じてこのユニットはビデオメモリ３８に対し、コンバータ回路２４に到来した
アドレスにある画像データの読み出しを許可する。ビデオメモリ３８は、６４０
×６４０の画素またはピクセルの画像データつまり第１のディスプレイ２０およ
び第２のディスプレイ２２のスクリーンに表示可能な画像全体の画像データを記
憶するように設計されている。
にアドレス制御ユニット３６と接続されている。ＣＰＵ１０がバスインタフェー
ス３４を介してビデオメモリ３８に書き込みを行おうとする場合、つまり画像デ
ータをビデオメモリ３８に記憶させようとする場合、バスインタフェース３４は
ビデオメモリ制御ユニット４０にメモリ書き込み信号ＭＥＮＷを送出し、さらに
アドレス信号ＳＡをアドレス制御ユニット３６に送出し、アドレス制御ユニット
はそのアドレス信号ＳＡをビデオメモリ３８のためのアドレスに変換する。メモ
リ書き込み信号ＭＥＮＷがビデオメモリ制御ユニット４０に到来すると、このユ
ニットはビデオメモリ３８に対し、供給されたアドレスにおけるデータ信号ＤＳ
の画像データ書き込みを許可する。画像データをビデオメモリ３８から読み出そ
うというときには、バスインタフェース３４はＣＰＵ１０にコントロールされて
メモリ読み出し信号ＭＥＭＲをビデオメモリ制御ユニット４０へ送出し、それに
応じてこのユニットはビデオメモリ３８に対し、コンバータ回路２４に到来した
アドレスにある画像データの読み出しを許可する。ビデオメモリ３８は、６４０
×６４０の画素またはピクセルの画像データつまり第１のディスプレイ２０およ
び第２のディスプレイ２２のスクリーンに表示可能な画像全体の画像データを記
憶するように設計されている。
【００３０】 図１による実施例において前提としているのは、６４０×６４０の画素または
ピクセルのうちそれぞれ対応づけられた画素についてビデオメモリ３８に格納さ
れている画像データは、ディスプレイ２０または２２に表示可能な２５６色の可
能な色のうちの一色にも対応していることである。６４０×６４０の画素の画像
データはＣＰＵ１０により、それ相応の回数の書き込みサイクルにより行と列ご
とにアドレスをインクリメントしながらビデオメモリ３８に読み込まれる。ビデ
オメモリ３８から画像全体を読み出す場合、画像全体の画像データがやはり行と
列ごとのラスタ走査において、相応に６４０×６４０の読み出しサイクルでアド
レスを適切にインクリメントしてビデオメモリ３８からシーケンシャルに読み出
される。そして読み出された画像データは、コンバータ回路２４により表示信号
ＡＳ１，ＡＳ２に変換され、ディスプレイ２０，２２により同様にそれ相応の行
と列のラスタ走査で、タイミング回路３０の垂直同期信号ＶＳＹＮＣＨと水平同
期信号ＨＳＹＮＣＨにより同期合わせされて表示される。
ピクセルのうちそれぞれ対応づけられた画素についてビデオメモリ３８に格納さ
れている画像データは、ディスプレイ２０または２２に表示可能な２５６色の可
能な色のうちの一色にも対応していることである。６４０×６４０の画素の画像
データはＣＰＵ１０により、それ相応の回数の書き込みサイクルにより行と列ご
とにアドレスをインクリメントしながらビデオメモリ３８に読み込まれる。ビデ
オメモリ３８から画像全体を読み出す場合、画像全体の画像データがやはり行と
列ごとのラスタ走査において、相応に６４０×６４０の読み出しサイクルでアド
レスを適切にインクリメントしてビデオメモリ３８からシーケンシャルに読み出
される。そして読み出された画像データは、コンバータ回路２４により表示信号
ＡＳ１，ＡＳ２に変換され、ディスプレイ２０，２２により同様にそれ相応の行
と列のラスタ走査で、タイミング回路３０の垂直同期信号ＶＳＹＮＣＨと水平同
期信号ＨＳＹＮＣＨにより同期合わせされて表示される。
【００３１】 レジスタ装置３２は１６桁のレジスタ３３を有しており、レジスタ書き込み信
号ＩＯＷがレジスタ装置３２に到来したとき、ＣＰＵはこのレジスタにウィンド
ウデータと称する特別なデータを書き込むことができる。図１に示されているよ
うにレジスタ装置３２は３つの信号を送出し、つまりウィンドウ信号ＷＦ１とイ
ネーブル信号ＲＥとウィンドウ信号ＷＦ２を送出する。
号ＩＯＷがレジスタ装置３２に到来したとき、ＣＰＵはこのレジスタにウィンド
ウデータと称する特別なデータを書き込むことができる。図１に示されているよ
うにレジスタ装置３２は３つの信号を送出し、つまりウィンドウ信号ＷＦ１とイ
ネーブル信号ＲＥとウィンドウ信号ＷＦ２を送出する。
【００３２】 コンバータ回路２４は、表示信号発生回路として第１のＲＡＭＤＡＣ２６と第
２のＲＡＭＤＡＣ２８を有しており、これらは同一の構成を有している。慣用の
ＲＡＭＤＡＣの構造はアメリカ合衆国特許US5,574,478に記載されており、それ
を参照されたい。第１のＲＡＭＤＡＣ２６は入力側でビデオメモリ３８およびレ
ジスタ装置３２と接続されており、これによってビデオメモリ３８からシーケン
シャルに読み出されたデータ信号ＤＳ中の画像データ、あるいはレジスタ装置３
２からのウィンドウ信号ＷＦ１およびイネーブル信号ＲＥを得ることができる。
２のＲＡＭＤＡＣ２８を有しており、これらは同一の構成を有している。慣用の
ＲＡＭＤＡＣの構造はアメリカ合衆国特許US5,574,478に記載されており、それ
を参照されたい。第１のＲＡＭＤＡＣ２６は入力側でビデオメモリ３８およびレ
ジスタ装置３２と接続されており、これによってビデオメモリ３８からシーケン
シャルに読み出されたデータ信号ＤＳ中の画像データ、あるいはレジスタ装置３
２からのウィンドウ信号ＷＦ１およびイネーブル信号ＲＥを得ることができる。
【００３３】 図２には、図１のＲＡＭＤＡＣ２８の構造が示されている。ＲＡＭＤＡＣ２８
は、ＲＡＭとして構成されたメモリ４２と論理結合デバイスとしてのＡＮＤゲー
ト４４と３重のＤＡＣ４６を有している。その際、ＡＮＤゲート４４の入力側は
メモリ４２の出力側と接続されており、さらにこのゲートにはウィンドウ信号Ｗ
Ｆ２が供給される。また、ＤＡＣ４６は入力側でＡＮＤゲート４４と接続されて
おり、出力側において表示信号ＡＳ２をＲＧＢ信号として発生させる。メモリ４
２の入力側に画像データとともに供給されるデータ信号ＤＳはたとえば８ｂｉｔ
幅であって、ビデオメモリ３８内の個々の画像データに割り当てられている２５
６色の可能な色値のうちのそれぞれ１つに対応する。メモリ４２にイネーブル信
号ＲＥ（readenable）が到来すると、メモリ４２は供給されるデータ信号ＤＳに
従って１８ｂｉｔ幅の色値信号を読み出し、この信号は、レジスタ装置３２から
のウィンドウ信号ＷＦ２がＡＮＤゲート４４にアクティブハイで到来していると
き、ＡＮＤゲート４４を介してＤＡＣ４６の入力側へ到達する。ついでＤＡＣ４
６は適切なディジタルアナログ変換により、１８ｂｉｔ幅の色値信号からＲＧＢ
信号を表示信号ＡＳ２として発生する。これに対し、ＲＡＭＤＡＣのＡＮＤゲー
ト４４の入力側にウィンドウ信号ＷＦ２が到来していなければ、つまり「０」が
加わっていれば、色値信号はメモリ４２からＤＡＣ４６へは転送されず、ＡＮＤ
ゲート４４の出力側にはゼロ値データ信号が送出される。これは標準値たとえば
黒色、帰線消去値あるいはボーダー信号（Border-Signal）に相応し、ＤＡＣ４
６により標準値をもつそれ相応のアナログ表示信号ＡＳ２に変換される。
は、ＲＡＭとして構成されたメモリ４２と論理結合デバイスとしてのＡＮＤゲー
ト４４と３重のＤＡＣ４６を有している。その際、ＡＮＤゲート４４の入力側は
メモリ４２の出力側と接続されており、さらにこのゲートにはウィンドウ信号Ｗ
Ｆ２が供給される。また、ＤＡＣ４６は入力側でＡＮＤゲート４４と接続されて
おり、出力側において表示信号ＡＳ２をＲＧＢ信号として発生させる。メモリ４
２の入力側に画像データとともに供給されるデータ信号ＤＳはたとえば８ｂｉｔ
幅であって、ビデオメモリ３８内の個々の画像データに割り当てられている２５
６色の可能な色値のうちのそれぞれ１つに対応する。メモリ４２にイネーブル信
号ＲＥ（readenable）が到来すると、メモリ４２は供給されるデータ信号ＤＳに
従って１８ｂｉｔ幅の色値信号を読み出し、この信号は、レジスタ装置３２から
のウィンドウ信号ＷＦ２がＡＮＤゲート４４にアクティブハイで到来していると
き、ＡＮＤゲート４４を介してＤＡＣ４６の入力側へ到達する。ついでＤＡＣ４
６は適切なディジタルアナログ変換により、１８ｂｉｔ幅の色値信号からＲＧＢ
信号を表示信号ＡＳ２として発生する。これに対し、ＲＡＭＤＡＣのＡＮＤゲー
ト４４の入力側にウィンドウ信号ＷＦ２が到来していなければ、つまり「０」が
加わっていれば、色値信号はメモリ４２からＤＡＣ４６へは転送されず、ＡＮＤ
ゲート４４の出力側にはゼロ値データ信号が送出される。これは標準値たとえば
黒色、帰線消去値あるいはボーダー信号（Border-Signal）に相応し、ＤＡＣ４
６により標準値をもつそれ相応のアナログ表示信号ＡＳ２に変換される。
【００３４】 次に、本発明による方法についても説明するため、図１および図２に示した本
発明による第１の実施形態の動作について実例を述べる。
発明による第１の実施形態の動作について実例を述べる。
【００３５】 この場合、図１に示した本発明によるシステムはすでに動作開始されスタート
アップされた状態にあり、ドライバを含むパーソナルコンピュータのオペレーテ
ィングシステムならびに大容量記憶装置１４に格納されているアプリケーション
プログラムが実行できるよう、ＣＰＵ１０によりコントロールされてバス１６を
介して、メインメモリ１２に格納されているものとする。また、ＣＰＵ１０はメ
インメモリ１２に格納されているアプリケーションプログラムの実行時にはすで
に、６４０×６４０の画像データによって１つの画像つまり画像全体をビデオメ
モリ３８に書き込んでいる。そしてアプリケーションプログラムによって、ディ
スプレイ２０に全画像が表示されることになる。ディスプレイ２２には、やはり
アプリケーションプログラムによって全画像のうち１つのウィンドウまたは一部
分ないしは部分画像が表示されることになる。表示すべきウィンドウはアプリケ
ーションプログラムに従い、６４０行×６４０列の大きい全画像のうち行１００
〜３００の間および列２００〜４００の間の画素またはピクセルだけを表示する
ことになる。ビデオメモリ３８に格納されている画像データは一般に、ＣＰＵ１
０にコントロールされてピクセル単位で最初の行から開始して行ごとにシーケン
シャルに読み出される。
アップされた状態にあり、ドライバを含むパーソナルコンピュータのオペレーテ
ィングシステムならびに大容量記憶装置１４に格納されているアプリケーション
プログラムが実行できるよう、ＣＰＵ１０によりコントロールされてバス１６を
介して、メインメモリ１２に格納されているものとする。また、ＣＰＵ１０はメ
インメモリ１２に格納されているアプリケーションプログラムの実行時にはすで
に、６４０×６４０の画像データによって１つの画像つまり画像全体をビデオメ
モリ３８に書き込んでいる。そしてアプリケーションプログラムによって、ディ
スプレイ２０に全画像が表示されることになる。ディスプレイ２２には、やはり
アプリケーションプログラムによって全画像のうち１つのウィンドウまたは一部
分ないしは部分画像が表示されることになる。表示すべきウィンドウはアプリケ
ーションプログラムに従い、６４０行×６４０列の大きい全画像のうち行１００
〜３００の間および列２００〜４００の間の画素またはピクセルだけを表示する
ことになる。ビデオメモリ３８に格納されている画像データは一般に、ＣＰＵ１
０にコントロールされてピクセル単位で最初の行から開始して行ごとにシーケン
シャルに読み出される。
【００３６】 ＣＰＵ１０はまずはじめに、アプリケーションプログラムに従ってディスプレ
イ２０に全画像を表示させるのか、あるいは全画像のうち１つのウィンドウを表
示させるのかについてチェックする。第１のディスプレイ２０には全画像を表示
させるようにするので、ＣＰＵはレジスタ装置３２において、ディスプレイ２０
にウィンドウデータとして割り当てられたウィンドウフラグを「１」にセットす
る。この場合、ウィンドウ信号ＷＦ１がアクティブハイになり、つまり「１」と
なる。第１のディスプレイ２０には全画像を表示させるようにするので、このウ
ィンドウフラグは全画像をすべて読み出す間、レジスタ装置３２において「１」
にセットされたまま保持される。
イ２０に全画像を表示させるのか、あるいは全画像のうち１つのウィンドウを表
示させるのかについてチェックする。第１のディスプレイ２０には全画像を表示
させるようにするので、ＣＰＵはレジスタ装置３２において、ディスプレイ２０
にウィンドウデータとして割り当てられたウィンドウフラグを「１」にセットす
る。この場合、ウィンドウ信号ＷＦ１がアクティブハイになり、つまり「１」と
なる。第１のディスプレイ２０には全画像を表示させるようにするので、このウ
ィンドウフラグは全画像をすべて読み出す間、レジスタ装置３２において「１」
にセットされたまま保持される。
【００３７】 ついでＣＰＵ１０は、第２のディスプレイ２２においても全画像を表示させる
のか否かをチェックする。アプリケーションプログラムによれば全画像のうち行
１００〜２００および列２００〜４００の間のウィンドウだけしか表示させない
ので、ＣＰＵ１０はバスインタフェース３４を介して、レジスタ装置３２内でウ
ィンドウデータとして第２のディスプレイ２２に割り当てられたウィンドウフラ
グを「０」にセットし、これによってウィンドウ信号ＷＦ２も「１」となる。次
に、ＣＰＵ１０はレジスタ装置３２を介してイネーブル信号ＲＥをセットし、そ
の結果、ＲＡＭＤＡＣ２６と２８の機能が動作が同時に許可される。
のか否かをチェックする。アプリケーションプログラムによれば全画像のうち行
１００〜２００および列２００〜４００の間のウィンドウだけしか表示させない
ので、ＣＰＵ１０はバスインタフェース３４を介して、レジスタ装置３２内でウ
ィンドウデータとして第２のディスプレイ２２に割り当てられたウィンドウフラ
グを「０」にセットし、これによってウィンドウ信号ＷＦ２も「１」となる。次
に、ＣＰＵ１０はレジスタ装置３２を介してイネーブル信号ＲＥをセットし、そ
の結果、ＲＡＭＤＡＣ２６と２８の機能が動作が同時に許可される。
【００３８】 その後、ＣＰＵ１０にコントロールされて、行１〜９９の画像データがビデオ
メモリ３８から周期的にシーケンシャルに読み出され、同時にコンバータ回路２
４のＲＡＭＤＡＣ２６，２８へ供給される。ウィンドウ信号ＷＦ１は「１」にセ
ットされているので、ＲＡＭＤＡＣ２６は対応する色値をもつ表示信号ＡＳ１を
発生し、全画像の行１〜９９がディスプレイ２０に表示される。また、ＲＡＭＤ
ＡＣ２８には「０」のウィンドウ信号ＷＦ２が到来するので、ＲＡＭＤＡＣ２８
は全画像の行１〜９９について標準値つまり黒値ないしは帰線消去値またはブラ
ンク値をもつ表示信号ＡＳ２を発生し、その結果、行１〜９９はディスプレイ２
２に表示されないことになる。これにより全画像における行１〜９９の情報はた
とえば、ディスプレイ２２を見る顧客には現れない。
メモリ３８から周期的にシーケンシャルに読み出され、同時にコンバータ回路２
４のＲＡＭＤＡＣ２６，２８へ供給される。ウィンドウ信号ＷＦ１は「１」にセ
ットされているので、ＲＡＭＤＡＣ２６は対応する色値をもつ表示信号ＡＳ１を
発生し、全画像の行１〜９９がディスプレイ２０に表示される。また、ＲＡＭＤ
ＡＣ２８には「０」のウィンドウ信号ＷＦ２が到来するので、ＲＡＭＤＡＣ２８
は全画像の行１〜９９について標準値つまり黒値ないしは帰線消去値またはブラ
ンク値をもつ表示信号ＡＳ２を発生し、その結果、行１〜９９はディスプレイ２
２に表示されないことになる。これにより全画像における行１〜９９の情報はた
とえば、ディスプレイ２２を見る顧客には現れない。
【００３９】 行９９が完全に読み出された後、ＣＰＵ１０はまず、ウィンドウが行１００に
おいていつ始まるのかをチェックする。ウィンドウは列２００のところでようや
く始まるので、ＣＰＵ１０はレジスタ装置３２を変更しないまま保持し、行１０
０の画像データを列１９９まで読み出す。この場合、ディスプレイ２０には列１
９９まで色値をもつ表示信号が表示されるのに対し、第２のディスプレイ２２に
は列１９９まで標準値をもつ表示信号ＡＳ２が送出される。
おいていつ始まるのかをチェックする。ウィンドウは列２００のところでようや
く始まるので、ＣＰＵ１０はレジスタ装置３２を変更しないまま保持し、行１０
０の画像データを列１９９まで読み出す。この場合、ディスプレイ２０には列１
９９まで色値をもつ表示信号が表示されるのに対し、第２のディスプレイ２２に
は列１９９まで標準値をもつ表示信号ＡＳ２が送出される。
【００４０】 ついでＣＰＵ１０はビデオメモリ３８からの画像データの読み出しを停止し、
レジスタ装置３２におけるディスプレイ２２のためのウィンドウフラグも「１」
にセットする。その結果、ウィンドウ信号ＷＦ２が「１」となる。次にＣＰＵ１
０は、行１００の画像データを列２００〜列４００までＲＡＭＤＡＣ２６と２８
へ同時に読み出す。今度はウィンドウ信号ＷＦ２は「１」であるので、ＲＡＭＤ
ＡＣ２８は色値をもつ表示信号ＡＳ２を発生する。
レジスタ装置３２におけるディスプレイ２２のためのウィンドウフラグも「１」
にセットする。その結果、ウィンドウ信号ＷＦ２が「１」となる。次にＣＰＵ１
０は、行１００の画像データを列２００〜列４００までＲＡＭＤＡＣ２６と２８
へ同時に読み出す。今度はウィンドウ信号ＷＦ２は「１」であるので、ＲＡＭＤ
ＡＣ２８は色値をもつ表示信号ＡＳ２を発生する。
【００４１】 列２００〜４００の間、行１００の画素を読み出して表示した後、ＣＰＵ１０
はメモリ読み出し信号ＭＥＭＲのキャンセルによりビデオメモリからの画像デー
タの読み出しを停止し、レジスタ装置３２における第２のディスプレイ２２のた
めのウィンドウフラグを再び「０」にリセットし、このことでウィンドウ信号Ｗ
Ｆ２もやはり「０」に戻される。なぜならば行１００の列４０１〜６４０の画素
はもはやアプリケーションプログラムによってまえもって与えられたウィンドウ
内に位置していないからである。ついでＣＰＵ１０は行１００が完全に読み出さ
れるまで、この行の画像データの読み出しを続ける。このとき、ウィンドウ信号
ＷＦ２は「０」にセットされているので、ＲＡＭＤＡＣ２８は再び標準値をもつ
表示信号ＡＳ２を発生する。
はメモリ読み出し信号ＭＥＭＲのキャンセルによりビデオメモリからの画像デー
タの読み出しを停止し、レジスタ装置３２における第２のディスプレイ２２のた
めのウィンドウフラグを再び「０」にリセットし、このことでウィンドウ信号Ｗ
Ｆ２もやはり「０」に戻される。なぜならば行１００の列４０１〜６４０の画素
はもはやアプリケーションプログラムによってまえもって与えられたウィンドウ
内に位置していないからである。ついでＣＰＵ１０は行１００が完全に読み出さ
れるまで、この行の画像データの読み出しを続ける。このとき、ウィンドウ信号
ＷＦ２は「０」にセットされているので、ＲＡＭＤＡＣ２８は再び標準値をもつ
表示信号ＡＳ２を発生する。
【００４２】 次に、行１０１から２００に至るまでＣＰＵ１０は、ビデオメモリ３８から画
像データを読み出すための読み出しステップと、レジスタ装置３２における第２
のディスプレイ２２のためのウィンドウフラグのセット／リセットステップを、
行１００の場合と同様に続け、これは行１０１〜２００もビデオメモリ３８から
読み出されてしまうまで行われる。
像データを読み出すための読み出しステップと、レジスタ装置３２における第２
のディスプレイ２２のためのウィンドウフラグのセット／リセットステップを、
行１００の場合と同様に続け、これは行１０１〜２００もビデオメモリ３８から
読み出されてしまうまで行われる。
【００４３】 その後、ＣＰＵ１０は行２０１に達する。行２０１は完全に、アプリケーショ
ンプログラムによってまえもって定められたウィンドウの外に位置しており、し
たがってディスプレイ２２において表示すべき行ではない。レジスタ装置３２に
おけるディスプレイ２２のためのウィンドウフラグはすでに「０」にセットされ
ており、このためウィンドウ信号ＷＦ２もやはり「０」であるので、ＣＰＵ１０
はウィンドウデータすなわちレジスタ装置３２におけるウィンドウフラグを変更
せず、行２０１〜６４０までの画像データをシーケンシャルに完全に読み出す。
ウィンドウ信号ＷＦ２は「０」であるので、ＲＡＭＤＡＣ２８はやはり標準値を
もつ表示信号ＡＳ２を発生し、その結果、全画像の行２０１〜６４０の画像情報
はディスプレイ２２には表示されない。
ンプログラムによってまえもって定められたウィンドウの外に位置しており、し
たがってディスプレイ２２において表示すべき行ではない。レジスタ装置３２に
おけるディスプレイ２２のためのウィンドウフラグはすでに「０」にセットされ
ており、このためウィンドウ信号ＷＦ２もやはり「０」であるので、ＣＰＵ１０
はウィンドウデータすなわちレジスタ装置３２におけるウィンドウフラグを変更
せず、行２０１〜６４０までの画像データをシーケンシャルに完全に読み出す。
ウィンドウ信号ＷＦ２は「０」であるので、ＲＡＭＤＡＣ２８はやはり標準値を
もつ表示信号ＡＳ２を発生し、その結果、全画像の行２０１〜６４０の画像情報
はディスプレイ２２には表示されない。
【００４４】 これまで説明してきた実例によれば、本発明によるシステムによりアプリケー
ションプログラムに従ってディスプレイ２０には全画像が表示されるのに対し、
ディスプレイ２２にはアプリケーションプログラムにより規定された行１００〜
２００および列２００〜４００のウィンドウだけしか表示されない。このため、
第１のディスプレイ２０を見ているオペレータは画像全体の情報に接することが
できるのに対し、たとえば顧客はディスプレイ２２上のウィンドウの情報だけし
か入手できない。
ションプログラムに従ってディスプレイ２０には全画像が表示されるのに対し、
ディスプレイ２２にはアプリケーションプログラムにより規定された行１００〜
２００および列２００〜４００のウィンドウだけしか表示されない。このため、
第１のディスプレイ２０を見ているオペレータは画像全体の情報に接することが
できるのに対し、たとえば顧客はディスプレイ２２上のウィンドウの情報だけし
か入手できない。
【００４５】 第２の実例によればアプリケーションプログラムの要求に従って、第１のディ
スプレイ２０においても行１〜５０および列１００〜３００のウィンドウしか表
示されず、他方、第２のディスプレイ２２には、全画像のうち行１００〜２００
および列１〜６４０のウィンドウが表示されるようにする。この場合、ＣＰＵ１
０は、対応するウィンドウをディスプレイ２０と２２に表示させる目的で、ビデ
オメモリ３８からの画像データの同様の読み出しステップと、レジスタ装置３２
におけるウィンドウフラグの同様のセット／リセットステップを実行する。殊に
ＣＰＵは、第１のディスプレイ２０のためのウィンドウ内すなわち行１〜５０お
よび列１００〜３００のフィールド内のすべての画素について、第１のディスプ
レイ２０に対するウィンドウフラグを「１」にセットし、全画像のうち他の画像
データないしはピクセルに対するウィンドウフラグを「０」にセットする必要が
ある。これにより実際に、アプリケーションプログラムにより規定されたウィン
ドウだけしかディスプレイ２０に表示されないようになる。同様にＣＰＵ１０は
第２のディスプレイ２２におけるウィンドウの表示のために、行１００〜２００
および列１〜６４０までのフィールド内でレジスタ装置３２における対応するウ
ィンドウフラグを「１」にセットする必要があり、他方、行１〜９９および行２
０１〜６４０の画素についてはレジスタ装置３２における対応のウィンドウフラ
グを、第２のディスプレイ２２に規定のウィンドウしか表示されないよう「０」
にセットしなければならない。
スプレイ２０においても行１〜５０および列１００〜３００のウィンドウしか表
示されず、他方、第２のディスプレイ２２には、全画像のうち行１００〜２００
および列１〜６４０のウィンドウが表示されるようにする。この場合、ＣＰＵ１
０は、対応するウィンドウをディスプレイ２０と２２に表示させる目的で、ビデ
オメモリ３８からの画像データの同様の読み出しステップと、レジスタ装置３２
におけるウィンドウフラグの同様のセット／リセットステップを実行する。殊に
ＣＰＵは、第１のディスプレイ２０のためのウィンドウ内すなわち行１〜５０お
よび列１００〜３００のフィールド内のすべての画素について、第１のディスプ
レイ２０に対するウィンドウフラグを「１」にセットし、全画像のうち他の画像
データないしはピクセルに対するウィンドウフラグを「０」にセットする必要が
ある。これにより実際に、アプリケーションプログラムにより規定されたウィン
ドウだけしかディスプレイ２０に表示されないようになる。同様にＣＰＵ１０は
第２のディスプレイ２２におけるウィンドウの表示のために、行１００〜２００
および列１〜６４０までのフィールド内でレジスタ装置３２における対応するウ
ィンドウフラグを「１」にセットする必要があり、他方、行１〜９９および行２
０１〜６４０の画素についてはレジスタ装置３２における対応のウィンドウフラ
グを、第２のディスプレイ２２に規定のウィンドウしか表示されないよう「０」
にセットしなければならない。
【００４６】 図３には、本発明によるシステムの第２の実施形態のブロック図が示されてい
る。このシステムは図１で示したシステムと同様、プロセッサ装置としてパーソ
ナルコンピュータをベースとして設計されており、基本的にＣＰＵ１０、メイン
メモリ１２、大容量記憶装置１４ならびにバス１６を有している。しかし本発明
によるシステムの第２の実施形態は、本発明による装置として別のＶＧＡアダプ
タ１１８を装備している。装置１０，１２，１４，１１８は、バス１６を介して
相互に通信を行う。
る。このシステムは図１で示したシステムと同様、プロセッサ装置としてパーソ
ナルコンピュータをベースとして設計されており、基本的にＣＰＵ１０、メイン
メモリ１２、大容量記憶装置１４ならびにバス１６を有している。しかし本発明
によるシステムの第２の実施形態は、本発明による装置として別のＶＧＡアダプ
タ１１８を装備している。装置１０，１２，１４，１１８は、バス１６を介して
相互に通信を行う。
【００４７】 この別のＶＧＡアダプタ１１８は入力側でバス１６と、出力側で第３のディス
プレイ１２０および第４のディスプレイ１２２と接続されている。これらのディ
スプレイは、同等の構造または異なる構造をもつＬＣＤディスプレイとして構成
することができる。ＶＧＡアダプタ１１８はコンバータ回路１２４において、第
３のディスプレイ１２０を制御する第３の表示信号ＡＳ１０と、第４のディスプ
レイ１２２を制御する第４の表示信号ＡＳ２０を発生する。表示信号ＡＳ１０，
ＡＳ２０はそれぞれデータ信号、クロック信号、ならびにＬＣＤディスプレイの
制御に関して一般的な仕様をもつコントロール信号を有している。
プレイ１２０および第４のディスプレイ１２２と接続されている。これらのディ
スプレイは、同等の構造または異なる構造をもつＬＣＤディスプレイとして構成
することができる。ＶＧＡアダプタ１１８はコンバータ回路１２４において、第
３のディスプレイ１２０を制御する第３の表示信号ＡＳ１０と、第４のディスプ
レイ１２２を制御する第４の表示信号ＡＳ２０を発生する。表示信号ＡＳ１０，
ＡＳ２０はそれぞれデータ信号、クロック信号、ならびにＬＣＤディスプレイの
制御に関して一般的な仕様をもつコントロール信号を有している。
【００４８】 第３のディスプレイ１２０のスクリーン上にはたとえば４８０行×６４０列に
対応する６４０×４８０個の画素またはピクセルを、また、第４のディスプレイ
１２２のスクリーンにはたとえば２４０行×３２０列に対応する３２０×２４０
個の画素を、それぞれ２５６色のうちの１色をもたせて表示させることができる
。
対応する６４０×４８０個の画素またはピクセルを、また、第４のディスプレイ
１２２のスクリーンにはたとえば２４０行×３２０列に対応する３２０×２４０
個の画素を、それぞれ２５６色のうちの１色をもたせて表示させることができる
。
【００４９】 別のＶＧＡアダプタ１１８は基本的に、ＲＡＭとして構成されたビデオメモリ
１３８と、このビデオメモリ１３８の読み出し書き込み過程をダイレクトに制御
するビデオメモリ制御ユニット１４０と、ビデオメモリ１３８のためのアドレス
制御ユニット１３６と、レジスタ装置１３２と、既述のコンバータ回路１２４と
、さらにバスインタフェース１３４を有しており、このバスインタフェースを介
して別のＶＧＡアダプタ１１８はパーソナルコンピュータのバス１６と接続され
ている。慣用のＶＧＡアダプタの詳しい構造については、たとえばアメリカ合衆
国特許US5,491,496で説明されており、それを参照されたい。
１３８と、このビデオメモリ１３８の読み出し書き込み過程をダイレクトに制御
するビデオメモリ制御ユニット１４０と、ビデオメモリ１３８のためのアドレス
制御ユニット１３６と、レジスタ装置１３２と、既述のコンバータ回路１２４と
、さらにバスインタフェース１３４を有しており、このバスインタフェースを介
して別のＶＧＡアダプタ１１８はパーソナルコンピュータのバス１６と接続され
ている。慣用のＶＧＡアダプタの詳しい構造については、たとえばアメリカ合衆
国特許US5,491,496で説明されており、それを参照されたい。
【００５０】 ビデオメモリ１３８は、ビデオメモリ制御ユニット１４０、コンバータ回路１
２４、およびアドレス制御ユニット１３６と接続されている。ＣＰＵ１０がバス
インタフェース１３４を介してビデオメモリ１３８に書き込みを行おうとする場
合、つまりビデオメモリ１３８に画像データを記憶させようとする場合、バスイ
ンタフェース１３４はビデオ制御ユニット１４０にメモリ書き込み信号ＭＥＭＷ
′を送出し、さらにアドレス制御ユニット１３６にアドレス信号ＳＡ′を送出す
る。そしてアドレス制御ユニット１３６はこのアドレス信号ＳＡ′を、ビデオメ
モリ１３８のためのアドレスに変換する。メモリ書き込み信号ＭＥＭＷ′がビデ
オメモリ制御ユニット１４０に加わると、このユニットはビデオメモリ１３８に
対し、供給されたアドレスにおけるデータ信号ＤＳ′の画像データの書き込みを
許可する。画像データをビデオメモリ１３８から読み出そうとする場合、バスイ
ンタフェース１３４はＣＰＵ１０に制御されて、メモリ読み出し信号ＭＥＭＲ′
をビデオメモリ制御ユニット１４０へ送出し、それに応じてこのユニットは、供
給されたアドレスにおける画像データのコンバータ回路１２４への読み出しを許
可する。このためビデオメモリ１３８は、６４０×４８０の画素ないしはピクセ
ルに対する画像データ、つまり第３のディスプレイ１２０および第４のディスプ
レイ１２２のスクリーンに表示可能な画像全体に対する画像データを記憶するよ
うに構成されている。
２４、およびアドレス制御ユニット１３６と接続されている。ＣＰＵ１０がバス
インタフェース１３４を介してビデオメモリ１３８に書き込みを行おうとする場
合、つまりビデオメモリ１３８に画像データを記憶させようとする場合、バスイ
ンタフェース１３４はビデオ制御ユニット１４０にメモリ書き込み信号ＭＥＭＷ
′を送出し、さらにアドレス制御ユニット１３６にアドレス信号ＳＡ′を送出す
る。そしてアドレス制御ユニット１３６はこのアドレス信号ＳＡ′を、ビデオメ
モリ１３８のためのアドレスに変換する。メモリ書き込み信号ＭＥＭＷ′がビデ
オメモリ制御ユニット１４０に加わると、このユニットはビデオメモリ１３８に
対し、供給されたアドレスにおけるデータ信号ＤＳ′の画像データの書き込みを
許可する。画像データをビデオメモリ１３８から読み出そうとする場合、バスイ
ンタフェース１３４はＣＰＵ１０に制御されて、メモリ読み出し信号ＭＥＭＲ′
をビデオメモリ制御ユニット１４０へ送出し、それに応じてこのユニットは、供
給されたアドレスにおける画像データのコンバータ回路１２４への読み出しを許
可する。このためビデオメモリ１３８は、６４０×４８０の画素ないしはピクセ
ルに対する画像データ、つまり第３のディスプレイ１２０および第４のディスプ
レイ１２２のスクリーンに表示可能な画像全体に対する画像データを記憶するよ
うに構成されている。
【００５１】 図３による実施例において前提とするのは、６４０×４８０個の画素またはピ
クセルのうちそれぞれ割り当てられた画素についてビデオメモリ１３８に格納さ
れている画像データは、ディスプレイ１２０または１２２において表示可能な２
５６色のうちのそれぞれ１色にも対応していることである。６４０×４８０の画
素の画像データは、ＣＰＵ１０によりそれ相応の書き込みサイクルを介して行お
よび列ごとにアドレスをインクリメントしながら、ビデオメモリ１３８に読み込
まれる。ビデオメモリ１３８から画像情報を読み出すときには、必要な画像デー
タがレジスタ装置１３２において設定されたウィンドウに従って、ビデオメモリ
３８からランダムに読み出される。ついで、読み出された画像データはコンバー
タ回路１２４において表示信号ＡＳ１０およびＡＳ２０に変換され、表示装置１
２０，１２２により適切な行および列のラスタ走査によって表示される。
クセルのうちそれぞれ割り当てられた画素についてビデオメモリ１３８に格納さ
れている画像データは、ディスプレイ１２０または１２２において表示可能な２
５６色のうちのそれぞれ１色にも対応していることである。６４０×４８０の画
素の画像データは、ＣＰＵ１０によりそれ相応の書き込みサイクルを介して行お
よび列ごとにアドレスをインクリメントしながら、ビデオメモリ１３８に読み込
まれる。ビデオメモリ１３８から画像情報を読み出すときには、必要な画像デー
タがレジスタ装置１３２において設定されたウィンドウに従って、ビデオメモリ
３８からランダムに読み出される。ついで、読み出された画像データはコンバー
タ回路１２４において表示信号ＡＳ１０およびＡＳ２０に変換され、表示装置１
２０，１２２により適切な行および列のラスタ走査によって表示される。
【００５２】 レジスタ装置１３２は表示すべきウィンドウごとに３つのレジスタ１３３，１
３３′，１３３″を有しており、レジスタ書き込み信号ＩＯＷ′がレジスタ装置
１３２に加わると、ＣＰＵ１０はこれらのレジスタ内に、あとで説明する一般に
ウィンドウデータと称する情報を書き込むことができる。第１のレジスタ１３３
にはピクセルのビデオメモリアドレスが格納され、これはディスプレイ１２０ま
たは１２２の一方において表示すべきウィンドウの左下のピクセルに対応する。
第２のレジスタ１３３′には、第１のレジスタ１３３で規定されたピクセルを再
生すべきディスプレイ１２０または１２２の位置のアドレスが書き込まれる。さ
らに第３のレジスタ１３３″には拡大係数ＳＦが格納され、これはビデオメモリ
１３８から読み出されたウィンドウを、どのような拡大スケールでディスプレイ
１２０または１２２に表示すべきかを指定する。
３３′，１３３″を有しており、レジスタ書き込み信号ＩＯＷ′がレジスタ装置
１３２に加わると、ＣＰＵ１０はこれらのレジスタ内に、あとで説明する一般に
ウィンドウデータと称する情報を書き込むことができる。第１のレジスタ１３３
にはピクセルのビデオメモリアドレスが格納され、これはディスプレイ１２０ま
たは１２２の一方において表示すべきウィンドウの左下のピクセルに対応する。
第２のレジスタ１３３′には、第１のレジスタ１３３で規定されたピクセルを再
生すべきディスプレイ１２０または１２２の位置のアドレスが書き込まれる。さ
らに第３のレジスタ１３３″には拡大係数ＳＦが格納され、これはビデオメモリ
１３８から読み出されたウィンドウを、どのような拡大スケールでディスプレイ
１２０または１２２に表示すべきかを指定する。
【００５３】 レジスタ装置１３２の入力側にレジスタ読み出し信号ＩＯＲ′が加わったとき
、レジスタ装置１３２のデータ内容をその出力側から取り出すことができる。図
３に示されているように、コンバータ回路１２４はＲＤ信号を介してレジスタ装
置１３２のデータＤＳ２をアクセスすることができる。これらのデータは、ディ
スプレイ１２０，１２２のいずれへ画像データを供給すべきであるのかに関する
情報も含んでいる。
、レジスタ装置１３２のデータ内容をその出力側から取り出すことができる。図
３に示されているように、コンバータ回路１２４はＲＤ信号を介してレジスタ装
置１３２のデータＤＳ２をアクセスすることができる。これらのデータは、ディ
スプレイ１２０，１２２のいずれへ画像データを供給すべきであるのかに関する
情報も含んでいる。
【００５４】 コンバータ回路１２４は表示信号発生回路としてＬＣＤ制御回路１２６と第２
の制御回路１２８を有しており、これらは同一の構成である。コンバータ回路１
２４は入力側でビデオメモリ１３８と接続されており、これはデータ信号ＤＳ４
を介して画像データをランダムにアクセスすることができる。
の制御回路１２８を有しており、これらは同一の構成である。コンバータ回路１
２４は入力側でビデオメモリ１３８と接続されており、これはデータ信号ＤＳ４
を介して画像データをランダムにアクセスすることができる。
【００５５】 次に図４を参照しながら、図３に示した本発明の第２の実施形態ならびにその
動作方法を実例として説明する。
動作方法を実例として説明する。
【００５６】 ここで前提とするのは、図３に示した本発明によるシステムはすでに動作開始
されスタートアップされた状態にあり、ドライバを含むパーソナルコンピュータ
のオペレーティングシステムならびに大容量記憶装置１４に格納されているアプ
リケーションプログラムが実行できるよう、ＣＰＵ１０によりコントロールされ
てバス１６を介して、メインメモリ１２に格納されているものとする。また、Ｃ
ＰＵ１０は、メインメモリ１２に格納されているアプリケーションプログラムの
実行にあたりすでに、６４０×４８０個の画像データにより１つの画像をビデオ
メモリ１３８に書き込んでおり、つまり全画像を書き込んでいる。この場合、第
３のディスプレイ１２０は６４０×４８０個の画素をもつＶＧＡＬＣＤディスプ
レイであり、第４のディスプレイ１２２は３２０×２４０の画素をもつ1/4ＶＧ
ＡＬＣＤディスプレイである。第３のディスプレイ１２０には、アプリケーショ
ンプログラムに従って全画像を表示させる。また、第４のディスプレイ１２２に
は、アプリケーションプログラムに従って全画像のうち２つのウィンドウまたは
２つの部分つまり部分画像Ｗ１，Ｗ２が表示される。
されスタートアップされた状態にあり、ドライバを含むパーソナルコンピュータ
のオペレーティングシステムならびに大容量記憶装置１４に格納されているアプ
リケーションプログラムが実行できるよう、ＣＰＵ１０によりコントロールされ
てバス１６を介して、メインメモリ１２に格納されているものとする。また、Ｃ
ＰＵ１０は、メインメモリ１２に格納されているアプリケーションプログラムの
実行にあたりすでに、６４０×４８０個の画像データにより１つの画像をビデオ
メモリ１３８に書き込んでおり、つまり全画像を書き込んでいる。この場合、第
３のディスプレイ１２０は６４０×４８０個の画素をもつＶＧＡＬＣＤディスプ
レイであり、第４のディスプレイ１２２は３２０×２４０の画素をもつ1/4ＶＧ
ＡＬＣＤディスプレイである。第３のディスプレイ１２０には、アプリケーショ
ンプログラムに従って全画像を表示させる。また、第４のディスプレイ１２２に
は、アプリケーションプログラムに従って全画像のうち２つのウィンドウまたは
２つの部分つまり部分画像Ｗ１，Ｗ２が表示される。
【００５７】 ウィンドウＷ１はアプリケーションプログラムに従って、６４０行×４８０列
の大きさの全画像のうち、行１００〜２２０および列５０〜３７０までの画素ま
たはピクセルだけを表示し、このウィンドウはディスプレイ１２２の上半部１２
２′に再生される。
の大きさの全画像のうち、行１００〜２２０および列５０〜３７０までの画素ま
たはピクセルだけを表示し、このウィンドウはディスプレイ１２２の上半部１２
２′に再生される。
【００５８】 ウィンドウＷ２はアプリケーションプログラムに従って、６４０行×４８０列
の大きさの全画像のうち、行３５０〜４１０および列３５０〜５１０の画素また
はピクセルだけを表示し、このウィンドウは表示装置１２２の下半分１２２′に
再生される。この目的でＣＰＵ１０により、バスインタフェース１３４を介して
対応する情報ＳＦ＝２がレジスタ１３３″に書き込まれる。ウィンドウＷ２の表
示にあたり、ビデオメモリ１３８から読み出された画素がコンバータ回路１２４
により行および列ごとに２倍にされる。
の大きさの全画像のうち、行３５０〜４１０および列３５０〜５１０の画素また
はピクセルだけを表示し、このウィンドウは表示装置１２２の下半分１２２′に
再生される。この目的でＣＰＵ１０により、バスインタフェース１３４を介して
対応する情報ＳＦ＝２がレジスタ１３３″に書き込まれる。ウィンドウＷ２の表
示にあたり、ビデオメモリ１３８から読み出された画素がコンバータ回路１２４
により行および列ごとに２倍にされる。
【００５９】 コンバータ回路１２４から両方のディスプレイ１２０，１２２へ、必要な制御
情報、クロックならびにデータ情報が供給される。コンバータ回路１２４はビデ
オメモリ１３８に対しランダムなアクセスを行うので、ディスプレイ１２０，１
２２に対し必要な画像データをいつでも供給することができる。
情報、クロックならびにデータ情報が供給される。コンバータ回路１２４はビデ
オメモリ１３８に対しランダムなアクセスを行うので、ディスプレイ１２０，１
２２に対し必要な画像データをいつでも供給することができる。
【００６０】 次に、第４のディスプレイ１２２の制御について説明する。ここで前提とする
のは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１２２
に表示すべき最初の画像の行に対する画像データを引き渡さなければならない時
点にあることである。
のは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１２２
に表示すべき最初の画像の行に対する画像データを引き渡さなければならない時
点にあることである。
【００６１】 コンバータ回路１２４へはレジスタ装置１３２から、両方のウィンドウＷ１，
Ｗ２のために設定されたウィンドウデータが引き渡される。レジスタ１３３，１
３３′に書き込まれたデータによってコンバータ回路１２４に対し、どの画像デ
ータをディスプレイ１２２の上半部１２２′に表示させ、どの画像データをその
下半部１２２″に表示させるべきであるのかが通知される。ついでコンバータ回
路１２４は、ビデオメモリ１３８に格納されている行１００の列３７０〜列５０
までの画像データの画像情報をシーケンシャルに読み出し、それらのデータをバ
イトごとにディスプレイ１２２へ転送する。１つの画像行の画像データはビデオ
メモリ１３８から、後ろから前へと読み出される。なぜならば、行を構成する際
にこの順序でディスプレイ１２２に引き渡す必要があるからである。ＬＣＤディ
スプレイは周知のように行ごとに組織されたシフトレジスタのように構成されて
おり、つまり行構成の開始にあたり引き渡されたピクセルデータは、ディスプレ
イの右端に再生される。最初の画像行のすべてのデータが引き渡されると、周知
のように制御クロックＣＬ２０によってディスプレイが１２３番目の行に切り替
えられる。コンバータ回路１２４は、ビデオメモリ１３８に格納されている行１
０１の列３７０〜列５０までの画像データの画像情報を読み出し、それらのデー
タをバイトごとにディスプレイ１２２に転送する。この過程は行１２０まで続け
られる。１２０番目の行のすべてのデータが引き渡されてしまうと、クロック信
号ＣＬ２０によりディスプレイが１２１番目の行に切り替えられる。
Ｗ２のために設定されたウィンドウデータが引き渡される。レジスタ１３３，１
３３′に書き込まれたデータによってコンバータ回路１２４に対し、どの画像デ
ータをディスプレイ１２２の上半部１２２′に表示させ、どの画像データをその
下半部１２２″に表示させるべきであるのかが通知される。ついでコンバータ回
路１２４は、ビデオメモリ１３８に格納されている行１００の列３７０〜列５０
までの画像データの画像情報をシーケンシャルに読み出し、それらのデータをバ
イトごとにディスプレイ１２２へ転送する。１つの画像行の画像データはビデオ
メモリ１３８から、後ろから前へと読み出される。なぜならば、行を構成する際
にこの順序でディスプレイ１２２に引き渡す必要があるからである。ＬＣＤディ
スプレイは周知のように行ごとに組織されたシフトレジスタのように構成されて
おり、つまり行構成の開始にあたり引き渡されたピクセルデータは、ディスプレ
イの右端に再生される。最初の画像行のすべてのデータが引き渡されると、周知
のように制御クロックＣＬ２０によってディスプレイが１２３番目の行に切り替
えられる。コンバータ回路１２４は、ビデオメモリ１３８に格納されている行１
０１の列３７０〜列５０までの画像データの画像情報を読み出し、それらのデー
タをバイトごとにディスプレイ１２２に転送する。この過程は行１２０まで続け
られる。１２０番目の行のすべてのデータが引き渡されてしまうと、クロック信
号ＣＬ２０によりディスプレイが１２１番目の行に切り替えられる。
【００６２】 ついでコンバータ回路１２４は、ビデオメモリ１３８に格納されている行３５
０の列５１０〜列３５０までの画像データをシーケンシャルに読み出し、それら
のデータをバイトごとにディスプレイ１２２に転送する。この場合、拡大係数Ｓ
Ｆが２に設定されているので、データはそれぞれ２回伝送され、これによって画
像は水平方向において２倍のサイズで表示されるようになる。第２のウィンドＷ
２の最初の行に対応する１２２番目の行のデータがすべて引き渡されてしまうと
、ディスプレイはクロック信号ＣＬ２０により２番目の行に切り替えられる。そ
してコンバータ回路１２４はもう１度、ビデオメモリ１３８に格納されている行
３５０の列５１０〜列３５０までの画像データの画像情報をシーケンシャルに読
み出し、それらのデータをバイトごとディスプレイ１２２へ伝送する。この行は
２回伝送され、これにより再生すべきウィンドウを垂直方向でも２倍のサイズに
することができる。この過程は行２４０まで続けられる。２４０番目の行におけ
るすべてのデータが伝送されてしまうと、ディスプレイはクロック信号ＣＬ２０
により再び１番目の行に切り替えられる。
０の列５１０〜列３５０までの画像データをシーケンシャルに読み出し、それら
のデータをバイトごとにディスプレイ１２２に転送する。この場合、拡大係数Ｓ
Ｆが２に設定されているので、データはそれぞれ２回伝送され、これによって画
像は水平方向において２倍のサイズで表示されるようになる。第２のウィンドＷ
２の最初の行に対応する１２２番目の行のデータがすべて引き渡されてしまうと
、ディスプレイはクロック信号ＣＬ２０により２番目の行に切り替えられる。そ
してコンバータ回路１２４はもう１度、ビデオメモリ１３８に格納されている行
３５０の列５１０〜列３５０までの画像データの画像情報をシーケンシャルに読
み出し、それらのデータをバイトごとディスプレイ１２２へ伝送する。この行は
２回伝送され、これにより再生すべきウィンドウを垂直方向でも２倍のサイズに
することができる。この過程は行２４０まで続けられる。２４０番目の行におけ
るすべてのデータが伝送されてしまうと、ディスプレイはクロック信号ＣＬ２０
により再び１番目の行に切り替えられる。
【００６３】 第３のディスプレイ１２０の制御は以下のようにして行われる。ここで前提と
するのは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１
２０に表示すべき最初の画像の行に対する画像データを引き渡さなければならな
い時点にあることである。
するのは、コンバータ回路１２４はその制御シーケンスの点で、ディスプレイ１
２０に表示すべき最初の画像の行に対する画像データを引き渡さなければならな
い時点にあることである。
【００６４】 コンバータ回路１２４はレジスタ装置１３２から、ビデオメモリ１３８のすべ
ての内容を読み出す。その理由は、レジスタ１３３，１３３′内にセットされて
いるデータから、ビデオメモリ１３８のすべての画像内容を第３のディスプレイ
１２０に表示させるべきであることがわかっているからである。このためコンバ
ータ回路２４は、ビデオメモリ１３８に格納されている行１の画像データの画像
情報を、列６４０から始めて列１までシーケンシャルに読み出し、それらのデー
タをバイトごとに第３のディスプレイ１２０に引き渡す。１番目の行におけるす
べてのデータが引き渡されてしまうと、周知のようにクロック信号ＣＬ１０によ
りディスプレイが２番目の行に切り替えられる。同じようにして、残りの行の画
像データも読み出される。４８０番目の行のすべてのデータがデータが引き渡さ
れてしまうと、クロック信号ＣＬ１０により最初の行に戻される。
ての内容を読み出す。その理由は、レジスタ１３３，１３３′内にセットされて
いるデータから、ビデオメモリ１３８のすべての画像内容を第３のディスプレイ
１２０に表示させるべきであることがわかっているからである。このためコンバ
ータ回路２４は、ビデオメモリ１３８に格納されている行１の画像データの画像
情報を、列６４０から始めて列１までシーケンシャルに読み出し、それらのデー
タをバイトごとに第３のディスプレイ１２０に引き渡す。１番目の行におけるす
べてのデータが引き渡されてしまうと、周知のようにクロック信号ＣＬ１０によ
りディスプレイが２番目の行に切り替えられる。同じようにして、残りの行の画
像データも読み出される。４８０番目の行のすべてのデータがデータが引き渡さ
れてしまうと、クロック信号ＣＬ１０により最初の行に戻される。
【００６５】 これまで述べてきた実例で示してきたように、本発明によるシステムによれば
、複数のディスプレイを同時に制御でき、個々のディスプレイにおいてそれぞれ
アプリケーションプログラムに依存して、画像全体のうち任意に規定されたウィ
ンドウを表示させることができ、これによりプログラミング可能なウィンドウ機
能が実現される。
、複数のディスプレイを同時に制御でき、個々のディスプレイにおいてそれぞれ
アプリケーションプログラムに依存して、画像全体のうち任意に規定されたウィ
ンドウを表示させることができ、これによりプログラミング可能なウィンドウ機
能が実現される。
【図面の簡単な説明】
【図１】 本発明によるシステムの第１の実施形態を示すブロック図である
。
。
【図２】 本発明によるシステムの図１の実施形態で適用できる表示信号発
生装置のブロック図である。
生装置のブロック図である。
【図３】 本発明によるシステムの第２の実施形態を示すブロック図である
。
。
【図４】 図３のブロック図に示したビデオメモリの個々の領域と種々のデ
ィスプレイとの対応関係を表した図である。
ィスプレイとの対応関係を表した図である。
【符号の説明】 １０ ＣＰＵ １２ メインメモリ １４ 大容量記憶装置 １６ バス １８，１１８ ＶＧＡアダプタ ２０，２２ １２０，１２２ ディスプレイ ２４，１２４ コンバータ回路 ２６，２８ ＲＡＭＤＡＣ １２６，１２８ ＬＣＤ制御装置 ３０ タイミング回路 ３２，１３２ レジスタ装置 ３３，１３３ レジスタ ３４，１３４ バスインタフェース ３６，１３６ アドレス制御ユニット ３８，１３８ ビデオメモリ ４０，１４０ ビデオメモリ制御ユニット ４２ メモリ ４４ ＡＮＤゲート ４６ ＤＡＣ ＤＳ，ＤＳ′，ＤＳ２，ＤＳ４ データ信号 ＭＥＭＷ，ＭＥＭＷ′ メモリ書き込み信号 ＭＥＭＲ，ＭＥＭＲ′ メモリ読み出し信号 ＳＡ，ＳＡ′ アドレス信号 ＳＦ 拡大係数 ＩＯＲ，ＩＯＲ′ レジスタ読み出し信号 ＩＯＷ，ＩＯＷ′ レジスタ書き込み信号 ＶＳＹＮＣＨ 垂直同期信号 ＨＳＹＮＣＨ 水平同期信号 ＡＳ１，ＡＳ２ ＡＳ１０，ＡＳ２０ 表示信号 ＲＥ イネーブル信号 Ｗ，Ｗ２ ウィンドウ ＷＦ１，ＷＦ２ ウィンドウ信号
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｈｅｉｎｚ−Ｎｉｘｄｏｒｆ１，Ｄ− 33106 Ｐａｄｅｒｂｏｒｎ，Ｂ・Ｒ・Ｄ ｅｕｔｓｃｈｌａｎｄ (72)発明者 ドミニク ヴィトマイヤー ドイツ連邦共和国 ベルリン メンツェル シュトラーセ ２ Ｆターム(参考） 5B069 AA01 BA01 BA04 BB16 BC02 CA13 HA18 KA02 LA13 5C082 AA01 AA34 CA62 MM05
Claims (18)
- 【請求項１】 複数のディスプレイ（２０，２２；１２０，１２２）を同時
に制御する装置たとえばＶＧＡアダプタ（１８；１１８）において、 該装置は画像データを表示信号（ＡＳ１，ＡＳ２；ＡＳ１０，ＡＳ２０）に変
換して前記ディスプレイ（２０，２２；１２０，１２２）へ送出し、これにより
全画像または該全画像中のウィンドウ（Ｗ１，Ｗ２）またはいっしょに表示すべ
き仮想画像平面の一部分中のウィンドウ（Ｗ１，Ｗ２）が前記ディスプレイ（２
０，２２；１２０，１２２）上に形成され、 全画像の画像データを記憶するビデオメモリ（３８；１３８）と、該ビデオメ
モリ（３８；１３８）と接続されたコンバータ回路（２４；１２４）と、該コン
バータ回路（２４；１２４）と接続されたレジスタ装置（３２；１３２）が設け
られており、 前記コンバータ回路（２４；１２４）は、ビデオメモリ（３８；１３８）から
シーケンシャルにまたはランダムに読み出された画像データから、前記ディスプ
レイ（２０，２２；１２０，１２２）を制御する色値または標準値をもつ表示信
号（ＡＳ１，ＡＳ２；ＡＳ１０，ＡＳ２０）を形成し、 前記レジスタ装置（３２；１３２）はウィンドウデータを記憶し、該ウィンド
ウデータにより、複数のディスプレイ（２０，２２；１２０，１２２）のうちの
１つに表示すべき全画像中のウィンドウが表され、 前記コンバータ回路（２４；１２４）は、全画像のうちそれぞれ表示すべきウ
ィンドウ（Ｗ１，Ｗ２）に割り当てられた画像データに対し、レジスタ装置（３
２；１３２）のウィンドウデータに依存して色値をもつ表示信号（ＡＳ１，ＡＳ
２；ＡＳ１０，ＡＳ２０）を形成し、 前記コンバータ回路（２４；１２４）は、全画像のうち表示すべきウィンドウ
（Ｗ１，Ｗ２）に割り当てられていない他のすべての画像データに対し、標準値
をもつ表示信号（ＡＳ１，ＡＳ２；ＡＳ１０，ＡＳ２０）を形成することを特徴
とする、 複数のディスプレイを同時に制御する装置。 - 【請求項２】 前記レジスタ装置（３２；１３２）は複数のレジスタセット
をもつレジスタ（３３；１３３，１３３′，１３３″）を有しており、これらの
レジスタセットはｎ個のディスプレイ（２０，２２；１２０；１２２）のうちの
１つにそれぞれ割り当てられている、請求項１記載の装置。 - 【請求項３】 前記コンバータ回路（２４；１２４）はｎ個の表示信号発生
装置を有しており、該表示信号発生装置はそれぞれｎ個のディスプレイ（２０，
２２；１２０；１２２）のうちの１つのための表示信号を発生する、請求項１ま
たは２記載の装置。 - 【請求項４】 前記レジスタ装置（３２；１３２）はｎレジスタ長をもつレ
ジスタを有しており、レジスタの各桁の各々は複数の表示信号発生装置（２６，
２８；１２６；１２８）のうちの１つと出力側で接続されている、請求項１から
３のいずれか１項記載の装置。 - 【請求項５】 １つのディスプレイ（１２２）のスクリーンの種々の部分領
域（１２２′，１２２″）に、全画像のうちのそれぞれ異なるウィンドウ（Ｗ１
，Ｗ２）が表示される、請求項１から４のいずれか１項記載の装置。 - 【請求項６】 前記レジスタ装置（１３２）は、それぞれ制御すべきディス
プレイ（１２０，１２２）ごとに２つのレジスタを有しており、該２つのレジス
タのうち一方のレジスタ（１３３）は、１つのウィンドウ（Ｗ１，Ｗ２）の第１
の画素たとえば左下の画素に対応するビデオメモリ（１３８）内の画素のアドレ
スを有しており、前記２つのレジスタのうち他方のレジスタ（１３３′）により
、前記第１の画素を表示すべきディスプレイ（１２２）のスクリーン上における
位置のアドレスが表される、請求項５記載の装置。 - 【請求項７】 前記レジスタ装置（１３２）はそれぞれ制御すべきディスプ
レイ（１２０，１２２）ごとに、拡大係数（ＳＦ）を格納するための第３のレジ
スタ（１３３″）を有しており、該拡大係数はディスプレイ（１２２）にウィン
ドウを表示させるべきサイズに対する尺度である、請求項１から６のいずれか１
項記載の装置。 - 【請求項８】 ディスプレイ（１２２）に表示すべき画像の各行および該行
中の各画素が、前記拡大係数（ＳＦ）の指示と同じ回数だけ、表示信号発生装置
（１２８）から該装置に後置接続されたディスプレイ（１２２）へ伝送される、
請求項７記載の装置。 - 【請求項９】 前記コンバータ回路（２４）は複数のＲＡＭＤＡＣ（２６，
２８）を有しており、該ＲＡＭＤＡＣは、それぞれ１つの表示信号発生装置に対
応し、出力側で複数のディスプレイ（２０，２２）のうちの１つとそれぞれ接続
されていて、接続されたディスプレイ（２０，２２）のための表示信号（ＡＳ１
，ＡＳ２）を発生する、請求項３または４または請求項５から８のいずれか１項
記載の装置。 - 【請求項１０】 前記表示信号はＲＧＢ信号である、請求項９記載の装置。
- 【請求項１１】 前記コンバータ回路（２４）において同じ表示方式または
異なる表示方式（ＣＲＴ、ＬＤＣ、プラズマ）に従って動作するディスプレイを
駆動可能であり、１つのディスプレイに割り当てられたＲＡＭＤＡＣがその表示
方式に従って構成されている、請求項１から１０のいずれか１項記載の装置。 - 【請求項１２】 前記コンバータ回路（２４）は複数の機能ブロック（１２
６，１２８）を有しており、該複数の機能ブロックは、それぞれ少なくとも１つ
のＲＡＭとクロック信号発生器を有し、それぞれ１つの表示信号発生装置に対応
しており、該表示信号発生装置は出力側で複数のディスプレイ（１２０，１２２
）の１つと接続されていて、該ディスプレイ（１２０，１２２）のための表示信
号を発生する、請求項３または４または請求項５から８のいずれか１項記載の装
置。 - 【請求項１３】 前記ディスプレイ（１２０，１２２）は、ディジタルのク
ロック入力側およびデータ入力側を備えたＬＣＤディスプレイであり、前記表示
信号はディジタル画像データ信号である、請求項１２記載の装置。 - 【請求項１４】 前記プリント配線板に取り付けられている、請求項１から
１３のいずれか１項記載の装置。 - 【請求項１５】 プログラミング可能なウィンドウ機能を備えたシステムに
おいて、 複数のディスプレイ（２０，２２；１２０，１２２）と、ディスプレイ（２０
，２２；１２０，１２２）に表示させるために画像データを発生するプロセッサ
装置（１０，１２，１４，１６）と、請求項１から１４のいずれか１項記載の装
置たとえばＶＧＡアダプタ（１８；１１８）を有しており、 前記プロセッサ装置はビデオメモリ（３８；１３８）からの画像データの読み
出しと、レジスタ装置（３２；１３２）のセットを制御することを特徴とする、 プログラミング可能なウィンドウ機能を備えたシステム。 - 【請求項１６】 複数のディスプレイ（２０，２２；１２０，１２２）に画
像データを同時に表示させる方法において、 画像全体の画像データを発生させて記憶するステップと、 該画像全体のうち複数のディスプレイ（２０，２２）の１つに表示させるべき
ウィンドウを各々表すウィンドウデータを発生させて記憶するステップと、 次に、記憶された画像データをシーケンシャルにまたはランダムに読み出して
、それぞれ色値または標準値をもつ表示信号（ＡＳ１，ＡＳ２；ＡＳ１０，ＡＳ
２０）に変換するステップが設けられており、 ここにおいて、色値をもつ表示信号（ＡＳ１，ＡＳ２；ＡＳ１０，ＡＳ２０）
を、全画像のうち表示すべきウィンドウ（Ｗ１，Ｗ２）に割り当てられているデ
ィジタル画像データのためのウィンドウデータに依存して発生させ、 標準値をもつ表示信号（ＡＳ１，ＡＳ２；ＡＳ１０，ＡＳ２０）を、全画像の
うち表示すべきウィンドウに割り当てられていない他のすべての画像データのた
めに発生させることを特徴とする、 複数のディスプレイに画像データを同時に表示させる方法。 - 【請求項１７】 前記ウィンドウデータには、ディスプレイ（１２２）のス
クリーン上でウィンドウ（Ｗ１，Ｗ２）を表示すべき位置および／またはウィン
ドウ表示サイズに関する付加的な情報が含まれている、請求項１６記載の方法。 - 【請求項１８】 前記ディスプレイ（１２２）に表示すべき各画像行および
その中の各画素を、拡大係数（ＳＦ）の指示と同じ回数だけ、表示信号発生装置
から該装置に後置接続されたディスプレイ（１２２）へ伝送する、請求項１７記
載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/EP1998/005975 WO2000017743A1 (de) | 1998-09-18 | 1998-09-18 | Vorrichtung zum steuern mehrerer anzeigeeinrichtungen, system mit dieser vorrichtung und zugehöriges verfahren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002525684A true JP2002525684A (ja) | 2002-08-13 |
Family
ID=8167064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000571337A Pending JP2002525684A (ja) | 1998-09-18 | 1998-09-18 | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1114365B1 (ja) |
| JP (1) | JP2002525684A (ja) |
| DE (1) | DE59803161D1 (ja) |
| ES (1) | ES2173629T3 (ja) |
| WO (1) | WO2000017743A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397471C (zh) * | 2003-07-10 | 2008-06-25 | 威盛电子股份有限公司 | 具有多路显示输出的显示器驱动模块、主板及多路显示输出的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014010780A1 (de) * | 2014-07-21 | 2016-01-21 | Display Solution AG | Einrichtung und Verfahren zum Anzeigen von Informationen auf einem mehrere einzelne Bildschirm-Module aufweisenden Bildschirm |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2097954A1 (en) * | 1992-06-30 | 1993-12-31 | Eric Youngman | Nubus dual display card |
| US5500654A (en) * | 1993-12-27 | 1996-03-19 | Kabushiki Kaisha Toshiba | VGA hardware window control system |
| US5488385A (en) * | 1994-03-03 | 1996-01-30 | Trident Microsystems, Inc. | Multiple concurrent display system |
| DE59802467D1 (de) * | 1997-09-17 | 2002-01-24 | Wincor Nixdorf Gmbh & Co Kg | Vorrichtung zum steuern mehrerer anzeigeeinrichtungen, system mit dieser vorrichtung und zugehöriges verfahren |
-
1998
- 1998-09-18 ES ES98950057T patent/ES2173629T3/es not_active Expired - Lifetime
- 1998-09-18 JP JP2000571337A patent/JP2002525684A/ja active Pending
- 1998-09-18 EP EP98950057A patent/EP1114365B1/de not_active Expired - Lifetime
- 1998-09-18 WO PCT/EP1998/005975 patent/WO2000017743A1/de active IP Right Grant
- 1998-09-18 DE DE59803161T patent/DE59803161D1/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397471C (zh) * | 2003-07-10 | 2008-06-25 | 威盛电子股份有限公司 | 具有多路显示输出的显示器驱动模块、主板及多路显示输出的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2173629T3 (es) | 2002-10-16 |
| DE59803161D1 (de) | 2002-03-28 |
| WO2000017743A1 (de) | 2000-03-30 |
| EP1114365B1 (de) | 2002-02-20 |
| EP1114365A1 (de) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947342A (en) | Graphic processing system for displaying characters and pictures at high speed | |
| US7242370B2 (en) | Display apparatus, method of controlling the same, and multidisplay system | |
| US4642794A (en) | Video update FIFO buffer | |
| EP0149746A2 (en) | Display interface apparatus | |
| EP0133903B1 (en) | Display control method and display control apparatus | |
| EP0918278B1 (en) | Circuit for simultaneous driving of liquid crystal display panel and television | |
| JPS62192791A (ja) | イメ−ジ表示装置 | |
| JPH0863135A (ja) | 情報処理装置 | |
| EP0195163B1 (en) | Video converter device | |
| EP0522550A2 (en) | Display control apparatus | |
| JP2002525684A (ja) | 複数のディスプレイを制御する装置、該装置を有するシステム、ならびにそのための方法 | |
| JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| JP2001516897A (ja) | 複数の表示装置を制御するための装置、この装置を有するシステム及び所属の方法 | |
| US5859650A (en) | Graphic controlling processor | |
| JPH09274475A (ja) | １台のコンピュータに複数台接続可能な表示装置 | |
| US7006713B1 (en) | Image-processing apparatus and image-displaying apparatus | |
| EP0340664A2 (en) | Method and system for setting palette data by a display mode | |
| JP2530880B2 (ja) | グラフィックディスプレイ装置 | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JP3122996B2 (ja) | 動画・静止画表示装置 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPS5935476B2 (ja) | 多端末表示制御装置に於けるハ−ドコピ−装置 | |
| US20050030428A1 (en) | On-screen display device | |
| JPH036510B2 (ja) | ||
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 |