JP3184131B2 - 画像表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像表示装置に
関し、特に、ＴＶ画面上に表示するビットマップを出力
する画像表示装置に関する。

【０００２】

【従来の技術】図９は、例えば特開昭５９−２０１０８
号公報に示された従来の画像表示装置を示すブロック図
である。これについて述べると、まず、パターンの輪郭
に相当する表示開始位置および表示終了位置をメモリ２
０に格納し、メモリコントローラ３１によりメモリ２０
に格納する表示開始位置をスタートレジスタバッファ３
２に格納し、さらに表示終了位置をエンドレジスタバッ
ファ３３に格納する。スタートレジスタ３７にはスター
トレジスタバッファ３２内の表示開始位置データが取り
込まれ、エンドレジスタ３８にはエンドレジスタバッフ
ァ３３内の表示終了位置データが取り込まれる。

【０００３】一方、コンパレータ３５は水平カウンタ３
４の計数値とスタートレジスタ３７内の表示開始位置と
が一致したときに出力を生じる。同様にして、コンパレ
ータ３６は水平カウンタ３４の計数値とエンドレジスタ
３８の表示開始位置が一致したときに出力を生じる。そ
して、コンパレータ３５の一致出力でセットされ、コン
パレータ３６の一致出力でリセットされるＳ−Ｒフリッ
プフロップ３９のＱ出力によって、ビデオ回路４０を制
御する。ビデオ回路４０はＳ−Ｒフリップフロップ３９
のＱ出力がセット状態であれば、ドットを出力する。つ
まり、水平カウンタが示す表示位置に、すなわち表示開
始位置の示す位置と表示終了位置が示す位置の間にドッ
トを出力する。

【０００４】なお、上記従来の画像表示装置は、表示色
に対応した表示開始位置と表示終了位置をメモリに格納
し、表示開始位置と水平カウンタの値が一致した時点
で、対応した表示色を出力するようになっている。図９
に示す画像表示装置は単色のときの構成例を示してあ
る。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来の画像表示装置にあっては、多色で画像表示する場
合には、それぞれの色に対応した表示開始位置と表示終
了位置をメモリに記憶する必要があり、例えば、２５６
色のビットマップを表示する場合には、８枚のプレーン
が必要で、単色のときの８倍のメモリが必要となり、メ
モリの容量が膨大になってしまうという課題があった。

【０００６】また、１ライン中に表示開始位置と表示終
了位置が複数個あった場合には、スタートレジスタ３
７，エンドレジスタ３８およびコンパレータ３５，３６
がそれに見合った個数分必要となり、回路規模が大きく
なるほか、ビットマップのパターンが複雑になれば、表
示開始位置と表示終了位置のデータが膨大になり、さら
に多くのメモリ容量を必要とするという課題があった。

【０００７】この発明は、前記のような課題を解決する
ものであり、表示色数の増加やビットパターンの形状の
複雑化にも関わらず、ビットマップを記憶する記憶回路
の記憶容量を少なく抑えることができる画像表示装置を
得ることを目的とする。

【０００８】

【課題を解決するための手段】前記目的達成のため、請
求項１の発明にかかる画像表示装置は、ビットマップデ
ータに対応した画像を画面上に表示する画像表示装置に
おいて、前記ビットマップデータは、前記画面に表示す
るドットの色を示す色情報と前記色情報によって指示さ
れる色のドットを前記画面上に描画させる制御コードと
して、前記画面の１ラインの描画終了を示す終了コード
と、前記画面の１ラインの中で前記ドットの表示を行わ
ない区間を指示するジャンプコードと、前記画面の１ラ
インの中で前記ドットの表示を開始するオフセット位置
を指示する開始コードを含み、前記ビットマップデータ
に含まれる前記制御コードの指示に基づいて、前記色情
報を前記画面上に描画する制御を行う制御手段を有する
ことを特徴とする。

【０００９】請求項２の発明にかかる画像表示装置は、
ビットマップデータに対応した画像を画面上に表示する
画像表示装置において、前記ビットマップデータは、前
記画面に表示するドットの色を示す色情報と前記色情報
によって指示される色のドットを前記画面上に描画させ
る制御コードとを備え、前記ビットマップデータに含ま
れる前記制御コードの指示に基づいて前記色情報を前記
画面上に描画する制御を行う制御手段を有する画像表示
装置であって、前記制御コードは、前記画面の１ライン
の描画終了を示す終了コードと、前記画面の１ラインの
中で前記ドットの表示を行わない区間を指示するジャン
プコードとを含み、前記制御手段は、前記終了コードの
指示に基づいて、前記画面の１ラインの描画を終了する
とともに、前記ジャンプコードによって指示される区間
において前記画面上に前記ドットを表示しない制御を行
うことを特徴とする。請求項３の発明にかかる画像表示
装置は、ビットマップデータに対応した画像を画面上に
表示する画像表示装置において、前記ビットマップデー
タは、前記画面に表示するドットの色を示す色情報と前
記色情報によって指示される色のドットを前記画面上に
描画させる制御コードとを備え、前記ビットマップの色
情報を前記画面上に描画するために、前記制御コードに
含まれる開始コードによって指示される描画開始位置か
ら前記ドットを所定の方向に描画を行い、前記制御コー
ドに含まれるジャンプコードに基づいて所定の区間の前
記ドットの描画を停止し、前記制御コードに含まれる終
了コードに基づいて前記画面の１ラインの描画を終了す
る制御手段を有することを特徴とする。

【００１０】請求項４の発明にかかる画像表示装置は、
ビットマップデータに対応した画像を画面上に表示する
画像表示装置において、前記ビットマップデータは、前
記画面に表示するドットの色を示す色情報と前記色情報
によって指示される色のドットを前記画面上に描画させ
る制御コードとを備えるとともに、前記ビットマップデ
ータに含まれる前記制御コードの指示に基づいて前記色
情報を前記画面上に描画する制御を行う制御手段を有
し、前記制御手段は、前記制御コードに含まれる、前記
ライン上に描画の開始を指示する開始コードを検出する
開始コード検出手段と、 前記制御コードに含まれる、
前記ライン上の所定の区間の描画の停止を指示するジャ
ンプコードを検出するジャンプコード検出手段と、 前
記制御コードに含まれる、前記ライン上の描画の終了を
指示する終了コードを検出する終了コード検出手段とを
有し、前記開始コード検出手段と前記ジャンプコード検
出手段と前記終了コード検出手段とによって検出される
検出結果に基づいて、前記画面の各ライン毎に描画を行
うことを特徴とする。

【００１１】請求項５記載の発明は、請求項１から請求
項４のうちいずれかに記載の画像表示装置において、前
記ビットマップデータを予め記憶する記憶手段を有し、
前記制御手段は、前記記憶手段に記憶されているビット
マップデータに基づいて、前記画面に描画を行うことを
特徴とする。

【００１２】請求項６記載の発明は、第１の方向の任意
のドット数と第２の方向の任意のドット数で構成される
ビットマップの表示領域を有する画像表示装置におい
て、前記第１の方向の１ドットのドット幅を示すドット
クロックをカウントする第１のカウンタ（１０２）と、
該第１のカウンタにより総ドット数をカウントした時点
で第２の方向のドット幅を示すドットクロックをカウン
トする第２のカウンタ（１０３）と、予め記憶されてい
る前記第１の方向における表示開始位置と前記第１のカ
ウンタ（１０２）とに基づいて前記第１の方向の表示領
域を検出する第１の表示領域検出回路（１１４）と、予
め記憶されている前記第２の方向の表示開始位置および
表示終了位置と前記ドットクロックにもとづいて前記第
２の方向の表示領域を検出する第２の表示領域検出回路
（１０７）と、前記第１の表示領域検出回路（１１４）
の検出結果と前記第２の表示領域検出回路（１０７）の
出力および前記ドットクロックを受けてリードクロック
を生成するリードクロック生成回路（１０９）と、該リ
ードクロック生成回路からのリードクロックを受けてリ
ードアドレスを生成するリードアドレスカウンタ（１１
１）と、該リードアドレスカウンタのリードアドレスに
もとづき、対応する記憶領域に予め格納してあるビット
マップの表示データを出力する記憶回路と、該記憶回路
から出力される表示データを遅延させて出力するシフト
レジスタ（１１３）と、該シフトレジスタ（１１３）か
らの表示データを受けて、第２の方向における表示領域
生成のための制御コードを検出する制御コード検出回路
（１１５）と、前記第１の表示領域検出回路（１１４）
が検出した検出結果を前記制御コード検出回路（１１
５）が検出した制御コードに応じて前記第１の方向の表
示領域を制御する表示領域制御回路（１１４）とを有
し、前記制御コード検出回路（１１５）は、前記シフト
レジスタからの表示データにもとづき、第１の方向の表
示終了を指示する終了コードを検出する終了コード検出
部と、前記シフトレジスタからの表示データにもとづ
き、前記第１の方向の表示開始を指示する開始コードを
検出する開始コード検出部と、前記シフトレジスタから
の表示データにもとづき、所定の区間の表示を行わない
ジャンプコードを検出するジャンプコード検出部とから
構成されていることを特徴とする。

【００１３】

【発明の実施の形態】以下、この発明の実施の一形態を
図面について説明する。図１はこの発明の画像表示装置
を示し、これがＴＶ画面にグラフィカルなビットマップ
を表示するのに用いられる。同図において、１０２は第
１のカウンタとしての水平表示位置カウンタで、これが
ビットマップの単位ドットの横幅を示すドットクロック
１０１をカウントし、水平方向の表示位置を表わす。１
０３は第２のカウンタとしての垂直表示位置カウンタで
あり、これが水平表示位置カウンタ１０２が、１水平ラ
インの総ドット数をカウントした時点でカウントし、垂
直方向の表示位置を表わす。１０７は表示領域検出回路
としての垂直表示領域検出回路であり、これが第１の記
憶部としての垂直表示開始位置レジスタ１０４のレジス
タ値と、第２の記憶部としての垂直表示終了位置レジス
タ１０５のレジスタ値と、垂直表示位置カウンタ１０３
のカウント値にもとづいて、ビットマップの垂直表示領
域１０８を検出して出力する。

【００１４】一方、１１４は表示領域制御回路としての
水平表示領域検出回路であり、これが第３の記憶部とし
ての水平表示開始位置レジスタ１０６のレジスタ値と、
制御コード検出回路１１５の出力と、シフトレジスタ１
１３の３段目の出力１１７とにもとづいて、ビットマッ
プの水平表示領域１１６を検出して出力する。１０９は
垂直表示領域信号１０８と、水平表示領域信号１１６
と、ドットクロック１０１にもとづいてリードクロック
１１０を生成するリードクロック生成回路としてのアン
ド回路、１１１はリードクロック１１０をカウントし、
第４の記憶部としての記憶回路１１２のリードアドレス
を生成するリードアドレスカウンタである。

【００１５】この記憶回路１１２は、第３のカウンタと
してのリードアドレスカウンタ１１１のリードアドレス
が示す記憶領域のビットマップのドットデータを出力す
る。そして、この記憶回路１１２の出力は、３段のレジ
スタで構成されるシフトレジスタ１１３に入力され、シ
フトレジスタ１１３の３段目の出力がＴＶ画面に表示す
るビットマップとなる。１１５はシフトレジスタ１１３
の３段目の出力１１８を入力して、制御コードを検出す
る制御コード検出回路である。

【００１６】従って、かかる構成になる画像表示装置で
は、水平表示位置カウンタ１０２がビットマップの単位
ドットの横幅を示すドットクロック１０１をカウントす
るとともに、垂直表示位置カウンタ１０３が垂直表示位
置カウンタ１０２で１水平ラインの総ドット数がカウン
トされたときカウントし、それぞれ水平方向および垂直
方向の表示位置を表わす。

【００１７】このとき、前記ビットマップの垂直表示領
域１０８が垂直表示開始位置レジスタ１０４のレジスタ
値と、垂直表示終了位置レジスタ１０５のレジスタ値
と、垂直表示位置カウンタ１０３のカウント値にもとづ
いて、垂直表示領域検出回路１０７により検出される。
一方、ビットマップの水平表示領域１１６は、水平表示
開始位置レジスタ１０６のレジスタ値と、制御コード検
出回路１１５の出力と、シフトレジスタ１１３の３段目
の出力１１７にもとづいて、水平表示領域制御回路１１
４により検出される。そして、ＡＮＤ回路１０９では、
垂直表示領域１０８と、水平表示領域１１６と、ドット
クロック１０１とにもとづき、リードクロック１１０を
生成する。

【００１８】このため、リードアドレスカウンタ１１１
は、リードクロック１１０をカウントし、記憶回路１１
２のリードアドレスを生成し、記憶回路１１２は、リー
ドアドレスカウンタ１１１のリードアドレスの示す記憶
領域のビットマップのドットデータを出力する。そし
て、この記憶回路１１２の出力は、３段のレジスタで構
成されるシフトレジスタ１１３に入力され、シフトレジ
スタ１１３の３段目の出力がＴＶ画面に表示するビット
マップとされる。そして、制御コード検出回路１１５
は、シフトレジスタの３段目の出力１１８を入力とし
て、制御コードを検出する。

【００１９】図２は、図１の垂直表示領域検出回路１０
７を詳細に示したブロック図である。この垂直表示領域
検出回路１０７は第１の一致回路としての一致回路２１
９，第２の一致回路としての一致回路２２０およびラッ
チ回路２２１とにより構成されている。かかる構成によ
れば、一致回路２１９は、垂直表示位置カウンタ１０３
の出力と、垂直表示開始位置レジスタの値を比較し、一
致した場合に一致出力を出力する。また、もう一方の一
致回路２２０は、垂直表示位置カウンタ１０３の出力
と、垂直表示終了位置レジスタの値を比較し、一致した
場合に一致出力を出力する。このため、ラッチ回路２２
１は、一致回路２１９の一致出力で、セット状態にな
り、一致回路２２０の一致出力でリセット状態になる。
すなわち、ラッチ回路２２１の出力は垂直表示位置カウ
ンタ２０３の値が、垂直表示開始位置レジスタ１０４の
値と、垂直表示終了位置レジスタ１０５の値の間にある
ときにセット状態となり、垂直の表示領域を表わす。

【００２０】図３は、図１の水平表示領域制御回路１１
４および制御コード検出回路１１５を詳細に示したブロ
ック図である。水平表示領域制御回路１１４は、加算器
３１９，第３の一致回路としての一致回路３２０，ラッ
チ回路３２１，ＡＮＤ回路３２２（領域制御回路），デ
ータ制御回路３２３，ジャンプ幅カウンタ３２４および
比較器３２５により構成され、制御コード検出回路１１
５は、ジャンプコード検出部３２６，開始コード検出部
３２７および終了コード検出部３２８により構成されて
いる。

【００２１】従って、これによればシフトレジスタ１１
３の３段目の出力は、ジャンプコード検出部３２６と、
開始コード検出部３２７と、終了コード検出部３２８と
に入力され、各コード検出回路３２６，３２７，３２８
は、それぞれのコードを検出したとき検出信号を出力す
る。

【００２２】また、３１９は加算器であり、これが水平
表示開始位置レジスタ１０６の値と、データ制御回路３
２３の出力とを加算する。このデータ制御回路３２３の
出力は水平表示開始位置のオフセット値になる。一致回
路３２０では水平表示位置カウンタ１０２の出力と、加
算器３１９の出力とを比較し、一致した場合は一致出力
をラッチ回路３２１へ出力する。ラッチ回路３２１では
一致回路３２０の一致出力の入力によりセット状態にな
り、終了コード検出部３２８の検出出力の入力によりリ
セット状態になる。

【００２３】一方、開始コード検出部３２７の検出出力
は、データ制御回路３２３に入力されており、シフトレ
ジスタ１１３が２段目の出力１１７を出力しているとき
のみ、シフトレジスタ１１３の出力をオフセット値とし
て、加算器３１９に入力する。すなわち、シフトレジス
タ１１３の３段目のデータが開始コードのとき、２段目
のデータが水平表示開始位置のオフセット値となる。

【００２４】また、前記ジャンプコード検出部３２６の
検出出力は、ジャンプ幅カウンタ３２４に入力し、ドッ
トクロック１０１を、ジャンプコードを検出したときか
らカウント開始する。比較器３２５は、ジャンプ幅カウ
ンタ３２４の値と、シフトレジスタ１１３の２段目のデ
ータ１１７を比較し、ジャンプ幅カウンタ３２４の値
が、シフトレジスタ１１３の２段目の出力１１７より小
さいときに、比較出力を出力する。前記ＡＮＤ回路３２
２は、ラッチ回路３２１の出力と、比較器３２５の比較
出力とのアンド論理をとり、ジャンプ幅カウンタ３２４
の値が、シフトレジスタ１１３の２段目の出力１１７よ
り小さいときに、出力の水平表示領域１１６を禁止す
る。

【００２５】図４は、図３の終了コード検出部３２８に
おいて終了コードを検出したときのタイミングチャート
を示す。これによれば水平表示開始位置レジスタ１０６
に“ｉ”が設定されて加算器３１９に入力され、この加
算器３１９のもう一方に入力値“０”が入力されると、
水平表示位置カウンタ１０２の値が“ｉ”になった時点
で、一致回路３２０が一致出力（Ｈｉレベル）を出力す
る。このため、一致回路３２０の一致出力によってラッ
チ回路３２１がセットされ、ＡＮＤ回路３２２のもう一
方の入力がＨｉレベルである場合には、水平表示領域信
号１１６がＨｉレベルになる。ここで、垂直表示領域信
号１０８もＨｉレベルとすると、表示領域期間にリード
クロック１１０を出力する。

【００２６】このため、記憶回路１１２はリードアドレ
スカウンタ１１１の示すアドレスに従いビットマップデ
ータを出力する。この記憶回路１１２の出力は、３段の
シフトレジスタ１１３に入力される。また、終了コード
検出部３２８は、シフトレジスタ１１３の３段目の出力
３１８を受け、終了コードを検出する。ここでは、終了
コードを“０”としている。終了コードを検出すると、
検出出力がＨｉレベルになり、ラッチ回路３２１をリセ
ットし、水平表示領域信号１１６をＬｏレベルにおと
し、表示が終了する。これにより、水平表示毎に表示終
了位置を制御できるようになる。

【００２７】図５は、図３の開始コード検出部３２７に
おいて開始コードを検出したときのタイミングチャート
を示す。これによれば記憶回路１１２から読み出したデ
ータをシフトレジスタ１１３に入力し、シフトレジスタ
１１３の３段目の出力１１８が開始コードの場合（い
ま、開始コードは“ｉ”とする）、これを開始コード検
出部３２８が検出し、Ｈｉレベルを出力する。このた
め、データ制御回路３２３は、開始コード検出部３２７
からの検出信号を受けると、シフトレジスタ１１３の２
段目のデータを保持し、水平表示開始位置レジスタ１０
６のレジスタ値と加算器３１９において加算し、水平表
示開始位置をオフセットする。図５では、水平表示開始
位置は、“Ｉ”で、オフセット値は“ｍ”としている。
これにより、水平表示毎に表示開始位置のオフセット値
を制御できるようになる。

【００２８】図６は、図３のジャンプコード検出部３２
６においてジャンプコードを検出したときのタイミング
チャートを示す。これによれば表示領域で記憶回路１１
２を読み出し、読み出したデータをシフトレジスタ１１
３に入力する。シフトレジスタ１１３の３段目の出力３
１８がジャンプコードのとき（いま、図６ではジャンプ
コードを“２”としてある）、ジャンプコード検出部３
２６が検出出力（Ｈｉレベル）を出力し、ジャンプ幅カ
ウンタ３２４のカウントを開始する。比較器３２５は、
ジャンプ幅カウンタ３２４のカウント値とシフトレジス
タ１１３の２段目の出力１１７を比較し、カウント値が
小さいときに、Ｌｏレベルを出力する（ただし、カウン
ト値が“０”の場合を除く）。比較器３２５の出力がＬ
ｏレベルなので、水平表示領域信号１１６がＬｏレベル
になり、その結果、記憶回路１１２の出力が停止し、表
示が停止することになる。これにより、水平表示毎に表
示データの停止と、開始を制御できるようになる。

【００２９】図７はこの発明の画像表示回路のＴＶ画面
に表示するビットマップ図である。このビットマップ図
において、実線の枠で囲まれた記号がドットの色を表わ
し、点線の枠はドットを表示していない部分である。図
８は、図３に示した記憶回路１１２に格納するビットマ
ップのデータを表示わしている。実線の枠で囲まれた記
号がデータで、実線の枠の上の数値が記憶回路のアドレ
スを示す。このデータでは、終了コードは“００”、開
始コードは“０１”、ジャンプコードは“０２”であ
る。

【００３０】図３において、垂直表示領域信号１０８と
水平表示領域信号１１６が共にＨｉレベルになると、Ａ
ＮＤ回路１０９がリードロック１１０を出力し、リード
アドレスカウンタ１１１がリードアドレスを生成し、記
憶回路１１２からビットマップデータを出力する。すな
わち、ここでは、図８で示すデータのリードアドレス
“０”から順に“１”、“２”、“３”・・・と読み出
す。まず、リードアドレス“０”から“７”までのデー
タ“０Ａ”を読み出し、図７に示すように、ＴＶ画面に
“０Ａ”のドット８個を表示する。次のリードアドレス
“８”のデータ“００”、つまり、終了コードを読み出
し、そのラインの表示を終了する。

【００３１】次に、リードアドレス“０９”からデータ
“０Ｂ”を２個を読み出し、ＴＶ画面に”０Ｂ”のドッ
トを２個表示する。さらに、その次のデータが“０
２”、つまりジャンプコードであるため、さらに、次の
データ“０４”が示す値の間、表示が停止する。つま
り、表示した画像に４ドット分の空白ができる。次に、
アドレス“１３”から順にデータ“０Ｂ”を２個読み出
し、ＴＶ画面に表示し、次のデータが“００”、つまり
終了コードであるため、そのラインの表示が終了する。
続いて、アドレス“１６”のデータ“０１”、つまり開
始コードを読み出し、さらに、次のデータ“０６”を読
み出し、水平表示開始位置を右へ６ドット、オフセット
する。次に、アドレス“１８”からデータ“０Ｃ”を順
に２個読み出し、ＴＶ画面に２ドットの“０Ｃ”を表示
し、次にアドレス“２０”のデータ“００”、すなわち
終了コードを読み出し、表示が終了する。

【００３２】従って、前記のように記憶回路１１２に記
憶するビットマップのデータ内に制御コードを埋め込
み、記憶回路１１２から出力される制御コードを制御コ
ード検出回路１１５で検出し、水平表示領域を制御する
ことにより、ビットマップの外形に近似した表示領域を
生成することができ、この結果、記憶回路の記憶容量を
削減できる。

【００３３】いま、２５６色表示で、横７２０ドット、
縦４８０ラインの表示可能領域に、水平表示開始位置が
３６０から、水平表示終了位置が７２０に３６０ドット
表示し、１ドット毎の色の異なるビットマップを１ライ
ン表示する場合を例にとって、従来の画像表示回路の必
要な記憶容量と、本発明の画像表示回路の記憶容量を比
較する。

【００３４】従来の画像表示回路では、横の表示位置を
表わすには１０ビット必要になる。さらに２５６色を表
示するのに、開始位置と終了位置の組が８種類必要で、
ドット毎に色が異なるので、最悪の場合には、開始位置
と終了位置の組み合わせが３６０ドットの半分の１８０
組必要とすると、従来の画像表示回路が１ライン表示す
るのに必要な容量は、１０ビット×２×８×１８０＝２
８８００ビットとなる。

【００３５】これに対し、この発明の画像表示装置で
は、ドット毎に異なる色を２５６を表示するために、１
ドットあたり８ビットが必要となる。いま、水平表示開
始位置レジスタの設定値が“０”であるとすると、表示
開始位置を３６０ドット右にオフセットする必要があ
る。開始コードとのオフセット値３６０を表現するため
に、３ドット分の記憶領域が必要で、さらに、終了コー
ドのために１ドット分の記憶領域が必要になる。よっ
て、この発明の画像表示回路では、１ラインを表示する
のに必要な容量は、（３６０＋３＋１）ドット×８ビッ
ト＝２９１２ビットとなる。この結果、従来の画像表示
装置の記憶容量の約１０分の１で１ラインが表示できる
ことになる。

【００３６】

【発明の効果】以上のように、この発明によれば、ビッ
トマップを記憶する記憶回路の出力から、ビットマップ
中に含まれる制御コードを、制御コード検出回路によっ
て検出させ、この検出出力を用いて水平表示領域制御回
路に水平表示領域を制御させることよって、ビットマッ
プの外形に近似した表示領域を生成でき、これにより前
記記憶回路の記憶容量を削減できるという効果が得られ
る。

【００３７】また、表示色の色数に関係なく、また、１
ライン中に表示領域を複数回制御しても、記憶回路の容
量を減らすことができるという効果が得られる。

【図面の簡単な説明】

【図１】 この発明の実施の一形態による画像表示装置
を示すブロック図である。

【図２】 図１における垂直表示領域検出回路を詳細に
示す画像表示装置のブロック図である。

【図３】 図１における水平表示領域制御回路と制御コ
ード検出回路を詳細に示す画像表示装置のブロック図で
ある。

【図４】 この発明の画像表示装置の終了コードの動作
を表わすタイミングチャートである。

【図５】 この発明の画像表示装置の開始コードの動作
を表わすタイミングチャートである。

【図６】 この発明の画像表示装置のジャンプコードの
動作を表わすタイミングチャートである。

【図７】 ＴＶ画面に表示するビットマップの例を示す
説明図である。

【図８】 この発明における記憶回路に格納する、図７
のビットマップの格納データを示す説明図である。

【図９】 従来の画像表示装置を示すブロック図であ
る。

【符号の説明】

１０１ ドットクロック １０２ 水平表示位置カウンタ（第１のカウンタ） １０３ 垂直表示位置カウンタ（第２のカウンタ） １０４ 垂直表示開始位置レジスタ（第１の記憶部） １０５ 垂直表示終了位置レジスタ（第２の記憶部） １０６ 水平表示開始位置レジスタ（第３の記憶部） １０７ 垂直表示領域検出回路（表示領域検出回路） １０９ ＡＮＤ回路（リードクロック生成回路） １１０ リードクロック １１１ リードアドレスカウンタ（第３のカウンタ） １１２ 記憶回路（第４の記憶部） １１３ シフトレジスタ １１４ 水平表示領域制御回路（表示領域制御回路） １１５ 制御コード検出回路 ２１９ 一致回路（第１の一致回路） ２２０ 一致回路（第２の一致回路） ２２１，３２１ ラッチ回路 ３１９ 加算器 ３２０ 一致回路 ３２２ ＡＮＤ回路 ３２３ データ制御回路 ３２４ ジャンプ幅カウンタ ３２５ 比較器 ３２６ ジャンプコード検出部 ３２７ 開始コード検出部 ３２８ 終了コード検出部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/39 G09G 5/18 G09G 5/395

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 ビットマップデータに対応した画像を画
   面上に表示する画像表示装置において、 前記ビットマ
   ップデータは、前記画面に表示するドットの色を示す色
   情報と前記色情報によって指示される色のドットを前記
   画面上に描画させる制御コードとして、前記画面の１ラ
   インの描画終了を示す終了コードと、前記画面の１ライ
   ンの中で前記ドットの表示を行わない区間を指示するジ
   ャンプコードと、前記画面の１ラインの中で前記ドット
   の表示を開始するオフセット位置を指示する開始コード
   を含み、 前記ビットマップデータに含まれる前記制御コードの指
   示に基づいて、前記色情報を前記画面上に描画する制御
   を行う制御手段を有することを特徴とする画像表示装
   置。
2. 【請求項２】 ビットマップデータに対応した画像を画
   面上に表示する画像表示装置において、 前記ビットマップデータは、前記画面に表示するドット
   の色を示す色情報と前記色情報によって指示される色の
   ドットを前記画面上に描画させる制御コードとを備え、
   前記ビットマップデータに含まれる前記制御コードの指
   示に基づいて前記色情報を前記画面上に描画する制御を
   行う制御手段を有する画像表示装置であって、 前記制御
   コードは、前記画面の１ラインの描画終了を示す終了コ
   ードと、前記画面の１ラインの中で前記ドットの表示を
   行わない区間を指示するジャンプコードとを含み、 前記制御手段は、前記終了コードの指示に基づいて、前
   記画面の１ラインの描画を終了するとともに、前記ジャ
   ンプコードによって指示される区間において前記画面上
   に前記ドットを表示しない制御を行うことを特徴とする
   画像表示装置。
3. 【請求項３】 ビットマップデータに対応した画像を画
   面上に表示する画像表示装置において、 前記ビットマップデータは、前記画面に表示するドット
   の色を示す色情報と前記色情報によって指示される色の
   ドットを前記画面上に描画させる制御コードとを備え、
   前記ビットマップの色情報を前記画面上に描画するため
   に、 前記制御コードに含まれる開始コードによって指示
   される描画開始位置から前記ドットを所定の方向に描画
   を行い、前記制御コードに含まれるジャンプコードに基
   づいて所定の区間の前記ドットの描画を停止し、前記制
   御コードに含まれる終了コードに基づいて前記画面の１
   ラインの描画を終了する制御手段を有することを特徴と
   する画像表示装置。
4. 【請求項４】 ビットマップデータに対応した画像を画
   面上に表示する画像表示装置において、 前記ビットマップデータは、前記画面に表示するドット
   の色を示す色情報と前記色情報によって指示される色の
   ドットを前記画面上に描画させる制御コードとを備える
   とともに、前記ビットマップデータに含まれる前記制御
   コードの指示に基づいて前記色情報を前記画面上に描画
   する制御を行う制御手段を有し、 前記制御手段は、前記制御コードに含まれる、前記ライ
   ン上に描画の開始を指示する開始コードを検出する開始
   コード検出手段と、 前記制御コードに含まれる、前記ライン上の所定の区間
   の描画の停止を指示するジャンプコードを検出するジャ
   ンプコード検出手段と、 前記制御コードに含まれる、前記ライン上の描画の終了
   を指示する終了コードを検出する終了コード検出手段と
   を有し、 前記開始コード検出手段と前記ジャンプコード検出手段
   と前記終了コード検出手段とによって検出される検出結
   果に基づいて、前記画面の各ライン毎に描画を行うこと
   を特徴とする画像表示装置。
5. 【請求項５】 前記ビットマップデータを予め記憶する
   記憶手段を有し、 前記制御手段は、前記記憶手段に記憶されているビット
   マップデータに基づいて、前記画面に描画を行うことを
   特徴とする請求項１から請求項４のうちいずれかに記載
   の画像表示装置。
6. 【請求項６】 第１の方向の任意のドット数と第２の方
   向の任意のドット数で構成されるビットマップの表示領
   域を有する画像表示装置において、 前記第１の方向の１ドットのドット幅を示すドットクロ
   ックをカウントする第１のカウンタ（１０２）と、 該第１のカウンタにより総ドット数をカウントした時点
   で第２の方向のドット幅を示すドットクロックをカウン
   トする第２のカウンタ（１０３）と、 予め記憶されている前記第１の方向における表示開始位
   置と前記第１のカウンタ（１０２）とに基づいて前記第
   １の方向の表示領域を検出する第１の表示領域検出回路
   （１１４）と、 予め記憶されている前記第２の方向の表示開始位置およ
   び表示終了位置と前記ドットクロックにもとづいて前記
   第２の方向の表示領域を検出する第２の表示領域検出回
   路（１０７）と、 前記第１の表示領域検出回路（１１４）の検出結果と前
   記第２の表示領域検出回路（１０７）の出力および前記
   ドットクロックを受けてリードクロックを生成するリー
   ドクロック生成回路（１０９）と、 該リードクロック生成回路からのリードクロックを受け
   てリードアドレスを生成するリードアドレスカウンタ
   （１１１）と、 該リードアドレスカウンタのリードアドレスにもとづ
   き、対応する記憶領域に予め格納してあるビットマップ
   の表示データを出力する記憶回路と、 該記憶回路から出力される表示データを遅延させて出力
   するシフトレジスタ（１１３）と、 該シフトレジスタ（１１３）からの表示データを受け
   て、第２の方向における表示領域生成のための制御コー
   ドを検出する制御コード検出回路（１１５）と、 前記第１の表示領域検出回路（１１４）が検出した検出
   結果を前記制御コード検出回路（１１５）が検出した制
   御コードに応じて前記第１の方向の表示領域を制御する
   表示領域制御回路（１１４）とを有し、 前記制御コード検出回路（１１５）は、前記シフトレジ
   スタからの表示データにもとづき、第１の方向の表示終
   了を指示する終了コードを検出する終了コード検出部
   と、前記シフトレジスタからの表示データにもとづき、
   前記第１の方向の表示開始を指示する開始コードを検出
   する開始コード検出部と、前記シフトレジスタからの表
   示データにもとづき、所定の区間の表示を行わないジャ
   ンプコードを検出するジャンプコード検出部と、 から構成されていることを特徴とする画像表示装置。