JPH0670742B2 - 標体の表示装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は標体の表示装置、特に標体情報メモリに記憶さ
れた一画面分の標体情報を読出しラスタディスプレイ上
に画像表示する装置の改良に関する。

［従来の技術］ 標体の表示装置は、ビデオゲーム、各種のシミュレータ
およびその他の機器に幅広く用いられており、特に近年
普及してきたビデオゲームにおいては、ゲームの信号状
況に合わせたゲーム画面を作成するために用いられてい
る。

第15図には、ビデオゲームに用いられている従来の標体
表示装置の一例が示されている。

この従来装置は、オブジェクトコントローラ10と標体情
報メモリ20とを含む。

前記オブジェクトコントローラ10は、予め設定されたゲ
ームプログラムおよび外部から入力される外部入力信号
に基づき、CRT一画面分に表示される各標体の標体情報
を演算する。各標体の標体情報には、表示標体を特定す
る標体識別信号、CRT上における標体の表示装置を表す
垂直表示位置情報、水平表示位置情報、およびその他の
付加情報が含まれる。そして、オブジェクトコントロー
ラ10を用いて演算された一画面分の標体情報は、標体情
報メモリ20にその都度書込み記憶される。

標体情報メモリ20の内容は、オブジェクトコントローラ
10から一画面分の標体情報が演算出力される毎に新たに
更新される。

ところで、標体情報メモリ20に記憶された一画面分の標
体情報に基づき、CRT上に各標体を画像表示するために
は、CRTの各水平走査毎に次の水平走査ライン上に表示
される標体の情報をその都度読み出してやる必要があ
る。

このため、この従来装置には、各水平走査に同期して、
標体情報メモリ20から当該水平走査ライン上に表示され
る標体を検出する表示標体検出書込回路50が設けられて
いる。そして、検出された各標本の情報は、ラッチ回路
30を介してキャラクタジェネレータ40へ向け出力される
と共に、ラインバッファ60へ向け出力される。

このキャラクタジェネレータ40は、各標体の形状および
色彩を表す標体イメージを、例えば第16図（Ａ）または
（Ｂ）に示すごとく垂直および水平方向の一群のカラー
画素ブロック情報として記憶している。記憶した各標体
イメージ、すなわちブロック情報には、標体読出用の標
体識別情報が設定されている。

そして、標体識別情報およびそのブロック内における垂
直走査位置信号（ラインナンバー）を入力することによ
り、このキャラクタジェネレータ40からは、標体イメー
ジが一行ずつ読出される。

第11図には、キャラクタジェネレータ40内に登録された
複数の標本のブロック情報のイメージ図が示されてい
る。ここにおいて、各標本の識別情報は、列キャラクタ
コードと行キャラクタコードとから成る。同図において
は、縦1024の列キャラクタコード、横64の行キャラクタ
コードで特定される合計1024×64個の標体の情報が表さ
れている。

そして、各標体のブロック情報は、第11図に示すよう縦
８アドレス、横８アドレスの合計64画素の情報として表
されており、各画素には、それぞれ８ビットの画素情報
が割当られている。

通常、各画素毎に割り当てられた８ビットの画素情報
は、色の塗り分けを表すカラーコードを表し、同図に示
すように各画素に対し８ビットの画素情報が割り当てら
れている場合には、2⁸＝256のカラーコードが表される
ことになる。

第12図には、キャラクタジェネレータ40に登録された標
体に対する読出アドレスの概念図が示されている。この
読出アドレスは、行キャラクタコードCCUおよび列キャ
ラクタコードCCLからなる標対識別情報CCと、ラインナ
ンバーと、ドットナンバーとを含む。そして、この読出
アドレスは、まず行キャラクタコードおよび列キャラク
タコードを用いて表示標体のブロック情報を特定し、標
体のブロック内における水平走査ラインをラインナンバ
ー（ブロック内垂直走査位置情報）により特定し、特定
された水平走査ライン上におけるの表示画素アドレスを
ドットナンバーにより特定する。

従って、前記ドットナンバーを８ドット分順次インクリ
メントすることにより、キャラクタジェネレータ40から
は、対応する標体の各画素情報（８ビット画素情報）が
順次読み出され、ラインバッファ60に向け内力される
（第15図）。

このような一連の動作を繰り返しラインバッファ60に
は、一水平走査ライン上に表示される１または複数の標
体の画素情報が書込まれる。

そして、CRTの水平走査に同期してラインバッファ60に
書き込まれた一水平走査分の標体画素情報は、マルチプ
レクサ70を介して図示しないカラー信号回路へ向け出力
される。そして、カラー信号回路から対応する標体の映
像信号が一画素ずつ出力されることになる。

［発明が解決しようとする問題点］ しかし、このような従来装置は、以下に詳述するような
問題を有しておりその有効な対策が望まれていた。

（Ａ）第１の問題 このような表示装置を用いて、複数の標体を画像表示す
る場合には、標体同志が互いに重なり合って表示される
場合がある。

この場合、互いに重なり合う部分では、優先順位が高い
方の標体をラインバッファ60に書き込まなければならな
い。

例えば、第16図に示すように、透明部分Ｐ（０で示され
る部分）と不透明部分Ｕ（０以外の数字で表される部
分）とから成る２つの標体X₁とX₂を重ね合せ、第17図に
示す合成画面を表示する場合を想定する。この場合、両
標体が互いに重なり合って表示される領域には、優先順
位の高い標体X₁（例えば、手前に表示される標体）を書
き込んでやる必要がある。

しかし、優先順位の高い標体X₁の一部に透明部分Ｐがあ
ると、この透明部分から後の標体が見えることになる。

従って、例えば第17図に示す合成画面を表示する場合
に、その走査ラインの情報は、第18図（Ａ）に示す標体
X₁の画素情報と、同図（Ｂ）に示す標体X₂の画素情報と
を重ね合せ、同図（Ｃ）に示すように、上の標体X₁の透
明部分Ｐから下の標体X₂の不透明部分が表示されるよう
ラインバッファ60への情報の書込みが行われる。

ところで、このような書込み動作を行うためには、ライ
ンバッファ60へ各標体の情報を書き込む際に、標体の各
画素が透明か否かを判断する必要がある。このため、従
来の装置では、ラインバッファ60へ書き込まれるカラー
コードに基づき各画素が透明か否かの判断を行ってい
た。

しかし、カラーコードは８ビットもしくはそれ以上のデ
ータから構成されている。特に、多くの色数を使用する
近年のビデオゲームでは、８ビット以上のデータを用い
てカラーコードを構成する場合も多い。従って、このよ
うなカラーコードを利用して各画素毎の透明不透明を判
断するためには、カラーコードを構成する８ビットもし
くはそれ以上のデータをすべて取り込んで判断しなけれ
ばならず、その判断をスピーディーに行うことができな
いという問題があった。

とりわけ、このような表示装置では、画素毎の透明不透
明の判断に要する時間が、各水平ライン上における標体
の表示可能個数に深くかかわりあっている。従って、各
画素毎の透明不透明の判断が遅れると、１ライン上に表
示される標体の個数もこれにより制限されてしまうた
め、その有効な対策が望まれていた。また、このような
問題を解決し、透明不透明の判断をスピーディーに行う
ために、カラーコードを構成する各ビット数に対応した
ゲートを設け、これら各ゲートから出力される各ビット
情報を同時に論理演算処理して透明不透明の判断を行う
ことも考えられる。

しかし、このようにすると、透明不透明の判断を行うた
めの回路が極めて複雑なものとなり、この結果、装置全
体が高価なものとなってしまうという問題が生じてしま
う。

（Ｂ）第２の問題 また、従来装置では、ラインバッファ60の各画素に対応
した記憶エリアに、一般に16ビットが割り当てらてい
る。そして、各記憶エリアに、色の塗り分けを表す８ビ
ットのカラーコードと、カラーパレットの種類を特定す
る５ビットのパレットコードと、標体の優先順位などを
表す３ビットのアトリビュートコードとから成る各標体
の情報そのものが書き込まれていた。

このため、各標体の情報量が増加すると、ラインバッフ
ァの各記憶エリアに書き込まれる情報量が増加してしま
い、大容量のラインバッファ60が必要となるという問題
があった。

特に、近年ビデオゲームにおいては、標体の色数の増加
が著しく、ラインバッファ60に各画素毎に書き込まれる
カラーコードおよびカラーパレットコードのビット数が
増加している。従って、多くの色数を使用するビデオゲ
ームでは、容量の大きなラインバッファ60が必要とな
り、装置全体が高価なものとなってしまうという問題が
あった。

（Ｃ）第３の問題 また、このような従来装置では、ラインバッファ60に各
標体の表示情報、例えばカラーコードそのものを書き込
んでいる。

このため、各画素の記憶エリアに書き込まれる情報量が
増加すると、その都度ラインバッファ60を大容量のもの
と取り変えなければならず、ラインバッファ60をカスタ
ムチップ化し装置全体のコストダウンを図ることができ
ないという問題があった。

［発明の目的］ 本発明は、このような従来の課題に鑑みなされたもので
あり、その目的は、ラインバッファへ各標体の情報を書
き込む際に、前記第１の問題を解決することにより、標
体の各画素が透明か否かを簡単な回路でスピーディーに
判断し、各水平走査ライン上に多数の標体を表示するこ
とができる標体の表示装置を提供することにある。

また、本発明の他の目的は、前記第２および第３の問題
を解決することにより、表示標体を表すデータの増減に
かかわりなく、常に必要最小限の容量のラインバッファ
を使用することができ、しかも必要に応じてラインバッ
ファをカスタムチップ化し装置全体のコストダウンを図
ることができる標体の表示装置を提供することにある。

［問題点を解決するための手段］ 前記目的を達成するために、第１の発明にかかる装置
は、 標体の標体識別情報、垂直表示位置情報、水平表示位置
情報を含む一組の標体情報が、各標体毎に演算され、演
算された各標体情報に基づきラスタディスプレイ上に各
標体を画像表示する装置であって、 演算された一画面分の標体情報を記憶する標体情報メモ
リと、 この標体情報メモリに記憶された標体情報に基づき、ラ
スタディスプレイの水平走査に同期して、各水平走査ラ
イン上に表示される標体を検出すると共に、検出標体の
ブロック内垂直走査位置を演算出力する表示標体検出回
路と、 各標体イメージが透明・不透明を表す２値画素データを
用いて表されたブロック情報として予め登録され、標体
識別情報および前記ブロック内垂直走査位置情報に基づ
き、対応する標体のブロック内一水平走査分の２値画素
データを各画素の透明、不透明データとして出力するシ
ェイプジェネレータと、 表示標体検出回路により検出された各標体の情報を標体
情報メモリから読み出し、順次所定の記憶エリアに記憶
する表示標体メモリと、 水平走査ラインの各画素に対応した記憶エリアを有し、
前記シェイプジェネレータの出力に基づき各検出標体の
表示位置に対応する標体の画素が透明か不透明かを判断
し、不透明部分に対応した記憶エリアへ検出標体の表示
標体メモリへの書込みアドレスを順次記憶するラインバ
ッファと、 を含み、このラインバッファに記憶された一水平走査ラ
イン分の書込みアドレス情報に基づき、水平走査に同期
して表示標体メモリから検出標体の情報を読み出しキャ
ラクタジェネレータへ向け出力することを特徴とする。

また、第２の発明にかかる装置は、 標体の標体識別情報、垂直表示位置情報、水平表示位置
情報を含む一組の標体情報が、各標体毎に演算され、演
算された各標体情報に基づきラスタディスプレイ上に各
標体を画像表示する装置であって、 演算された１画面分の標体情報を記憶する標体情報メモ
リと、 この標体情報メモリに記憶された標体情報に基づき、ラ
スタディスプレイの水平走査に同期して各水平走査ライ
ン上に表示される標体を検出すると共に、検出標体のブ
ロック内垂直走査位置を演算出力する表示標体検出回路
と、 各標体イメージが透明、不透明を表す２値画素データを
用いて表わされたブロック情報として予め登録され、標
体識別情報および前記ブロック内垂直走査位置情報に基
づき、対応する標体のブロック内１水平走査分の２値画
素データを各画素の透明、不透明データとして出力する
シェイプジェネレータと、 各標体の形状及び色彩の標体イメージが、カラーコード
を用いて各画素毎に色彩を特定するブロック情報として
予め登録され、標体の識別情報及び前記ブロック内垂直
走査位置情報に基づき、対応する標体のブロック内一水
平走査分のカラーコードデータを各画素毎に出力するキ
ャラクタジェネレータと、 水平走査ラインの各画素に対応した記憶エリアを有し、
前記シェイプジェネレータの出力に基づき各検出標体の
表示位置に対応する標体の画素が透明か不透明かを判断
し、不透明部分に対応した記憶エリアへキャラクタジェ
ネレータから読み出された各標体のカラーコードを順次
記憶するラインバッファと、 を含み、水平走査に同期して前記ラインバッファに記憶
された１水平走査分の情報を画素情報として順次読み出
し出力することを特徴とする。

［作用］ 次に本発明の作用を説明する。

（ａ）第１および第２の発明に共通の作用 前記第１および第２の発明は、とこに前述した第１を問
題を解決することができる。

まず水平走査に同期して演算すべき水平走査ライン上に
表示される標体が検出されると、検出された標体のブロ
ック内１水平走査分の２値画素データが、各画素の透明
不透明を表わすデータとしてシェイプジェネレータから
出力される。

またこれと同時に、検出された標体の情報は、各検出標
体の表示位置に対応したラインバッファの記憶エリアへ
順次記憶される。この書込みに際し、本発明の表示装置
は、前記シェイプジェネレータから出力される２値画素
データに基づき各画素の透明不透明を判断する。そし
て、各検出標体の表示位置に対応し、しかも不透明部分
に対応したラインバッファの記憶エリアへのみ前述した
標体の情報書込みを許可する。

このように、本発明によれば、検出標体の各画素が透明
か不透明かの判断を、シェイプジェネレータから出力さ
れる２値画素データを用いて行っている。しかも、この
２値画素データは「０」または「１」の１ビットデータ
として表されるため、この２値画素データそのものをラ
インバッファの書込み信号として用いることができ、透
明・不透明の判断を簡単な回路でスピーディーに行うこ
とができる。

特に、本発明によれば、従来８ビットのカラーコードを
並列処理して透明不透明をスピーディーに行うよう形成
された従来装置に比べて、各画素の透明不透明の判断を
簡単な回路でしかも極めてスピーディーに行うことが理
解できよう。

（ｂ）第１の発明特有の作用 また、前記第１の発明に係る装置は、前記第２および第
３の問題も同時に解決することができる。

まず、水平走査に同期して演算すべき水平走査ライン上
に表示される標体が検出されると、検出された各標体の
情報を標体情報メモリから読み出し、表示標体メモリの
各記憶エリアへ順次記憶している。

このとき、水平走査ラインの各画素の対応したラインバ
ッファの記憶エリアには、前記検出標体の表示標体メモ
リへの書込みアドレスが順次記憶される。

そして、ラインバッファに記憶された一水平走査ライン
分のアドレス情報に基づき、表示標体メモリから検出標
体の情報が一画素ごとに読み出され、キャラクタジェネ
レータへ向け出力される。

このように、第１の発明は、ラインバッファに検出標体
の表示情報を直接書き込むのではなく、検出標体の情報
を間接的に表す情報、すなわち表示標体メモリへの書込
みアドレスを記憶するよう形成されている。

従って、従来装置に比べ表示標体メモリを設ける必要が
あるものの、ラインバッファの記憶容量を大幅に少なく
することができる。

このため、メモリ全体としての記憶容量が大幅に少なく
なり、装置全体のコストダウンを図ることができる。

特に、本発明によれば各標体の色数や増加やアトリビュ
ート情報の増加に伴い、標体の表示情報が多くなった場
合に、従来装置に比べメモリ全体の容量を大幅に少なく
することができる。

さらに、本発明によれば、標体の情報量が増減した場合
でも、ラインバッファの記憶容量を増減する必要がない
ため、必要に応じラインバッファをカスタムチップ化し
装置全体のコストダウンを図ることもできる。

［実施例］ 次に本発明の好適な実施例を図面に基づき説明する。な
お前記従来装置と対応する部材には同一符号を付しその
説明は省略する。

第１発明の実施例 第１図には、本発明のビデオゲームに適用した場合の好
適な実施例が示されている。実施例の装置は、オブジェ
クトコントローラ10がCRT上に表示される一画面分の標
体情報を演算する毎に、演算された一画面分の標体情報
を標体情報メモリ20に書込むよう形成されている。

（ａ）標体情報メモリ 第２図には、本実施例に用いられる標体情報メモリ20の
一例が示されている。実施例のメモリ20には、各アドレ
ス毎に16ビットの記憶エリアが割り当てられており、４
アドレス分の記憶エリアが一組となって、一つの標体の
情報が書き込まれるよう形成されている。

そして、まず読出アドレスの上位８ビットが「0000000
0」のアドレス、すなわち10ビットアドレスの「0000000
000」から「0000000011」の範囲の記憶エリアに最初の
標体の情報が書き込まれる。次に、読出アドレスの上位
８ビット「00000001」のアドレス、すなわちアドレスの
「0000000100」から「0000000111」のアドレスで指定さ
れる記憶エリアに２つ目の標体の情報が書き込まれる。
このような一連の動作を繰り返しながら各標本の情報が
順次書き込まれていく。

次に、メモリ20へのデータの書き込みを、最初の標体の
情報が書き込まれる「0000000000」〜「0000000011」の
範囲の記憶エリアを例にとり説明する。

まず10ビットアドレスの下位２桁が「00」のアドレスで
指定される記憶エリアに、標体の垂直方向表示装置を表
す９ビットの垂直表示位置情報および３ビットの垂直方
向サイズ（Ｖ−SIZE）が記憶される。

次に、10ビットアドレスの下位２桁が「01」のアドレス
で指定される記憶エリアに、16ビットの標体識別情報CC
（上位10ビットが行キャラクタコードCCU、下位６ビッ
トが列キャラクタコードCCL）が記憶される。

また、10ビットアドレスの下位２桁が「10」のアドレス
で指定される記憶エリアに、標体の水平表示位置を表す
９ビットの水平表示位置および２ビットの水平方向サイ
ズ（Ｈ−SIZE）が記憶される。

また、10ビットアドレスの下位２桁が「11」のアドレス
で指定される記憶エリアに、16ビットの付加情報データ
（標本の優先度データ、カラーパレットデータ等）が記
憶される。

ここにおいて、前記垂直方向サイズ（Ｖ−SIZE）および
水平方向サイズ（Ｈ−SIZE）の各データは、複数のキャ
ラクタブロックを組み合せて全体として一つの大きな標
体を表す場合に用いられる。

（ｂ）キャラクタジェネレータ ところで、キャラクタジェネレータ40に予め設定されて
いるキャラクタブロック一個当りの大きさは予め定めら
れており、実施例においては縦８画素、横８画素の合計
64画素分のブロック情報として表される。

従って、このままではCRT上に表示される標体一個当り
の大きさは縦８画素、横８画素が最大となり、これ以上
の大きさを持った標体を表示することはできない。

しかし、ゲームの臨場感を盛り上げたり、その内容を変
化に富んだものにするためには、CRT上にゲーム状況に
応じた大きさを持った標体を表示することが必要とされ
る。

このため、実施例のキャラクタジェネレータ40内には、
各種大きさの標体が登録されている。

すなわち、実施例のキャラクタジェネレータ40内に登録
されている標体は、１または複数のキャラクタブロック
をマトリクス状に組合せて構成され、任意のサイズの標
体イメージを表すよう設定されている。

第３図には、このキャラクタジェネレータ40内に予め登
録された最大サイズの標体の一例が示されている。この
標体は、垂直方向に０〜７の垂直キャラクタブロックCC
UOで指定される８個のキャラクタブロックを並べ、水平
方向に０〜３の水平キャラクタブロックで指定される４
つのキャラクタブロックを並べて、全体として１つの大
きな標体イメージ（同図では人間）を表示する合計32個
のブロック情報から構成されている。

そして、第３図に示す大きさサイズの標体は、標体識別
情報CCにより、基準となる最初のキャラクタブロックが
特定され（同図においてはＸで表されている）、垂直方
向サイズ，水平方向サイズによりその大きさが特定され
る。

なお、標体の大きさとキャラクターブロックの大きさが
一致する場合には、前記垂直方向サイズ、水平方向サイ
ズは共に「０」で与えられることになる。

（ｃ）表示標体の検出 また、表示標体検出回路100は、CRTの水平走査に同期し
て、演算すべき水平走査ライン上に表示される標体を、
標体情報メモリ20内に書き込まれた標体情報に基づき検
出する。そして、検出された各標体の情報を標体情報メ
モリ20から読み出し、読み出された情報を表示標体メモ
リ200、シェープジェネレータ300およびラインバッファ
400へ向け順次出力する。

そして、表示標体メモリ200の各記憶エリアに、読み出
された各標体の情報を記憶させる。

（ｄ）表示標体メモリ 第４図には、本実施例に用いられる表示標体メモリ200
の一例が示されている。実施例の表示標体メモリ200
は、０〜1E（16進数で表す）の合計31のアドレスで指定
される記憶エリアを有し、前述したように標体情報メモ
リ20から読み出された各標体の標体情報を、アドレスの
若い記憶エリアから順番に書き込んでいく。なお、前述
したように合計31のアドレスの指定する場合には、５ビ
ットのアドレスデータを用いれば十分である。このよう
に５ビットのアドレスデータを用いると、合計32個のア
ドレスを指定できるが、31番アドレスしかないのは、32
番目のアドレスに対応した1F（16進数で表す）を透明コ
ードとして用いているからである。

（ｅ）ラインバッファ また、前記ラインバッファ400は、一水平走査分の各画
素数に対応した記憶エリアを有するよう形成されてい
る。実施例においてはCRTの一水平走査ラインが288ドッ
トの画素で構成されていることから、第５図に示すよう
に０〜287の合計288アドレスにより指定される記憶エリ
アを有するよう形成されている。

本発明の特徴的事項は、このラインバッファ400に、検
出された各標体の情報を直接書き込むのではなく、検出
標体の表示標体メモリ200への書込みアドレスを書込む
よう形成したことにある。このようにすることにより、
本発明によればラインバッファ400の記憶容量を大幅に
少なくすることができる。すなわち、本発明では、表示
標体メモリ200を設ける必要があるものの、ラインバッ
ファ400の記憶容量を大幅に少なくすることができるた
め、メモリ全体としての記憶容量を少なくし装置全体の
コストダウンを図ることができるのである。

例えば、実施例のように表示標体メモリ200のアドレス
が０〜31で指定されるような場合には、ラインバッファ
400の各記憶エリアは、５ビットのデータ（2⁵＝32個の
アドレスが指定できるよう）が書き込めるよう形成すれ
ば充分である。従って、各記憶エリアに最低16ビットの
標体情報を書き込む従来装置に比べて、必要とするメモ
リの容量が大幅に少なくなることが理解されよう。

特に、本発明によれば、各標体の標体情報が増加した場
合でも、単に表示標体メモリ200の各記憶エリアを拡張
するのみで充分に対応することができ、ラインバッファ
400に何ら手を加える必要はない。従って、標体の情報
量の増加、例えば色数やアトリビュートの増加に対して
も迅速に、しかも低コストで対応することが可能とな
る。

（ｆ）透明・不透明の判断 ところで、複数の標体が重ね合せ表示される場合に、互
いに重なり合う部分では、優先順位が高い方の標体の情
報を書き込まなければならない。

例えば、第５図（Ａ）に示すＳの領域に、表示標体メモ
リ200のアドレス０（第２図に示す読出アドレスの上位
８ビットが「00000000」のアドレス）に書き込まれた標
体を表示し、Ｔの領域に表示標体メモリ200のアドレス
（第２図に示す読出アドレスの上位８ビットが「000000
01」のアドレス）に書き込まれた標体を表示する場合を
想定する。ここにおいて、標体メモリ200のアドレス
「１」の標体をCRT画面の後方に、標体メモリ200のアド
レス「０」の標体をCRTの画面の前方に表示する場合、
両標体が重なり合って表示される領域にはアドレス
「０」の標体を優先的に表示させることになる。

しかし、アドレス「０」の標体の一部に透明部分がある
と、この透明部分から後の標体が見えることになる。

従って、例えば領域Ｓに示される標体メモリ200のアド
レス「０」の標体の「ｎ−１」、「ｎ」の画素部分が透
明であるとすれば、ラインバッファ400の領域Ｓには第
５図（Ｂ）に示すように、不透明部分に対応した記憶エ
リアにのみ表示標体メモリ200のアドレス「０」が書き
込まれなければならない。

また、領域Ｔに表示される標体が８画素に亘って全て不
透明であるとすると、ラインバッファ400の領域Ｔに
は、第５図（Ｃ）に示すように表示標体メモリ200のア
ドレス「１」が書き込まれなければならない。

なお、ラインバッファ400のアドレス「ｎ＋１」、「ｎ
＋２」の記憶エリアには、優先順位の高い標体アドレス
「０」が書き込まれなければならない。

従って、ＳおよびＴで示されるラインバッファ400の領
域には、第５図（Ａ）に示すように表示標体メモリ200
のアドレス情報が書き込まれることになる。

このように、実施例の装置では、ラインバッファ400へ
各標体のアドレスを書き込む際に、標体の各画素が透明
か否かを判別する必要がある。

本発明の特徴的事項は、このような判別にシェイプジェ
ネレータ300を用いたことにある。

このシェイプジェネレータ300には、キャラクタジェネ
レータ40と同じ大きさの標体イメージが、各標体毎に透
明／不透明の２値画素ブロック情報として予め登録され
ている。

そして、このシェイプジェネレータ300は、同じ標体識
別情報により、キャラクタジェネレータ40と同一の標体
を表すブロック情報が特定され、さらに、ブロック内垂
直走査位置情報により、１水平走査分（８画素分）の二
値画像データを各画素の透明，不透明判別用データとし
て出力するよう形成されている。

第６図には本実施例で用いられるシェイプジェネレータ
300の一例が示されている。実施例のシェイプジェネレ
ータ300には、標体識別情報CC、すなわち行キャラクタ
コードCCUおよび列キャラクタコードCCLにより指定され
る複数の２値画素ブロック情報が予め登録されている。

各ブロック情報は、水平方向８画素、垂直方向８画素の
計64画素のマトリクス情報からなり、各画素には透明不
透明を表す１ビットのデータが割り当てられている。従
って、１ブロック情報は64ビットの情報として表される
ことになる。

第７図には、シェイプジェネレータ300から対応する標
体のブロック情報を読み出すためのアドレスが示されて
いる。実施例のシェイプジェネレータ300は、行キャラ
クタコードCCU、列キャラクタコードCCLおよびラインナ
ンバーを指定することにより対応する標体のブロック情
報を一水平走査分読み出すことができる。すなわち、実
施例においては行キャラクタコードCCUおよび列キャラ
クタコードCCLによりブロック情報を特定し、ラインナ
ンバーによりこのブロック情報内における何本目の水平
走査ライン情報を読み出すかを特定する。

そして、このアドレスにより読み出される水平走査ライ
ン情報が特定されると、シェイプジェネレータ300から
は、対応するブロック情報の一水平情報分の２値画素デ
ータが読み出されることになる。

このようにして読み出された２値画素データは、対応す
る標体の形状を画素毎に透明，不透明データとして表わ
している。このため、読み出された標体の透明、不透明
データとその標体の表示位置とを照合することにより、
検出標体の表示位置に対応し、しかも不透明部分に対応
したラインバッファ400の記憶エリアへのみ、表示標体
メモリ200への検出標体書込みアドレスを書き込むこと
ができる。

ところで、このシェイプジェネレータ300にも、キャラ
クタジェネレータ40と同様に、各種大きさをもった標体
を登録することが必要とされる。

このため、本実施例のシェイプジェネレータ300には、
１または複数のキャラクタブロック情報をマトリクス状
に組合せて形成された各種サイズ標体が設定登録されて
いる。

例えば、第３図には、シェイプジェネレータ300内に登
録された最大サイズの標体の一例が示されている。この
標体は、前述したように垂直方向に０〜７の垂直キャラ
クタブロックCCUOで指定される８個のキャラクタブロッ
クを並べ、水平方向に０〜３の水平キャラクタブロック
で指定される４個のキャラクタブロックを並べて、全体
として１つの大きな標体イメージ（同図では人間）を表
示する合計32個のブロック情報から構成されている。

従って、第３図に示す大きさサイズの標体は、その標体
識別情報CCにより基準となる最初のキャラクタブロック
が特定され、また垂直方向サイズ，水平方向サイズによ
りその大きさが特定されることになる。

なお、本発明においては、各標体の各画素が透明か否か
をシェイプジェネレータ300を用いて判定しているが、
シェイプジェネレータ300に変え従来装置のようにキャ
ラクタジェネレータ40を用いることもできる。

しかし、キャラクタジェネレータ40を用いると、キャラ
クタジェネレータ40から出力される各画素毎の出力は８
ビットのカラーコード情報を含む。このため、透明不透
明の判断をするために取り扱う情報量が、シェイプジェ
ネレータ300を用いた場合に比べ８倍以上に増え、処理
速度が低下してしまう。

これに対し、透明不透明の判断をシェイプジェネレータ
300を用いて行うことにより、取り扱う情報量を少なく
し、装置全体の簡素化、低コスト化を図ることができ、
しかも透明不透明の判断をよりスピーディに行うことが
できる。

（ｇ）データの読出し ところで、前記（ｄ），（ｅ）で詳述したようにして、
当該水平ライン上に表示される各標体のアドレス情報の
書き込みが終了すると、次に読出回路500は、ラインバ
ッファ400に記憶された一水平走査ライン分のアドレス
情報に基づき１ドット分ごとに、表示標体メモリ200か
ら標体情報を読み出し、アドレス変換回路600へ向け出
力する。

アドレス変換回路600は、入力された標体情報を、キャ
ラクタジェネレータ40に対するデータ読出アドレスに変
換し、マルチプレクサ70へ向け出力する。

このとき、マルチプレクサ70は、アドレス変換回路600
からのアドレス情報と、他の回路からのアドレス情報と
を比較し、優先度の高いアドレス情報を、キャラクタジ
ェネレータ40へ向け出力する。

そして、キャラクタジェネレータ40は、このようにして
入力される読出アドレスに基づき、対応する標体の画素
データを順次出力する。

本実施例の装置は、このような標体情報メモリ200およ
びラインバッファメモリ400へのデータの書き込みおよ
び読み出しを水平走査に同期して繰り返して行う。この
ため、CRT上には、オブジェクトコントローラ10により
演算された１画面分の標体が正確に表示されることにな
る。

特に、本実施例によれば、シェイプジェネレータ300を
新たに設け、キャラクタジェネレータ40をアクセスする
ことなしに透明不透明の判断を行っている。このため、
装置全体としてはアドレス変換回路600から出力される
読出アドレスと、他の回路から出力される読出アドレス
とのミキシング後に、キャラクタジェネレータ40を１回
アクセスするのみで画素データを出力することができ
る。

従って、容量が大きく単品あたりのコストが大きいキャ
ラクタジェネレータ40を他の表示回路と共用し、装置全
体のコストダウンを図ることもできる。

また、本実施例において、前記シェイプジェネレータ30
0をRAMを用いて形成すれば、キャラクタジェネレータ40
に書き込まれた各標体データを参照し、必要な標体の２
値画素データをブロック情報としてシェイプジェネレー
タ300内に設定登録することもできる。従って、例えば
ビデオゲームなどにおいて、ステージが変わる毎に、表
示される標体の種類が異なったものとなるような場合で
も、シェイプジェネレータ300のメモリ容量を各ステー
ジ毎に使用される標体のブロック情報の容量に合せて設
定しておき、ステージが切り替わる毎に、時間的猶予が
与えられるステージ切替場面で、キャラクタジェネレー
タ40に記憶された各標体のデータを参照し、次のステー
ジで使用される新たな標体の２値画素データのブロック
情報をその都度書き込むよう形成することもできる。

このようにすることにより、例えばビデオゲームが10ス
テージで構成され、各ステージ毎に使用される標体が異
なるような場合でも、シェイプジェネレータ300のメモ
リ容量を必要最小限に抑え、装置全体の低コスト化を図
ることができる。

従って、本発明の装置を、家庭用のビデオゲームに適用
した場合に、カートリッジ内に組み込まれているROMに
書き込まれているキャラクタデータを透明・不透明のデ
ータに変換し、ゲーム機本体側に設けられたRAMの中
に、各ステージ毎に取り込んで、この本体側のメモリを
シェイプジェネレータとして用いることもできる。

この様な構成とすることにより、シェイプジェネレータ
をゲーム機本体に着脱自在に形成されたカートリッジ側
に設ける場合に比べて、カートリッジとゲーム機本体と
を結ぶ入出力のピン数を少なくし、本体側およびカート
リッジの構成を簡単なものとすることもできる。

具体例 次に本実施例をより具体的に説明する。

（ａ）表示標体検出回路 第８図には、本発明に用いられる表示標体検出回路100
の一例が示されている。

実施例において、この表示標体検出回路100は、オブジ
ェクトカウンタ110と、マッチ信号発生回路120およびマ
ッチ回路130を用いて形成されている。

（a-1）各水平走査毎の表示標体検出動作 前記オブジェクトカウンタ110は、各水平走査毎に、全
ての標体についての標体読出アドレスを標体情報メモリ
20に向け順次出力する。

実施例において、標体情報メモリ20には、第２図に示す
ように10ビットのアドレスが設定されている。このた
め、オブジェクトカウンタ110は、この10ビットアドレ
スの上位８ビットを標体読出しアドレスとして順次出力
する。同図においては、「00000000」，「00000001」，
「00000010」…の順に全ての標体の読出アドレスが順次
出力される。このとき、この読出しアドレスは、３段シ
フタ108を介してマッチ回路130にも入力される。

このようにして、オブジェクトカウンタ110から各標体
の読出しアドレスが順次出力されると、この読出しアド
レスは下位２ビットに「00」を付加されセレクタ112、
フリップフロップ114を介して標体情報メモリ20に入力
される。これにより、標体情報メモリ20からは、対応す
る標体のCRTにおいて垂直表示位置Ａおよび垂直方向サ
イズＣが読み出される。そして、垂直表示位置Ａと垂直
方向サイズＣとはラッチ回路106を介してマッチ信号発
生回路120に入力される。

マッチ信号発生回路120は、読み出された各標体の垂直
表示位置信号ＡとCRTの垂直走査位置信号Ｂと比較し、
その標体が当該水平走査ライン上に表示される場合に
は、マッチ信号を出力すると共に、その標体のブロック
内における垂直走位置信号を演算出力するよう形成され
ている。

実施例において、このマッチ信号発生回路120は二組の
加算器122,124を用いて形成され、入力されるA,B,Cの各
信号に基づき次式の判断を行う。

０＜Ｃ×2³−（Ｂ−Ａ）＋2³≦Ｃ×2³＋2³ そして、この判断式が満たされたとき、その標体が当該
水平走査ライン上に表示されると判断し、加算器124か
らマッチ信号を出力する。

これと共に、加算器122は、その標体のブロック内にお
ける垂直走査位置を表すラインナンバーLINEを演算出力
する。更に、加算器124は、この標体の出力すべきブロ
ックが、例えば第３図に示す標体内で垂直方向何番目の
ブロックかを表す垂直キャラクタブロックCCUOを演算出
力する。

実施例の表示標体検出回路100は、このような演算を、
標体情報メモリ20に記憶されている全ての標体に対して
行い、各標体が当該水平走査ライン上に表示されている
か否かの検出を行っている。

また、本実施例においては、130−１および130−２で示
すようにマッチ回路が二組設けられており、CRTの水平
走査に同期して交互に書込みおよび読出しを行うよう形
成されている。

実施例において、各マッチ回路130はマッチカウンタ132
とマッチRAM134とから構成されている。

そして、一水平走査ライン上に表示される標体の検出動
作中、マッチカウンタ132は、マッチ信号が出力される
毎にその値をカウントし、その値をマッチナンバーとし
て出力する。そして、一水平走査ライン上に表示される
標体の検出終了後、実施例のマッチカウンタ132は、ア
ップカウンタからダウンカウンタに切替り、それまでに
カウントした値からドットクロックの1/8の周波数の周
波数信号（0.75 MHz）に同期して１カウントずつカウン
トダウンを行うよう形成されている。

また、前記マッチRAM134は、１ライン上に表示される標
体の個数に対応した記憶エリアを有する。

そして、一水平ライン上に表示される標体の検出動作中
は、マッチカウンタ132から出力されるマッチナンバー
を書込みアドレスとし、当該記憶エリアに、オブジェク
トカウンタ110から出力される検出標体読出しアドレス
と、マッチ信号発生回路120から出力される垂直走査位
置信号LINE（ラインナンバー）と、垂直キャラクタブロ
ックCCUOとを一組の情報として順次記憶する。

（a-2）各水平走査毎の表示標体読出動作 そして、一水平走査ライン上に表示される標体の検出終
了後は、マッチカウンタ132から順次デイクリメント出
力されるマッチナンバーを読出しアドレスとし、マッチ
RAM132から標体の情報が順次読み出される。

そして、読み出された各標体の情報は、第９図に示すア
ドレス指定回路700へ向け出力されると共に、その標体
の読出しアドレスは、セレクタ112に向けても出力され
る。

このとき、セレクタ112に向け出力されるマッチRAM134
の８ビット信号は、２ビットカウンタ136の出力と合成
され、合計10ビットの標体読出しアドレスとして標体情
報メモリ20へ向け出力される。

このとき、カウンタ136の出力は、マッチRAM134から出
力される８ビットの読出しアドレスが変化する前に、00
から11までカウント動作を行うよう形成されている。

すなわち、このカウンタ136は、3MHzの同期信号に同期
してカウント動作を行うよう形成されている。このた
め、前記マッチカウンタ132のダウンカウントスピード
に比べ４倍のスピードでカウントを行う。

従って、例えばマッチRAM134から「00000000」の読み出
しアドレス（第２図に示すアドレスの上位８ビット）の
出力された場合を想定すると、標体情報メモリ20から
は、第２図に示す10ビットアドレス「0000000000」から
「0000000011」までの合計４アドレス分の情報、すなわ
ち一組の標体情報全てが読み出されることになる。そし
て、このようにして標体情報メモリ20から読み出された
一組の標体情報は、その内容に応じて第９図に示す回路
各部へ向け出力される。

このようにして、本実施例の表示標体検出回路100は、
一水平走査ライン上に表示される標体を検出し、その標
体の読出しアドレス信号、垂直キャラクタブロック信号
CCUO,ブロック内垂直走査位置信号LINEを出力すると共
に、その標体の情報を標体情報メモリ20から全て読み出
すよう形成されている。

なお、ここでは、一水平走査ライン上に表示される標体
の検出終了後、マッチカウンタ132からマッチナンバー
を順次ディクリメント出力させ、読出しアドレスとして
用いた。しかし、このマッチカウンタ132は、書込アド
レスとして用いたマッチナンバーを読出しアドレスとし
て再度出力できるようなカウント動作を行なう構成であ
ればよく、必要に応じ、例えば、標体の検出動作中と同
じようなアップカウント動作により読出しアドレスを出
力するようにしてもよい。

第９図には、本発明に用いられるシェイプジェネレータ
300,ラインバッファ400,アドレス変換回路600およびア
ドレス指定回路700の具体的な構成が示されている。

（ｂ）アドレス変換回路 実施例において、前記マッチRAM134から出力される各標
体の垂直キャラクタブロックCCUO、ブロック内垂直走査
位置信号（ラインナンバー）LINEおよび標体情報メモリ
20から読み出される標体識別情報CCは、それぞれアドレ
ス指定回路700へ入力される。

ところで、本実施例の装置は、キャラクタブロック１個
分の大きさの標体ばかりでなく、例えば第３図に示すよ
うに複数のキャラクタブロックをマトリクス配置して成
る大きな標体をも表示できるように構成されている。し
かし、前記標体識別情報CCは、単に標体の基準となるキ
ャラクタブロックを特定するにすぎず、このままでは、
シェイプジェネレータ300,キャラクタジェネレータ40内
に登録された多数のキャラクタブロックから、読み出し
対象となる所望のキャラクタブロックを特定することが
できない。

このため、実施例の装置には前記アドレス指定回路700
が設けられており、このアドレス指定回路700は、入力
されるデータのうち、標体の基準キャラクタブロックを
特定する行キャラクタコードCCUと、読み出し対象とな
るキャラクタブロックが前記基準キャラクタブロックか
ら垂直方向にいくつ目かを表す３ビットの垂直キャラク
タブロックデータCCUOを、加算器710で加算し出力す
る。従って、この加算器710からは、水平走査ライン上
に表示される標体の垂直キャラクタブロック（第３図に
示す）を特定する行キャラクタコードが、第７図および
第12図に示す読出アドレスの一部を構成する新たな行キ
ャラクタコードCCUとして演算出力されることになる。

そして、加算器710から出力される10ビットデータ、ア
ドレス指定回路700に入力される標体識別情報の下位６
ビットデータ、３ビットのブロック内垂直走査位置情報
は、それぞれ第７図および第11図に示すシェイプジェネ
レータ300およびキャラクタジェネレータ40の行キャラ
クタコード、列キャラクタコード、ラインナンバーとし
て用いられる。

実施例において、このようにして出力されるこのアドレ
ス情報は、表示標体メモリ200へ向け出力されると共
に、ラッチ回路720,740およびカウンタ730へ向け出力さ
れる。

（ｃ）表示標体メモリ このとき、表示標体メモリ200には、これ以外に標体情
報メモリ20から読み出された水平位置信号、付加情報デ
ータなどが入力されている。

そして、この表示標体メモリ200は、マッチカウンタ132
からディクリメント出力されるマッチナンバーによって
指定される記憶エリアへ、前述したように入力される各
標体の情報を順次記憶する。

すなわち、実施例の表示標体メモリ200は、その記憶エ
リアが前記第４図に示すように形成されており、マッチ
カウンタ132から出力されるマッチナンバーを書込みア
ドレスとして各標体の情報を順次書き込み記憶するよう
形成されている。

（ｄ）シェイプジェネレータ また、前述したようにラッチ回路720,740およびカウン
タ730に、シェイプジェネレータ300のアドレスが入力さ
れると、まず、行キャラクタコードCCUはラッチ回路720
を介してそのままマルチプレクサ750へ向け出力され
る。列キャラクタコードCCLは3MHzの同期信号に同期し
てカウントアップするカウンタ730（マッチカウンタ132
の４倍のスピード）の初期値として利用され、そのカウ
ントデータはマルチプレクサ750へ向け出力される。従
って、マッチカウンタ132がマッチRAM134から一つの標
体のデータを読み出す間に、シェイプジェネレータ300
は、水平方向に最大連続４つのキャラクタブロックの一
ライン分のシェイプデータを出力することになる。これ
は、第３図に示すよう、水平方向へ向け最大４個のキャ
ラクタブロックにまたがる標体を表示可能とするためで
ある。また、ラインナンバーデータLINEは、ラッチ740
を介してそのままマルチプレクサ750へ出力される。
また、前記シェイプジェネレータ300は、第６図に示す
データが予め設定されたシェイプジェネレータROM310
と、このROM310から出力される８ビット並列データを直
列に変換する８ビットシフタ320とから構成されてい
る。

そして、シェイプジェネレータROM310からは、入力され
るアドレスに基づき対応する標体の一水平走査分の８ビ
ットデータを読み出される。読み出された８ビッデータ
は、８ビットシフタ320により直列に変換され、１画素
ずつ透明、不透明を表すデータとしてゲート800,セレク
タ810を介してラインバッファ400の書き込み信号として
出力される。

ここにおいて、前記ゲート800は、標体情報メモリ20か
ら読み出される標体の水平方向サイズに対応してゲート
を開くよう構成されている。実施例においては、ラッチ
回路820にラッチされた水平方向サイズに基づき、３ビ
ットダウンカウンタ830がダウンカウント制御を行いゲ
ート800を開閉制御するよう形成されている。

すなわち、標体情報メモリ20から読み出された２ビット
の水平方向サイズは、ラッチ回路820を介して３ビット
ダウンカウンタ830の初期値の下位２ビットデータとし
て供給される。このとき、初期値の上位１ビットは１に
セットされる。

そして、このダウンカウンタ830は、カウンタ730と同じ
スピードでカウントダウンし、そのカウントデータ上位
１ビットが１のとき、ゲート800のデータ通過を許可す
る。ダウンカウンタ830は、水平方向サイズ分カウント
する間、このカウントデータの上位１ビットを１とする
ので、ラインバッファ400には、水平方向サイズ内でか
つシェイプデータが１の場合のみデータの書込み許可さ
れることになる。

（ｅ）ラインバッファ また、実施例のラインバッファ400は、ラインバッファ
カウンタ410、ラインバッファメモリ420およびマスク43
0を用いて形成されている。

そして、ラインバッファメモリ420は、前記第５図に示
すように一水平走査分の画素に対応した記憶エリアを有
し、前記シェイプジェネレータ300から出力される２値
画素データをライト信号として用いている。すなわち、
シェイプジェネレータ300から、標体が不透明であるこ
とを表すデータ（一画素分）が出力された場合に、ライ
ンバッファメモリ420は、ラインバッファカウンタ410に
よって指定されるアドレスに、その時マッチカウンタか
らディクリメント出力されるマッチナンバーを書込むよ
う形成されている。

実施例において、マッチカウンタ132から出力されるマ
ッチナンバーは、ラッチ回路840に一旦ラッチされ、マ
スク回路430を介してラインバッファメモリ420へ書込み
データとして入力される。ここにおいて、前記メモリ回
路430は、データ読出時にリードモディファイライト、
すなわち読出直後に同一アドレスにクリア情報（この場
合には透明情報の1F）を書き込む手法により、メモリ42
0の内容を全てクリアするよう形成されている。

また、前記ラインバッファカウンタ410は、標体情報メ
モリ20から検出標体の情報が出力される毎に、標体の水
平表示位置信号により指定されるアドレスを書込み開始
アドレスとして、水平走査方向へ32画素分の幅（４キャ
ラクタブロック分の幅）を持った書込みアドレス信号を
ラインバッファメモリ420へ向け出力するよう形成され
ている。

例えば入力されるマッチナンバーが「０」、シェイプジ
ェネレータ300から出力される32画素分の透明、不透明
データのうち、最初の４画素分のみが不透明である旨を
表示する場合を想定する。このとき、その標体の水平位
置信号として、100番目の画素を表す情報が入力される
と、ラインバッファカウンタ410は、アドレス100を初期
値として131までそのカウント値をインクリメントとし
ていく。

従って、ラインバッファメモリ420には、第10図に示す
ように、この標体の表示位置で、しかも不透明部分であ
る100から103のアドレス領域にのみ、マッチナンバー
「０」が記憶されることになる。

このようにして、実施例においては、各水平走査毎に、
ラインバッファメモリ420内に、当該水平走査ライン上
に表示される各標体のマッチナンバーが書き込まれる。

このとき、ラインバッファメモリ420へのデータの書込
みは、既にデータが入っていても行われる。実施例では
後書きが優先される。これは、マッチRAM134および標体
情報メモリ200への若いアドレスへの書込み優先を意味
する。

実施例の装置は、このようにしてラインバッファメモリ
420および表示標体メモリ200へ、一水平走査ライン上に
表示される標体の情報を全て書き込むと、次に、読出回
路500によって、ラインバッファメモリ420に記憶された
一水平走査ライン分のマッチナンバーに基づき、表示標
体メモリに記憶された標体の情報を１画素分ずつ読み出
す。

（ｆ）読出回路 実施例において、この読出回路500はセレクタ510,カウ
ンタ410および図示しないカウンタ制御部を含む。

そして、表示標体メモリ200へのデータ書き込み時に
は、ラッチ回路840から出力されるマッチナンバーを書
込みアドレスとして表示標体メモリ200へ向け出力す
る。

また、データの読み出し時に、この読出回路500は、カ
ウンタ制御部を用い、まず前記ラインバッファカウンタ
410を制御する。そして、水平走査に同期して０番地か
ら287番地へ向け順次インクリメントされる読出しアド
レスを、このカウンタ410からラインバッファメモリ420
へ向け出力させる。

これにより、ラインバッファメモリ420は、０番地から2
87番地まで記憶した情報を表示標体メモリ200の読出し
アドレスとしてセレクタ510を介して順次出力すること
となる。

これと同時に、ラインバッファカウンタ410から出力さ
れる読出しアドレスはセレクタ850を介してアドレス変
換回路600へ向け出力される。また、これと同時に、表
示標体メモリ200から読み出される各標体の情報も同様
にしてアドレス変換回路600へ向け出力される。

なお、本実施例において、ラインバッファ400および表
示標体メモリ200はそれぞれ二組用意されており、一方
の組へのデータ書込みが行われている場合には他方の組
からデータの読出しが行われるデュアル方式となるよう
形成されている。

実施例の装置は、第８図に示すように、二組ののマッチ
回路130−１、130−２が用意されており、二組のライン
バッファ400および表示標体メモリ200と相互に関連して
データの読出が行われるよう全体として形成されてい
る。

すなわち、前記マッチ回路130−１において、マッチカ
ウンタ132は、表示すべき水平走査ラインの２本前の水
平走査が開始されると同時にマッチ信号に基づくアップ
カウント動作を開始する。

その後、次の水平走査が開始されると、このマッチカウ
ンタ132はダウンカウント動作を開始して、マッチRAM13
4へのデータの書き込みと、出力するマッチナンバーに
よる表示標体メモリ200およびラインバッファRAM420へ
の信号出力を開始する。

そして、マッチ回路130−１のマッチカウンタ132から出
力されるマッチナンバーによって、一方の組のラインバ
ッファRAM420と表示標体メモリ200へマッチナンバーが
出力される。

これによって、ラインバッファ400と表示標体メモリ200
へのデータの書き込みが行われる。

このとき、他方の組のマッチ回路130−２では、マッチ
カウンタ132が２本後の水平走査ラインに表示すべき情
報を演算する準備を開始している。すなわち、マッチ回
路130−２ではマッチカウンタ132がアップカウント動作
を開始している。

このとき、マッチ回路132−２に対応して設けられた他
方の組のラインバッファRAM420と表示標体メモリ200で
は、現在水平走査が行われているライン上に表示すべき
データの読出が行われている。

この様な動作は、２組のマッチ回路、ラインバッファRA
Mおよび表示標体メモリ200を用いて交互に行われるた
め、各水平走査ライン上に表示すべきデータの書き込み
および読出がスムーズに行われる。

（ｇ）アドレス変換回路 また、前記アドレス変換回路600は、二つの加算器610お
よび620を用いて形成されている。

そして、一方の加算器610は、セレクタ850を介して入力
されるラインバッファカウンタ410のカウント値（ライ
ンバッファRAM420の読出アドレス）と、表示標体メモリ
200から読み出された標体の水平表示位置信号との減算
を行い、５ビットの減算値を出力する。

このようにして求められた５ビットの減算値は、現在の
水平走査位置が、そこに表示される標体の左端から何画
素目かを表す。この５ビット情報のうち、上位２ビット
は、前記第３図に示すように複数の標体を組み合わせて
全体として一つの大きな標体を表示する場合に、その標
体が左から何番目の標体かを表す水平キャラクタブロッ
クデータである。また、５ビットの情報のうち、下位３
ビットは、そのキャラクタブロックの左から何画素目で
あるかを表すHDotデータ（ドットナンバー）である。

また、もう一方の加算器620は、表示標体メモリ200から
読み出された標体の列キャラクタコードと、前記加算器
160から出力される５ビット減算値の上位２ビットとを
加算し、そこに表示されるキャラクタブロックの列キャ
ラクタコードCCLを演算出力する。

すなわち、実施例のアドレス変換回路600から出力され
る10ビットの信号CCUは、標体識別情報の上位10ビッ
ト、すなわち行キャラクタコードを表す。また、加算器
610から出力される信号CCLは標体識別情報の下位６ビッ
ト、すなわち列キャラクタコードを表す。また、加算器
610から出力される５ビット減算値のうち下位３ビット
は標体の左端から何画素目かを表すドットナンバーであ
り、信号LINEはブロック内垂直走査位置信号（ラインナ
ンバー）をそれぞれ表す。

従って、このアドレス変換回路600からは、第12図に示
すキャラクタジェネレータ用の読出しアドレスが出力さ
れることとなり、この読出しアドレスと共に、表示標体
メモリ200から読み出されたその標体の付加情報データ
（プライオリイリティデータ、パレットデータ等）がマ
ルチプレクサ70へ向け出力される（第１図）。

マルチプレクサ70は、このようにして入力される情報
と、他のスクロール画面回路等から送られてくる情報と
を比較し、アドレス変換回路600からのデータの優先度
が高い場合に、アドレス変換回路600から出力される情
報、すなわちキャラクタジェネレータ読出しアドレスお
よび付加情報データをキャラクタジェネレータ40へ向け
出力する。

キャラクタジェネレータ40は、このようにして情報が順
次入力されると、キャラクタジェネレータ読出しアドレ
スより指定される画素データを出力し、これを前記付加
情報データとともにカラー信号回路へ向け出力する。

カラー信号回路は、入力される画素データおよび付加情
報データに基づき、CRTのカラー信号を１画素ずつ出力
する。

このようにして、実施例の装置は、各水平走査に同期し
て、CRTのカラー信号を一画素ずつ出力することによ
り、オブジェクトコントローラ10により演算された一画
面分の標体を、CRT上に画像表示することができる。

なお、前記実施例においては、本発明をビデオゲームに
適用した場合を例にとり説明したが、本発明はこれに限
らず、これ以外にCRTを利用した各種用途に幅広く用い
ることができ、例えばハーソナルコンピュータの画像表
示回路およびその他の用途に広範囲に適用することがで
きる。

本発明と従来方式との比較 次に、本発明に係る標体の表示装置と、従来の標体の表
示装置とに必要とされるメモリの容量について比較検討
する。

まず比較に先立って、その前提要件として、CRTの一水
平走査ラインが288画素で構成されるものとする。そし
て、各標体の情報として、８ビットの画素データと、５
ビットのパレットデータおよび３ビットのプライオリテ
ィデータが与えられるものと仮定する。

この場合に、第13図で示す従来装置では、ラインバッフ
ァ60に 16（ビット／画素）×288（画素）＝4608（ビット） のメモリ容量が必要とされる。

これに対し、本発明では、例えば一水平走査ライン上に
最大31個（５ビットで表すことができる）まで標体を表
示できるよう形成した場合には、ラインバッファ400に
必要とされるメモリ容量は ５（ビット／画素）×288（画素）＝1440（ビット） で充分である。

また、本発明では、ラインバッファ400以外に表示標体
メモリ200を必要とするが、一水平走査ライン上に最大3
1個まで標体を表示する場合には、 32（ビット）×31＝992（ビット） のメモリ容量を用意すれば充分である。

また、本実施例において用いられるマッチRAM134は、 14（ビット）×31＝434（ビット） のメモリ容量を用意すれば充分である。

従って、本発明に係る装置では、総メモリ容量とし、 1440（ビット）＋434（ビット）＋992（ビット）＝2866
（ビット）があればよい。

従って、従来装置と本発明装置とを単純に比較すると、 4608（ビット）−2866（ビット）＝1742（ビット） だけ本発明の方が、メモリ容量が少なくて済む。このこ
とは、従来方式に比べその総メモリ容量が約3/5とな
り、従来方式に比べ必要とするメモリ容量を大幅に少な
くできることを意味する。

さらに、本発明をデュアルラインバッファ方式の装置に
適用すれば、 1742（ビット）×２＝3484（ビット） 分だけメモリ容量を節約することができ、本発明の効果
がより顕著なものとなる。

さらに、各標体の情報、例えば画素データなどは今後さ
らに増加する傾向があるが、この場合に従来方式では、
データが１ビット増加する毎に一水平走査分、すなわち
288ビットのRAM容量が増加する。

これに対し、本発明の方式では、標体の情報が多少増加
しても、装置全体のRAM容量はほとんど増加せず、従来
装置に比べ著しい効果がある。

第２の実施例 次に本発明の好適な第２実施例を説明する。なお、前記
第１実施例と対応する部材には同一符号を付しその説明
は省略する。

第13図には本発明に係る標体の表示装置の好適な第２実
施例が示されている。

本実施例の特徴的事項は、前記第１実施例のような表示
標体メモリ200を用いることなく、ラインバッファ400へ
直接各標体のカラーコードを書込み記憶することにあ
る。

まず、表示標体検出回路100は、水平走査に同期して演
算すべき水平走査ライン上に表示される標体の検出を行
う。そして、検出された各標体の情報を、標体情報メモ
リ20から読み出し、読み出された情報をラインバッファ
400、シェイプジェネレータ300およびキャラクタジェネ
レータ40へ向け順次出力している。

このとき、シェイプジェネレータ300には、第７図に示
すような検出標体読出アドレスが入力される。

また、これと同時にキャラクタジェネレータ40には、第
12図に示すような検出標体の読出アドレスが入力され
る。

そして、シェイプジェネレータ300からは、前記第１発
明の実施例と同様に、検出標体のブロック内１水平走査
分の２値画素データが各画素の透明、不透明データとし
てラインバッファ400へ向け出力される。その２値画素
データは、ラインバッファ400に対する書き込み信号と
して用いられる。

また、キャラクタジェネレータ40からは、検出標体のブ
ロック内１水平走査分のカラーコードが各画素毎にライ
ンバッファ400へ向け出力される。

そして、ラインバッファ400は、前記シェイプジェネレ
ータ300の出力に基づき各検出標体の表示装置に対応す
る記憶エリアが透明か不透明かを各画素毎に判断し、不
透明部分に対応した記憶エリアへ、キャラクタジェネレ
ータ40から出力される各検出標体のカラーコードを順次
記憶する。

本実施例の装置は、このようにして１水平走査分のカラ
ーコードをラインバッファ40の対応する記憶エリアへ順
次書き込んでいく。この書込みに際して、本実施例によ
れば前述のように、各画素の透明不透明の判断をシェイ
プジェネレータ30から出力される２値画素データに基づ
き行っている。このため、透明不透明の判断をカラーコ
ードで行う場合に比べて、この透明不透明の判断を行う
ために必要とする情報量が著しく少なくなり、しかも装
置全体の簡素化、低コストを図ることができる。

このようにして、当該水平ライン上に表示される各標体
のカラーコードの書込みが終了すると、次に読出回路50
0は、水平走査に同期して、ラインバッファ400に記憶さ
れた１水平走査分のカラーコード情報を順次読み出し、
画素データとして順次出力する。

すなわち、本実施例によれば、ラインバッファ400にカ
ラーコードそのものが書き込まれるため、このラインバ
ッファ400から出力されるデータは標体の画素データそ
のものを表す。従って、読出回路500の後段に、前記第
１発明の実施例のようにアドレス変換回路600、キャラ
クタジェネレータ40を設けることなく画素データの出力
を行うことができる。

なお、実施例においてはラインバッファ400にカラーコ
ードのみを書き込む場合を例に取り説明したが、本発明
はこれに限らずラインバッファ400にカラーコードおよ
びその他必要な情報を書き込み記憶することもできる。

具体例 第14図には、前記第13図に示す実施例の具体的な回路構
成が示されている。

なお、第８図および第９図に示す実施例と対応する部材
には同一符号を付しその説明は省略する。

本実施例において、オブジェクトカウンタ110は、各水
平走査毎に、3MHzのクロックに同期して各標体の標体読
出アドレスを標体情報メモリ20へ向け出力する。

従って、標体情報メモリ20からは、読出アドレスが入力
される3MHzに同期して各標体の標体情報が順次出力され
る。

このとき、この標体情報メモリ20から出力される各標体
の標体情報は、第２図に示すメモリマップにおいて、読
出アドレスの下位２ビットが「00」の領域に記憶された
データD₁と、「01」の領域に記憶されたD₂のデータと、
「10」の領域に記憶されたD₃のデータと、「11」Ｄの領
域に記憶されたD₄のデータとからなる。

そして、D₁の情報はラッチ106を介してマッチ信号発生
回路120に入力される。

マッチ信号発生回路120は、前記第１発明の実施例と同
様に、マッチ信号と、ブロック内垂直走査位置信号（LI
NE）と、垂直キャラクタブロック（CCUO）を演算出力す
る。

また、標体情報メモリ20から出力されるD₂の情報は、ラ
ッチ回路を介してアドレス指定回路700へ入力される。

アドレス指定回路700は、このようにして入力されるD₂
の情報とマッチ信号発生回路120から出力されるデータ
とに基づき、標体の表示ブロックを特定するキャラクタ
ブロック識別情報を演算し、キャラクタジェネレータ40
およびシェイプジェネレータ300へ向け出力する。

ここにおいて、アドレス指定回路700のカウンタ730は、
リセット信号が入力される度に、そのき入力されるCCL
を初期値として3MHzクロックをカウントしていく。この
ときのクロックの周波数3MHzは、前記オブジェクトカウ
ンタ110のクロック周波数に等しく、またリセット信号
は0.75MHz間隔である。このため、このカウンタ730から
は最大４ブロック分の列キャラクタコードが出力される
ことになる。

このようにして、このアドレス指定回路700は、加算器7
10からキャラクタジェネレータの行キャラクタコード、
カウンタ730からキャラクタジェネレータの列キャラク
タコード、ラッチ回路740からラインナンバーがそれぞ
れ出力されることになる。そして、このようにして出力
されるデータは第７図に示すシェイプジェネレータ300
の読出アドレスそのものを表すことになる。

また、キャラクタジェネレータ40には、24MHzクロック
をアップカウントする３ビットカウンタ42のカウント値
がドットナンバーとして入力される。この24MHzのクロ
ック周期は、前記オブジェクトカウンタ110のクロック
周期3MHzの８倍であるので、標体情報メモリ20から一つ
の標体の情報が読み出される毎に、８ドット分のデータ
が読み出されることになる。

ここで、キャラクタジェネレータ40を24MHzでアクセス
するには、高速のRAMを使用してもよいが、２個のキャ
ラクタジェネレータを交互にアクセスすることにより低
速のROMを使用するようにすることもできる。

このように、キャラクタジェネレータ40には、アドレス
指定回路700および３ビットカウンタ42から第12図に示
すキャラクタジェネレータの読出アドレスが入力される
ことになる。

そして、そのような各読出アドレスに基づき、シェイプ
ジェネレータ300およびキャラクタジェネレータ40から
出力されるデータはセレクタ810,44を介してそれぞれラ
インバッファメモリ420へ入力される。

このとき、セレクタ810を介して入力されるシェイプジ
ェネレータ300の出力は、ラインバッファメモリ420に対
するライト信号となる。なお、実施例においてはこのよ
うなライト信号はアンドゲート800を介してセレクタ810
に入力されている。このアンドゲート800には、シェイ
プジェネレータ300からの信号以外に、マッチ信号発生
回路120から出力されるマッチ信号と、３ビットカウン
タ830からの信号とが入力されている。

従って、実施例においてはマッチ信号が出力されていな
い場合には、ラインバッファメモリ420への書込みは許
可されない。また、３ビットカウンタ830からＨレベル
の信号が出力されていない場合にもラインバッファメモ
リ420への書込みは許可されない。

このとき、実施例においてセレクタ44を介して入力され
るキャラクタジェネレータ40の出力、すなわち各画素の
カラーコードは、ラインバッファメモリ420への書込み
データとなる。

また、標体情報メモリ20から出力されるデータD₄も書込
データとしてラッチ回路46を介してセレクタ44に入力さ
れている。従って、本実施例においては、ラインバッフ
ァメモリ420に、カラーコードおよび表示標体メモリ20
から出力される付加情報データが書込データとして入力
されることになる。

このデータに対する書込みアドレスは、後述するライン
バッファメモリ410からラインバッファメモリ420へ入力
される。

また、標対情報メモリ20から出力されるD₃の情報のう
ち、水平方向サイズＨ−SIZEがラッチ回路820を介して
３ビットカウンタ830へ入力される。また、D₃に含まれ
る情報のうち、水平表示装置は、ラッチ回路440を介し
てラインバッファカウンタ410へ入力される。

そして、前記３ビットカウンタ830は、0.75MHzの周期で
プリセット信号が入力されるたびに、上位１ビットに
「１」をプレセットし、下位２ビットにラッチ回路820
から入力されるＨ−SIZE信号（２ビット）をプリセット
する。そして、この３ビットのプリセット値を初期値と
して3MHzクロックでカウントダウンし、そのときのカウ
ント値の上位１ビットをアンドゲート800へ出力するよ
う形成されている。

また、前記ラインバッファカウンタ410は、ラインバッ
ファカウンタ410a、Ｈカウンタ410bおよびセレクタ410c
から構成されている。

前記ラインバッファカウンタ410aは、ラインバッファメ
モリ420へのデータ書き込みアドレス出力用に用いら
れ、0.75MHzの周期でプリセット信号が入力されるたび
に、そのときラッチ回路40から出力される水平方向サイ
ズを初期値として24MHzのクロックでカウントアップす
る。そして、そのカウント値を、セレクタ410cを介して
ラインバッファメモリ420へ向け書込みアドレスとして
出力している。ここでクロック周期24MHzとしたのは、
キャラクタジェネレータ40のドットデータ出力周期と同
じタイミングで書込みアドレスを出力するためである。

従って、このアドレスにより指定されるラインバッファ
メモリ420の各記憶エリリアには、セレクタ810からライ
ト信号が入力されている場合にのみ、セレクタ44を介し
て入力されるキャラクタジェネレータ40の出力（カラー
コード）およびラッチ回路440から出力（D₄データ）が
書き込み記憶されることになる。

また、前記Ｈカウンタ410bは、ラインバッファ420から
のデータ読出用に用いられる。すなわち、このＨカウン
タ410bは、3MHzのクロックをカウントし０〜287の値を
カウントするよう形成されており、そのカウント値を読
出アドレスとしてセレクタ410cを介してラインバッファ
メモリ420へ向け出力する。

従って、このＨカウンタ410bの出力する読出アドレスが
ラインバッファメモリ420へ入力されると、このライン
バッファメモリ420からは、CRTの水平走査に同期して０
番地〜287番地へ向け順次読出されることになる。

なお、実施例において、前記各セレクタ44,810,410cは
ラインバッファメモリ420へのデータの書込みおよび読
出タイミングに同期してそれぞれ切り替わるよう形成さ
れている。

すなわち、実施例においてラインバッファメモリ420は
２組設けられており、一方の組のラインバッファに対し
データの書込みが行われている場合には、他方の組のラ
インバッファメモリ420からはデータの読み出しが行わ
れている。

そして、データの書込みが行われるラインバッファメモ
リ420側において、セレクタ44はキャラクタジェネレー
タ44およびラッチ46の出力を選択するよう切り替わり、
このときセレクタ810はアンドゲート800の出力を選択
し、セレクタ410cはラインバッファカウンタ410aの出力
を選択するよう制御される。

また、データの読出が行われるラインバッファメモリ42
0側において、セレクタ410cはＨカウンタ410bの出力を
選択するよう切り替わり、これと同時に、他のセレクタ
810、44は消去信号、消去データを選択するよう切り替
わる。

このようにすることにより、ラインバッファメモリ420
からデータが読み出されると、この読み出された画素の
記憶データは次々と消去される、いわゆるリードモディ
ファイライト動作が行われることになる。

なお、本発明は上記第１および第２実施例に限定される
ものではなく、本発明の要旨の範囲で各種の変形実施が
可能である。

［発明の効果］ 以上説明したように、本発明によれば、前記第１の問題
を解決し、各画素の透明不透明の判断をシェイプジェネ
レータを用いて行うことにより、その判断に必要とする
情報量が極めて少なくなり、装置全体の簡素化、低コス
ト化を図ることができ、しかも透明不透明の判断をより
スピーディーに行うことができる。

これに加えて、第１の発明によれば、前記第２、第３の
問題を解決し、表示標体を表すデータの増減にかかわり
なく、常に少容量のラインバッファを使用することがで
き、しかも必要に応じてラインバッファをカスタムチッ
プ化し装置全体のコストダウンを図ることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明に係る標体表示装置の好適な一例を示す
ブロック回路図、 第２図は第１図に示す標体情報メモリの一例を示す説明
図、 第３図は複数の標体を用い全体として大きな標体を表示
する場合の原理説明図、 第４図は第１図に示す表示標体メモリのメモリマップの
一例を示す説明図、 第５図は第１図に示すラインバッファのメモリの一例を
示す説明図、 第６図は第１図に示すシェイプジェネレータのメモリの
一例を示す説明図、 第７図は第６図に示すメモリの読出アドレスの構成を示
す説明図、 第８図は第１図に示す標体検出回路の具体的な構成を示
すブロック回路図、 第９図は第１図に示す回路各部の具体的な回路構成を示
すブロック回路図、 第10図は第９図に示すラインバッファメモリの説明図、 第11図はキャラクタジェネレータの一般的なメモリの説
明図、 第12図は第11図に示すキャラクタジェネレータの読出し
アドレスの構成を示す説明図、 第13図は本発明に係る標体表示装置の他の実施例を示す
ブロック回路図、 第14図は第13図に示す標体検出回路の具体的な構成を示
すブロック回路図、 第15図は従来の標体の表示装置の一例を示すブロック回
路図、 第16図はキャラクタジェネレータに登録されている標体
イメージの一例を示す説明図 第17図は複数の標体を重ね合せ表示する場合の説明図、 第18図は、第17図に示す重ね合せ表示を行った場合に、
前記第15図に示す従来装置のラインバッファに書込まれ
るデータの説明図である。 20……標体情報メモリ、 40……キャラクタジェネレータ 100……表示標体検出回路、 110……オブジェクトカウンタ 120……マッチ信号発生回路 130……マッチ回路 132……マッチカウンタ 134……マッチRAM 200……表示標体メモリ、 300……シェイプジェネレータ、 400……ラインバッファ、 500……読出回路 600……アドレス変換回路 700……アドレス指定回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 誠市 東京都大田区多摩川２丁目８番５号 株式 会社ナムコ内 (56)参考文献 特開 昭59−118184（ＪＰ，Ａ)

Claims (4)

【特許請求の範囲】
1. 【請求項１】標体の標体識別情報、垂直表示位置情報、
   水平表示位置情報を含む一組の標体情報が、各標体毎に
   演算され、演算された各標体情報に基づきラスタディス
   プレイ上に各標体を画像表示する装置であって、 演算された一画面分の標体情報を記憶する標体情報メモ
   リと、 この標体情報メモリに記憶された標体情報に基づき、ラ
   スタディスプレイの水平走査に同期して、各水平走査ラ
   イン上に表示される標体を検出すると共に、検出標体の
   ブロック内垂直走査位置を演算出力する表示標体検出回
   路と、 各標体イメージが透明・不透明を表す２値画素データを
   用いて表されたブロック情報として予め登録され、標体
   識別情報および前記ブロック内垂直走査位置情報に基づ
   き、対応する標体のブロック内一水平走査分の２値画素
   データを各画素の透明、不透明データとして出力するシ
   ェイプジェネレータと、 表示標体検出回路により検出された各標体の情報を標体
   情報メモリから読み出し、順次所定の記憶エリアに記憶
   する表示標体メモリと、 水平走査ラインの各画素に対応した記憶エリアを有し、
   前記シェイプジェネレータの出力に基づき各検出標体の
   表示位置に対応する標体の画素が透明か不透明かを判断
   し、不透明部分に対応した記憶エリアへ検出標体の表示
   標体メモリへの書込みアドレスを順次記憶するラインバ
   ッファと、 を含み、このラインバッファに記憶された一水平走査ラ
   イン分の書込みアドレス情報に基づき、水平走査に同期
   して表示標体メモリから検出標体の情報を読み出しキャ
   ラクタジェネレータへ向け出力することを特徴とする標
   体の表示装置。
2. 【請求項２】特許請求の範囲（１）に記載の装置におい
   て、 前記表示標体検出回路は、 各水平走査毎に、全ての標体の読出アドレスを標体情報
   メモリに向け出力し、各標体の垂直表示位置情報を前記
   標体情報メモリから読出すオブジェクトカウンタと、 読み出された各標体の垂直表示位置情報とラスタディス
   プレイの垂直走査位置とに基づき、その標体が当該水平
   走査ライン上に表示されるか否かを判断し、表示される
   場合には、マッチ信号を出力すると共に、その標体のブ
   ロック内垂直走査位置を演算出力するマッチ信号発生回
   路と、 前記マッチ信号の数をカウントし、マッチナンバーとし
   て出力するマッチカウンタと、 マッチ信号が出力される毎に、マッチナンバーによって
   指定される記憶エリアに、対応する標体の標体情報メモ
   リからの読出アドレスおよび標体のブロック内垂直走査
   位置情報を順次記憶するマッチRAMと、 を含み、 前記マッチカウンタは、一水平走査ライン上に表示され
   る標体の検出終了後は、書込アドレスとして使用された
   前記マッチナンバーを再度出力するよう形成され、 前記マッチRAMは、前記マッチカウンタから再度出力さ
   れるマッチナンバーが読出アドレスとして入力され、こ
   のとき読み出される標体の読出アドレスを標体情報メモ
   リに向け出力し、標体情報メモリからその標体の標体情
   報を出力させると共に、読み出される標体のブロック内
   垂直走査位置情報を前記シェイプジュネレータおよび表
   示標体メモリに向け出力するよう形成されたことを特徴
   とする標体の表示装置。
3. 【請求項３】特許請求の範囲（２）記載の装置におい
   て、 前記シェイプジュネレータは、 各標体イメージが透明・不透明を表す２値画素データを
   用いて表されたブロック情報として予め登録され、標体
   識別情報およびブロック内垂直走査位置情報に基づき、
   対応する標体のブロック内一水平走査分の２値画素デー
   タをパラレルデータとして出力するシェイプメモリと、 出力されるパラレルデータを、各画素毎のシリアルデー
   タに順次変換出力するシフタと、 を含むよう形成され、 前記表示標体メモリは、マッチカウンタから逆方向にカ
   ウント出力されるマッチナンバーによって指定される記
   憶エリアへ、標体情報メモリから出力される各標体の標
   体情報を順次記憶するよう形成され、 前記ラインバッファは、標体情報メモリから読出される
   標体の水平表示位置情報およびシェイプジュネレータか
   ら出力される画素列の透明、不透明データに基づき、そ
   の標体が表示される各画素に対応した記憶エリアへ、そ
   の標体に対応して前記マッチカウンタから逆方向にカウ
   ント出力されるマッチナンバーを順次記憶するよう形成
   されたことを特徴とする標体の表示装置。
4. 【請求項４】標体の標体識別情報、垂直表示位置情報、
   水平表示位置情報を含む一組の標体情報が、各標体毎に
   演算され、演算された各標体情報に基づきラスタディス
   プレイ上に各標体を画像表示する装置であって、 演算された１画面分の標体情報を記憶する標体情報メモ
   リと、 この標体情報メモリに記憶された標体情報に基づき、ラ
   スタディスプレイの水平走査に同期して各水平走査ライ
   ン上に表示される標体を検出すると共に、検出標体のブ
   ロック内垂直走査位置を演算出力する表示標体検出回路
   と、 各標体イメージが透明、不透明を表す２値画素データを
   用いて表わされたブロック情報として予め登録され、標
   体識別情報および前記ブロック内垂直走査位置情報に基
   づき、対応する標体のブロック内１水平走査分の２値画
   素データを各画素の透明、不透明データとして出力する
   シェイプジェネレータと、 各標体の形状及び色彩の標体イメージが、カラーコード
   を用いて各画素毎に色彩を特定するブロック情報として
   予め登録され、標体の識別情報及び前記ブロック内垂直
   走査位置情報に基づき、対応する標体のブロック内一水
   平走査分のカラーコードデータを各画素毎に出力するキ
   ャラクタジェネレータと、 水平走査ラインの各画素に対応した記憶エリアを有し、
   前記シェイプジェネレータの出力に基づき各検出標体の
   表示位置に対応する標体の画素が透明か不透明かを判断
   し、不透明部分に対応した記憶エリアへキャラクタジェ
   ネレータから読み出された各標体のカラーコードを順次
   記憶するラインバッファと、 を含み、水平走査に同期して前記ラインバッファに記憶
   された１水平走査分の情報を画素情報として順次読み出
   し出力することを特徴とする標体の表示装置。