JPH01179082A - 標体の表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 一本発明は標本の表示装置、特に標体情報メモリに記憶
された一画面分の標体情報を読出しラスタディスプレイ
上に画像表示する装置の改良に関する。

［従来の技術］ 標体の表示装置は、ビデオゲーム、各種のシミュレータ
およびその他の機器に幅広く用いられており、特に近年
普及してきたビデオゲームにおいては、ゲームの進行状
況に合せたゲーム画面を作成するために用いられている
。

第１５図には、ビデオゲームに用いられている従来の標
体表示装置の一例が示されている。

この従来装置は、オブジェクトコントローラ１０と標体
情報メモリ２０とを含む。

前記オブジェクトコントローラ１０は、予め設定された
ゲームプログラムおよび外部から入力される外部入力信
号に基づき、ＣＲ’Ｉ’一画面分に表示される各標体の
標体情報を演算する。演算された各標体の標体情報には
、表示標体を特定する標体識別信号、ＣＲＴ上における
標体の表示位置を表す垂直位置情報、水平位置情報、お
よびその他の付加情報が含まれる。そして、オブジェク
トコントローラ１０を用いて演算された一画面分の裸体
情報は、標体情報メモリ２０にその都度書込み記憶され
る。

標体情報メモリ２０の内容は、オブジェクトコントロー
ラ１０から一画面分の標体情報が演算出力される毎に新
たに更新される。

ところで、標体情報メモリ２０に記憶された一画面分の
裸体情報に基づき、ＣＲＴ上に各標体を画像表示するた
めには、ＣＲ’ｌ’の各水平走査毎に次の水平走査ライ
ン上に表示される標体の情報をその都度読み出してやる
必要がある。

このため、標体の表示装置には、各水平走査に同期して
、標体情報メモリ２０から当該水平走査ライン上に表示
される標体を検出する表示標体検出書込回路５０が設け
られている。そして、検出された各標体の情報は、ラッ
チ回路３０を介してキャラクタジェネレータ４０へ向け
出力されるとともに、ラインバッファ６０へ向け出力さ
れる。

このキャラクタジェネレータ４０は、各標体の形状およ
び色彩を表す標体イメージを、例えば第１６図（Ａ＞ま
たは（Ｂ）に示すごとく垂直および水平方向の一群のカ
ラー画素ブロック情報として記憶している。そして、記
憶した各標体イメージ、すなわちブロック情報に対し標
体読出用の標体識別情報を設定している。

そして、標体識別情報およびそのブロック内における垂
直走査位置信号（ラインナンバー）を入力することによ
り、このキャラクタジェネレータ４０からは、標体イメ
ージが一行ずつ読出される。

第１１図には、キャラクタジェネレータ４０内に登録さ
れた複数の標体のブロック情報のイメージ図が示されて
いる。ここにおいて、各標体の識別情報は、列キャラク
タコードと行キャラクタコードとから成る。同図におい
ては、縦１０２４の列キャラクタコード、横６４の行キ
ャラクタコードで特定される合計１０２４Ｘ６４個の標
体の情報が表されている。

そして、各標体のブロック情報は、第１１図に示すよう
縦８アドレス、横８アドレスの合計６４画素の情報とし
て表されており、各画素には、それぞれ８ビツトの画素
情報が割当られている。

通常、各画素毎に割り当てられた８ビツトの画素情報は
、色の塗り分けを表すカラーコードを表し、同図に示す
ように各画素に対し８ビツトの画素情報が割り当てられ
ている場合には、２８＝２５６のカラーコードが表され
ることになる。

第１２図には、キャラクタジェネレータ４０に登録され
た標体読出アドレスの概念図が示されている。この読出
アドレスは、まず行キャラクタコードおよび列キャラク
タコードを用いて表示標体のブロック情報を特定し、標
体のブロック内における水平走査ラインをラインナンバ
ー（ブロック内垂直走査位置情報）により特定し、特定
された水平走査ライン上におけるの表示画素アドレスを
ドツトナンバーにより特定する。

したがって、前記ドツトナンバーを８ビツト分順次イン
クリメントすることにより、キャラクタジェネレータ４
０からは、対応する標体の各画素の８ビツト画素情報が
順次読み出され、ラインバッファ６０に向け出力される
（第１５図）。

このようにして、ラインバッファ６０に書き込まれた一
水平走査分の標体画素情報は、ＣＲＴの水平走査に同期
してマルチプレクサ７０を介して図示しないカラー信号
回路へ向け出力される。そして、カラー信号回路から対
応する標体の映像信号が一画素ずつ出力されることにな
る。

［発明が解決しようとする問題点］ しかし、このような従来装置は、以下に詳述するような
問題を有しておりその有効な対策が望まれていた。

（Ａ）第１の問題 このような表示装置を用いて、複数の標体を画像表示す
る場合には、標体同志が互いに重なり合って表示される
場合がある。

この場合、互いに重なり合う部分では、優先順位が高い
方の標体をラインバッファ６０に書き込まなければなら
ない。

例えば、第１６図に示すように、透明部分Ｐ（０で示さ
れる部分）と不透明部分Ｕ（Ｏ以外の数字で表される部
分）とから成る２つの標体Ｘ１とｘ２を重ね合せ、第１
７図に示す合成画面を表示する場合を想定する。この場
合、両標体が互いに重なり合って表示される領域には、
優先順位の高い標体Ｘ１を書き込んでやる必要がある。

しかし、優先順位の高い標体Ｘ１の一部に透明部分Ｐが
あると、この透明部分から後の標体が見えることになる
。

従って、例えば第１７図に示す合成画面を表示する場合
に、その走査ラインの情報は第１８図（Ａ）に示す標体
Ｘ１の画素情報と、同図（Ｂ）に示す標体Ｘ２の画素情
報とを重ね合せ、同図（Ｃ）に示すように、上の標体Ｘ
１の透明部分Ｐから下の標体Ｘ２の不透明部分が表示さ
れるようラインバッファ６０への情報の書込みが行われ
る。

ところで、このような書込み動作を行うためには、ライ
ンバッファ６０へ各標体の情報を書き込む際に、標体の
各画素が透明か否かを判断する必要がある。このため、
従来の装置では、ラインバッファ６０へ書き込まれるカ
ラーコードに基づき各画素が透明か否かの判断を行って
いた。

しかし、カラーコードは８ビツトもしくはそれ以上のデ
ータから構成されている。特に、多くの色数を使用する
近年のビデオゲームでは、８ビツト以上のデータを用い
てカラーコードを構成する場合も多い。従って、このよ
うなカラーコードを利用して各画素毎の透明不透明を判
断するためには、カラーコードを構成する８ビツトもし
、くはそれ以上のデータをすべて取り込んで判断しなけ
ればならず、その判断をスピーデイ−に行うことができ
ないという問題があった。

とりわけ、このような表示装置では、画素毎の透明不透
明の判断に要する時間が、各水平ライン上における標体
の表示可能個数に深くかかわりあっている。従って、各
画素毎の透明不透明の判断が遅れると、１ライン上に表
示される標体の個数もこれにより制限されてしまうなめ
、その有効な対策が望まれていた。

このため、従来の表示装置では、透明不透明の判断をス
ピーデイ−に行うために、カラーコードを構成する各ビ
ット数に対応したゲートを設け、これら各ゲートから出
力される各ビット情報を同時に論理演算処理して透明不
透明の判断を行っていた。

しかし、このようにすると、透明不透明の判断を行うた
めの回路が極めて複雑なものとなり、この結果、装置全
体が高価なものとなってしまうという問題があった。

（Ｂ）第２の問題 また、従来装置では、ラインバッファ６０の各画素に対
応した記憶エリアに、−ａに１６ビツトの記憶エリアが
割り当てらでいる。そして、各記憶エリアに、色の塗り
分けを表す８ビツトのカラーコードと、カラーパレット
の種類を特定する５ビツトのパレットコードと、標体の
優先順位などを表す３ビツトのアトリビュートコードか
ら成る情報が書き込まれていた。

しかし、このような従来装置では、各標体の情報量の増
加により、ラインバッファの各記憶エリアに書き込まれ
る情報量が増加し、大容量のラインバッファ６０が必要
となるという問題があった。

特に、近年ビデオゲームにおいては、標体の色数の増加
が著しく、ラインバッファ６０に各画素毎に書き込まれ
るカラーコードおよびカラーパレットコードのビット数
が増加している。従って、多くの色数を使用するビデオ
ゲームでは、容量の大きなラインバッファ６０が必要と
なり、装置全体が高価なものとなってしまうという問題
があった。

（Ｃ）第３の問題 また、このような従来装置では、ラインバッファ６０に
各標体の表示情報、例えばカラーコードそのものを書き
込んでいる。

このため、各画素の記憶エリアに書き込まれる情報量が
増加すると、その都度ラインバッファ６０を大容量のも
のと取り変えなければならず、ラインバッファ６０をカ
スタム化し装置全体のコストダウンを図ることができな
いという問題があった。　　。

「発明の目的」 本発明は、このような従来の課題に鑑みなされたもので
あり、その目的は、ラインバッファへ各標体の情報を書
き込む際に、前記第１の問題を解決することにより、標
体の各画素が透明か否かを簡柩な回路でスピーデイ−に
判断し、各水平走査ライン上に多数の標体を表示するこ
とができる標体の表示装置を提供することにある。

また、本発明の他の目的は、前記第２および第３の問題
を解決することにより、表示標体を表すデータの増減に
かかわりなく、常に必要最小限の容量のラインバッファ
を使用することができ、しかも必要に応じてラインバッ
ファをカスタム化し装置全体のコストダウンを図ること
ができる標体の表示装置を提供することにある。

［問題点を解決するための手段］ 前記目的を達成するために、第１の発明にかかる装置は
、 標体の標体識別情報、垂直位置情報、水平位置情報を含
む一組の標体情報が、各標体毎に演算され、演算された
各標体情報に基づきラスタディスプレイ上に各標体を画
像表示する装置において、演算された一画面分の標体情
報を記憶する標体情報メモリと、 この標体情報メモリに記憶された情報に基づき、ラスタ
ディスプレイの水平走査に同期して、各水平走査ライン
上に表示される標体を検出する表示標休検出回路と、 各標体イメージが透明・不透明を表ず２値画素データを
用いて表されたブロック情報として予め登録され、標体
の識別情報およびブロック内での垂直走査位置情報に基
づき、対応する標体のブロック内一水平走査分の２値画
素データを各画素の透明、不透明データとして出力する
シェイプジェネレータと、 表示標休検出回路により検出された各凛体の情報を、順
次所定の記憶エリアに記憶する表示標体メモリと、 水平走査ラインの各画素に対応した記憶エリアを有し、
前記シェイプジェネレータの出力に基づき各検出標体の
表示位置に対応する標体の画素が透明か不透明かを判断
し、不透明部分に対応した記憶エリアへ前記検出標体の
表示標体メモリへの書込みアドレスをＪｌｌｉ次記憶す
るラインバッファと、を含み、このラインバッファに記
憶された一水平走査ライン分のアドレス情報に基づき、
水平走査に同期して表示標体メモリから検出標体の情報
を読みだしキャラクタジェネレータへ向け出力すること
を特徴とする。

また、第２の発明にかかる装置は、 標体の標体識別情報、垂直位置情報、水平位置情報を含
む一組の標体情報が、各標体毎に演算され、演算された
各標体情報に基づきラスタディスプレイ上に各標体を画
像表示する装置において、演算された１画面分の標体情
報を記憶する標体情報メモリと、 この標体情報メモリに記憶された情報に基づき、ラスタ
ディスプレイの水平走査に同期して各水平走査ライン上
に表示される標体を検出する表示標休検出回路と、 各標体イメージが透明、不透明を表す２値画素データを
用いて表わされたブロック情報として予め登録され、標
体識別情報およびブロック内での垂直走査位置情報に基
づき、対応する標体のブロック内１水平走査分の２値画
素データを各画素の透明、不透明データとして出力する
シェイプジエネレータと、 各標体の形状及び色彩の標体イメージが、カラーコード
を用いて各画素毎に色彩を特定するブロック情報として
予め登録され、標体の識別情報及びブロック内での垂直
走査位置情報に基づき、対応する標体のブロック内一水
平走査分のカラーコードデータを各画素毎に出力するキ
ャラクタジェネレータと、 水平走査ラインの各画素に対応した記憶エリアを有し、
前記シェイプジェネレータの出力に基づき各検出標体の
表示位置に対応する標体の画素が透明か不透明かを判断
し、不透明部分に対応した記憶エリアへキャラクタジェ
ネレータから読み出された各標体のカラーコードを順次
記憶するラインバッファと、 を含み、水平走査に同期して前記ラインバッファに記憶
された１水平走査分の情報を画素情報として順次読み出
し出力することを特徴とする。

［作用］ 次に本発明の詳細な説明する。

（ａ）第１および第２の発明に共通の作用前記第１およ
び第２の発明は、ともに前述した第１の問題を解決する
ことができる。

まず水平走査に同期して演算すべき水平走査ライン上に
表示される標体が検出されると、検出された標体のブロ
ック内１水平走査分の２値画素データが、各画素の透明
不透明を表わすデータとしてシェイプジェネレータから
出力される。

またこれと同時に、検出された標体の情報は、各検出標
体の表示位置に対応したラインバッファの記憶エリアへ
ＪＩＩＪ’！次記憶される。この書込みに際し、本発明
の表示装置は、前記シェイプジェネレータから出力され
る２値画素データに基づき各画素の透明不透明を判断す
る。そして、各検出標体の表示位置に対応し、しかも不
透明部分に対応したラインバッファの記憶エリアへのみ
前述した標体の情報書込みを許可する。

このように、本発明によれば、検出標体の各画素が透明
か不透明かの判断を、シエイプジエネレータから出力さ
れる２値画素データを用いて行っている。しかも、この
２値画素データは「０」または「１」の１ビツトデータ
として表されるため、この２値画素データそのものをラ
インバッファの書込み信号として用いることができ、透
明・不透明の判断を簡単な回路でスピーデイ−に行うこ
とができる。

特に、本発明によれば、従来８ビツトのカラーコードを
並列処理して透明不透明をスピーデイ−に行うよう形成
された従来装置に比べて、各画素の透明不透明の判断を
簡単な回路でしかも極めてスピーデイ−に行うことが理
解できよう。

＜ｂ＞第１の発明特有の作用 また、前記第１の発明に係る装置は、前記第２および第
３の問題も同時に解決することができる。

まず、水平走査に同期して演算ずべき水平走査ライン上
に表示される標体が検出されると、検出された各標体の
情報を標体情報メモリから読み出し、表示標体メモリの
各記憶エリアへ原状記憶している。

このとき、水平走査ラインの各画素の対応したラインバ
ッファの記憶エリアには、前記検出標体の表示標体メモ
リへの書込みアドレスカ旬１１次記憶される。

そして、ラインバッファに記憶された一水平走査ライン
分のアドレス情報に基づき、表示標体メモリから検出標
体の情報が一画素ごとに読み出され、キャラクタジェネ
レータへ向け出力される。

このように、第１の発明は、ラインバッファに検出標体
の表示情報を直接書き込むのではなく、検出標体の情報
を間接的に表す情報、すなわち表示標体メモリへの書込
みアドレスを記憶するよう形成されている。

従って、従来装置に比べ表示標体メモリを設ける必要が
あるものの、ラインバッファの記憶容量を大幅に少なく
することができる。このため、メモリ全体としての記憶
容量が大幅に少なくなり、装置全体のコストダウンを図
ることができる。

特に、本発明によれば各標体の情報を色数の増加やアト
リビュート情報の増加に伴い、標体の表示情報が多くな
った場合に、従来装置に比ベメモリ全体の容量を大幅に
少なくすることができる。

さらに、第１の発明によれば、標体の情報量が増減した
場合でも、ラインバッファの記憶容量を増減する必要が
ないため、必要に応じラインバッファをカスタム化し装
置全体のコストダウンを図ることもできる。

１］実施例］ 次に本発明の好適な実施例を図面に基づき説明する。な
お前記従来装置と対応する部材には同一符号を付しその
説明は省略する。

族よ光週凶実施側 第１図には、本発明をビデオゲームに適用した場合の好
適な実施例が示されている。実施例の装置は、オブジェ
クトコントローラ１０がＣＲＴ上に表示される一画面分
の標体情報を演算する毎に、演算された一画面分の標体
情報を標体情報メモリ２０に書込むよう形成されている
。

（ａ）標体情報メモリ 第２図には、本実施例に用いられる標体情報メモリ２０
の一例が示されている。実施例のメモリ２０には、各ア
ドレス毎に１６ビツトの記憶エリアが割り当てられてお
り、４アドレス分の記憶エリアが一組となって、一つの
標体の情報が書き込まれるよう形成されている。

従って、たとえばアドレスｌ　００００００００００」
からｒｏｏｏｏｏｏｏｏｌｌＪの範囲の記憶エリアに最
初の標体の情報が書き込まれ、次にアドレスｒ００００
０００１００」から「０００００００１１１Ｊのアドレ
スで指定される記憶エリアに二つ目の標体の情報が書き
込まれる。

このメモリ２０へのデータの書込みを、最初の標体の情
報が書き込まれた記憶エリアを例にとり説明する。

まず下位２桁が「００」のアドレスで指定される記憶エ
リアに、標体の垂直方向表示位置を表す９ビツトの垂直
位置および３ビツトの垂直方向サイズ（Ｖ−８ＩＺＥ）
が記憶される。次に、下位２桁が「０１」のアドレスで
指定される記憶エリアに、１６ビツトの標体識別情報（
上位１０ビツトが行キャラクタコード、下位６ビツトが
列キャラクタコード）が記憶される。また、下位２桁が
「１０」のアドレスで指定される記憶エリアに、標体の
水平表示位置を表す９ビツトの水平位置および２ビツト
の水平方向サイズ（Ｈ−８ＩＺＥ）が記憶される。また
、下位２桁が「１１」のアドレスで指定される記憶エリ
アに、１６ビツトの付加情報データ（標体の優先度デー
タ、カラーパレットデータ等）が記憶される。

ここにおいて、前記垂直方向サイズ（Ｖ−８ＩＺＥ）お
よび水平方向サイズ（Ｈ−８ＩＺＥ）の各データは、複
数のキャラクタブロックを組み合せて全体として一つの
大きな標体を表す場合に用いられる。

すなわち、キャラクタジェネレータ４０に予め設定され
ているキャラクタブロック−個当りの大きさは予め定め
られており、実施例においては縦８画素、横８画素の合
計６４画素分のブロック情報として表される。

従って、このままではＣＲＴ上に表示される標体−個当
りの大きさは縦８画素、横８画素が最大となり、これ以
上の大きさを持った標体を表示することはできない。

しかし、ゲームの臨場感を盛り上げたり、その内容を変
化に富んだものにするためには、ＣＲＴ上にゲーム状況
に応じた大きさを持った各標体を表示することが必要と
される。

このため、本実施例のキャラクタジェネレータ４０内に
は、第３図に示すように構成された大きなサイズの標体
の画素情報も設定されている。

すなわち、実施例のキャラクタジェネレータ４０内には
、垂直方向に８つ、水平方向に４つのキャラクタブロッ
クを並べて全体として１つの大きな標体く同図では人間
）を表示できる合計３２個のブロック情報が予め設定さ
れている。

そして、第３図に示す大きなサイズの標体は、その標体
識別情報が最初のキャラクタ−ブロックを特定する情報
（同図においては、Ｘで表されている）で表され、また
その大きさは垂直方向サイズ、水平方向サイズにより表
されている。

なお、標体の大きさとキャラクタ−ブロックの大きさが
一致する場合には、前記垂直方向サイズ、水平方向サイ
ズは共に「０」で与えられることになる。

（ｂ）表示標体の検出 また、本発明において、標体情報検出回路１００は、Ｃ
ＲＴの水平走査に同期して、演算すべき水平走査ライン
上に表示される標体を、標体情報メモリ２０内に書き込
まれた標体情報メモリに基づき検出する。そして、検出
された各標体の情報を標体情報メモリ２０から読み出し
、読み出された情報を表示標体メモリ２００、シェープ
ジェネレータ３００およびラインバッファ４００へ向け
順次出力する。

そして、表示標体メモリ２００の各記憶エリアに、読み
出された各標体の情報を記憶させる。

（Ｃ）表示標体メモリ 第４図には、本実施例に用いられる表示標体メモリ２０
０の一例が示されている。実施例の表示標体メモリ２０
０は、０〜ＩＥ（１６進数で表す）の合計３１のアドレ
スで指定される記憶エリアを有し、前述したように標体
情報メモリ２０から読み出された各標体の標体情報を、
アドレスの若い記憶エリアから順番に書き込んでいく。

なお、前述したように合計３１のアドレスを指定する場
合には、５ビツトのアドレスデータを用いれば十分であ
る。このように５ビツトのアドレスデータを用いると、
合計３２個のアドレスを指定できるが、３１番アドレス
しかないのは３２番目のアドレスに対応したＩＦ（１６
進数で表す）′　　　を透明コードとして用いているか
らである。

（ｄ）ラインバッファ また、前記ラインバッファ４００は、一水平走査分の各
画素数に対応した記憶エリアを有するよう形成されてお
り、実施例においてはＣＲＴの一水平走査ラインが２８
８ドツトの画素で構成されていることから、第５図に示
すように０〜２８７の合計２８８アドレスにより指定さ
れる記憶エリアを有するよう形成されている。

本発明の特徴的事項は、このラインバッファ４００に、
検出された各標体の情報を直接書き込むのではなく、検
出標体の表示標体メモリ２００への書込みアドレスを書
込むよう形成したことにある。　　　・ このようにすることにより、本発明によればラインバッ
ファ４００の記憶容量を大幅に少なくすることができる
。すなわち、本発明では、表示標体メモリ２００を設け
る必要があるものの、ラインバッファ４００の記憶容量
を大幅に少なくすることができるため、メモリ全体とし
ての記憶容量を少なくし装置全体のコストダウンを図る
ことができるのである。

例えば、実施例のように表示標体メモリ２００のアドレ
スが０〜３１で指定されるような場合には、ラインバッ
ファ４００の各記憶エリアは、５ビツトのデータ（２５
−３２個のアドレスが指定できるよう）が書き込めるよ
う形成すれば充分である。従って、各記憶エリアに最低
１６ビツトの標体情報を書き込む従来装置に比べて、必
要とするメモリの容量が大幅に少なくなることが理解さ
れよう。

特に、本発明によれば、各標体の標体情報が増加した場
合でも、単に表示標体メモリ２００の各記憶エリアを拡
張するのみで充分に対応することができ、ラインバッフ
ァ４００に何ら手を加える必要はない。従って、標体の
情報量の増加、例えば色数やアトリビュートの増加に対
しても迅速に、しかも低コストで対応することが可能と
なる。

（ｅ）透明・不透明の判断 ところで、複数の標体が重ね合せ表示される場合に、互
いに重なり合う部分では、優先順位が高い方の標体の情
報を書き込まなければならない。

例えば、第５図＜Ａ＞に示すＳの領域に、表示標体メモ
リ２００のアドレス０に書き込まれた標体を表示し、Ｔ
の領域に表示標体メモリ２００のアドレス１に書き込ま
れた標体を表示する場合を想定する。ここにおいて、標
体メモリ２００のアドレス１°１」の標体をＣＲＴ画面
の後方に、標体メモリ２００のアドレス「０」の標体を
ＣＲ’Ｔ’の画面の前方に表示する場合、両種体が重な
り合って表示される領域にはアドレス「０」の標体を優
先的に表示させることになる。

しかし、アドレス「０」の標体の一部に透明部分がある
と、この透明部分から後の標体が見えることになる。

従って、例えば領域Ｓに示される標体メモリ２００のア
ドレス「０」の標体の「ｎ−１」、１ｎ」の画素部分が
透明であるとすれば、ラインバッファ４００の領域Ｓに
は第５図（Ｉ３）に示すように、不透明部分に対応した
記憶エリアにのみ表示標体メモリ２００のアドレス「０
」が書き込まれなければならない。

また、領域Ｔに表示される標体が８画素に亘って全て不
透明であるとすると、ラインバッファ４００の領域Ｔに
は、第５図＜Ｃ＞に示ずように表示標体メモリ２００の
アドレス「１」が書き込まれなければならない。

なお、ラインバッファ４００のアドレスＩｎ＋１」、ｒ
ｎ＋２」の記憶エリアには、優先順位の高い標体のアド
レス「０」が書き込まれなければならない。

従って、ＳおよびＴで示されるラインバッファ４００の
領域には、第５図（Ａ）に示すように表示標体メモリ２
００のアドレス情報が書き込まれることになる。

このように、実施例の装置では、ラインバッファ４００
へ各標体のアドレスを書き込む際に、標体の各画素が透
明か否かを判別する必要がある。

本発明の特徴的事項は、このような判別にシェイプジェ
ネレータ３００を用いたことにある。

このシェイプジェネレータ３００には、キャラクタジェ
ネレータ４０と同じ大きさの標体イメージが、各標体毎
に透明／不透明の２値画素ブロック情報として予め登録
されている。そして、標体の識別情報およびブロック内
での垂直走査位置情報に基づき、対応する標体パターン
の一水平走査分く８画素分）の２値画素データを、各画
素の透明、不透明判別用データとして出力する。

第６図には本実施例で用いられるシェイプジェネレータ
３００の一例が示されている。実施例のシェイプジェネ
レータ３００には、行キャラクタコードおよび列キャラ
クタコードにより指定される複数のブロック情報が予め
登録されている。

各ブロック情報は、水平方向８画素、垂直方向８画素の
計６４画素からなり、各画素には透明不透明を表す１ビ
ツトのデータが割り当てられている。従って、１ブロツ
ク情報は６４ビツトの情報として表されることになる。

第７図には、シェイプジェネレータ３００から対応する
標体のブロック情報を読み出すためのアドレスが示され
ており、行キャラクタコード、列キャラクタコードおよ
びラインナンバーを指定することにより対応する標体の
ブロック情報一水平走査分を読み出すことができる。

すなわち、実施例においては行キャラクタコードおよび
列キャラクタコードによりブロック情報を特定し、ライ
ンナンバーによりこのブロック情報内における何本口の
水平走査ライン情報を読み出すかを特定する。

そして、このアドレスにより読み出される水平走査ライ
ン情報が特定されると、シェイプジェネレータ３００か
らは、対応するブロック情報の一水平走査分の２値画素
データが読み出されることになる。

このようにして読み出された２値画素データは、対応す
る標体の形状を画素毎に透明、不透明データとして表わ
している。このため、読み出されたデータとその標体の
表示位置とを照合することにより、検出標体の表示位置
に対応し、しかも不透明部分に対応したラインバッファ
４００の記憶エリアへのみ、各検出標体の表示標体メモ
リ２００への書込みアドレスを書き込むことができる。

なお、本発明においては、各標体の各画素が透明か否か
をシェイプジェネレータ３００を用いて判定しているが
、シェイプジェネレータ３００に変え従来装置のように
キャラクタジェネレータ４０を用いることもできる。

しかし、キャラクタジェネレータ４０を用いると、キャ
ラクタジェネレータ４０から出力される各画素毎の出力
は８ビツトのカラーコード情報を含むため、透明不透明
の判断をするために取り扱う情報量が、シェイプジェネ
レータ３００を用いた場合に比べ８倍以上に増え、処理
速度が低下してしまう。

これに対し、透明不透明の判断をシェイプジェネレータ
３００を用いて行うことにより、取り扱う情報量を少な
くし、装置全体の簡素化、低コスト化を図ることができ
、しかも透明不透明の判断をよりスピーデイに行うこと
ができる。

（ｆ）データの読出し このようにして、当該水平ライン上に表示される各標体
のアドレス情報の書込みが終了すると、次に読出回路５
００は、ラインバッファ４００に記憶された一水平走査
ライン分のアドレス情報に基づき、表示標体メモリ２０
０から、標体情報を一画素ずつ読み出しアドレス変換回
路６００へ向け出力する。

アドレス変換回路６００は、入力された標体情報を、キ
ャラクタジェネレータ４０に対するデータ読出しアドレ
スに変換し、マルチプレクサ７０へ向け出力する。

このとき、マルチプレクサ７０は、アドレス変換回路６
００からのアドレス情報と、他の回路からのアドレス情
報とを比叙し、優先度の高いアドレス情報を、キャラク
タジェネレータ４０へ向け出力する。

そして、キャラクタジェネレータ４０は、このようにし
て入力される読出アドレスに基づき、対応する標体の画
素データを順次出力する。

本実施例の装置は、このような標体情報メモリ２００お
よびラインバッファメモリ４００へのデータの書き込み
および読出しを水平走査に同期して繰り返して行う。こ
のため、ＣＲＴ上には、オブジェクトコントローラ１０
により演算された１画面分の標体が正確に表示されるこ
とになる。

特に、本実施例によれば、シェイプジェネレータ３００
を新たに設け、キャラクタジェネレータ４０をアクセス
することなしに透明不透明の判断を行っている。このた
め、装置全体としてはアドレス変換回路６００から出力
される読出アドレスと、他の回路から出力される読出ア
ドレスとのミキシング後に、キャラクタジェネレータ４
０を１回アクセスするのみで画素データを出力すること
ができる。

従って、容量が大きく単品あたりのコストが大きいキャ
ラクタジェネレータ４０を他の表示回路と共用し、装置
全体のコストダウンを図ることができる。

また、本実施例において、前記シェイプジェネレータ３
００をＲＡＭを用いて形成すれば、キャラクタジェネレ
ータ４０に書き込まれた各標体データを参照し、必要な
標体の２値画像データをブロック情報としてシエイブジ
ェネレータ３００内に設定登録することもできる。した
がって、例えばビデオゲームなどにおいて、ステージが
変わる毎に、表示される標体の種類が責なったものとな
るような場合でも、シェイプジェネレータ３００のメモ
リ容量を各ステージ毎に使用される標体のブロック情報
の容量に合せて設定しておき、ステージが切り変る毎に
、時間的猶予が与えられるステージ切菩場面で、キャラ
クタジェネレータ４０に記憶された各標体のデータを参
照し、次のステージで使用される新たな標体の２値画素
データのブロック情報をその都度書き込むよう形成する
こともできる。

このようにすることにより、例えばビデオゲームが１０
ステージで構成され、各ステージ毎に使用される標体が
異なるような場合でも、シェイプジェネレータ３００の
メモリ容量を必要最小限に抑え、装置全体の低コスト化
を図ることができる。

従って、本発明の装置を、家庭用のビデオゲームに適用
した場合に、カートリッジ内に組み込まれているＲＯＭ
に書き込まれているキャラクタデータを、ゲーム機本体
側に設けられたＲＡＭの中に、各ステージ毎に取り込ん
で、この本体側のメモリをシェイプジェネレータとして
用いることもできる。

この様な構成とすることにより、シエイプジエネレータ
をカートリッジ側に設ける場合に比べて、カートリッジ
とゲーム機本体とを結ぶ人出力のピン数を少なくし、本
体側およびカートリッジの構成を簡単なものとすること
もできる。

（以下余白） 且体側 第８図には、本発明に用いられる表示標休検出回路１０
０の一例が示されている。

実施例において、この表示標休検出回路１００は、オブ
ジェクトカウンタ１１０と、マツチ信号発生回路１２０
およびマツチ回路１３０を用いて形成されている。

前記オブジェクトカウンタ１１０は、各水平走査毎に、
全ての標体についての標体請出しアドレスを標体情報メ
モリ２０に向け順次出力する。

実施例において、標体情報メモリ２０には、第２図に示
すように１０ビツトのアドレスが設定されている。この
ため、オブジェクトカウンタ、１１０は、この１０ビツ
トアドレスの上位８ビツトを標体読出しアドレスとして
順次出力する。同図においては、ｒｏｏｏｏｏｏｏｏ４
、ｒｏｏｏｏ。

００１　Ｊ、ｒｏｏｏｏｏｏｌｏ」・・・の順に全ての
標体の読出しアドレスが順次出力される。このとき、こ
の読出しアドレスは、３段シフタ１０８を介してマツチ
回路１３０にも入力される。

このようにして、オブジェクトカウンタ１１０から各標
体の読出しアドレスが出力されると、この読出しアドレ
スは下位２ビツトに「００」を付加されセレクタ１１２
）フリップフロップ］１４を介して標体情報メモリ２０
に入力される。これにより、標体情報メモリ２０からは
、対応する標体の垂直位置Ａおよび垂直方向サイズＣが
読み出される。そして、垂直位置Ａと垂直方向サイズＣ
とはラッチ回路１０６を介してマツチ信号発生回路１２
０に入力される。

マツチ信号発生回路１２０は、読み出された各標本の垂
直位置信号ＡとＣＲＴの垂直走査位置信号Ｂと比軸し、
その標体が当該水平走査ライン上に表示される場合には
、マツチ信号を出力すると共に、その標体のブロック内
における垂直走査位置信号を演算出力するよう形成され
ている。　実施例において、このマツチ信号発生回路］
２０は二組の加算器１２２．１２４を用いて形成され、
入力されるＡ、Ｂ、Ｃの各信号に基づき次式の判断を行
う。

０＜ＣＸ２３−（Ｂ−Ａ＞＋２３ ≦Ｃ×２３＋２３ そして、この判断式が満たされたとき、その標体が当該
水平走査ライン上に表示されると判断し、加算器１２４
からマツチ信号を出力する。

これと共に、加算器１２２から、その標体のブロック内
における垂直走査位置を表すラインナンバーＬＩＮＥを
演算出力すると共に、加算器１２４から、この標体の出
力すべきブロックが標体内で垂直方向何番目のブロック
かを表す垂直キャラクタブロックｃｃｖｏを演算出力す
る。

実施例の表示標休検出回路１００は、このような演算を
、標体情報メモリ２０に記憶されている全ての標体に対
して行い、各標体が当該水平走査ライン上に表示される
か否かの検出を行っている。

また、本実施例においては、１３０−１および１３０−
２で示すようにマツチ回路が二組設けられており、ＣＲ
Ｔの水平走査に同期して交互に書込みおよび読出しを行
うよう形成されている。

実施例において、各マツチ回路１３０はマツチカウンタ
１３２とマツチＲＡＭ１３４とから構成されている。

そして、一水平走査ライン上に表示される標体の検出動
作中、マツチカウンタ１３２は、マツチ信号が出力され
る毎にその値をカウントし、その値をマツチナンバーと
して出力する。そして、一水平走査ライン上に表示され
る標体の検出終了後、実施例のマツチカウンタ１３２は
、アップカウンタからダウンカウンタに切替り、それま
でにカウントした値からドツトクロックの１／８の周波
数の周期信号（０，７５ＭＨｚ　）に同期して１カウン
トずつカウントダウンを行うよう形成されている。

また、前記マツチＲＡＭ１３４は、１ライン上に表示さ
れる標体の個数に対応した記憶エリアを有する。

そして、−水平ライン上に表示される標体の検出動作中
は、マツチカウンタ１３２から出力されるマツチナンバ
ーを書込みアドレスとし、当該記憶エリアに、オブジェ
クトカウンタ１１０から出力される検出標体の読出しア
ドレスと、マツチ信号発生回路１２０から出力される垂
直走査位置信号ＬＩＮＥ（ラインナンバー）と、垂直キ
ャラクタブロックｃｃｕｏとを一組の情報として順次記
憶する。

そし、て、一水平走査−ライン上に表示される標体の検
出終了後は、Ｊｌ［次ディクリメント出力されるマツチ
カウンタ１３２のマツチナンバーを読出しアドレスとし
、マツチＲＡＭ　１３２の各記憶エリアに記憶された標
体の情報を順次読み出す。

そして、読み出された各標体の情報は、第９図に示すア
ドレス指定回路７００へ向け出力されると共に、その標
体の読出しアドレスは、セレクタ１１２に向けても出力
される。

このとき、セレクタ１１２に向け出力されるマツチＲＡ
Ｍ１３４の８ビット信号は、２ビツトカウンタ１３６の
出力と合成され、合計１０ビツトの標体読出しアドレス
として標体情報メモリ２０へ向け出力される。

このとき、カウンタ１３６の出力は、マツチＲＡＭ１３
４から出力される８ビツトの読出しアドレスが変化する
前に、００から１１までカウント動作を行うよう形成さ
れている。

すなわち、このカウンタ１３６は、３Ｎ＋１７．の同期
信号に同期してカウント動作を行うよう形成されている
。このため、前記マツチカウンタ１３２のダウンカウン
トスピードに比べ４倍のスピードでカウントを行う。

従って、例えばマツチＲＡＭ１３４から「００００００
００Ｊの読み出しアドレスが出力された場合を想定する
と、標体情報メモリ２０からは、第２図に示すアドレス
ｆｏｏｏｏｏｏ００００ｒから１００ＯＯＯＯＯＯＩＩ
Ｊまでの合計４アドレス分の情報、すなわち−組の標体
情報全てが読み出されることになる。

そして、このようにして標体情報メモリ２０から読み出
された一組の標体情報は、その内容に応じて第９図に示
す回路各部へ向け出力される。

このようにして、本実施例の表示標休検出回路１００は
、一水平走査ライン上に表示される標体を検出し、その
標体の読出しアドレス信号、垂直キャラクタブロック信
号ＣＣＵＯ、ブロック内垂直走査位置信号ＬＩＮＥを出
力すると共に、その標体の情報を標体情報メモリ２０か
ら全て読み出すよう形成されている。

第９図には、本発明に用いられるシェイプジェネレータ
３００、ラインバッファ４００、アドレス変換回路６０
０およびアドレス指定回路７００の具体的な構成が示さ
れている。

実施例において、前記マツチＲＡＭ１３４から出力され
る各標体の垂直キャラクタブロックＣＣＵＯ、ブロック
内垂直走査位置信号（ラインナンバー）ＬＩＮＥおよび
標体情報メモリ２０から読み出される標体識別情報ＣＣ
Ｕは、それぞれアドレス指定回路７００へ入力される。

この、アドレス指定回路７００は、入力されるデータの
うち、標体識別情報の上位１０ビツトのデータと、マツ
チＲＡＭ１３４から出力される３ビツトの垂直キャラク
タブロックデータを、加算器７１０で加算し出力する。

従って、この加算器７１０からは、その水平走査ライン
上に表示される標体の垂直キャラクタブロックに対応し
た行キャラクタ：１−ド、すなわち第７図および第１２
図に示す読出アドレスの一部を構成する行キャラクタコ
ードが演算出力されることになる。

従って、加算器７１０から出力される１０とットデータ
、アドレス指定回路７００に入力される標体識別情報の
下位６とットデータ、３ビツトのブロック内垂直走査位
置情報は、それぞれ第７図および第１】図に示すシェイ
プジェネレータ３００およびキャラクタジェネレータ４
０の行キャラクタコード、列キャラクタコード、ライン
ナンバーをそれぞれ表ずことになる。

実施例において、このようにして出力されるこのアドレ
ス情報は、表示標体メモリ２００へ向け出力されると共
に、ラッチ回路７２０．７４０およびカウンタ７３０へ
向け出力される。

このとき、表示標体メモリ２００には、これ以外に標体
情報メモリ２０から読み出された水平位置信号、付加情
報データなどが入力されている。

そして、この表示標体メモリ２００は、マツチカウンタ
１３２からディクリメント出力されるマツチナンバーに
よって指定される記憶エリアへ、前述したように入力さ
れる各標体の情報を順次記憶する。

すなわち、実施例の表示標体メモリ２００は、その記憶
エリアが前記第４図に示すように形成されており、マツ
チカウンタ１３２から出力されるマツチナンバーを書込
みアドレスとして各標体の情報を順次書き込み記憶する
よう形成されている。

また、前述したようにラッチ回路７２０．７４０および
カウンタ７３０に、シェイプジェネレータ３００のアド
レスが入力されると、まず、行キャラクタコードはラッ
チ回路７２０を介してそのままマルチプレクサ７５０へ
向け出力される。列キャラクタコードは３　Ｈｉｌｚの
同期信号に同期してカウントアツプするカウンタ７３０
（マツチカウンタ１３２の４倍のスピード）の初期値と
して利用され、そのカウントデータはマルチプレクサ７
５０へ向け出力される。また、ラインナンバーデータは
、ラッチ７４０を介してそのままマルチプレクサ７５０
へ出力される。

従って、マツチカウンタ１３２がマツチＲＡＭ１３４か
ら一つの標体のデータを読み出す間に、シェイプジェネ
レータ３００は、水平方向に最大連続４つのキャラクタ
ブロックの一ライン分のシェイプデータを出力すること
になる。

実施例において、前記シェイプジェネレータ３００は、
第６図に示すデータが予め設定されたシェイプジェネレ
ータＲＯＭ３１０と、このＲＯＭ３１０から出力される
８ビット並列データを直列に変換する８とットシフタ３
２０とから構成されている。

そして、シェイプジェネレータＲＯＭ３１０は、入力さ
れるアドレスに基づき対応する標体の一水平走査分の８
とットデータを読み出し、読み出された８ピツデータは
８ビツトシフタ３２０により直列に変換され１画素ずつ
透明、不透明を表すデータとしてゲート８００、セレク
タ８１０を介してラインバッファ４００へ向け書き込み
信号として出力される。

ここにおいて、前記ゲート８００は、標体情報メモリ２
０から読み出される標体の水平方向サイズに対応してゲ
ートを開（よう構成されている。

実施例においては、ラッチ回路８２０にラッチされた水
平方向サイズに基づき、３ビツトダウンカウンタ８３０
がダウンカウント制御を行いゲート８００を開閉制御す
るよう形成されている。

ずなわち、標体情報メモリ２０から読み出された２ビツ
トの水平方向サイズは、ラッチ回路８２０を介して３ビ
ツトダウンカウンタ８３０の初期値の下位２ビツトデー
タとして供給される。このとき、初期値の上位１ビツト
は１にセットされる。

そして、このダウンカウンタ８３０は、カウンタ７３０
と同じスピードでカウントダウンし、そのカウントデー
タ上位１ビツトが１のとき、ゲート８００のデータ通過
を許可する。ダウンカウンタ８３０は、水平方向サイズ
分カウントする間、このカウントデータの上位１ビツト
を１とするので、ラインバッファ４００には、水平方向
サイズ内でかつシェイプデータが１の場合のみデータの
書込みが許可されることになる。

また、実施例のラインバッファ４００は、ラインバッフ
ァカウンタ４１０、ラインバッファメモリ４２０および
マスク４３０を用いて形成されている。

そして、ラインバッファメモリ４２０は、前記第５図に
示すように一水平走査分の画素に対応した記憶エリアを
有し、前記シェイプジェネレータ３００から出力される
２値画素データをリード／ライト情報として用いている
。すなわち、シェイプジェネレータ３００から、標体が
不透明であることを表すデータ（一画素分）が出力され
た場合に、ラインバッファメモリ４２０は、ラインバッ
ファカウンタ４１０によって指定されるアドレスに、そ
の時マツチカウンタからディクリメント出力されるマツ
チナンバーを書込むよう形成されている。

実施例において、マツチカウンタ１３２から出力される
マツチナンバーは、ラッチ回路８４０に一旦ラッチされ
、マスク回路４３０を介してラインバッファメモリ４２
０へ書込みデータとして入力される。ここにおいて、前
記マスク回路４３０は、データ読出時にリードモディフ
ァイライト、すなわち読出直後に同一アドレスにクリア
情報（この場合には透明情報の１１？）を書き込む手法
により、データが書き込まれるに先立ってメモリ４２０
の内容を全てクリアするよう形成されている。

また、前記ラインバッファカウンタ４１０は、標体情報
メモリ２０から検出標体の情報が出力される毎に、水平
位置信号により指定されるアドレスを開始点として、水
平走査方向へ３２画素分幅を持った書込みアドレス信号
をラインバッファメモリ４２０へ向け出力するよう形成
されている。

例えば入力されるマツチナンバーが「０］、シェイプジ
ェネレータ３００から出力される３２画素分の透明、不
透明データのうち、最初の４画素分のみが不透明である
旨を表示する場合を想定する。このとき、その標体の水
平位置信号として、１００番目の画素を表す情報が入力
されると、ラインバッファカウンタ４１０は、アドレス
１００を初期値とし、て１３１までそのカウント値をイ
ンクリメントとしていく。

従って、ラインバッファメモリ４２０には、第１０図に
示すように、この標体の表示位置で、しかも不透明部分
である１００から１０３のアドレス領域にのみ、マツチ
ナンバーｌ°０」が記憶されることになる。

このようにして、実施例においては、各水平走査毎に、
ラインバッファメモリ４２０内に、当該水平走査ライン
上に表示される各標体のマツチナンバーが書き込まれる
。

このとき、ラインバッファメモリ４２０へのデータの書
込みは、既にデータが入っていても行われる。実施例で
は後書きが優先される。これは、マツチＲＡＩＶ１１３
４および標体情報メモリ２００への若いアドレスへの書
込み優先を意味する。

実施例の装置は、このようにしてラインバッフアメモリ
４２０および表示標体メモリ２００へ、一水平走査ライ
ン上に表示される標体の情報を全て書き込むと、次に、
読出回路５００によって、ラインバッファメモリ４２０
に記憶された一水平走査ライン分のマツチナンバーに基
づき、表示標体メモリに記憶された標体の情報を１画素
分ずつ読み出す。

実施例において、この読出回路５００はセレクタ５１０
を含む。

そして、表示標体メモリ２００へのデータ書込み時には
、ラッチ回路８４０から出力されるマツチナンバーを書
込みアドレスとして表示標体メモリ２００へ向け出力す
る。

また、データの読出し時に、この読出回路５００は、ま
ず前記ラインバッファカウンタ４１０を制御し、水平走
査に同期して０番地から２８７番地へ向けＪｌｌｉ次イ
ンクリメントされる読出しアドレスを、このカウンタ４
１０からラインバッファメモリ４２０へ向け出力させる
。

これにより、ラインバッファメモリ４２０は、０番地か
ら２８７番地まで記憶した情報を表示標体メモリ２００
の読出しアドレスとしてセレクタ５１０を介してＪＩ［
次出力することとなる。

これと同時に、ラインバッファカウンタ４１０から出力
される読出しアドレスはセレクタ８５０を介してアドレ
ス変換回路６００へ向け出力される。また、これと同時
に、表示標体メモリ２００から読み出される各標体の情
報も同様にしてアドレス変換回路６００へ向け出力され
る。

なお、本実施例において、ラインバッファ４００および
表示標体メモリ２００はそれぞれ二組用意されており、
一方の組へのデータ書込みが行われている場合には他方
の組からデータの読出しが行われるデュアル方式となる
よう形成されている。

実施例の装置は、第８図に示すように、二組ののマツチ
回路１３０−１．１３０−２が用忠されており、二組の
ラインバッファ４００および表示標体メモリ２００と相
互に関連してデータの読出が行われるよう全体として形
成されている。

すなわち、前記マツチ回路１３０−１において、マツチ
カウンタ１３２は、表示すべき水平走査ラインの２本前
の水平走査が開始されると同時にマツチ信号に基づくア
ップカウント動作を開始する。

その後、次の水平走査が開始されると、このマツチカウ
ンタ１３２はダウンカウント動作を開始して、マツチＲ
ＡＭ１３４へのデータの書き込みと、出力するマツチナ
ンバーによる表示標体メモリ２００およびラインバッフ
ァＲＡＭ４２０への信号出力を開始する。

そして、マツチ回路１３０−１のマツチカウンタ１３２
から出力されるマツチナンバーによ゛つて、一方の組の
ラインバッファＲＡＭ４２０と表示標体メモリ２００ヘ
マツチナンバーが出力される。

これによって、ラインバッファ４００と表示標体メモリ
２００へのデータの書き込みが行われる。

このとき、他方の組のマツチ回路１３０−２では、マツ
チカウンタ１３２が２本後の水平走査ラインに表示すべ
き情報を演算する準備を開始している。すなわち、マツ
チ回路１３０−２ではマツチカウンタ１３２がアップカ
ウント動作を開始している。

このとき、マツチ回路１３２−２に対応して設けられた
他方の組のラインバッファＲＡＭ４２０と表示標体メモ
リ２００では、現在水平走査が行われているライン上に
表示すべきデータの読出が行われている。

この様な動作は、２組のマツチ回路、ラインバッファＲ
ＡＭおよび表示標体メモリ２００を用いて交互に行われ
るため、各水平走査ライン上に表示すべきデータの書き
込みおよび読出がスムーズに行われる。

また、前記アドレス変換回路６００は、二つの加算器６
１０および６２０を用いて形成されている。

そして、一方の加算器６１０は、セレクタ８５０を介し
て入力されるラインバッファカウンタ４１０のカウント
値（ラインバッファＲＡＭの読出アドレス）と、表示標
体メモリ２００から読み出された標体の水平位置信号と
の減算を行い、５ビツトの減算値を出力する。

このようにして求められた５ビツトの減算値は、現在の
水平走査位置が、そこに表示される標体の左端から何画
素目かを表す。この５ビツト情報のうち、上位２ビツト
は、前記第３図に示すように複数の標体を組み合わせて
全体として一つの大きな標体を表示する場合に、その標
体が左から何番目の標体かを表す水平キャラクタブロッ
クデータである。また、５ビツトの情報のうち、下位３
ビツトは、そのキャラクタブロックの左から何画素目で
あるかを表すＨＤｏｔデータ（ドツトナンバー）である
。

また、もう一方の加算器も２０は、表示標体メモリ２０
０から読み出された標体の列キャラクタコードと、前記
加算器６１０から出力される５ビツト減算値の上位２ビ
ツトとを加算し、そこに表示されるキャラクタブロック
の列キャラクタコードＣＣＬを演算出力する。

すなわち、実施例のアドレス変換回路６００から出力さ
れる１０ビツトの信号ＣＣＵは、標体識別情報の上位１
０ビツト、ずなわち行キャラクタ：ｌ−ドを表す。また
、加算器６１０から出力される信号ＣＣｌ−は標体識別
情報の下位６ビツト、すなわち列キャラクタコードを表
す。また、加算器６１０から出力される５ビツト減算値
のうち下位３ビツトは標体の左端から何画素目かを表す
ドツトリーンバーであり、信号ＬＩＮＥはブロック内垂
直走査位置信号（ラインナンバー）をそれぞれ表ず。

従って、このアドレス変換回路６００からは、第１２図
に示すキャラクタジェネレータ用の読出しアドレスが出
力されることとなり、この読出しアドレスと共に、表示
標体メモリ２００から読み出されたその標体の付加情報
データ（ブライオリイリティデータ、パレットデータ等
〉がマルチプレクサ７０へ向け出力される（第１図）。

マルチプレクサ７０は、このようにして入力される情報
と、他のスクロール画面回路等から送られてくる情報と
を比較し、アドレス変換回路６００からのデータの優先
度が高い場合に、アドレス変換回路６００から出力され
る情報、すなわちキャラクタジェネレータ読出しアドレ
スおよび付加情報データをキャラクタジェネレータ４０
へ向け出力する。

キャラクタジェネレータ４０は、このようにして情報が
順次入力されると、キャラクタジェネレータ読出しアド
レスより指定される画素データを出力し、これを前記付
加情報データとともにカラー信号回路へ向け出力する。

カラー信号回路は、入力される画素データおよび付加情
報データに基づき、ＣＲ１’のカラー信号を１画素ずつ
出力する。

このようにして、実施例の装置は、各水平走査に同期し
て、ＣＲＴのカラー信号を一画素ずつ出力することによ
り、オブジェクトコントローラ１０により演算された一
画面分の標体を、ＣＲＴ上に画像表示することができる
。

なお、前記実施例においては、本発明をビデオゲームに
適用した場合を例にとり説明したが、本発明はこれに限
らず、これ以外にＣＲＴを利用した各社用途に幅広く用
いることができ、例えばハーソナルコンピュータの画像
表示回路およびその他の用途に広範囲に適用することが
できる。

１１と゛　Ｕとの・ 次に、本発明に係る標体の表示装置と、従来の標体の表
示装置とに必要とされるメモリの容量について比較検討
する。

まず比較に先立って、その前提要件として、ＣＲＴの一
水平走査ラインが２８８画素で構成されるものとする。

そして、各標体の情報として、８ビツトの画素データと
、５ビツトのパレットデータおよび３ビツトのプライオ
リティデータが与えられるものと仮定する。

この場合に、第１３図で示す従来装置では、ラインバッ
ファ６０に １６（ビット／画素）ｘ２８８（画素）＝４６０８＜ビ
ット） のメモリ容量が必要とされる。

これに対し、本発明では、例えば一水平走査ライン上に
最大３１個（５ビツトで表すことができる）まで標体を
表示できるよう形成した場合には、ラインバッファ４０
０に必要とされるメモリ容量は ５（ビット／画素）ｘ２８８（画素） ＝１４４０＜ビット） で充分である。

また、本発明では、ラインバッファ４００以外に表示標
体メモリ２００を必要とするが、一水平走査ライン上に
最大３１個まで標体を表示する場合には、 ３２（ビット）　Ｘ３１＝　９９２　（ビット）のメモ
リ容量を用意すれば充分である。

また、本実施例において用いられるマツチＲＡＭ１３４
は、 １４（ビット）　ｘ３１＝　４３４　（ビット）のメモ
リ容量を用意ずれば充分である。

従って、本発明に係る装置では、総メモリ容量として １４４０　（ビット）　＋　４３４　（ビット）　＋　
９９２　（ビット）−２８６６（ビット） があればよい。

従って、従来装置と本発明装置とを単純に比軸すると、 ４６０ｇ　（ビット）　−２８６６（ビット）　＝１７
４２　（ビット）だけ本発明の方が、メモリ容量が少な
くて済む。

このことは、従来方式に比べその総メモリ容量が約３１
５となり、従来方式に比べ必要とするメモリ容量を大幅
に少なくできることを意味する。

さらに、本発明をデュアルラインバッファ方式の装置に
適用すれば、 １７４２　（ビット）　Ｘ　２　＝３４８４　＜ビット
）分だけメモリ容量を節約することができ、本発明の効
果がより顕著なものとなる。

さらに、各標体の情報、例えば画素データなどは今後さ
らに増加する傾向があるが、この場合に従来方式では、
データが１ビツト増加する毎に一水平走査分、すなわち
２８８ビツトのＲＡ　Ｍ容量が増加する。

これに対し、本発明の方式では、標体の情報が多少増加
しても、装置全体のＲＡＭ容量はほとんど増加せず、従
来装置に比べ著しい効果がある。

策ス発則Ωス１舅 次に第２発明の好適な実施例を説明する。なお、前記第
１発明の実施例と対応する部材には同一符号を付しその
説明は省略する。

第１３図には本発明に係る標体の表示装置の好適な実施
例が示されている。

本実施例の特徴的事項は、前記第１発明実施例のような
表示標体メモリ２００を用いることなく、ラインバッフ
ァ４００へ直接各標体のカラーコードを書込み記憶する
ことにある。

まず、表示標休検出回路１００は、水平走査に同期して
演算すべき水平走査ライン上に表示される標体の検出を
行う。そして、検出された各標体の情報を、標体情報メ
モリ２０から読み出し、読み出された情報をラインバッ
ファ４００、シエイプジェネレータ３００およびキャラ
クタジェネレータ４０へ向けＪｌｌｉ次出力している。

このとき、シェイプジェネレータ３００には、第７図に
示すような検出標体読出アドレスが入力される。

また、これと同時にキャラクタジェネレータ４０には、
第１２図に示すような検出標体の読出アドレスが入力さ
れる。

そして、シェイプジェネレータ３００からは、前記第１
発明の実施例と同様に、検出標体のブロック内１水平走
査分の２値画素データが各画素の透明、不透明データと
してラインバッファ４００へ向け出力される。この２値
画素データは、ラインバッファ４００に対する書き込み
信号として用いられる。

また、キャラクタジェネレータ４０からは、検出標体の
ブロック内１水平走査分のカラーコードが各画素毎にラ
インバッファ４００へ向け出力される。

そして、ラインバッファ４００は、前記シェイプジェネ
レータ３００の出力に基づき各検出標体の表示位置に対
応する記憶エリアが透明が不透明かを各画素毎に判断し
、不透明部分に対応した記憶エリアへ、キャラクタジェ
ネレータ４０から出力される各検出標体のカラーコード
を順次記憶する。

本実施例の装置は、このようにして１水平走査分のカラ
ーコードをラインバッファ４０の対応する記憶エリアへ
順次書き込んでいく。

この書込みに際して、本実施例によれば前述したように
、各画素の透明不透明の判断をシェイプジェネレータ３
０から出力される２値画素データに基づき行っている。

このため、透明不透明の判断をカラーコードで行う場合
に比べて、この透明不透明の判断を行うために必要とす
る情報量が著しく少なくなり、しかも装置全体の簡素化
、低コスト化を図ることができる。

このようにして、当該水平ライン上に表示される各標体
のカラーコードの書込みが終了すると、次に読出回路５
００は、水平走査に同期して、ラインバッファ４００に
記憶された１水平走査分のカラーコード情報を順次読み
出し、画素データとして順次出力する。

すなわち、本実施例によれば、ラインバッファ４００に
カラーコードそのものが書き込まれるため、このライン
バッファ４００から出力されるデータは標体の画素デー
タそのものを表ず。従って、読出回路５００の後段に、
前記第１発明の実施例のようにアドレス変換回路６００
、キャラクタジェネレータ４０を設けることなく画素デ
ータの出力を行うことができる。

なお、実施例においてはラインバッファ４００にカラー
コードのみを書き込む場合を例に取り説明したが、本発
明はこれに限らずラインバッファ４００にカラーコード
およびその他必要な情報を書き込み記憶することもでき
る。

且体剖 第１４図には、前記第１３図に示す実施例の具体的な回
路構成が示されている。

なお、第８図および第９図に示す実施例と対応する部材
には同一符号を付しその説明は省略する。

本実施例において、オブジェクトカウンタ１１０は、各
水平走査毎に、３　Ｈｌｌｚのクロックに同期して各標
体の標体読出アドレスを標体情報メモリ２０へ向け出力
する。

従って、標体情報メモリ２０からは、読出アドレスが入
力される３Ｈ１ｌｚに同期して各標体の標体情報が順次
出力される。

このとき、この標体情報メモリ２０から出力される各標
体の標体情報は、第２図に示すメモリマツプにおいて、
読出アドレスの下位２ビツトが１００」の領域に記憶さ
れたデータＤ１と、「０１」の領域に記憶されたＤ２の
データと、「１０」の領域に記憶されたＤ３のデータと
、１１１」の領域に記憶されたＤ４のデータとからなる
。

そして、Ｄｌの情報はラッチ１０６を介してマツチ信号
発生回路１２０に入力される。

マツチ信号発生回路１２０は、前記第１発明の実施例と
同様に、マツチ信号と、ブロック内垂直走査位置信号（
ＬＩＮＥ）と、垂直キャラクタブロック（ｃｃｕｏ＞を
演算出力する。

また、標体情報メモリ２０から出力されるＤ２の情報は
、ラッチ回路を介してアドレス指定回路７００へ入力さ
れる。

アドレス指定回路７００は、このようにして入力される
Ｄ２の情報とマツチ信号発生回路１２０から出力される
データとに基づき、標体の表示ブロックを特定するキャ
ラクタブロック識別情報を演算し、キャラクタジェネレ
ータ４０およびシェイプジェネレータ３００へ向け出力
する。

ここにおいて、アドレス指定回路７００のカウンタ７３
０は、リセット信号が入力される度に、そのとき入力さ
れるＣＣＬを初期値として３Ｈｔｌｚクロツクをカウン
トしていく。このときのクロックの周波数３８Ｈ２は、
前記オブジェクトカウンタ１１０のタロツク周波数に等
しく、またリセット信号は０．７５ＨＩＩｚ間隔である
。このため、このカウンタ７３０からは最大４ブロック
分の列キャラクタコードが出力されることになる。

このようにして、このアドレス指定回路７００は、加算
器７１０からキャラクタジェネレータの行キャラクタコ
ード、カウンタ７３０からキャラクタジェネレータの列
キャラクタコード、ラッチ回路７４０からラインナンバ
ーがそれぞれ出力されることになる。そして、このよう
にして出力されるデータは第７図に示すシェイプジェネ
レータ３００の読出アドレスそのものを表すことになる
。

また、キャラクタジェネレータ４０には、２４　Ｈ１ｌ
ｚクロックをアップカウントする３ビツトカウンタ４２
のカウント値がドツトナンバーとして入力される。この
２４　Ｈｌｌｚのクロック周期は、前記オブジェクトカ
ウンタ１１０のクロック周期３ＨＩＩｚの８倍であるの
で、標体情報メモリ２０から一つの標体の情報が読み出
される毎に、８ドツト分の。

データが読み出されることになる。

このように、このキャラクタジェネレータ４０には、ア
ドレス指定回路７００および３ビツトカウンタ４２から
第１２図に示すキャラクタジェネレータの読出アドレス
が入力されることになる。

そして、このような各読出アドレスに基づき、シェイプ
ジェネレータ３００およびキャラクタジェネレータ４０
から出力されるデータはセレクタ８１０．４４を介して
それぞれラインバッファメモリ４２０へ入力される。

このとき、セレクタ８１０を介して入力されるシェイプ
ジェネレータ３００の出力は、ラインバッファメモリ４
２０に対するリード／ライト信号となる。なお、実施例
においてはこのようなり−ド／ライト信号はアンドゲー
ト８００を介してセレクタ８１０に入力されている。こ
のアンドゲート８００には、シェイプジェネレータ３０
０からの信号以外に、マツチ信号発生回路１２０から出
力されるマツチ信号と、３ビツトカウンタ８３０からの
信号とが入力されている。

従って、実施例においてはマツチ信号が出力されていな
い場合には、ラインバッファメモリ４２０への書込みは
許可されない。また、３ビツトカウンタ８３０からＨレ
ベルの信号が出力されていない場合にもラインバッファ
メモリ４２０への書込みは許可されない。

このとき、実施例においてセレクタ４４を介して入力さ
れるキャラクタジェネレータ４０の出力、すなわち各画
素のカラーコードは、ラインバッファメモリ４２０への
書込みデータとなる。

また、標体情報メモリ２０から出力されるデータＤ４も
書込データとしてラッチ回路４６を介してセレクタ４４
に入力されている。

従って、本実施例においては、ラインバッファメモリ４
２０に、カラーコードおよび表示標体メモリ２０から出
力される付加情報データが書込データとして入力される
ことになる。

このデータに対する書込みアドレスは、後述するライン
バッファカウンタ４１０からラインバッファメモリ４２
０へ入力される。

また、標体情報メモリ２０から出力されるＤ３の情報の
うち、水平方向サイズＨ−８ＩＺＥがラッチ回路８２０
を介して３ビツトカウンタ８３０へ入力される。また、
Ｄ３に含まれる情報のうち、水平位置は、ラッチ回路４
４０を介してラインバッファカウンタ４１０へ入力され
る。

そして、前記３ビツトカウンタ８３０は、０、７５Ｈ１
ｌｚの周期でプリセット信号が入力されるたびに、上位
１ビツトに「１」をプリセットし、下位２ビツトにラッ
チ回路８２０から入力されるト■−３Ｉ　ＺＥ信号（２
ビツト）をプリセットする。

そして、この３ビツトのプリセット値を初期値として３
ＨＩＩｚクロツクでカウントダウンし、そのときのカウ
ント値の上位１ビツトをアンドゲート８００へ出力する
よう形成されている。

また、前記ラインバッファカウンタ４１０は、ラインバ
ッファカウンタ４１０ａ、Ｉ−１カウンタ４１０ｂおよ
びセレクタ４１０ｃから構成されている。

前記ラインバッファカウンタ４１０ａは、ラインバッフ
ァメモリ４２０へのデータ書き込みアドレス出力用に用
いられ、０．７５ＭＨｚの周期でプリセット信号が入力
されるたびに、そのときラッチ回路４０から出力される
水平方向サイズを初期値として２４ＨＩＩＺのクロック
でカウントアツプする。そして、そのカウント値を、セ
レクタ４］Ｏｃを介してラインバッファメモリ４２０へ
向け書込みアドレスとして出力している。ここでクロッ
ク周期を２４Ｈ１ｌｚとしたのは、キャラクタジェネレ
ータ４０のドツトデータ出力周期と同じタイミングで書
き込みアドレスを出力するためである。

従って、このアドレスにより指定されるラインバッファ
メモリ４２０の各記憶エリリアには、セレクタ８１０か
らライト信号が入力されている場合にのみ、セレクタ４
４を介して入力されるキャラクタジェネレータ４０の出
力（カラーコード）およびラッチ回路４４０から出力（
Ｄ　ａデータ）が書き込み記憶されることになる。

また、前記Ｈカウンタ４１０ｂは、ラインバラ、ファ４
２０からのデータ読出用に用いられる。すなわち、この
Ｈカウンタ４１０ｂは、 ３　Ｍｌｌｚのクロックをカウントしθ〜２８７の値を
カウントするよう形成されており、そのカウント値を読
出アドレスとしてセレクタ４１０Ｃを介して一ラインバ
ッファメモリ４２０へ向け出力する。

従って、このＩ−１カウンタ４１０ｂの出力する読出ア
ドレスがラインバッファメモリ４２０へ入力されると、
このラインバッファメモリ４２０からは、ＣＲＴの水平
走査に同期してθ番地・〜２８７番地へ向け順次読み出
されることになる。

なお、実施例において、前記各セレクタ４４．８１０．
４１０Ｃはラインバッファメモリ４２０へのデータの書
込みおよび読出タイミングに同期してそれぞれ切り替わ
るよう形成されている。

すなわち、実施例においてラインバッファメモリ４２０
は２組設けられており、一方の組のラインバッファに対
しデータの書込みが行われている場合には、他方の組の
ラインバッファメモリ４２０からはデータの読出が行わ
れている。

そして、データの書込みが行われるラインバッファメモ
リ４２０側において、セレクタ４４はキャラクタジェネ
レータ４４およびラッチ４６の出力を選択するよう切り
替わり、このときセレクタ８１０はアンドゲート８００
の出力を選択し、セレクタ４１０Ｃはラインバッファカ
ウンタ４１０ａの出力を選択するよう制御される。

また、データの読出が行われるラインバッファメモリ４
２０側において、セレクタ４１０ＣはＨカウンタ４１０
ｂの出力を選択するよう切り替わり、これと同時に、他
のセレクタ８１０．４４は消去信号、消去データを選択
するよう切り替わる。

このとき、前記消去信号は、３８１１２の周期で出力さ
れる。

このようにすることにより、ラインバッファメモリ４２
０からデータが読み出されると、この読み出された画素
の記憶データは次々と消去される、いわゆるリードモデ
ィファイライト動作が行われることになる。

なお、本発明は上記第１および第２発明の実施例に限定
されるものではなく、本発明の要旨の範囲で各種の変形
実施が可能である。

し発明の効果］ 以上説明したように、本発明によれば、前記第１の問題
を解決し、各画素の透明不透明の判断をシェイプジェネ
レータを用いて行うことにより、その判断に必要とする
情報量が極めて少なくなり、装置全体の簡素化、低コス
ト化を図ることができ、しかも透明不透明の判断をより
スピーデイ−に行うことができる。

これに加えて、第１の発明によれば、前記第２）第３の
問題を解決し、表示標体を表すデータの増減にかかわり
なく、常に歩容量のラインバッファを使用することがで
き、しかも必要に応じてラインバッファをカスタム化し
装置全体のコストダウンを図ることができるという効果
がある。

【図面の簡単な説明】

第１図は本発明に係る標体表示装置の好適な一例を示す
ブロック回路図、 第２図は第１図に示す標体情報メモリの一例を示す説明
図、 第３図は複数の標体を用い全体として大きな標体を表示
する場合の原理説明図、 第４図は第１図に示す表示標体メモリのメモリマツプの
一例を示す説明図、 第５図は第１図に示すラインバッファのメモリの−例を
示す説明図、 第６図は第１図に示すシェイプジェネレータのメモリの
一例を示す説明図、 第７図は第６図に示すメモリの読出アドレスの構成を示
す説明図、 第８図は第１図に示す標体検出回路の具体的な構成を示
すブロック回路図、 第９図は第１図に示す回路各部の具体的な回路構成を示
すブロック回路図、 第１０図は第９図に示すラインバッファメモリの説明図
、 第１１図はキャラクタジェネレータの一般的なメモリの
説明図、 第１２図は第１１図に示すキャラクタジェネレータの読
出しアドレスの構成を示す説明図、第１３図は本発明に
係る標体表示装置の他の実施例を示すブロック回路図、 第１４図は第１３図に示す標体検出回路の具体的な構成
を示すブロック回路図、 第１５図は従来の標体の表示装置の一例を示すブロック
回路図、 第１６図はキャラクタジェネレータに登録されている標
体イメージの一例を示す説明図第１７図は複数の標体を
重ね合せ表示する場合の説明図、 第１８図は、第１７図に示す重ね合せ表示を行った場合
に、前記第１５図に示す従来装置のラインバッファに書
込まれるデータの説明図である。 ２０　・・・　標体情報メモリ、 ４０　・・・　キャラクタジェネレータ１００　・・・
　表示標休検出回路、 １１０　・・・　オブジェクトカウンタ１２０　・・・
　マツチ信号発生回路 １３０　・・・　マツチ回路 １３２　・・・　マツチカウンタ １３４　・・・　マツチＲＡＭ ２００　・・・　表示標体メモリ、 ３００　・・・　シェイプジェネレータ、４００　・・
・　ラインバッファ、 ５００　・・・　読出回路 ６００　・・・　アドレス変換回路 ７００　・・・　アドレス指定回路

Claims (4)

【特許請求の範囲】
1. （１）標体の標体識別情報、垂直位置情報、水平位置情
   報を含む一組の標体情報が、各標体毎に演算され、演算
   された各標体情報に基づきラスタディスプレイ上に各標
   体を画像表示する装置において、 演算された一画面分の標体情報を記憶する標体情報メモ
   リと、 この標体情報メモリに記憶された情報に基づき、ラスタ
   ディスプレイの水平走査に同期して、各水平走査ライン
   上に表示される標体を検出する表示標休検出回路と、 各標体イメージが透明・不透明を表す２値画素データを
   用いて表されたブロック情報として予め登録され、標体
   の識別情報およびブロック内での垂直走査位置情報に基
   づき、対応する標体のブロック内一水平走査分の２値画
   素データを各画素の透明、不透明データとして出力する
   シェイプジェネレータと、 表示標体検出回路により検出された各標体の情報を、順
   次所定の記憶エリアに記憶する表示標体メモリと、 水平走査ラインの各画素に対応した記憶エリアを有し、
   前記シェイプジェネレータの出力に基づき各検出標体の
   表示位置に対応する標体の画素が透明か不透明かを判断
   し、不透明部分に対応した記憶エリアへ前記検出標体の
   表示標体メモリへの書込みアドレスを順次記憶するライ
   ンバッファと、を含み、このラインバッファに記憶され
   た一水平走査ライン分のアドレス情報に基づき、水平走
   査に同期して表示標体メモリから検出標体の情報を読み
   だしキャラクタジェネレータへ向け出力することを特徴
   とする標体の表示装置。
2. （２）特許請求の範囲（１）に記載の装置において、 前記表示標体検出回路は、 各水平走査毎に、全ての標体の垂直位置情報を前記標体
   情報メモリから読出すオブジェクトカウンタと、 読出された各標体の垂直位置信号とラスタディスプレイ
   の垂直走査位置信号とを比較し、その標体が当該水平走
   査ライン上に表示される場合には、マッチ信号を出力す
   るとともに、その標体内の垂直方向の走査位置情報を演
   算出力するマッチ信号発生回路と、 前記マッチ信号の数を一方向にカウントし、マッチカウ
   ント信号として出力するマッチカウンタと、 マッチ信号が出力される毎に、マッチカウンタのカウン
   ト値によって指示される書込エリアに、対応する標体の
   標体情報メモリの読出アドレスおよび標体内の垂直方向
   の走査位置情報を順次記憶するマッチＲＡＭと、 を含み、 前記マッチカウンタは、一水平走査ライン上に表示され
   る標体の検出終了後は、そのカウント値を逆方向に順次
   カウント出力するよう形成され、前記マッチＲＡＭは、
   前記マッチカウンタからの、逆方向にカウント出力され
   るカウント値が読出アドレスとして入力され、このとき
   読み出される標体情報メモリアドレスを標体情報メモリ
   に向け出力し、標体情報メモリからその標体の標体情報
   を出力させるとともに、読み出される標体の標体内の垂
   直方向の走査位置情報を前記シェイプジュネレータおよ
   び表示標体メモリに向け出力するよう形成されたことを
   特徴とする標体の表示装置。
3. （３）特許請求の範囲（２）記載の装置において、前記
   シェイプジェネレータは、 各標体イメージが透明・不透明を表す２値画素データを
   用いて表されたブロック情報として予め登録され、標体
   の識別情報およびブロック内での垂直走査位置情報に基
   づき、対応する標体のブロック内一水平走査分の２値画
   素データをパラレルデータとして出力するシェイプメモ
   リと、 出力されるパラレルデータを、各画素毎のシリアルデー
   タに順次変換出力するシフタと、を含むよう形成され、 前記表示標体メモリは、マッチカウンタからディクリメ
   ント出力されるカウント値によって指定される記憶エリ
   アへ、マッチＲＡＭから出力される各標体の標体情報を
   順次記憶するよう形成され、前記ラインバッファは、標
   体情報メモリから読出される標体の水平位置情報および
   シェイプジェネレータから出力される画素列の透明、不
   透明データに基づき、その標体が表示される各画素に対
   応した記憶エリアへ、その標体に対応して前記マッチカ
   ウンタからディクリメント出力されるカウント値を順次
   記憶するよう形成されたことを特徴とする標体の表示装
   置。
4. （４）標体の標体識別情報、垂直位置情報、水平位置情
   報を含む一組の標体情報が、各標体毎に演算され、演算
   された各標体情報に基づきラスタディスプレイ上に各標
   体を画像表示する装置において、 演算された１画面分の標体情報を記憶する標体情報メモ
   リと、 この標体情報メモリに記憶された情報に基づき、ラスタ
   ディスプレイの水平走査に同期して各水平走査ライン上
   に表示される標体を検出する表示標体検出回路と、 各標体イメージが透明、不透明を表す２値画素データを
   用いて表わされたブロック情報として予め登録され、標
   体識別情報およびブロック内での垂直走査位置情報に基
   づき、対応する標体のブロック内１水平走査分の２値画
   素データを各画素の透明、不透明データとして出力する
   シェイプジェネレータと、 各標体の形状及び色彩の標体イメージが、カラーコード
   を用いて各画素毎に色彩を特定するブロック情報として
   予め登録され、標体の識別情報及びブロック内での垂直
   走査位置情報に基づき、対応する標体のブロック内一水
   平走査分のカラーコードデータを各画素毎に出力するキ
   ャラクタジェネレータと、 水平走査ラインの各画素に対応した記憶エリアを有し、
   前記シェイプジェネレータの出力に基づき各検出標体の
   表示位置に対応する標体の画素が透明か不透明かを判断
   し、不透明部分に対応した記憶エリアへキャラクタジェ
   ネレータから読み出された各標体のカラーコードを順次
   記憶するラインバッファと、 を含み、水平走査に同期して前記ラインバッファに記憶
   された１水平走査分の情報を画素情報として順次読み出
   し出力することを特徴とする標体の表示装置。