JPH06102855A

JPH06102855A - 動画表示装置およびそれに用いられる外部記憶装置

Info

Publication number: JPH06102855A
Application number: JP3355222A
Authority: JP
Inventors: Satoshi Okada; 智岡田; Kenji Nishizawa; 健治西澤; Katsuya Yamano; 勝也山野; Takeyuki Nakajima; 健之中嶋; Makoto Kimizuka; 誠君塚
Original assignee: Nintendo Co Ltd
Current assignee: Nintendo Co Ltd
Priority date: 1991-12-19
Filing date: 1991-12-19
Publication date: 1994-04-15

Abstract

(57)【要約】【目的】この発明は、オブジェクトの表示のためのデ
ータを記憶するメモリの容量を効率的に活用し、しかも
ＣＰＵのアドレス計算の負担を軽減し得る動画表示装置
およびそれに用いられる外部記憶装置を提供することで
ある。【構成】動画表示装置は、ゲーム機本体５００とＲＯ
Ｍカセット６００とを備えている。ゲーム機本体内のＣ
ＰＵ５０１がＲＯＭカセット内のＯＡＭ（オブジェクト
・アトリビュート・メモリ）１にオブジェクトデータを
設定するとき、ＯＡＣ（オブジェクト・アドレス・コン
バータ）６０２はＣＰＵ５０１から与えられたＯＡＭ１
の仮想アドレスデータをＯＡＭ１の実アドレスデータに
変換する。これによって、ＣＰＵ５０１のアドレス計算
が軽減される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、動画表示装置および
それに用いられる外部記憶装置に関する。より特定的に
は、ラスタ走査型のディスプレイに接続して用いられ、
このディスプレイのスクリーン上に複数個の動画キャラ
クタを表示させるための動画表示装置およびそれに着脱
自在に装着される外部記憶装置に関する。

【０００２】

【従来の技術】昭和５９年７月７日付で出願公開された
特開昭５９−１１８１８４号公報（対応米国特許第４，
８２４，１０６号）には、たとえば、「ファミリー・コ
ンピュータ（商品名）」などに実施されている動画表示
装置（以下「第１の先行技術」という）が開示されてい
る。この動画表示装置は、ゲームに登場する多数の動画
キャラクタ（オブジェクト）を、オブジェクトデータお
よびフォントデータに基づいて、ＣＲＴ表示装置の画面
上に表示させる。オブジェクトデータは、各オブジェク
トごとに、１バイト（８ビット）の垂直座標データと、
１バイトの水平座標データと、１バイトのキャラクタコ
ードと、１バイトの属性データとを含む。フォントデー
タは、８×８ドットマトリクスのパターンデータであ
り、各キャラクタコード別に異なったパターンが準備さ
れている。

【０００３】上記オブジェクトデータおよびフォントデ
ータは、動画表示装置に着脱自在なメモリ（またはＲＯ
Ｍ）カートリッジに記憶されており、このメモリカート
リッジから動画表示装置に供給される。または、上記オ
ブジェクトデータおよびフォントデータは、ＣＤ−ＲＯ
Ｍに記憶されており、動画表示装置に選択的に接続され
る光学式読取装置（ＣＤ−ＲＯＭプレーヤ）によって読
み出されて動画表示装置に供給される。動画表示装置
は、１画面分のオブジェクトデータをＣＲＴ表示装置の
垂直ブランキング期間中にＯＡＭ（Object Attribute M
emory ：動画属性メモリ）へ転送し、次の走査期間にお
いてキャラクタコードに対応するフォントデータを読み
出し、オブジェクトをＣＲＴ表示装置の画面上に表示す
る。

【０００４】しかしながら、第１の先行技術は、水平座
標データのビット数が８ビットであるため、オブジェク
トの水平座標位置を０から２５５の範囲でしか指定でき
ない。一方、ＣＲＴ表示装置における表示画面の水平方
向のドット数（画素数）は、２５６個である。したがっ
て、第１の先行技術では、１つのオブジェクトが移動で
きる範囲を、オブジェクトの左端を基準として、ＣＲＴ
表示装置の表示画面の左端から右端までと決めている。
そのため、第１の先行技術では、１つのオブジェクトが
ＣＲＴ表示装置の表示画面の左端から徐々に出現して右
方向に移動するような表示ができないという問題点があ
った。また、第１の先行技術では、１オブジェクトの最
小単位（８×８ドット）を複数組合わせて（たとえば２
×２個の組合せまたは４×４個の組合せ）大サイズのオ
ブジェクトを表示する場合、ＣＰＵの負担が大きくな
り、大容量のＯＡＭが必要になるという問題点があっ
た。

【０００５】そこで、本願出願人は、上記のような問題
点を解消し得る改良された動画表示装置として、１９９
０年２月５日付で特願平２−２５７３７号（対応国際出
願番号ＰＣＴ／ＪＰ９１／００１３０）を提案した。こ
の改良された動画表示装置（以下「第２の先行技術」と
いう）は、１９９１年１０月１４日付で出願公開された
特開平３−２３０１９１号公報（対応国際公開番号ＷＯ
９１／１１７９９）に開示されている。この第２の先行
技術は、各オブジェクトデータについて、２ビットのデ
ータを付加している。付加された２ビットのデータ（以
下、付加２ビットデータと称する）のうち、第１のビッ
トは、水平座標データの最上位ビット（ＭＳＢ）として
用いられる。したがって、水平座標データは、９ビット
となり、ドット位置で−２５５から＋２５５までの範囲
の指定が可能となる。その結果、オブジェクトがＣＲＴ
表示装置の表示画面の左端からはみ出している場合で
も、動画表示装置はそのことを認識でき、オブジェクト
をＣＲＴ表示装置の表示画面の左端から徐々に出現させ
るように表示することができる。上記付加２ビットデー
タのうち、第２のビットは、オブジェクトのサイズを選
択するサイズ選択データとして用いられる。動画表示装
置は、このサイズ選択データに基づいて、オブジェクト
の表示サイズを変更する。

【０００６】第２の先行技術では、上記付加２ビットデ
ータに対して１番地分すなわち１バイト（８ビット）分
のメモリ領域を割当てると、ＯＡＭにおいて無駄なメモ
リ容量が増大するため、上記付加２ビットデータは４個
のオブジェクトごとに１バイトのデータにまとめてＯＡ
Ｍに記憶するようにしている。ところが、このような記
憶方式によれば、各オブジェクトデータと付加２ビット
データとがＯＡＭのアドレス空間上で離れた位置に存在
することになる。

【０００７】

【発明が解決しようとする課題】上記のごとく、第２の
先行技術では、各オブジェクトデータとそれぞれに対応
する付加２ビットデータ（水平座標位置データのＭＳＢ
およびサイズ選択データ）とがアドレス空間上で離れた
位置に存在する。そのため、ＯＡＭに記憶されたオブジ
ェクトデータおよびその付加２ビットデータをアクセス
して読み出しまたは書き換えを行う場合、アドレスの計
算が複雑となる。その結果、動画表示装置の中央処理
（ＣＰＵ）の負担が増大し、その他の処理に対する実質
的な実行速度が低下するという問題点があった。

【０００８】それゆえに、この発明の目的は、オブジェ
クトの表示のためのデータを記憶するメモリの容量を効
率的に活用でき、しかもＣＰＵのアドレス計算の負担を
軽減し得る動画表示装置およびそれに用いられる外部記
憶装置を提供することである。

【０００９】

【課題を解決するための手段】請求項１に係るこの発明
の動画表示装置は、ラスタ走査型のディスプレイに接続
して用いられ、このディスプレイのスクリーン上に複数
個の動画キャラクタを表示させるための装置であって、
第１，第２および第３の記憶手段と、中央処理手段と、
画像信号発生手段と、アドレス変換手段と、データ発生
手段とを備えている。第１の記憶手段は、ゲームのため
のプログラムデータおよび各動画キャラクタのためのフ
ォントデータを記憶する。第２の記憶手段は、それぞれ
が相対的に多いビット数から成る第１のデータ部分と相
対的に少ないビット数から成る第２のデータ部分とを含
む動画キャラクタのための表示データを複数の動画キャ
ラクタについて記憶し、各動画キャラクタの第１のデー
タ部分はそれぞれ連続する複数の番地に格納されてお
り、各動画キャラクタの第２のデータ部分は所定数の動
画キャラクタごとに１つの番地にまとめられて第１のデ
ータ部分とは離れた番地に格納されている。第３の記憶
手段は、複数の動画キャラクタの表示データを記憶す
る。中央処理手段は、第１の記憶手段から読み出された
プログラムデータに従って動作し、ディスプレイの次の
フレーム期間で表示すべき動画キャラクタの表示データ
を第２の記憶手段に設定し、かつ第２の記憶手段に設定
された動画キャラクタの表示データをディスプレイの垂
直ブランキング期間中に第３の記憶手段に転送する。画
像信号発生手段は、第３の記憶手段に記憶されている動
画キャラクタの表示データに基づいて、各動画キャラク
タの表示のための画像信号を発生する。アドレス変換手
段は、中央処理手段が第２の記憶手段に動画キャラクタ
の表示データを設定するときに、中央処理手段から与え
られる第２の記憶手段の仮想アドレスデータを第２の記
憶手段の実アドレスデータに変換する。データ発生手段
は、アドレス変換手段により変換された第２のデータ部
分のための実アドレスデータに基づいて、第２の記憶手
段の該当する番地から１番地分のデータを読み出し、こ
の読み出された１番地分のデータの所定ビット位置部分
のみを書き換えた新たなデータを発生する。

【００１０】請求項２に係るこの発明の動画表示装置
は、第３の記憶手段，中央処理手段および表示信号作成
手段をゲーム機本体内に備え、第１および第２の記憶手
段，アドレス変換手段およびデータ発生手段をゲーム機
本体に着脱自在に装着される外部記憶装置内に備えてい
る。

【００１１】請求項３に係る外部記憶装置は、ラスタ走
査型のディスプレイに接続して用いられ、このディスプ
レイのスクリーン上に接続して用いられ、このディスプ
レイのスクリーン上に複数個の動画キャラクタを表示さ
せるための動画表示装置に着脱自在に装着されるもので
あって、第１および第２の記憶手段を備えている。第１
の記憶手段は、ゲームのためのプログラムデータおよび
各動画キャラクタのためのフォントデータを記憶する。
第２の記憶手段は、それぞれが相対的にビット数が多い
第１のデータ部分と相対的にビット数が少ない第２のデ
ータ部分とを含む動画キャラクタのための表示データを
複数の動画キャラクタについて記憶し、各動画キャラク
タの第１のデータ部分は、それぞれ連続する複数の番地
に格納されており、各動画キャラクタの第２のデータ部
分は、所定数の動画キャラクタごとに１つの番地にまと
められて第１のデータ部分とは離れた番地に格納されて
いる。動画表示装置は、第３の記憶手段と、中央処理手
段とを備えている。第３の記憶手段は、複数の動画キャ
ラクタの表示データを記憶する。中央処理手段は、第１
の記憶手段から読み出されたプログラムデータに従って
動作し、ディスプレイの次のフレーム期間で表示すべき
動画キャラクタの表示データを第２の記憶手段に設定
し、かつ第２の記憶手段に設定された動画キャラクタの
表示データをディスプレイの垂直ブランキング期間中に
第３の記憶手段に転送する。外部記憶装置は、さらに画
像信号発生手段と、アドレス変換手段と、データ発生手
段とを備えている。画像信号発生手段は、第３の記憶手
段に記憶されている動画キャラクタの表示データに基づ
いて、各動画キャラクタの表示のための画像信号を発生
する。アドレス変換手段は、中央処理手段が第２の記憶
手段に動画キャラクタの表示データを設定するときに、
中央処理手段から与えられる第２の記憶手段の仮想アド
レスデータを第２の記憶手段の実アドレスデータに変換
する。データ発生手段は、アドレス変換手段により変換
された第２のデータ部分のための実アドレスデータに基
づいて、第２の記憶手段の該当する番地から１番地分の
データを読み出し、この読み出された１番地分のデータ
の所定ビット位置部分のみを書き換えた新たなデータを
発生する。

【００１２】

【作用】請求項１に係る動画表示装置においては、中央
処理手段が第２の記憶手段に動画キャラクタの表示デー
タを設定するときに、アドレス変換手段が中央処理手段
から与えられる第２の記憶手段の仮想アドレスデータを
第２の記憶手段の実アドレスデータに変換する。また、
データ発生手段は、アドレス変換手段により変換された
表示データの第２のデータ部分のための実アドレスデー
タに基づいて、第２の記憶手段の該当する番地から１番
地分のデータを読み出し、この読み出された１番地分の
データの所定ビット位置部分のみを書き換えて新たなデ
ータを発生する。したがって、第２の記憶手段におい
て、動画キャラクタの表示データの第１データ部分と第
２データ部分とが実アドレス空間上で離れた位置に配置
されていても、中央処理手段はそれを何ら意識すること
なく、第２の記憶手段に動画キャラクタの表示データを
設定することができる。すなわち、中央処理手段は、動
画キャラクタの表示データの第１データ部分と第２デー
タ部分とが仮想アドレス上で連続した番地に格納されて
いるものとして、表示データの設定が行える。その結
果、動画キャラクタの表示データの設定のために複雑な
アドレス計算を行う必要がない。

【００１３】請求項２に係る動画表示装置においては、
第３の記憶手段と、表示信号作成手段とがゲーム機本体
内に設けられ、第１および第２の記憶手段と、アドレス
変換手段と、データ発生手段とが外部記憶装置内に設け
られている。

【００１４】請求項３に係る外部記憶装置においては、
アドレス変換手段およびデータ発生手段により、中央処
理手段が動画キャラクタの表示データの設定のために行
うアドレス計算の処理を軽減している。

【００１５】

【実施例】以下に示す実施例においては、ゲームの内容
を背景画キャラクタと動画キャラクタ（オブジェクトま
たはＯＢＪと称する）との合成によって表示する。

【００１６】図１は、ＣＲＴ表示装置の表示画面上にお
ける背景画キャラクタとオブジェクトとの関係を示す図
である。図において、背景画キャラクタは、ＣＲＴ表示
画面における予め定められたます目（たとえば、図１に
斜線で示す領域）単位で位置の指定が可能である。した
がって、各ます目について表示すべき背景画キャラクタ
の種類が決定される。これに対し、オブジェクト（たと
えば図１に点線で示されている）は、ドット単位すなわ
ち画素単位で水平および垂直位置の指定が可能である。
したがって、オブジェクトは、背景画キャラクタに比べ
て移動の自由度が高い。１オブジェクトの標準サイズは
８×８ドットであるが、サイズ選択データが大サイズを
選択しているときは、標準サイズのオブジェクトを複数
組合わせた集合体が１つのオブジェクトとして取扱われ
る。

【００１７】次に、以下の実施例において使用されるオ
ブジェクトデータについて説明する。オブジェクトデー
タは、後述の第８図に示すように、各オブジェクトごと
にオブジェクトの種類を指定するためのネームデータ
（またはキャラクタコード）と、座標位置データと、属
性（Attribute ）データとを含む。

【００１８】より具体的には、ネームデータはオブジェ
クトキャラクタの種類を特定する９ビットのデータであ
る。すなわち、後述する実施例は、各キャラクタ別にそ
れぞれのキャラクタフォントデータ（ドットパターンデ
ータ）をＲＯＭ内に記憶しておき、このフォントデータ
をＶ−ＲＡＭに転送してプログラム的に記憶させ、ゲー
ムに際してフォントデータをＶ−ＲＡＭに転送すること
により、Ｖ−ＲＡＭがキャラクタジェネレータとして用
いられる。このキャラクタジェネレータはネームデータ
が与えられたときに対応するフォントデータを読み出し
て出力する。

【００１９】座標位置データは、９ビットの水平位置
（Ｈ位置）データと８ビットの垂直位置（Ｖ位置）デー
タとを含む。これらに水平位置データと垂直位置データ
とに基づいて、ＣＲＴ表示画面上における任意のドット
位置が指定される。水平位置データの最上位ビット（Ｍ
ＳＢ）は、ＣＲＴ表示画面上における水平方向の表示ア
ドレスの正と負とを示すサインフラグとして用いられ
る。すなわち、図２に示すように、ＣＲＴ表示画面上で
の水平方向の表示アドレスは、ＣＲＴ表示画面の左端を
基準として、右側（実画面側）が正、左側（点線で示す
仮想表示領域側）が負と定められている。水平位置デー
タのＭＳＢは、たとえば論理“０”のときに正すなわち
実画面上のアドレスを示し、たとえば論理“１”のとき
に負すなわち仮想表示領域上のアドレスを示す。

【００２０】上記のごとく、水平位置データのＭＳＢに
１ビットのサインフラグが付加されたことにより、以下
に示す実施例の動画表示装置は、オブジェクトの水平位
置を、仮想表示領域上においても指定できる。したがっ
て、図３に示すように、オブジェクト（斜線で示されて
いる）をＣＲＴ表示画面の左端から徐々に出現させるよ
うな表示が行える。

【００２１】これに対して、特開昭５９−１１８１８４
号に開示された従来の動画表示装置では、水平位置デー
タのビット数が８ビットであるため、オブジェクトの移
動範囲は、図３に示すように、ＣＲＴ表示画面の左端か
ら右端までとなる。したがって、オブジェクトをＣＲＴ
表示画面の左端から徐々に出現させるような表示は行え
ない。

【００２２】属性データは、９ビットのネームデータ
と、２ビットの反転データと、２ビットの優先データ
と、３ビットの色データと、１ビットのサイズ選択デー
タとを含む。ここで、反転データは、オブジェクトの表
示方向を反転させるためのデータである。反転の種類に
は、左右反転と上下反転とがある。反転データの上位ビ
ットは左右反転を示し、下位ビットは上下反転を示す。
反転データの上位ビット、下位ビットともに論理“０”
のときは、図４（ａ）に示すように、オブジェクト（た
とえば“Ｆ”のキャラクタ）は正規の状態で表示され
る。また、反転データの上位ビットが論理“１”で、下
位ビットが論理“０”のときは、図４（ｂ）に示すよう
に、オブジェクトは左右が反転されて表示される。ま
た、反転データの上位ビットが論理“０”で、下位ビッ
トが論理“１”のときは、図４（ｃ）に示すように、オ
ブジェクトは上下が反転されて表示される。また、反転
データの上位ビット、下位ビットともに論理“１”のと
きは、図４（ｄ）に示すように、オブジェクトは左右、
上下ともに反転されて表示される。

【００２３】優先データは、背景画キャラクタとオブジ
ェクトとのいずれを優先して表示させるかを示すデータ
である。背景画キャラクタの表示を優先させる場合は、
図５（ａ）に示すように、背景画キャラクタ（ＢＧＣ）
とオブジェクト（ＯＢＪ）とが重なる領域は、背景画キ
ャラクタが優先して表示される。一方、オブジェクトの
表示を優先させる場合は、図５（ｂ）に示すように、背
景画キャラクタとオブジェクトとが重なる領域は、オブ
ジェクトが優先して表示される。さらに、背景画キャラ
クタおよびオブジェクトの表示のいずれも優先させない
場合は、背景画キャラクタとオブジェクトとを重ねて表
示させる。

【００２４】色データは、オブジェクトの表示色のカラ
ーパレットを指定するためのデータである。

【００２５】サイズ選択データは、オブジェクトのサイ
ズを指定するためのデータである。このサイズ選択デー
タが、たとえば論理“０”のとき、図６（ａ）に示すよ
うに、オブジェクトは８×８ドットの最小単位で表示さ
れる。これに対し、サイズ選択データが、たとえば論理
“１”のとき、図６（ｂ）に示すように、オブジェクト
は、たとえば最小単位のオブジェクトを４つ集合した１
６×１６ドットで表示される。

【００２６】図７は、この発明の一実施例の構成を示す
概略ブロック図である。図において、本実施例はテレビ
ゲーム機本体５００と、ＲＯＭカセット６００とを備え
ている。ＲＯＭカセット６００は、ゲーム機本体５００
に対して着脱自在に構成されている。

【００２７】ゲーム機本体５００は、中央処理装置とし
てのＣＰＵ（セントラル・プロセッシング・ユニット）
５０１と、ワーキングＲＡＭ５０２と、ＩＯ（入出力）
回路５０３と、ＰＰＵ（ピクチャー・プロセッシング・
ユニット）５０４と、ビデオＲＡＭ５０５と、ＲＧＢエ
ンコーダ５０６と、ＡＶ（オーディオ・ビジュアル）端
子５０７と、ＲＦモジュレータ５０８と、コネクタ５０
９とを含む。

【００２８】ＣＰＵ５０１は、中央処理装置としての機
能に加えて、ＤＭＡ（ダイレクト・メモリ・アクセス）
転送のためのＤＭＡコントローラの機能も備えている。
ワーキングＲＡＭ５０２は、ＣＰＵ５０１の処理データ
を一時的に記憶する。ＩＯ回路５０３は、コントローラ
７００とゲーム機本体５００との間の入出力制御を行
う。コントローラ７００は、ゲーム機本体５００の外部
に設けられており、ゲームの遊戯者によって操作され
る。コントローラ７００の操作に応じて、ゲーム機本体
５００は、ゲームの進行やキャラクタの移動を制御す
る。

【００２９】コネクタ５０９は、ゲーム機本体５００に
装着されたＲＯＭカセット６００を、ゲーム機本体５０
０に対して電気的に接続するためのものである。ＰＰＵ
５０４は、与えられた画像データからＲＧＢ信号と、同
期信号とを作成する。ビデオＲＡＭ５０５は、背景画キ
ャラクタのデータを、ＣＲＴ表示装置の１画面分記憶す
る。

【００３０】ＣＰＵ５０１，ワーキングＲＡＭ５０２，
ＩＯ回路５０３およびＰＰＵ５０４は、データバスおよ
びアドレスバスを介して相互に接続されるとともに、コ
ネクタ５０９を介してＲＯＭカセット６００と接続され
ている。

【００３１】ＰＰＵ５０４によって作成されたＲＧＢ信
号および同期信号は、ＲＧＢエンコーダ５０６およびＡ
Ｖ端子５０７に与えられる。ＲＧＢエンコーダ５０６
は、与えられたＲＧＢ信号および同期信号を、複合映像
信号に変換する。ＲＧＢエンコーダ５０６から出力され
る複合映像信号は、ＡＶ端子５０７およびＲＦモジュレ
ータ５０８に与えられる。ＡＶ端子５０７は、ＲＧＢ信
号に対応するテレビジョン受像機のために設けられたも
のであり、ＲＧＢ信号および同期信号と、複合映像信号
とを選択的に出力する。ＲＦモジュレータ５０８は、Ｒ
ＧＢエンコーダ５０６から与えられた複合映像信号を高
周波信号に変換して出力する。ＲＦモジュレータ５０８
の出力信号は、通常のテレビジョン受像機のアンテナ端
子に入力される。

【００３２】ＲＯＭカセット６００は、ＲＯＭ６０１
と、オブジェクト・アドレス・コンバータ（以下「ＯＡ
Ｃ」と略称する）６０２と、ＲＡＭ６０３とを含む。Ｒ
ＯＭ６０１には、ゲームのためのプログラムデータと、
オブジェクトおよび背景画キャラクタのためのフォント
データ等が格納されている。ＲＡＭ６０３は、ＣＰＵ５
０１のワーキングＲＡＭとして用いられるとともに、そ
の記憶領域の一部が第１のオブジェクト・アトリビュー
ト・メモリ（以下「ＯＡＭ１」と略称する）として用い
られる。ＯＡＣ６０２は、ゲーム機本体のＣＰＵ５０１
が、ＲＡＭ６０３内のＯＡＭ１をアクセスする際に、ア
ドレス計算の補助を果たすものであり、具体的にはＣＰ
Ｕ５０１から与えられたＯＡＭ１の仮想アドレスを実ア
ドレスに変換する。ＲＯＭ６０１，ＯＡＣ６０２および
ＲＡＭ６０３は、データバスおよびアドレスバスを介し
てゲーム機本体のコネクタ５０９に接続される。

【００３３】ＰＰＵ５０４は、第２のオブジェクト・ア
トリビュート・メモリ（以下「ＯＡＭ２」と略称する）
を含む。後述するように、ＯＡＭ１およびＯＡＭ２に
は、オブジェクトの表示のために必要なオブジェクトデ
ータが記憶されている。ＣＰＵ５０１は、ＯＡＭ１に記
憶されたオブジェクトデータを、ゲームの進行に応じて
書き換える。ＯＡＭ１に記憶されたオブジェクトデータ
は、垂直ブランキング期間中に読み出されてＯＡＭ２に
ＤＭＡ転送される。ＰＰＵ５０４は、ＯＡＭ２に記憶さ
れたオブジェクトデータに基づいて、テレビジョン受像
機の画面上に表示すべきオブジェクトの画像信号を発生
する。

【００３４】図８は、図７におけるＲＡＭ６０３内に設
けられたＯＡＭ１のメモリマップを示す図解図である。
図において、ＯＡＭ１には、最大１２８個のオブジェク
トデータ（オブジェクト番号０〜１２７のオブジェクト
データ）が格納される。前述したように、各オブジェク
トデータは、９ビットの水平位置データと、８ビットの
垂直位置データと、９ビットのネームデータと、２ビッ
トの反転データと、２ビットの優先データと、３ビット
の色データと、１ビットのサイズ選択データとを含む。
ＯＡＭ１は、１バイト（８ビット）ごとに、１つの番地
が割当てられている。なお、以下の説明においては、各
オブジェクトデータは、４バイト（４×８ビット）のメ
インオブジェクトデータと、２ビットの付加データとを
含むものとする。メインオブジェクトデータは、ＭＳＢ
を除く８ビットの水平位置データと、８ビットの垂直位
置データと、９ビットのネームデータと、２ビットの反
転データと、２ビットの優先データと、３ビットの色デ
ータとを含む。付加データは、水平位置データのＭＳＢ
と、１ビットのサイズ選択データとを含む。

【００３５】ＯＡＭ１において、第０番地から第３番地
には、オブジェクト番号０のメインオブジェクトデータ
が格納される。図８の右側に示すように、ＯＡＭ１にお
ける第０番地には、ＭＳＢを除く８ビットの水平位置デ
ータが格納される。ＯＡＭ１における第１番地には、８
ビットの垂直位置データが格納される。ＯＡＭ１におけ
る第２番地には、ＭＳＢを除く８ビットのネームデータ
が格納される。ＯＡＭ１における第３番地には、ネーム
データのＭＳＢ，２ビットの反転データ，２ビットの優
先データおよび３ビットの色データが格納される。

【００３６】他のオブジェクト（オブジェクト番号１〜
１２７のオブジェクト）についても、上記と同様の態様
で各メインオブジェクトデータが連続する４つの番地ご
とにＯＡＭ１に格納されている。たとえば、オブジェク
ト番号１のメインオブジェクトデータは、ＯＡＭ１にお
ける第４番地から第７番地に格納されている。以下同様
にして、最終のオブジェクト番号１２７のメインオブジ
ェクトデータは、ＯＡＭ１における第５０８番地から第
５１１番地に格納されている。

【００３７】各オブジェクトの付加データ（水平位置デ
ータのＭＳＢおよび１ビットのサイズ選択データ）は、
メインオブジェクトデータが格納される連続する４つの
番地すなわち４バイト分の記憶領域からはみ出るが、２
ビットの付加データだけで１番地を割り付けると無駄に
メモリを使用することになるので、対応するメインオブ
ジェクトデータとは離れた番地に４個分のオブジェクト
単位で記憶されている。このようにして付加データを記
憶させれば、１画面について表示可能なオブジェクトの
最大数が１２８個の場合、３２番地ですみ、オブジェク
トごとに１番地で付加データを記憶する場合に比べて１
／４の番地数で足り、オブジェクト数が増加（結果とし
て画面数も増加）するほどメモリ空間の節減効果が顕著
になる。すなわち、各オブジェクトの付加データは、４
つのオブジェクトごとに１バイトのデータにまとめられ
てＯＡＭ１に格納される。たとえば、ＯＡＭ１における
第５１２番地には、オブジェクト番号０〜３の各付加デ
ータが格納されている。また、ＯＡＭ１における第５１
３番地には、オブジェクト番号４〜７の各付加データが
格納されている。以下同様にして、最終のオブジェクト
番号１２４〜１２７の各付加データは、ＯＡＭ１の第５
３４番地に格納されている。

【００３８】図９は、図７に示すＯＡＣ６０２のより詳
細な構成を示すブロック図である。図において、ＯＡＣ
６０２は、アドレスデコーダ８０１と、アドレスセレク
タ８０２と、オブジェクト番号レジスタ８０３と、テン
ポラリレジスタ８０４と、ビット差替回路８０５と、デ
ータセレクタ８０６と、データ入出力回路８０７と、デ
ータ入出力回路８０８とを含む。

【００３９】アドレスデコーダ８０１には、ゲーム機本
体内のＣＰＵ５０１からカセットアドレスＣＡ０〜２３
と、ＣＰＵリード信号／ＣＰＵＲＤ（ここで、信号を意
味する英文字記号“ＣＰＵＲＤ”の前に“／”を付けて
いるのは、記号“ＣＰＵＲＤ”の上に「バー」を付ける
ことを意味し、負論理で動作する信号を示す）と、ＣＰ
Ｕライト信号／ＣＰＵＷＲと、ＲＯＭセレクト信号／Ｒ
ＯＭＳＥＬとが与えられる。さらに、アドレスデコーダ
８０１には、オブジェクト番号レジスタ８０３からオブ
ジェクト番号データＯＤ０〜６が与えられる。アドレス
デコーダ８０１は、与えられるカセットアドレスＣＡ０
〜２３，オブジェクト番号データＯＤ０〜６，ＣＰＵリ
ード信号／ＣＰＵＲＤ，ＣＰＵライト信号／ＣＰＵＷ
Ｒ，ＲＯＭセレクト信号／ＲＯＭＳＥＬをデコードする
ことにより、デコードされたアドレスデータＫＡ０〜１
０，制御信号φ１〜φ６，メモリリード信号／ＭＲＤ，
メモリライト信号／ＭＷＲおよびＲＡＭセレクト信号／
ＲＡＭＳＥＬを発生する。アドレスデータＫＡ０〜１０
および制御信号φ１は、アドレスセレクタ８０２に与え
られる。制御信号φ２は、データ入出力回路８０７に与
えられる。制御信号φ３は、オブジェクト番号レジスタ
８０３に与えられる。制御信号φ４は、テンポラリレジ
スタ８０４に与えられる。制御信号φ５は、データセレ
クタ８０６に与えられる。制御信号φ６は、データ入出
力回路８０８に与えられる。メモリリード信号／ＭＲ
Ｄ，メモリライト信号／ＭＷＲおよびＲＡＭセレクト信
号／ＲＡＭＳＥＬは、ＲＡＭ６０３に与えられる。

【００４０】アドレスセレクタ８０２には、アドレスデ
ータＫＡ０〜１０に加えて、ＣＰＵ５０１からカセット
アドレスの一部すなわちＣＡ０〜１０が与えられる。ア
ドレスセレクタ８０２は、アドレスデコーダ８０１から
の制御信号φ１に応答して、アドレスデータＫＡ０〜１
０およびカセットアドレスＣＡ０〜１０のいずれか一方
を選択的に出力する。アドレスセレクタ８０２の出力
は、ＲＡＭ６０３に与えられる。

【００４１】オブジェクト番号レジスタ８０３には、デ
ータ入出力回路８０７を介して、ＣＰＵ５０１からＣＰ
ＵデータＤ０〜６が与えられる。オブジェクト番号レジ
スタ８０３は、アドレスデコーダ８０１からの制御信号
φ３に応答して、ＣＰＵ５０１から出力されるオブジェ
クト番号データを一時的に記憶する。オブジェクト番号
レジスタ８０３に記憶されたオブジェクト番号データＯ
Ｄ０〜６は、アドレスデコーダ８０１に与えられる。ま
た、オブジェクト番号データＯＤ０〜６の下位２ビット
のデータＯＤ０〜１が、ビット差替回路８０５に与えら
れる。

【００４２】テンポラリレジスタ８０４には、データ入
出力回路８０８を介して、ＲＡＭ６０３からメモリデー
タＭＤ０〜７が与えられる。テンポラリレジスタ８０４
は、アドレスデコーダ８０１からの制御信号φ４に応答
して、メモリデータＭＤ０〜７を取り込み、一時的に記
憶する。

【００４３】ビット差替回路８０５には、オブジェクト
番号レジスタ８０３からオブジェクト番号データの下位
２ビットのデータＯＤ０〜１が与えられる。また、ビッ
ト差替回路８０５には、テンポラリレジスタ８０４から
テンポラリデータＴＤ０〜７が与えられる。さらに、ビ
ット差替回路８０５には、データ入出力回路８０７から
ＣＰＵデータの下位２ビットのデータＤ０〜１が与えら
れる。ビット差替回路８０５は、オブジェクト番号デー
タの下位２ビットデータＯＤ０〜１に基づいて、テンポ
ラリデータＴＤ０〜７のいずれかの２ビットを、ＣＰＵ
データの下位２ビットデータＤ０〜１に差し替えて出力
する。ビット差替回路８０５の出力データＴＤ’０〜７
は、データセレクタ８０６に与えられる。

【００４４】データセレクタ８０６には、さらにデータ
入出力回路８０７を介してＣＰＵデータＤ０〜７が与え
られる。データセレクタ８０６は、アドレスデコーダ８
０１からの制御信号φ５に応答して、ビット差替回路８
０５の出力データＴＤ’０〜７およびＣＰＵデータＤ０
〜７のいずれか一方を選択して出力する。データセレク
タ８０６の出力データは、データ入出力回路８０８に与
えられる。

【００４５】データ入出力回路８０８は、データセレク
タ８０６の出力データをＲＡＭ６０３に出力し、または
ＲＡＭ６０３からのメモリデータＭＤ０〜７をＯＡＣ６
０２の内部に入力する。データ入出力回路８０８におけ
るデータの入出力の切り換えは、アドレスデコーダ８０
１からの制御信号φ６に基づいて制御される。

【００４６】データ入出力回路８０７は、ＣＰＵ５０１
からのＣＰＵデータＤ０〜７をＯＡＣ６０２の内部に入
力し、またはメモリデータＭＤ０〜７をＣＰＵ５０１に
出力する。データ入出力回路８０７の入出力におけるデ
ータの切り換えは、アドレスデコーダ８０１からの制御
信号φ２に基づいて制御される。

【００４７】図１０は、図９におけるビット差替回路８
０５のより詳細な構成を示すブロック図である。図にお
いて、ビット差替回路８０５は、４つのビットセレクタ
９０１〜９０４と、ビットセレクタコントローラ９０５
とを含む。ビットセレクタ９０１にはテンポラリデータ
の下位２ビットのデータＴＤ０，ＴＤ１が与えられる。
ビットセレクタ９０２にはテンポラリデータの３ビット
目と４ビット目のデータＴＤ２，ＴＤ３が与えられる。
ビットセレクタ９０３にはテンポラリデータの５ビット
目と６ビット目のデータＴＤ４，ＴＤ５が与えられる。
ビットセレクタ９０４にはテンポラリデータの上位２ビ
ットのデータＴＤ６，ＴＤ７が与えられる。さらに、各
ビットセレクタ９０１〜９０４には、ＣＰＵデータの下
位２ビットのデータＤ０，Ｄ１が与えられる。ビットセ
レクタコントローラ９０５には、オブジェクト番号レジ
スタ８０３からオブジェクト番号データの下位２ビット
のデータＯＤ０，ＯＤ１が与えられる。ビットセレクタ
コントローラ９０５は、与えられた下位２ビットのデー
タＯＤ０，ＯＤ１に基づいて、各ビットセレクタ９０１
〜９０４の動作を制御する。各ビットセレクタ９０１〜
９０４は、ビットセレクタコントローラ９０５から与え
られる制御信号が活性化されたとき、対応する２ビット
のテンポラリデータに変えてＣＰＵデータＤ０，Ｄ１を
出力する。各ビットセレクタ９０１〜９０４の出力デー
タは、ビット差し替え後のテンポラリデータＴＤ’０〜
７として、データセレクタ８０６に与えられる。

【００４８】次に、上記実施例の動作について説明す
る。

【００４９】図１１は、上記実施例において、ＣＰＵ５
０１が行うＯＡＭ１のアクセス制御のための動作を示す
フローチャートである。図において、パワースイッチま
たはリセットスイッチ（図示せず）がオンされると、ス
テップＳ１において初期設定がなされる。この初期設定
では、ワーキングＲＡＭ５０２，ＲＡＭ６０３，ＯＡＭ
１およびＯＡＭ２等がクリアされたのち、初期画面のた
めのオブジェクトデータがＲＯＭ６０１から読み出さ
れ、ＯＡＭ１にストアされる。次に、ステップＳ２に進
み、ＣＰＵ５０１はＲＯＭ６０１から読み出したプログ
ラムデータにしたがってＯＡＭ１に対するオブジェクト
データの設定動作を行う。このステップＳ２のサブルー
チンの詳細は、後述する。

【００５０】次に、ステップ３において所定個数のオブ
ジェクトデータの設定終了が判断されると、ステップＳ
４において垂直ブランキング期間がスタートしたか否か
が判断される。垂直ブランキング期間がスタートする
と、ステップＳ５に進み、ＣＰＵ５０１はＯＡＭ１にス
トアされた各オブジェクトデータを、ＯＡＭ２にＤＭＡ
転送する。

【００５１】上記のように、ＣＰＵ５０１は、ＯＡＭ１
に設定した各オブジェクトデータを、垂直ブランキング
期間中にＯＡＭ２にＤＭＡ転送するようにしている。こ
れは、以下の理由による。すなわち、ＰＰＵ５０４は、
ＯＡＭ２にストアされた各オブジェクトデータに基づい
て、各オブジェクトの表示データを発生するための処理
をしているが、この表示データの発生処理動作は、ラス
タ走査期間において行われる。したがって、ＣＰＵ５０
１がＯＡＭ２をアクセスし得る期間は、垂直ブランキン
グ期間に限られる。しかしながら、垂直ブランキング期
間は短時間であるため、この短時間の間にＣＰＵ５０１
がＯＡＭ２にオブジェクトデータを設定することは不可
能である。そのため、上記実施例では、ＣＰＵ５０１が
任意の期間において自由にアクセスし得るＯＡＭ１を別
途設け、このＯＡＭ１に設定された各オブジェクトデー
タを、垂直ブランキング期間中にＯＡＭ２にＤＭＡ転送
することにより、ＰＰＵ５０４の動作を妨げないように
している。

【００５２】図１２は、図１１におけるステップＳ２の
サブルーチンの詳細動作を示すフローチャートである。
図１３は、ＣＰＵ５０１の仮想アドレス空間上に配置さ
れたＯＡＭ１のメモリマップを示す図である。これら図
１２および図１３を参照して、ＣＰＵ５０１がＯＡＭ１
にオブジェクト番号ｎのオブジェクトデータを設定する
場合の動作を以下に説明する。

【００５３】まず、ステップＳ２１において、ＣＰＵ５
０１は仮想アドレス空間のｘｘｘｘｘ５_H番地にオブジ
ェクト番号データｎを書き込む。ここで、“ｘ”は、１
６進表示で表された上位５桁のアドレスが任意のアドレ
スであることを示し、下位１桁のアドレスデータが意味
のあるアドレスとなることを意味する。また、_Hは、ア
ドレスデータが１６進数であることを表示している。

【００５４】ステップＳ２１の動作により、ＣＰＵ５０
１からＲＯＭカセット６００には、２４ビットのカセッ
トアドレスＣＡ０〜２３で示された仮想アドレスデータ
ｘｘｘｘｘ５_Hと、ＣＰＵデータＤ０〜６で示されるオ
ブジェクト番号ｎのオブジェクト番号データとが与えら
れる。なお、ＯＡＭ１に設定され得るオブジェクトの最
大個数は、１２８であるため、ＣＰＵデータのＭＳＢす
なわちＤ７は、使用されない。また、このときＣＰＵ５
０１は、ＣＰＵライト信号／ＣＰＵＷＲを活性化する。

【００５５】ステップＳ２１の動作において、アドレス
デコーダ８０１は、仮想アドレスデータｘｘｘｘｘ５_H
と、ＣＰＵライト信号／ＣＰＵＷＲとに基づいて、制御
信号φ３を活性化する。この制御信号φ３に応答して、
オブジェクト番号レジスタ８０３は、ＣＰＵデータＤ０
〜６をオブジェクト番号データとして取り込み、一時的
に記憶する。

【００５６】オブジェクト番号レジスタ８０３から出力
されるオブジェクト番号データＯＤ０〜６は、アドレス
デコーダ８０１に与えられる。アドレスデコーダ８０１
は、仮想アドレスデータｘｘｘｘｘ５_Hと、活性化され
たＣＰＵライト信号／ＣＰＵＷＲと、オブジェクト番号
データＯＤ０〜６とをデコードすることにより、以下の
動作を行う。

【００５７】アドレスデコーダ８０１は、まず、ＯＡＭ
１においてオブジェクト番号ｎの付加データを含む１バ
イトデータの格納番地を示すアドレスデータＫＡ０〜１
０を発生する。このとき、アドレスセレクタ８０２は、
アドレスデコーダ８０１からの制御信号φ１に応答し
て、アドレスデコーダ８０１からのアドレスデータＫＡ
０〜１０を選択して出力するように切り換えられてい
る。したがって、アドレスセレクタ８０２を通過したア
ドレスデータＫＡ０〜１０が、ＲＡＭ６０３に与えられ
る。このとき、アドレスデコーダ８０１は、メモリリー
ド信号／ＭＲＤとＲＡＭセレクト信号／ＲＡＭＳＥＬを
活性化している。したがって、ＲＡＭ６０３は読出可能
状態にされている。その結果、ＲＡＭ６０３は、ＯＡＣ
６０２からアドレスデータＫＡ０〜１０が与えられる
と、オブジェクト番号ｎに対応する付加データを含む１
バイトのデータを読み出し、ＯＡＣ６０２に出力する。

【００５８】続いて、アドレスデコーダ８０１は、制御
信号φ６によってＲＡＭ６０３からのメモリデータＭＤ
０〜７を入力するようにデータ入出力回路８０８の状態
を切り換え、かつ制御信号φ４を活性化してテンポラリ
レジスタ８０４を書込可能状態にする。したがって、Ｏ
ＡＭ１から転送されてきた１バイトのデータは、データ
入出力回路８０８を介してテンポラリレジスタ８０４に
与えられ、テンポラリレジスタ８０４にその１バイトの
データがストアされる。

【００５９】次に、ステップＳ２２に進み、ＣＰＵ５０
１は、オブジェクト番号ｎのための新しい水平位置デー
タ（ただし、ＭＳＢを除く）を仮想アドレス空間のｘｘ
ｘｘｘ０_H番地に書き込む。このステップＳ２２の動作
により、ＣＰＵ５０１からＯＡＣ６０２には、仮想アド
レスデータｘｘｘｘｘ０_Hと、ＭＳＢを除く新しい水平
位置データとが与えられる。さらに、ＣＰＵ５０１は、
ＣＰＵライト信号／ＣＰＵＷＲを活性化する。

【００６０】ステップＳ２２の動作において、アドレス
デコーダ８０１は、仮想アドレスデータｘｘｘｘｘ０_H
と、オブジェクト番号データＯＤ０〜６と、ＣＰＵライ
ト信号／ＣＰＵＷＲとをデコードすることにより、以下
の動作を行う。まず、アドレスデコーダ８０１は、ＯＡ
Ｍ１におけるオブジェクト番号ｎの水平位置データの格
納アドレスを指定するアドレスデータＫＡ０〜１０を出
力し、アドレスセレクタ８０２に与える。このとき、ア
ドレスセレクタ８０２は、アドレスデコーダ８０１から
与えられる制御信号φ１によって、アドレスデータＫＡ
０〜１０を選択して出力するように切り換えられてい
る。したがって、アドレスデータＫＡ０〜１０は、ＲＡ
Ｍ６０３に与えられる。

【００６１】また、このときデータ入出力回路８０７
は、アドレスデコーダ８０１からの制御信号φ２に応答
して、ＣＰＵデータＤ０〜７を入力するように切り換え
られている。さらに、データセレクタ８０６は、アドレ
スデコーダ８０１からの制御信号φ５に応答して、ＣＰ
ＵデータＤ０〜７を選択して出力するように切り換えら
れている。さらに、データ入出力回路８０８は、データ
セレクタ８０６の出力データＤ０〜７を選択して出力す
るように切り換えられている。

【００６２】さらに、アドレスデコーダ８０１は、メモ
リライト信号／ＭＷＲを活性化する。したがって、ＲＡ
Ｍ６０３におけるＯＡＭ１は書込可能状態とされてい
る。このとき、ＯＡＭ１には、アドレスセレクタ８０２
からオブジェクト番号ｎの水平位置データの格納アドレ
スを示すアドレスデータＫＡ０〜１０が与えられ、デー
タ入出力回路８０８から新しい水平位置データすなわち
ＣＰＵデータＤ０〜７が与えられている。したがって、
ＯＡＭ１は、アドレスデータＫＡ０〜１０で指定される
アドレスに新しい水平位置データＤ０〜７をストアす
る。

【００６３】次に、ステップＳ２３に進み、ＣＰＵ５０
１は、新しい垂直位置データを仮想アドレス空間のｘｘ
ｘｘｘ１_H番地に書き込む。このとき、ＣＰＵ５０１か
らＯＡＣ６０２には、仮想アドレスデータｘｘｘｘｘ１
_Hと、新しい垂直位置データとが与えられる。また、Ｃ
ＰＵ５０１は、ＣＰＵライト信号／ＣＰＵＷＲを活性化
する。アドレスデコーダ８０１は、仮想アドレスデータ
ｘｘｘｘｘ１_Hと、オブジェクト番号データＯＤ０〜６
と、ＣＰＵライト信号／ＣＰＵＷＲとをデコードする。
このデコード動作により、ＣＰＵ５０１から入力される
新しい垂直位置データが、ＯＡＭ１におけるオブジェク
ト番号ｎの垂直位置データの格納アドレスに書き込まれ
る。このときの動作は、前述のステップＳ２２の動作と
ほぼ同様であるので、その詳細な説明は省略する。

【００６４】次に、ステップＳ２４に進み、ＣＰＵ５０
１は、ＭＳＢを除く新しいネームデータを、仮想アドレ
ス空間のｘｘｘｘｘ２_H番地に書き込む。このとき、Ｃ
ＰＵ５０１からＯＡＣ６０２には、仮想アドレスデータ
ｘｘｘｘｘ２_Hと、新しいネームデータ（ＭＳＢを除
く）とが与えられる。アドレスデコーダ８０１は、ステ
ップＳ２２またはＳ２３と同様の態様で、ＣＰＵ５０１
から入力された新しいネームデータを、ＯＡＭ１のオブ
ジェクト番号ｎに対応するネームデータ格納アドレスに
書き込む。

【００６５】次に、ステップＳ２５に進み、ＣＰＵ５０
１は、仮想アドレス空間のｘｘｘｘｘ３_H番地に新しい
反転データ，優先データ，色データおよびネームデータ
のＭＳＢを書き込む。このとき、ＣＰＵ５０１からＯＡ
Ｃ６０２には、仮想アドレスデータｘｘｘｘｘ３_Hと、
新しい反転データ，優先データ，色データおよびネーム
データのＭＳＢとが与えられる。入力された新しい反転
データ，優先データ，色データおよびネームデータのＭ
ＳＢは、前述のステップＳ２２およびＳ２３の場合と同
様の態様で、ＯＡＭ１におけるオブジェクト番号ｎに対
応する反転データ，優先データ，色データ，ネームデー
タのＭＳＢの格納アドレスに書き込まれる。以上で、オ
ブジェクト番号ｎについてのメインオブジェクトデータ
の設定が終了する。

【００６６】次に、ステップＳ２６に進み、ＣＰＵ５０
１は、新しい付加データ、すなわち水平位置データのＭ
ＳＢとサイズ選択データとを仮想アドレス空間のｘｘｘ
ｘｘ４_H番地に書き込む。このとき、ＣＰＵ５０１から
ＯＡＣ６０２には、仮想アドレスデータｘｘｘｘｘ４_H
と、新しい水平位置データのＭＳＢと、サイズ選択デー
タとが与えられる。さらに、ＣＰＵ５０１は、ＣＰＵラ
イト信号／ＣＰＵＷＲを活性化する。アドレスデコーダ
８０１は、仮想アドレスデータｘｘｘｘｘ４_Hと、オブ
ジェクト番号データＯＤ０〜６と、ＣＰＵライト信号／
ＣＰＵＷＲとをデコードすることにより、以下の動作を
行う。

【００６７】まず、アドレスデコーダ８０１は、ＯＡＭ
１におけるオブジェクト番号ｎの付加データが格納され
ているエリアのアドレスデータＫＡ０〜１０を発生す
る。このとき、アドレスセレクタ８０２は、アドレスデ
コーダ８０１からの制御信号φ１に応答して、アドレス
データＫＡ０〜１０を選択して出力するように切り換え
られている。したがって、アドレスデータＫＡ０〜１０
がＲＡＭ６０３に与えられる。また、アドレスデコーダ
８０１は、メモリライト信号／ＭＷＲおよびＲＡＭセレ
クト信号／ＲＡＭＳＥＬを活性化する。したがって、Ｒ
ＡＭ６０３におけるＯＡＭ１は書込可能状態となってい
る。

【００６８】一方で、アドレスデコーダ８０１は、制御
信号φ２およびφ６によって、データ入出力回路８０７
および８０８のデータ入出力状態を切り換える。この切
り換えにより、データ入出力回路８０７は、ＣＰＵデー
タＤ０〜７を入力する。また、データ入出力回路８０８
は、データセレクタ８０６の出力データをＲＡＭ６０３
に出力する。

【００６９】このとき、ビット差替回路８０５には、テ
ンポラリレジスタ８０４に記憶されている１バイトのデ
ータ（前述のステップＳ２１においてＯＡＭ１から読み
出されたオブジェクト番号ｎの付加データを含む１バイ
トのデータ）と、オブジェクト番号レジスタ８０３から
出力されるオブジェクト番号データの下位２ビットデー
タＯＤ０〜１と、ＣＰＵデータの下位２ビットデータＤ
０〜１（新しい水平位置データのＭＳＢおよびサイズ選
択データを含む）とが与えられている。

【００７０】ここで、ビット差替回路８０５の動作につ
いて説明する。図１０に示すように、ビット差替回路８
０５においてテンポラリレジスタ８０４の出力すなわち
テンポラリデータＴＤ０〜７は、２ビットずつ４つのセ
クタに分割され、各セクタごとにビットセレクタ９０１
〜９０４が設けられている。各ビットセレクタ９０１〜
９０４は、対応するセクタの２ビットデータを、ＣＰＵ
データの下位２ビットのデータＤ０〜Ｄ１によって差し
替える。

【００７１】ビットセレクタ９０１〜９０４のうち、い
ずれのビットセレクタがビットの差し替えを行うかは、
ビットセレクタコントローラ９０５によって制御され
る。ビットセレクタコントローラ９０５には、オブジェ
クト番号データの下位２ビットデータＯＤ０〜１が与え
られている。このオブジェクト番号データの下位２ビッ
トデータＯＤ０〜１は、オブジェクト番号ｎの付加デー
タが、ＯＡＭ１における１バイト分の格納エリアのどの
ビット位置に存在しているか、すなわちどのセクタに存
在しているかを示している。ビットセレクタコントロー
ラ９０５は、データＯＤ０〜１に基づいて、ビットセレ
クタ９０１〜９０４の中から１つのビットセレクタのみ
を能動化し、ビット差替動作を実行させる。

【００７２】たとえば、オブジェクト番号が“２”の場
合について考えてみる。この場合、オブジェクト番号デ
ータの最下位ビットＯＤ０は論理“０”であり、最下位
ビットから１つ目のビットＯＤ１は論理“１”である。
このとき、ビットセレクタコントローラ９０５は、ビッ
トセレクタ９０３のみを能動化する。これによって、ビ
ットセレクタ９０３は、テンポラリデータにおける第３
セクタの２ビットデータＴＤ４，ＴＤ５をＣＰＵデータ
の下位２ビットのデータＤ０〜Ｄ１と差し替える。その
他のビットセレクタ９０１，９０２および９０４は、ビ
ット差替動作を行わず、与えられたテンポラリデータを
そのまま出力する。

【００７３】上記のようなビット差替回路８０５のビッ
ト差替動作により、ビット番号ｎに対応するセクタが新
しい水平位置データのＭＳＢおよびサイズ選択データに
差し替えられた１バイトのデータＴＤ’０〜７が作成さ
れ、データセレクタ８０６に与えられる。このとき、デ
ータセレクタ８０６は、アドレスデコーダ８０１からの
制御信号φ５によって、ビット差し替え後のテンポラリ
データＴＤ’０〜７を選択して出力するように切り換え
られている。したがって、ビット差し替え後のテンポラ
リデータＴＤ’０〜７は、データセレクタ８０６を介し
て、データ入出力回路に与えられ、このデータ入出力回
路８０８からＲＡＭ６０３に与えられる。

【００７４】このとき、ＲＡＭ６０３は、アドレスデコ
ーダ８０１により活性化されたメモリライト信号／ＭＷ
Ｒ，ＲＡＭセレクト信号／ＲＡＭＳＥＬによって書込可
能状態とされており、かつオブジェクト番号ｎの付加デ
ータを格納しているアドレスを示すアドレスデータＫＡ
０〜１０が与えられている。したがって、オブジェクト
番号ｎに対応する付加データが格納されているＯＡＭ１
のアドレスには、ビット差し替え後の１バイトのテンポ
ラリデータＴＤ’０〜７が格納される。以上で、オブジ
ェクト番号ｎについての付加データの設定が終了する。

【００７５】以上説明したごとく、上記実施例では、Ｏ
ＡＭ１にオブジェクトデータを設定する際、ＣＰＵ５０
１はメインオブジェクトデータと付加データとのアドレ
ス空間上での番地の不連続性を何ら意識する必要がな
い。すなわち、図１３に示すように、ＣＰＵ５０１は連
続した仮想アドレス空間にオブジェクトデータを書き込
めばよい。仮想アドレスデータとともにＯＡＣ６０２に
与えられたオブジェクトデータは、ＯＡＣ６０２によっ
て自動的にＯＡＭ１の実アドレス空間上に展開される。
したがって、第２の先行技術における複雑なアドレス計
算が不要となり、ＣＰＵ５０１の負担が軽減できるとと
もに、ＯＡＭへのオブジェクトデータの設定が高速に行
える。

【００７６】上記のようなこの発明の一実施例の利点を
より一層明確にするために、以下には参考のために、Ｃ
ＰＵ５０１がＯＡＣ６０２を用いずに直接ＯＡＭ１をア
クセスする場合の動作について説明する。

【００７７】図１４および図１５は、ＯＡＣ６０２を用
いることなく、ＣＰＵ５０１が直接ＯＡＭ１にオブジェ
クトデータを設定する場合の動作を示すフローチャート
であり、図１１のステップＳ２のサブルーチンの詳細を
示している。まず、ステップＳ１０１において、ＣＰＵ
５０１はＯＡＭ１における水平位置データの格納アドレ
スＡを計算する。この格納アドレスＡは、次式（１）に
よって求められる。Ａ＝ＯＡＭ１の先頭アドレス＋ｎ×４・・・（１）上式（１）において、ｎはオブジェクト番号である。

【００７８】次に、ステップＳ１０２に進み、ＣＰＵ５
０１はＯＡＭ１のアドレスＡに新しい水平位置データ
（ＭＳＢを除く）を書き込む。続くステップＳ１０３に
おいて、ＣＰＵ５０１はＯＡＭ１における垂直位置デー
タの格納アドレスＢを計算する。このアドレスＢは、ア
ドレスＡに１を加算することによって求められる。続く
ステップＳ１０４において、ＣＰＵ５０１はＯＡＭ１の
アドレスＢに新しい垂直位置データを書き込む。続くス
テップＳ１０５において、ＣＰＵ５０１はＯＡＭ１にお
けるネームデータの格納アドレスＣを計算する。このア
ドレスＣは、アドレスＢに１を加算することによって求
められる。続くステップＳ１０６において、ＣＰＵ５０
１はＯＡＭ１のアドレスＣに新しいネームデータ（ＭＳ
Ｂを除く）を書き込む。続くステップＳ１０７におい
て、ＣＰＵ５０１はＯＡＭ１における反転データ，優先
データ，色データおよびネームデータのＭＳＢの格納ア
ドレスＤを計算する。このアドレスＤは、アドレスＣに
１を加算することによって求められる。続くステップＳ
１０８において、ＣＰＵ５０１はＯＡＭ１のアドレスＤ
に新しい反転データ，優先データ，色データおよびネー
ムデータのＭＳＢを書き込む。

【００７９】以上のステップＳ１０１〜Ｓ１０８の動作
により、ＯＡＭ１に対するメインオブジェクトデータの
設定が終了する。

【００８０】続いて、図１５に示すステップＳ１０９に
進み、オブジェクト番号ｎの付加データの設定動作が開
始される。ステップＳ１０９では、ＣＰＵ５０１は、オ
ブジェクト番号ｎの水平位置データのＭＳＢ，サイズ選
択データが格納されているＯＡＭ１のアドレスＥを計算
する。このアドレスＥの計算は、以下の手順に従って行
われる。

【００８１】まず、ＯＡＭ１の先頭アドレスＡ０に対し
てオフセット値ＯＦＳが加算される。図１６に示すよう
に、オフセット値ＯＦＳは、メインオブジェクトデータ
記憶エリアが占有するアドレス空間のアドレスの幅であ
る。したがって、Ａ０＋ＯＦＳは、付加データ記憶エリ
アの先頭番地となる。次に、図１７に示すように、８ビ
ットデータｄ０〜ｄ７で表されたオブジェクト番号デー
タが、ＣＰＵ５０１内のレジスタにおいて２ビットだけ
右シフトされる。シフト後の８ビットデータＥ’は、図
１６に示すように付加データ記憶エリアの先頭番地から
オブジェクト番号ｎの付加データが格納されたエリアま
でのアドレス距離を示している。したがって、ＣＰＵ５
０１は、付加データ記憶エリアの先頭アドレス（Ａ０＋
ＯＦＳ）にさらにＥ’を加算することにより、アドレス
Ｅを計算する。すなわち、Ｅ＝Ａ０＋ＯＦＳ＋Ｅ’とな
る。

【００８２】次に、ステップＳ１１０に進み、ＣＰＵ５
０１は、ＯＡＭ１のアドレスＥから１バイトのデータを
読み出す。このとき読み出されたデータは、データＦと
する。このデータＦは、オブジェクト番号ｎの付加デー
タを含む。

【００８３】次に、ステップＳ１１１に進み、ＣＰＵ５
０１は、８ビットのオブジェクト番号データｄ０〜ｄ７
と、８ビットのマスクデータ“００００００１１”との
論理積を演算する。この論理積演算により、図１８に示
すように、オブジェクト番号データの上位６ビットｄ２
〜ｄ７がマスクされ、下位２ビットｄ０〜ｄ１のみが残
される。この論理積演算により得られたデータをデータ
Ｇとする。データＧは、ステップＳ１１０で読み出され
た１バイトのデータＦにおいて、オブジェクト番号ｎの
付加データがどのビット位置に存在しているかを表して
いる。

【００８４】次に、ステップＳ１１２に進み、ＣＰＵ５
０１はデータＦからオブジェクト番号ｎに対応する付加
データを削除する。より詳細に説明すると、８ビットデ
ータ“１１１１１１００”を、ｇ×２回左ローテーショ
ンして、まずマクスデータを作成する。ここで、左ロー
テーションとは、図１９に示すように、各ビットを１ビ
ット左へシフトさせるとともに、ＭＳＢをＬＳＢにシフ
トさせる操作をいう。８ビットデータ“１１１１１１０
０”を、ｇ×２回（ｇはステップＳ１１１で得られたデ
ータＧが示す値）を左ローテーションすると、オブジェ
クト番号ｎの付加データに対応する位置のみが論理
“０”となったマスクデータが作成される。ＣＰＵ５０
１は、このマスクデータとデータＦとの論理積を演算す
ることにより、データＦからオブジェクト番号ｎに対応
する付加データを削除する。オブジェクト番号ｎの付加
データが削除された１バイトのデータは、データＨとす
る。

【００８５】次に、ステップＳ１１３に進み、ＣＰＵ５
０１は、オブジェクト番号ｎに対する新しい水平位置デ
ータのＭＳＢおよびサイズ選択データの２ビットを含む
８ビットデータＩを作成する。この８ビットデータＩ
は、新しい付加データを、オブジェクト番号ｎに対応す
るビット位置に格納している。

【００８６】次に、ステップＳ１１４に進み、ＣＰＵ５
０１は、データＨとデータＩとの論理和を演算し、デー
タＨとデータＩとが合成されたデータＪを作成する。

【００８７】次に、ステップＳ１１５に進み、ＣＰＵ５
０１は、データＪをＯＡＭ１のアドレスＥに書き込む。
これによって、オブジェクト番号ｎの付加データの設定
が終了する。

【００８８】上記のごとくＯＡＣ６０２を用いない場
合、ＣＰＵ５０１はＯＡＭ１をアクセスするために、極
めて面倒なアドレス計算とデータ処理とを行う必要があ
る。したがって、ＯＡＣ６０２を用いたこの発明の一実
施例の有効性が立証された。

【００８９】図７に示す実施例において、ＰＰＵ５０４
は、ＯＡＭ１からＯＡＭ２にＤＭＡ転送されたオブジェ
クトデータに基づいて、オブジェクトのための表示デー
タを発生する。ＰＰＵ５０４の構成および動作は、特開
平３−２３０１９１号公報（本願において述べている第
２の従来技術に相当）に開示されたビデオプロセッサ１
２と同様である。すなわち、ＰＰＵ５０４の構成は図２
０に示すように構成され、特開平３−２３０１９１号の
第２図と同様である。また、本願のＲＯＭカセット６０
０は、特開平３−２３０１９１号の第１図に示すプログ
ラムメモリ１４の代わりに適用される。そして、動画を
発生するための表示信号発生手段の一例の動画データ発
生回路は、例えば本願の図２１〜図２３のように構成さ
れる。この図２１〜図２３に示す動画データ発生回路の
詳細な回路構成は、特開平３−２３０１９１号の第６Ａ
図〜第６Ｃ図に対応する。これらの回路の動作および関
連するその他の回路部分の構成と動作は、特開平３−２
３０１９１号を参照すれば当業者が容易に理解できるの
で、説明を省略する。

【００９０】また、本願をテレビゲーム機として応用す
る場合は、背景画データ発生回路２６が設けられ、動画
データを背景画データと合成する必要があるが、その詳
細についても特開平３−２３０１９１号を参照された
い。

【００９１】以上説明した実施例は、外部記憶装置とし
てのＲＯＭカセット６００内にＣＰＵ５０１のためのゲ
ームプログラムおよび各オブジェクトのためのフォント
データを記憶するようにしているが、この発明は以下の
ような変形実施例の範囲ももちろんカバーする。たとえ
ば、ゲームプログラムおよびオブジェクトのためのフォ
ントデータを、光学的に読み取り可能な記録媒体（たと
えば、ＣＤ−ＲＯＭ）に記憶しておく。このＣＤ−ＲＯ
Ｍの読取装置を、ゲーム機本体５００に選択的に接続す
る。カセット６００には、ＲＯＭ６０１に代えてＣＤ−
ＲＯＭのためのバッファＲＡＭが設けられる。読取装置
によってＣＤ−ＲＯＭから読み取られたデータは、ゲー
ム機本体５００を介して一旦カセット６００内のバッフ
ァＲＡＭに蓄えられる。以後は、ＣＰＵ５０１が当該バ
ッファＲＡＭをアクセスすることにより、ゲーム処理が
実行される。

【００９２】

【発明の効果】以上のように、この発明によれば、オブ
ジェクトを表示するためのデータを記憶するメモリの容
量を効率的に活用でき、しかも中央処理装置が当該メモ
リをアクセスする際のアドレス計算の負担を大幅に軽減
し得る動画表示装置およびそれに用いられる外部記憶装
置を得ることができる。

【図面の簡単な説明】

【図１】ＣＲＴ表示画面における背景画キャラクタとオ
ブジェクトとの関係を示す図解図である。

【図２】本発明の一実施例に係る動画表示装置により表
示されたオブジェクトの移動状態の一例を示す図解図で
ある。

【図３】従来の動画表示装置により表示されたオブジェ
クトの移動状態の一例を示す図である。

【図４】属性データに含まれる反転データとオブジェク
トの表示状態との関係を示す図解図である。

【図５】属性データに含まれる優先データと背景画キャ
ラクタおよびオブジェクトの表示状態との関係を示す図
解図である。

【図６】属性データに含まれるサイズ選択データとオブ
ジェクトの表示状態との関係を示す図解図である。

【図７】この発明の一実施例の構成を示す概略ブロック
図である。

【図８】図７に示すＯＡＭ１のメモリマップを示す図解
図である。

【図９】図７に示すＯＡＣのより詳細な構成を示すブロ
ック図である。

【図１０】図９に示すビット差替回路のより詳細な構成
を示すブロック図である。

【図１１】ＣＰＵによるＯＡＭ１のアクセス動作を示す
フローチャートである。

【図１２】図１１におけるサブルーチン（ステップＳ
２）のより詳細な動作を示すフローチャートである。

【図１３】図７に示すＣＰＵがＯＡＭ１にオブジェクト
データを設定する際に用いる仮想アドレス空間を示す図
解図である。

【図１４】ＯＡＣを用いることなくＣＰＵがＯＡＭ１に
オブジェクトデータを設定する場合の動作を示すフロー
チャートである。

【図１５】図１４に続くオブジェクトデータ設定動作を
示すフローチャートである。

【図１６】図１５のステップＳ１１０におけるアドレス
Ｅの計算方法を説明するための図解図である。

【図１７】図１５のステップＳ１０９において行われる
オブジェクト番号データのシフト動作を示す図解図であ
る。

【図１８】図１５のステップＳ１１１におけるデータＧ
の生成過程を示す図解図である。

【図１９】図１５のステップＳ１１２において実行され
るマスクデータのローテーション動作を示す図解図であ
る。

【図２０】図７に示すＰＰＵの構成を示す概略ブロック
図である。

【図２１】図２０に示す動画データ発生回路の構成の一
部を示すブロック図である。

【図２２】図２０に示す動画データ発生回路の構成の一
部を示すブロック図である。

【図２３】図２０に示す動画データ発生回路の構成の一
部を示すブロック図である。

【符号の説明】

５００：ゲーム機本体５０１：ＣＰＵ５０４：ＰＰＵ６００：ＲＯＭカセット６０１：ＲＯＭ６０２：ＯＡＣ（オブジェクト・アドレス・コンバー
タ）６０３：ＲＡＭＯＡＭ１：第１のＯＡＭ（オブジェクト・アトリビュー
ト・メモリ）ＯＡＭ２：第２のＯＡＭ８０１：アドレスデコーダ８０２：アドレスセレクタ８０３：オブジェクト番号レジスタ８０４：テンポラリレジスタ８０５：ビット差替回路８０６：データセレクタ８０７，８０８：データ入出力回路

フロントページの続き (72)発明者中嶋健之京都府宇治市小倉町神楽田56番地株式会社インテリジェントシステムズ内 (72)発明者君塚誠京都府宇治市小倉町神楽田56番地株式会社インテリジェントシステムズ内

Claims

【特許請求の範囲】

【請求項１】ラスタ走査型のディスプレイに接続して
用いられ、このディスプレイのスクリーン上に複数個の
動画キャラクタを表示させるための動画表示装置であっ
て、ゲームのためのプログラムデータおよび各動画キャラク
タのためのフォントデータを記憶する第１の記憶手段、それぞれが相対的に多いビット数から成る第１のデータ
部分と相対的に少ないビット数から成る第２のデータ部
分とを含む動画キャラクタのための表示データを複数の
動画キャラクタについて記憶し、各動画キャラクタの前
記第１のデータ部分はそれぞれ連続する複数の番地に格
納されており、各動画キャラクタの前記第２のデータ部
分は所定数の動画キャラクタごとに１つの番地にまとめ
られて前記第１のデータ部分とは離れた番地に格納され
ている第２の記憶手段、複数の動画キャラクタの表示データを記憶する第３の記
憶手段、前記第１の記憶手段から読み出されたプログラムデータ
に従って動作し、前記ディスプレイの次のフレーム期間
で表示すべき動画キャラクタの表示データを前記第２の
記憶手段に設定し、かつ前記第２の記憶手段に設定され
た動画キャラクタの表示データを前記ディスプレイの垂
直ブランキング期間中に前記第３の記憶手段に転送する
ための中央処理手段、前記第３の記憶手段に記憶されている動画キャラクタの
表示データに基づいて、各動画キャラクタの表示のため
の画像信号を発生する画像信号発生手段、前記中央処理手段が前記第２の記憶手段に動画キャラク
タの表示データを設定するときに、前記中央処理手段か
ら与えられる前記第２の記憶手段の仮想アドレスデータ
を前記第２の記憶手段の実アドレスデータに変換するた
めのアドレス変換手段、および前記アドレス変換手段に
より変換された前記第２のデータ部分のための実アドレ
スデータに基づいて、前記第２の記憶手段の該当する番
地から１番地分のデータを読み出し、この読み出された
１番地分のデータの所定ビット位置部分のみを書き換え
た新たなデータを発生するデータ発生手段を備える、動
画表示装置。
【請求項２】前記第３の記憶手段，前記中央処理手段
および前記表示信号作成手段は、ゲーム機本体内に設け
られ、前記第１および第２の記憶手段，前記アドレス変換手段
および前記データ発生手段は、前記ゲーム機本体に着脱
自在に装着される外部記憶装置内に設けられている、請
求項１に記載の動画表示装置。
【請求項３】ラスタ走査型のディスプレイに接続して
用いられ、このディスプレイのスクリーン上に接続して
用いられ、このディスプレイのスクリーン上に複数個の
動画キャラクタを表示させるための動画表示装置に着脱
自在に装着される外部記憶装置であって、ゲームのためのプログラムデータおよび各動画キャラク
タのためのフォントデータを記憶する第１の記憶手段、
およびそれぞれが相対的にビット数が多い第１のデータ
部分と相対的にビット数が少ない第２のデータ部分とを
含む動画キャラクタのための表示データを複数の動画キ
ャラクタについて記憶し、各動画キャラクタの前記第１
のデータ部分は、それぞれ連続する複数の番地に格納さ
れており、各動画キャラクタの前記第２のデータ部分
は、所定数の動画キャラクタごとに１つの番地にまとめ
られて前記第１のデータ部分とは離れた番地に格納され
ている第２の記憶手段を備え、前記動画表示装置は、複数の動画キャラクタの表示データを記憶する第３の記
憶手段、および前記第１の記憶手段から読み出されたプ
ログラムデータに従って動作し、前記ディスプレイの次
のフレーム期間で表示すべき動画キャラクタの表示デー
タを前記第２の記憶手段に設定し、かつ前記第２の記憶
手段に設定された動画キャラクタの表示データを前記デ
ィスプレイの垂直ブランキング期間中に前記第３の記憶
手段に転送するための中央処理手段を備え、前記外部記憶装置は、さらに前記第３の記憶手段に記憶
されている動画キャラクタの表示データに基づいて、各
動画キャラクタの表示のための画像信号を発生する画像
信号発生手段、前記中央処理手段が前記第２の記憶手段に動画キャラク
タの表示データを設定するときに、前記中央処理手段か
ら与えられる前記第２の記憶手段の仮想アドレスデータ
を前記第２の記憶手段の実アドレスデータに変換するた
めのアドレス変換手段、および前記アドレス変換手段に
より変換された前記第２のデータ部分のための実アドレ
スデータに基づいて、前記第２の記憶手段の該当する番
地から１番地分のデータを読み出し、この読み出された
１番地分のデータの所定ビット位置部分のみを書き換え
た新たなデータを発生するデータ発生手段を備える、外
部記憶装置。