JPH01223493A - 図形表示装置 - Google Patents
図形表示装置Info
- Publication number
- JPH01223493A JPH01223493A JP63048604A JP4860488A JPH01223493A JP H01223493 A JPH01223493 A JP H01223493A JP 63048604 A JP63048604 A JP 63048604A JP 4860488 A JP4860488 A JP 4860488A JP H01223493 A JPH01223493 A JP H01223493A
- Authority
- JP
- Japan
- Prior art keywords
- pallet
- color
- data
- display
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 25
- 238000010586 diagram Methods 0.000 description 3
- 239000003086 colorant Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は図形表示装置に関し、特にその表示制御部に関
する。
する。
従来、この種の装置は第２図に示すようなブロックで構
成されていた。
成されていた。
マイクロゾロセッサ２０１はメモリ２０２上に格納され
たマイクロプログラムを実行することによシ、インタフ
ェース制御部２０３を介して得られる表示情報をビット
マ、ゾに展開し、フレームバッファ２０４に格納する。
たマイクロプログラムを実行することによシ、インタフ
ェース制御部２０３を介して得られる表示情報をビット
マ、ゾに展開し、フレームバッファ２０４に格納する。
フレームバッファ２０４に格納された表示画素情報はド
ツトシフタ２０６、でビットシリアルなデータに変換さ
れ１次にカラー／ＩＰレット２０７でディジタルな色階
調データに、更にいコンバータ２０８でアナログビデオ
信号に変換され、 ＣＲＴ表示部２０９に画面表示され
る。
ツトシフタ２０６、でビットシリアルなデータに変換さ
れ１次にカラー／ＩＰレット２０７でディジタルな色階
調データに、更にいコンバータ２０８でアナログビデオ
信号に変換され、 ＣＲＴ表示部２０９に画面表示され
る。
表示同Ｊｌ１回路２０５ ハフレーム）Ｚ ツファ２０
４の表示読出しを制御するとと□もに、 ＣＲＴ表示部
２０９に表示同期信号を与える。
４の表示読出しを制御するとと□もに、 ＣＲＴ表示部
２０９に表示同期信号を与える。
しかしながら、上述した従来の技術では、カラーパレッ
トへのパレットデータ書込時に画面乱れが生じるという
欠点がある。またそれを回避する為にＣＲＴの垂直帰線
期間に限定してノｅレットデータの書込みを実行するよ
うに制御しても結果として、・クレットデータの設定変
更に大きな時間的制約を与えてしまうという欠点があっ
た。
トへのパレットデータ書込時に画面乱れが生じるという
欠点がある。またそれを回避する為にＣＲＴの垂直帰線
期間に限定してノｅレットデータの書込みを実行するよ
うに制御しても結果として、・クレットデータの設定変
更に大きな時間的制約を与えてしまうという欠点があっ
た。
そこで２本発明の技術的課題は上記欠点に鑑み。
カラーパレットへのパレットデータ書込時の画面乱れを
回避し、且つパレットデータの設定変更に大きな時間的
制約を与えるのを回避する図形表示装置を提供すること
である。
回避し、且つパレットデータの設定変更に大きな時間的
制約を与えるのを回避する図形表示装置を提供すること
である。
本発明によれば、カラーコードの形式で表示画−ｓ情報
を格納するフレームバッファとノフレームノ９ッファの
出力データをアドレス情報として色階調 −データを出
力するカラーバレットと、ディジタルな色階調データを
アナログビデオ信号に変換するＤ／Ａコンバータと、カ
ラーノ’ｌ？レットへの書込みデータを一旦蓄えるカラ
ーノやレットバッファと、力９− ／＃ レッ） ハ、
７７カＧｙ ｈ ５−ノ母レットへのデータ転送及び
書込みを制御する転送制御回路と。
を格納するフレームバッファとノフレームノ９ッファの
出力データをアドレス情報として色階調 −データを出
力するカラーバレットと、ディジタルな色階調データを
アナログビデオ信号に変換するＤ／Ａコンバータと、カ
ラーノ’ｌ？レットへの書込みデータを一旦蓄えるカラ
ーノやレットバッファと、力９− ／＃ レッ） ハ、
７７カＧｙ ｈ ５−ノ母レットへのデータ転送及び
書込みを制御する転送制御回路と。
フレームバッファの表示読出し、 ＣＲＴ表示の為の同
期信号発生、及び転送制御回路の起動を行う表示゛同期
回路とを有する表示制御部を設けたことを特徴とする図
形表示装置が得られる。
期信号発生、及び転送制御回路の起動を行う表示゛同期
回路とを有する表示制御部を設けたことを特徴とする図
形表示装置が得られる。
次に１本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例である図形表示装置のプロ、
り図である。
り図である。
マイ・クロゾロセ、す１０１はマイクロプログラムの実
行部でアシ、メモリ１０２はマイクロプログラム及びデ
ータの格納部であシ、インタフェース制御部１０３は上
位装置とのインタフェースを制御する部分である。即ち
マイクロプロセッサ１０１［ｖ（クロプログラムを実行
することによって、上位装置からの図形表示命令を解釈
し２表示情報を画素ツクターンに展開し、フレームバッ
ファ１０４に格納するものである。
行部でアシ、メモリ１０２はマイクロプログラム及びデ
ータの格納部であシ、インタフェース制御部１０３は上
位装置とのインタフェースを制御する部分である。即ち
マイクロプロセッサ１０１［ｖ（クロプログラムを実行
することによって、上位装置からの図形表示命令を解釈
し２表示情報を画素ツクターンに展開し、フレームバッ
ファ１０４に格納するものである。
７レームパツフア１０４ｔｒｉ、各ｆレーンを１ビツト
に対応ずけるカラーコードの形式で表示画素情報を格納
する複数プレーン構成のメモリである。
に対応ずけるカラーコードの形式で表示画素情報を格納
する複数プレーン構成のメモリである。
即ちＭ画素×Ｎラインの表示分解能で同時表現色２Ｐ色
の表示性能を実現する為には、少くともＭｘＮビット／
ｆレーンでブレーン数Ｐの７レ一ムノ寸ツファを構成す
る必要がある。
の表示性能を実現する為には、少くともＭｘＮビット／
ｆレーンでブレーン数Ｐの７レ一ムノ寸ツファを構成す
る必要がある。
ドツトシフタ１０６は７レームバ、ファ１０４から読み
出される表示画素情報を画素シリアルな情報に変換する
部分である。
出される表示画素情報を画素シリアルな情報に変換する
部分である。
カラー 〕Ｊ？し、）１０７はドツトシフタ１０６が出
力する画素シリアルな情報をアドレス情報として色階調
データを出力するテーブルメモリであシ。
力する画素シリアルな情報をアドレス情報として色階調
データを出力するテーブルメモリであシ。
２Ｐの工ントリイを有する。Ｄ／Ａコンバータ１０８は
カラー／ぐレット１０７が出力するディジタルな色階調
データをアナログビデオ信号に変換する部分である。
カラー／ぐレット１０７が出力するディジタルな色階調
データをアナログビデオ信号に変換する部分である。
表示同期回路１０５は、フレームバ、 ７７１０４の表
示読出しを制御すると共にＣＲＴ表示の為の同期信号を
発生する部分であシ、転送制御回路１）０の動作の起動
も行う。
示読出しを制御すると共にＣＲＴ表示の為の同期信号を
発生する部分であシ、転送制御回路１）０の動作の起動
も行う。
一夕１０８から提供されるアナログビデオ信萼をブラウ
ン管上に画面表示する部分である。
ン管上に画面表示する部分である。
ラ
カμｍノｅレットバ、７７１）１は＋マイクロプロセ、
す１０１からパレットデータとして出力するデータを一
旦格納する為のバッファメモリであシ、カラーパレｙ）
１．０７と同一容量だが、カラー ａ４し７）１０７は
どの高速性を必要としないメ起動されるとカラーノぐし
、ドパ、ファ１）１に格納されたデニタをカラーコード
）１０７に転送し格納するように動作する一種のＤＭＡ
制御回路である。
す１０１からパレットデータとして出力するデータを一
旦格納する為のバッファメモリであシ、カラーパレｙ）
１．０７と同一容量だが、カラー ａ４し７）１０７は
どの高速性を必要としないメ起動されるとカラーノぐし
、ドパ、ファ１）１に格納されたデニタをカラーコード
）１０７に転送し格納するように動作する一種のＤＭＡ
制御回路である。
即ちマイクロプロセッサ１０１は、 ＣＲＴの垂直帰線
期間以外の期間に、カラーパレット更新データをカラー
ノやレットバッファ１）１に書込み、転送制御部回路１
）０は、 ＣＲＴの垂直帰線期間に更新されたカラーノ
母レットデータをカラーパレット１０７に転送格納する
。
期間以外の期間に、カラーパレット更新データをカラー
ノやレットバッファ１）１に書込み、転送制御部回路１
）０は、 ＣＲＴの垂直帰線期間に更新されたカラーノ
母レットデータをカラーパレット１０７に転送格納する
。
以上説明したように本発明は、カラーパレットバッファ
と転送制御回路とを具備し、 ＣＲＴの垂直帰線期間以
外の期間にカラーパレットバッファへの書込みを、 Ｃ
ＲＴの垂直帰線期間にカラーＡ’し。
と転送制御回路とを具備し、 ＣＲＴの垂直帰線期間以
外の期間にカラーパレットバッファへの書込みを、 Ｃ
ＲＴの垂直帰線期間にカラーＡ’し。
トパッファからカラー／４’レツトへのデータ移送を行
うように制御することによってカラーパレットへのパレ
ットデータ書込時の画面乱れを回避し。
うように制御することによってカラーパレットへのパレ
ットデータ書込時の画面乱れを回避し。
かつパレットデータの設定変更に大きな時間的制約を与
えるのを回避できるという効果がある。
えるのを回避できるという効果がある。
第１図は本発明の一実施例である図形表示装置のブロッ
ク図、第２図は従来技術での図形表示装置のプロ、り図
である。 １０１：マイクロプロセッサ、１０２：メモリ。 １０３：インタフェース制御部、１０４：フレームパッ
７ア、１０５：表示同期回路、１０６：ドツトシ７り、
１０７：カラーパレット、１ＯＳ：Ｄ／Ａコンバータ、
１０９ ： ＣＲＴ表示部、１）０：転送制御回路、
１）１：カラーパレットバッファ。 ２０１：マイクロプロセッサ、２０２：メモリ。 ２０３：インタフェース制御部、２０４：フレームパッ
７ア、２０５ ：表示同期回路、２０６：ドツトシ７り
、２０７：カラーノぐレット、２０８：ルヘコンパータ
、 ２０９ ： ＣＲＴ表示部。 −ｎ１測 ！ −事−Ｘ樽
ク図、第２図は従来技術での図形表示装置のプロ、り図
である。 １０１：マイクロプロセッサ、１０２：メモリ。 １０３：インタフェース制御部、１０４：フレームパッ
７ア、１０５：表示同期回路、１０６：ドツトシ７り、
１０７：カラーパレット、１ＯＳ：Ｄ／Ａコンバータ、
１０９ ： ＣＲＴ表示部、１）０：転送制御回路、
１）１：カラーパレットバッファ。 ２０１：マイクロプロセッサ、２０２：メモリ。 ２０３：インタフェース制御部、２０４：フレームパッ
７ア、２０５ ：表示同期回路、２０６：ドツトシ７り
、２０７：カラーノぐレット、２０８：ルヘコンパータ
、 ２０９ ： ＣＲＴ表示部。 −ｎ１測 ！ −事−Ｘ樽
Claims (1)
- （１）各プレーンを１ビットに対応づけるカラーコード
の形式で、表示画素情報を格納する複数プレーン構成の
フレームバッファと、該フレームバッファが出力する表
示画素情報をアドレス情報としてディジタルな色階調デ
ータを出力するカラーパレットと、該カラーパレットが
出力する色階調データをアナログビデオ信号に変換する
Ｄ／Ａコンバータと、前記カラーパレットへの書込みデ
ータを一旦蓄えるカラーパレットバッファと、該カラー
パレットバッファの格納データの前記カラーパレットへ
の転送及び書込みを制御する転送制御回路と、前記フレ
ームバッファの表示読出しを制御するとともに、ＣＲＴ
表示の為の同期信号を発生し、更に前記転送制御回路を
起動する表示同期回路とを有する表示制御部を設けたこ
とを特徴とする図形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048604A JPH01223493A (ja) | 1988-03-03 | 1988-03-03 | 図形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048604A JPH01223493A (ja) | 1988-03-03 | 1988-03-03 | 図形表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223493A true JPH01223493A (ja) | 1989-09-06 |
Family
ID=12808013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63048604A Pending JPH01223493A (ja) | 1988-03-03 | 1988-03-03 | 図形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223493A (ja) |
-
1988
- 1988-03-03 JP JP63048604A patent/JPH01223493A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071725B1 (en) | Method for scrolling text and graphic data in selected windows of a graphic display | |
| US5748174A (en) | Video display system including graphic layers with sizable, positionable windows and programmable priority | |
| EP0095618B1 (en) | Memory system | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| US4570161A (en) | Raster scan digital display system | |
| JPH01223493A (ja) | 図形表示装置 | |
| JPS62254185A (ja) | 図形表示装置 | |
| JPH06102855A (ja) | 動画表示装置およびそれに用いられる外部記憶装置 | |
| JPH0413894Y2 (ja) | ||
| JP3846142B2 (ja) | 画像データ転送装置及び画像表示処理システム | |
| JPS59178493A (ja) | 多色情報表示装置 | |
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPH0661036B2 (ja) | 図形表示装置 | |
| JPS62165688A (ja) | 表示装置 | |
| JPH028892A (ja) | グラフィックディスプレイ | |
| JPS60169935A (ja) | デイスプレイコントロ−ラ | |
| JPS63153586A (ja) | 画像表示装置 | |
| JPH04186295A (ja) | 画像処理装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPS6228475B2 (ja) | ||
| JPH0253797B2 (ja) | ||
| JPH02211521A (ja) | 表示制御装置 | |
| JPH04186294A (ja) | 画像処理装置 | |
| JPH052381A (ja) | 図形表示装置 | |
| JPH02254532A (ja) | 図形表示装置 |