JPH052381A - 図形表示装置 - Google Patents

図形表示装置

Info

Publication number
JPH052381A
JPH052381A JP3152716A JP15271691A JPH052381A JP H052381 A JPH052381 A JP H052381A JP 3152716 A JP3152716 A JP 3152716A JP 15271691 A JP15271691 A JP 15271691A JP H052381 A JPH052381 A JP H052381A
Authority
JP
Japan
Prior art keywords
display
brightness
converter
color
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3152716A
Other languages
English (en)
Inventor
Ichiro Ohashi
市郎 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3152716A priority Critical patent/JPH052381A/ja
Publication of JPH052381A publication Critical patent/JPH052381A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【構成】 カラーパレット107の出力信号ラインとD
/Aコンバータ108の入力信号ラインとの接続関係を
制御する輝度制御回路110を付加し、その接続関係制
御情報を輝度設定レジスタ111へのデータ設定によっ
て実現できるように構成する。 【効果】 色調あるいは全体輝度レベルのプログラム設
定を可能とし、しかも、瞬時に簡易に設定変更できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は図形表示装置に関し、特
に、表示制御部に関する。
【0002】
【従来の技術】従来、この種の装置は、図3に示すよう
なブロックで構成されている。
【0003】マイクロプロセッサ301はマイクロプロ
グラムの実行部であり、メモリ302はマイクロプログ
ラムおよびデータの格納部であり、インタフェ―ス制御
部303は上位装置とのインタフェ―スを制御する部分
である。
【0004】フレームバッファ304は表示画素情報を
格納する部分であり、各プレーンを1ビットに対応づけ
るカラーコードの形式でデータが構築される。
【0005】ドットシフタ306はフレームバッファ3
04から読み出される表示画素情報を画素シリアルな情
報に変換する部分である。
【0006】カラーパレット307はドットシフタ30
6の出力をアドレス情報として色諧調データを出力する
部分であり、フレームバッファ304のプレーン数に対
応したエントリィを有するテーブルメモリである。
【0007】D/Aコンバータ308はカラーパレット
307が出力するディジタルな色諧調データをアナログ
ビデオ信号に変換する部分である。
【0008】表示同期回路305はフレームバッファ3
04の表示読み出しを制御するとともにCRT表示のた
めの同期信号を発生する部分であり、CRT表示部30
9は表示同期回路305から提供される同期信号によっ
て偏向制御し、D/Aコンバータ308から提供される
アナログビデオ信号をブラウン管上に画面表示する部分
である。
【0009】
【発明が解決しようとする課題】上述した従来の技術で
は、色調および輝度レベルの変更のためには、カラーパ
レットのパレットデータの変更を必要とし、表示動作に
支障を与えるという欠点がある。
【0010】
【課題を解決するための手段】本発明の図形表示装置
は、各プレーンを1ビットに対応づけるカラーコードの
形式で表示画素情報を格納する複数プレーン構成のフレ
ームバッファと、このフレームバッファの出力する表示
画素情報をアドレス情報として3種類の色諧調データを
出力するカラーパレットと、このカラーパレットが出力
する色諧調データをD/Aコンバータの入力データと関
連づけることによって、赤,青,緑各色個別に輝度レベ
ルを制御する輝度制御回路と、前記色諧調データとD/
Aコンバータの入力データとの関連づけ情報を保持する
輝度設定レジスタと、前記輝度制御回路が出力するディ
ジタルな色諧調データをアナログビデオ信号に変換する
D/Aコンバータと、前記フレームバッファの表示読み
出しを制御するとともにCRT表示のための同期信号を
発生する表示同期回路とで表示制御部を構成したもので
ある。
【0011】
【実施例】次に、本発明について図面を参照して説明す
る。
【0012】図1は本発明の図形表示装置の一実施例の
ブロック図である。
【0013】マイクロプロセッサ101はマイクロプロ
グラムの実行部であり、メモリ102はマイクロプログ
ラムおよびデータの格納部であり、インタフェ―ス制御
部103は上位装置とのインタフェ―スを制御する部分
である。すなわち、マイクロプロセッサ101はマイク
ロプログラムを実行することによって上位装置からの図
形表示命令を解釈し表示情報を画素パターンに展開し、
フレームバッファ104に格納する。
【0014】フレームバッファ104は各プレーンを1
ビットに対応づけるカラーコードの形式で表示画素情報
を格納する複数プレーン構成のメモリである。すなわ
ち、M画素×Nラインの表示分解能で同時表現色2
(Pはフレームバッファのプレーン数)の表示性能を実
現するためには少なくともM×Nビット/プレーンでプ
レーン数Pのフレームバッファを構成する必要がある。
【0015】ドットシフタ106はフレームバッファ1
04から読み出される表示画素情報を画素シリアルな情
報に変換する部分である。
【0016】カラーパレット107はフレームバッファ
104が出力する表示画素情報をアドレス情報として3
種類の色諧調データを出力するテーブルメモリであり、
のエントリィを有する。
【0017】輝度制御回路110はカラーパレット10
7が出力する色諧調データをD/Aコンバータ108の
入力データと関連づけることによって赤,青,緑各色個
別に輝度レベルを制御する部分であり、輝度設定レジス
タ111はマイクロプロセッサ101が設定する色諧調
データとD/Aコンバータ入力データとの関連づけ情報
を保持し輝度制御回路110を制御する部分である。
【0018】D/Aコンバータ108は輝度制御回路1
10が出力するディジタルな色諧調データをアナログビ
デオ信号に変換する部分である。
【0019】表示同期回路105はフレームバッファ1
04の表示読み出しを制御するとともに表示同期のため
の同期信号を発生する部分であり、CRT表示部109
は表示同期回路105から提供される同期信号によって
偏向制御し、D/Aコンバータ108から提供されるア
ナログビデオ信号をブラウン管上に画面表示する部分で
ある。
【0020】図2は輝度制御回路110の動作を、カラ
ーパレット107出力とD/Aコンバータ108入力と
の関係で図示したものである。
【0021】すなわち、カラーパレット107の各出力
ライン(Lb0〜Lb7)および論理“0”ラインがD
/Aコンバータ108の各入力ライン(Db1〜Db
9)に1対1接続され、その接続関係は輝度設定レジス
タ111の保持情報(図2中の0〜9)に従う。
【0022】例えば、輝度設定レジスタ111の保持情
報が0の場合、Lb0―Lb0,Lb1―Lb1,Lb
2―Lb2,Lb3―Lb3,Lb4―Lb4,Lb5
―Lb5,Lb6―Lb6,Lb7―Lb7,“0”―
Db8,“0”―Db9の接続関係となる。
【0023】以上の動作により、輝度設定レジスタ11
1へのプログラム設定だけで色調あるいは全体輝度レベ
ルが変更される。
【0024】
【発明の効果】以上説明したように、本発明は、カラー
パレットの出力信号ラインとD/Aコンバータの入力信
号ラインとの接続関係を制御する輝度制御回路を付加
し、その接続関係制御情報を輝度設定レジスタへのデー
タ設定によって実現できるように構成することによっ
て、色調あるいは全体輝度レベルのプログラム設定を可
能とし、しかも、瞬時に簡易に設定変更できる効果を奏
する。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【図2】図1中の輝度制御回路の動作を示す図である。
【図3】従来例のブロック図である。
【符号の説明】
101 マイクロプロセッサ 102 メモリ 103 インタフェ―ス制御部 104 フレームバッファ 105 表示同期回路 106 ドットシフタ 107 カラーパレット 108 D/Aコンバータ 109 CRT表示部 110 輝度制御回路 111 輝度設定レジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/10 Z 8121−5G 5/36 8121−5G

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 各プレーンを1ビットに対応づけるカラ
    ーコードの形式で表示画素情報を格納する複数プレーン
    構成のフレームバッファと、このフレームバッファの出
    力する表示画素情報をアドレス情報として3種類の色諧
    調データを出力するカラーパレットと、このカラーパレ
    ットが出力する色諧調データをD/Aコンバータの入力
    データと関連づけることによって、赤,青,緑各色個別
    に輝度レベルを制御する輝度制御回路と、前記色諧調デ
    ータとD/Aコンバータの入力データとの関連づけ情報
    を保持する輝度設定レジスタと、前記輝度制御回路が出
    力するディジタルな色諧調データをアナログビデオ信号
    に変換するD/Aコンバータと、前記フレームバッファ
    の表示読み出しを制御するとともにCRT表示のための
    同期信号を発生する表示同期回路とで表示制御部を構成
    した図形表示装置。
  2. 【請求項2】 マイクロプログラムを実行することによ
    って上位装置からの図形表示命令を解釈し表示情報を画
    素パターンに展開し、前記フレームバッファに格納する
    マイクロプロセッサを具備することを特徴とする請求項
    1記載の図形表示装置。
JP3152716A 1991-06-25 1991-06-25 図形表示装置 Pending JPH052381A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3152716A JPH052381A (ja) 1991-06-25 1991-06-25 図形表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3152716A JPH052381A (ja) 1991-06-25 1991-06-25 図形表示装置

Publications (1)

Publication Number Publication Date
JPH052381A true JPH052381A (ja) 1993-01-08

Family

ID=15546597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3152716A Pending JPH052381A (ja) 1991-06-25 1991-06-25 図形表示装置

Country Status (1)

Country Link
JP (1) JPH052381A (ja)

Similar Documents

Publication Publication Date Title
US5559954A (en) Method & apparatus for displaying pixels from a multi-format frame buffer
JPH0222957B2 (ja)
JPS6334471B2 (ja)
JPH02301822A (ja) ウィンドウ表示装置
US5250928A (en) Graphics decoder
US5748866A (en) Virtual display adapters using a digital signal processing to reformat different virtual displays into a common format and display
US5086295A (en) Apparatus for increasing color and spatial resolutions of a raster graphics system
KR20000052501A (ko) 이미지 처리 장치 및 이미지 처리 방법
US4931785A (en) Display apparatus
JPH052381A (ja) 図形表示装置
JPH03206492A (ja) ウインドウプライアリティエンコーダー
JPH04344694A (ja) 図形表示装置
JPH087555B2 (ja) 表示合成装置
JPH02135493A (ja) 図形表示装置
JPH0413894Y2 (ja)
JPH0358290A (ja) 図形表示装置
JP2982029B2 (ja) 映像表示装置
JPS62249188A (ja) キヤラクタデ−タのデイスプレイ方法および装置
JPH0493987A (ja) 図形表示装置
JPH0535243A (ja) 画像処理装置
JPH02254532A (ja) 図形表示装置
JP2851883B2 (ja) 表示装置
JPH02156293A (ja) 図形表示装置
JPS63198092A (ja) 表示装置
JP2000181397A (ja) Crt/lcd表示変換回路及び変換方法