JPH0358290A - 図形表示装置 - Google Patents
図形表示装置Info
- Publication number
- JPH0358290A JPH0358290A JP19550589A JP19550589A JPH0358290A JP H0358290 A JPH0358290 A JP H0358290A JP 19550589 A JP19550589 A JP 19550589A JP 19550589 A JP19550589 A JP 19550589A JP H0358290 A JPH0358290 A JP H0358290A
- Authority
- JP
- Japan
- Prior art keywords
- color
- frame buffer
- look
- data
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003086 colorant Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は図形表示装置に関し、特に表示制御部に関する
． 〔従来の技術〕 従来、この種の装置は第３図に示すようなブロックで構
成されていた。マイクロプロセッサ３０１はマイクロプ
ログラムの実行部であり、メモリ３０２はマイクロプロ
グラム及びデータの格納部であり、インタフェース制御
部３０３は上位装置とのインタフェースを制御する。
． 〔従来の技術〕 従来、この種の装置は第３図に示すようなブロックで構
成されていた。マイクロプロセッサ３０１はマイクロプ
ログラムの実行部であり、メモリ３０２はマイクロプロ
グラム及びデータの格納部であり、インタフェース制御
部３０３は上位装置とのインタフェースを制御する。
フレーム・バッファ３０４は表示画素情報を格納する部
分であり、各プレーンを１ビットに対応づけるカラー・
コードの形式でデータが構築される。ドット・シフタ３
０６はフレーム・バッファ３０４から読み出される表示
画素情報を画素シリアルな情報に変換する。
分であり、各プレーンを１ビットに対応づけるカラー・
コードの形式でデータが構築される。ドット・シフタ３
０６はフレーム・バッファ３０４から読み出される表示
画素情報を画素シリアルな情報に変換する。
カラー・パレット３０７はドット・シフタ３０６の出力
をアドレス情報として色階調データを出力する部分であ
り、フレーム・バッファ３０４のブレーン数に対応した
エントリを有するテーブル・メモリである。
をアドレス情報として色階調データを出力する部分であ
り、フレーム・バッファ３０４のブレーン数に対応した
エントリを有するテーブル・メモリである。
Ｄ／Ａコンバータ３０８はカラー・パレット３０７が出
力するデイジタルな色階調データをアナログ・ビデオ信
号に変換する。
力するデイジタルな色階調データをアナログ・ビデオ信
号に変換する。
表示同期回路３０５はフレーム・バッファ３０４の読み
出しを制御するとともにＣＲＴ表示の為の同期信号を発
生する部分であり、ＣＲＴ表示部３０９は表示同期回路
３０５から提供される同期信号によって偏向制御し、Ｄ
／Ａコンバータ３０８から提供されるアナログ・ビデオ
信号をブラウン管上に画面表示する。
出しを制御するとともにＣＲＴ表示の為の同期信号を発
生する部分であり、ＣＲＴ表示部３０９は表示同期回路
３０５から提供される同期信号によって偏向制御し、Ｄ
／Ａコンバータ３０８から提供されるアナログ・ビデオ
信号をブラウン管上に画面表示する。
上述した従来の技術では、１画素当りのカラー・コード
のビット数が異なる描画データが混在する場合、描画バ
ス幅の有効活用が不可であり、結果として描画性能を落
してしまうという欠点がある。
のビット数が異なる描画データが混在する場合、描画バ
ス幅の有効活用が不可であり、結果として描画性能を落
してしまうという欠点がある。
本発明の図形表示装置は、各プレーンを赤，青，緑の１
ビットに対応づける各色個別の階調コードの形式で表示
画素情報を格納する各色複数プレーン構戒のフレーム・
バッファと、プロセッサが表示画素情報として与える１
画素当りのカラー・コードのビット数を設定するモード
・レジスタと、該モード・レジスタの設定に従ってカラ
ー・コードをルック・アップ・テーブルのアドレス・デ
ータに変換するとともに前記フレーム・バッファへの書
き込み信号を発生するルック・アップ・テーブル制御回
路と、該ルック・アップ・テーブル制御回路が与えるア
ドレス・データを赤，青，緑各色の階調コードに変換し
前記フレーム・バッファへの書込みデータとして出力す
るルック・アップ・テーブルと、前記フレーム・バッフ
ァが出力するディジタルな階調コードをアナログビデオ
信号に変換するＤ／Ａコンバータと、前記フレーム・バ
ッファの表示読出しを制御するとともにＣＲＴ表示の為
の同期信号を発生する表示同期回路を有する。
ビットに対応づける各色個別の階調コードの形式で表示
画素情報を格納する各色複数プレーン構戒のフレーム・
バッファと、プロセッサが表示画素情報として与える１
画素当りのカラー・コードのビット数を設定するモード
・レジスタと、該モード・レジスタの設定に従ってカラ
ー・コードをルック・アップ・テーブルのアドレス・デ
ータに変換するとともに前記フレーム・バッファへの書
き込み信号を発生するルック・アップ・テーブル制御回
路と、該ルック・アップ・テーブル制御回路が与えるア
ドレス・データを赤，青，緑各色の階調コードに変換し
前記フレーム・バッファへの書込みデータとして出力す
るルック・アップ・テーブルと、前記フレーム・バッフ
ァが出力するディジタルな階調コードをアナログビデオ
信号に変換するＤ／Ａコンバータと、前記フレーム・バ
ッファの表示読出しを制御するとともにＣＲＴ表示の為
の同期信号を発生する表示同期回路を有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。同
図においてマイクロプロセッサ１０１はマイクロプログ
ラムの実行部であり、メモリ１０２はマイクロプログラ
ム及びデータの格納部であり、インタフェース制御部１
０３は他装置とのインタフェースを制御する。即ち、マ
イクロプロセッサ１０１はマイクロプログラムを実行す
ることによって図形表示命令を解釈し、表示情報をカラ
ー・コード形式の画素パターンに展開しフレーム・バッ
ファ１０４に格納する。
図においてマイクロプロセッサ１０１はマイクロプログ
ラムの実行部であり、メモリ１０２はマイクロプログラ
ム及びデータの格納部であり、インタフェース制御部１
０３は他装置とのインタフェースを制御する。即ち、マ
イクロプロセッサ１０１はマイクロプログラムを実行す
ることによって図形表示命令を解釈し、表示情報をカラ
ー・コード形式の画素パターンに展開しフレーム・バッ
ファ１０４に格納する。
フレーム・バッファ１０４は各プレーンを赤，青，緑の
１ビットに対応する各色個別の階調コードの形式で表示
画素情報を格納する複数プレーンｉ戒のメモリであり、
Ｍ画素×Ｎラインの表示分解能で同時表現色２ 色の表
示性能を実現する為に、ＭＸＮビット／ブレーンで赤，
青，緑各色８ブレーンの合計２４ブレーン構戒となって
いる。ドット・シフタ１０６はフレーム・バッファ１
’０ ４から読出される表示画素情報を画素シリアルな
情報に変換する。
１ビットに対応する各色個別の階調コードの形式で表示
画素情報を格納する複数プレーンｉ戒のメモリであり、
Ｍ画素×Ｎラインの表示分解能で同時表現色２ 色の表
示性能を実現する為に、ＭＸＮビット／ブレーンで赤，
青，緑各色８ブレーンの合計２４ブレーン構戒となって
いる。ドット・シフタ１０６はフレーム・バッファ１
’０ ４から読出される表示画素情報を画素シリアルな
情報に変換する。
Ｌ’−Ｕ−Ｔ（ルック・アップ・テーブル）１０７はＬ
−ＩＪ・Ｔ制御回路１１１が出力する表示画素情報をア
ドレス情報として、赤，青，緑各色個別の階調コードを
出力するテーブル・メモリであり、２ のエントリを有
し、各色８ビットのデータ楕戒である。
−ＩＪ・Ｔ制御回路１１１が出力する表示画素情報をア
ドレス情報として、赤，青，緑各色個別の階調コードを
出力するテーブル・メモリであり、２ のエントリを有
し、各色８ビットのデータ楕戒である。
入力レジスタ１１０はマイクロプロセッサ１０１がフレ
ーム・バッファ１０４への書込みデータとして与える表
示画素情報を一旦ラッチするレジスタである。
ーム・バッファ１０４への書込みデータとして与える表
示画素情報を一旦ラッチするレジスタである。
モード・レジスタ１１２はマイクロプロセッサ１０１が
入力レジスタ１１０に書込む表示画素情報の１画素当り
のカラー・コードのビット数を設定するレジスタであり
、Ｌ−Ｕ−Ｔ制御回路１１１の動作モードを規定する。
入力レジスタ１１０に書込む表示画素情報の１画素当り
のカラー・コードのビット数を設定するレジスタであり
、Ｌ−Ｕ−Ｔ制御回路１１１の動作モードを規定する。
Ｌ−Ｕ・Ｔ制御回路１１１はモード・レジスタ１１２に
規定する動作モードに従って入力レジスタ１１０にラッ
チされたカラー・コードをＬ・Ｕ−７１０７のアドレス
・データに変換するとともに、フレーム・バッファ１０
４への書込み制御信号を発生する。
規定する動作モードに従って入力レジスタ１１０にラッ
チされたカラー・コードをＬ・Ｕ−７１０７のアドレス
・データに変換するとともに、フレーム・バッファ１０
４への書込み制御信号を発生する。
Ｄ／Ａコンバータ１０８はドット・シフタ１０６が出力
するディジタルな色階調データをアナログ・ビデオ信号
に変換する。表示同期回路１０５はフレーム・バッファ
１０４の表示読出しを制御するとともに表示同期の為の
同期信号を発生する。ＣＲＴ表示部１０９は表示同期回
路１０５から提供される同期信号によって偏向制御し、
Ｄ／Ａコンバータ１０８から提供されるアナログ・ビデ
オ信号をブラウン管上に画面表示する。
するディジタルな色階調データをアナログ・ビデオ信号
に変換する。表示同期回路１０５はフレーム・バッファ
１０４の表示読出しを制御するとともに表示同期の為の
同期信号を発生する。ＣＲＴ表示部１０９は表示同期回
路１０５から提供される同期信号によって偏向制御し、
Ｄ／Ａコンバータ１０８から提供されるアナログ・ビデ
オ信号をブラウン管上に画面表示する。
第２図はＬ−Ｕ−Ｔ制御回路１１１の動作を示す説明図
である。同図において１６Ｍ色モードとはモード・レジ
スタ１１２に１画素当りのカラー・コードのビット数を
２４ビットと設定した場合であり、２５６色モードとは
同様に８ビットと設定した場合である。
である。同図において１６Ｍ色モードとはモード・レジ
スタ１１２に１画素当りのカラー・コードのビット数を
２４ビットと設定した場合であり、２５６色モードとは
同様に８ビットと設定した場合である。
即ち、１６Ｍ色モードの場合、入力レジスタ１１０にラ
．ツチされたｂｏ〜ｂ２３の２４ビットのデータがそれ
ぞれＬ−Ｕ−ＴアドレスＡＯ〜Ａ２３としてＬ−Ｕ−Ｔ
１０７に与えられる。
．ツチされたｂｏ〜ｂ２３の２４ビットのデータがそれ
ぞれＬ−Ｕ−ＴアドレスＡＯ〜Ａ２３としてＬ−Ｕ−Ｔ
１０７に与えられる。
方、２５６色モードの場合、入力レジスタ１１０に１．
ｔ ＰＩＸ，２ｎｄ ＰＩＸ，３ｒｄ Ｐ工Ｘの３画
素分のデータがラッチされ、各画素はｂｏ〜ｂ７の８ビ
ット構成である。そして、フレーム・バッファへの書込
みサイクルがＩ Ｉｌｔ Ｃ Ｙ Ｃ ＬＥ，２ｎｄ
ＣＹＣＬＥ，３ｒａ ＣＹＣＬＥの順番に順次起動
され、１．ｔ−ＣＹＣＬＥ時はｂ○〜ｋ）７：１−ｔ
ＰＩＸが，２ｎｄ− ＣＹＣＬＥ時はｂ８〜ｂｌ５：
２ｎｄ ＰＩＸが，３，ｄ−ＣＹＣＬＥ時はｂ １ ６
〜ｂ２３ ： ３ｒｄＰ Ｉ ＸがそれぞれＬ−Ｕ−Ｔ
アドレスＡＩ６〜Ａ２３としてＬ−Ｕ−Ｔ１０７に与え
られる。Ｌ−Ｕ−ＴアドレスＡ。〜Ａ１５は全て゜“０
″が与えられる。
ｔ ＰＩＸ，２ｎｄ ＰＩＸ，３ｒｄ Ｐ工Ｘの３画
素分のデータがラッチされ、各画素はｂｏ〜ｂ７の８ビ
ット構成である。そして、フレーム・バッファへの書込
みサイクルがＩ Ｉｌｔ Ｃ Ｙ Ｃ ＬＥ，２ｎｄ
ＣＹＣＬＥ，３ｒａ ＣＹＣＬＥの順番に順次起動
され、１．ｔ−ＣＹＣＬＥ時はｂ○〜ｋ）７：１−ｔ
ＰＩＸが，２ｎｄ− ＣＹＣＬＥ時はｂ８〜ｂｌ５：
２ｎｄ ＰＩＸが，３，ｄ−ＣＹＣＬＥ時はｂ １ ６
〜ｂ２３ ： ３ｒｄＰ Ｉ ＸがそれぞれＬ−Ｕ−Ｔ
アドレスＡＩ６〜Ａ２３としてＬ−Ｕ−Ｔ１０７に与え
られる。Ｌ−Ｕ−ＴアドレスＡ。〜Ａ１５は全て゜“０
″が与えられる。
モノクロ・モード時、即ち１画素当りのカラー・コード
のビット数が１ビットの場合は、２４ＣＹＣＬＥが起動
され、２４画素分がフレーム・バッファ１０４に書込ま
れる。
のビット数が１ビットの場合は、２４ＣＹＣＬＥが起動
され、２４画素分がフレーム・バッファ１０４に書込ま
れる。
以上説明したように本発明は、モード・レジスタに設定
した１画素当りのカラー・コードのビット数に応じてプ
ロセッサが表示画素情報として与えるカラー・コードを
ルック・アップ・テーブルのアドレス・データに変換し
、ルック・アップ・テーブル参照後の各色個別の階調コ
ードの形式でフレーム・バッファに格納するように構戒
することにより、１画素当りのカラー・コードのビット
数が異なる描画データが混在する場合の描画バス幅の有
効活用を可能とし、結果として描画性能を向上できると
いう効果がある。
した１画素当りのカラー・コードのビット数に応じてプ
ロセッサが表示画素情報として与えるカラー・コードを
ルック・アップ・テーブルのアドレス・データに変換し
、ルック・アップ・テーブル参照後の各色個別の階調コ
ードの形式でフレーム・バッファに格納するように構戒
することにより、１画素当りのカラー・コードのビット
数が異なる描画データが混在する場合の描画バス幅の有
効活用を可能とし、結果として描画性能を向上できると
いう効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
動作を示す説明図、第３図は従来例を示すブロック図で
ある。 １０１・・・マイクロプロセッサ、１０４・・・フレー
ム・バッファ、１０５・・・表示同期回路、１０７・・
・ＬＵＴ、１０８・・・Ｄ／Ａコンバータ、１１１・・
・ＬＵＴ制御回路、１１２・・・モード・レジスタ。
動作を示す説明図、第３図は従来例を示すブロック図で
ある。 １０１・・・マイクロプロセッサ、１０４・・・フレー
ム・バッファ、１０５・・・表示同期回路、１０７・・
・ＬＵＴ、１０８・・・Ｄ／Ａコンバータ、１１１・・
・ＬＵＴ制御回路、１１２・・・モード・レジスタ。
Claims (1)
- 各プレーンを赤、青、緑の１ビットに対応づける各色個
別の階調コードの形式で表示画素情報を格納する各色複
数プレーン構成のフレーム・バッファと、プロセッサが
表示画素情報として与える１画素当りのカラー・コード
のビット数を設定するモード・レジスタと、該モード・
レジスタの設定に従つてカラー・コードをルック・アッ
プ・テーブルのアドレス・データに変換するとともに前
記フレーム・バッファへの書き込み信号を発生するルッ
ク・アップ・テーブル制御回路と、該ルック・アップ・
テーブル制御回路が与えるアドレス・データを赤、青、
緑各色の階調コードに変換し前記フレーム・バッファへ
の書込みデータとして出力するルック・アップ・テーブ
ルと、前記フレーム・バッファが出力するディジタルな
階調コードをアナログビデオ信号に変換するＤ／Ａコン
バータと、前記フレーム・バッファの表示読出しを制御
するとともにＣＲＴ表示の為の同期信号を発生する表示
同期回路を有することを特徴とする図形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19550589A JPH0358290A (ja) | 1989-07-27 | 1989-07-27 | 図形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19550589A JPH0358290A (ja) | 1989-07-27 | 1989-07-27 | 図形表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358290A true JPH0358290A (ja) | 1991-03-13 |
Family
ID=16342201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19550589A Pending JPH0358290A (ja) | 1989-07-27 | 1989-07-27 | 図形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358290A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104188A (ja) * | 1986-10-22 | 1988-05-09 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
-
1989
- 1989-07-27 JP JP19550589A patent/JPH0358290A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104188A (ja) * | 1986-10-22 | 1988-05-09 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5559954A (en) | Method & apparatus for displaying pixels from a multi-format frame buffer | |
| JPH0222957B2 (ja) | ||
| JPS6025794B2 (ja) | カラ−図形表示装置 | |
| JPS59208586A (ja) | ビデオ画像表示装置 | |
| JPS6073575A (ja) | デ−タ表示装置 | |
| JPH0358290A (ja) | 図形表示装置 | |
| JPS62254185A (ja) | 図形表示装置 | |
| JPH0493987A (ja) | 図形表示装置 | |
| JPS63178294A (ja) | 図形表示装置 | |
| JPS6292992A (ja) | フレ−ムメモリ装置 | |
| JPH052381A (ja) | 図形表示装置 | |
| JPH02135493A (ja) | 図形表示装置 | |
| JPH04344694A (ja) | 図形表示装置 | |
| JPH087555B2 (ja) | 表示合成装置 | |
| JPH02254532A (ja) | 図形表示装置 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| JPH028892A (ja) | グラフィックディスプレイ | |
| JPS62246091A (ja) | 表示図形録画装置 | |
| JPH0535243A (ja) | 画像処理装置 | |
| JPS60222894A (ja) | 表示装置 | |
| JPH08129368A (ja) | グラフィックスサブシステムおよびその制御方法 | |
| JPS6319697A (ja) | 図形表示装置 | |
| JPS63113495A (ja) | 図形表示装置 | |
| JPH0497390A (ja) | 表示装置 | |
| JPH02146589A (ja) | カラー合成装置 |