JPH08502836A

JPH08502836A - 水平ブランキング中ｃｌｕｔ（色検索表）を更新する方法および装置

Info

Publication number: JPH08502836A
Application number: JP6511013A
Authority: JP
Inventors: ロバートジョセフミカール; ディヴィッドルイスニードル; テジュジャマトマルクブチャンダニ
Original assignee: ザスリーディーオーカンパニー
Priority date: 1992-11-02
Filing date: 1992-11-02
Publication date: 1996-03-26
Also published as: BR9207170A; EP0667023A4; AU3063792A; EP0667023A1; WO1994010677A1

Abstract

(57)【要約】色検索表（２００）を更新し、マルチメディア・コンピュウター等種々の用途に使用されるビデオデータを拡張する装置と方法。色検索表更新スキームにより表内の１エントリまたは表内のすべてのエントリまで選択的に更新させる。色検索表（２００）の更新は水平ブランキング期間中に行われる。この表は２つのバッファより構成され、これら２つのバッファ（１２５、１２６）の結合出力はユーザにたいする多様な色をエンハンスする。

Description

【発明の詳細な説明】水平ブランキング中ＣＬＵＴ（色検索表）を更新する方法および装置関係出願にたいするクロス・リファレンスこの出願はに関する。代理人事件整理番号ＭＤＩＯ４２２２のもと、同時出願された、発明者マイカル他による、オーデイオ／ビデオ・コンピュータ・アーキテクチャなる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；代理人事件整理番号ＭＤＩＯ３０５０のもと、同時出願された、発明者マイカル他による、多段補間を使用するビデオディスプレイの解像エンハンスメントなる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；代理人事件整理番号ＭＤＩＯ４２２０のもと、同時出願された、発明者デビドＣ・プラットによる、３次元音を発生する方法なる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；代理人事件整理番号ＭＤＩＯ３０４０のもと、同時出願された、発明者マイカル他による、スプライト表現プロセッサを制御する方法なる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；代理人事件整理番号ＭＤＩＯ４２３２のもと、同時出願された、発明者ニードル他による、改良コーナー算出エンジンと改良多角ペイントエンジンを有するスプライト表現システムなる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；代理人事件整理番号ＭＤＩＯ４２５０のもと、同時出願された、発明者マイカル他による、水平ブランキング中ＣＬＵＴを更新する方法および装置なる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；代理人事件整理番号ＭＤＩＯ４２３０のもと、同時出願された、発明者デビドＣ・プラットによる、画像データを処理する改良方法と装置なる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第；および代理人事件整理番号ＭＤＩＯ４２７０のもと、同時出願された、発明者ニードル他による、プレーヤバス装置と方法なる名称のＰＣＴ特許出願番号第、及びこれも同時出願された、同じ発明者による、同じ名称の、米国特許出願番号第。関係出願はすべて、普通に本願に譲渡され、すべて全体としてここに文献として組み入れられる。発明の背景１．技術分野本発明は、一般にディジタルイメージ処理、及びディジタルイメージの発生と表示に関する。さらに詳しくは、本発明はイメージを創生するのに必要な画素データ量の減少に関する。２．関係技術の説明近年、可視像の提示および予提示処理は最初のアナログ電子形式から本質的ディジタル形式に転じている。ディジタル形式では、発生画像の各画素は、それぞれＲＧＢビデオガンに送出される赤（Ｒ）、緑（Ｇ）および青（Ｂ）により作られる。各画素の解像は色を表すのに使用されるビット数により定められる。たとえば、もし８ビットを使用して３つの色の各々を表すとすれば、各画素は２８ｘ２８ｘ２８＝２２４＝１６，７７７，２１６のシェードを有することになる。このように多数の色可能性は望ましいが、画素あたり８ビットは入手可能なメモリおよびプロセッサ源に有意な緊張を与える。許容処理量速度でこのように多数の色可能性を処理できるメモリおよびプロセッサのコストはかなり大きく、従って、ディジタルイメージ発生システムの設計者は、必ず余裕性を維持するため低イメージ品質（４−５ビット／色／画素）のシステムを製造しなければならない。（１画素１色の）８ビット解像を維持しながらメモリ条件を減ずる１つの試みとして、減少ビットサイズ、たとえば、５ビットのフィールドを使用し、このフィールドを、色検索表（以下、”ＣＬＵＴ”という）を使用して拡大している。ＣＬＵＴはメモリおよびプロセッサの下流に置かれるため、これら源は５ビット／色／画素を処理できればよく、処理量速度を有意に増加しかつ所要メモリを減少させる。ＣＬＵＴは（他の形式のメモリ、たとえば、フラッシメモリでも適当であるが）普通には、ランダム・アクセス・メモリであり、つぎのように作動する。減少ビットサイズのフィールド、上記例で、５が、色当たり、２⁵＝３２可能な入力アドレス値を条件に、ＣＬＵＴのアドレスラインに接続される。この５ビット入力値は、ＣＬＵＴで、８ビット拡大値に変換される。５から８への変換の特定変換データはシステムプロセッサにより特定され、ＣＬＵＴにダウンロードされる。従って、このようにして、メモリおよびプロセッサ源は各画素の５（Ｒ）＋５（Ｇ）＋５（Ｂ）のみを処理しなければならないが、画素あたり８＋８＋８＝２４ビットの色データが得られる。しかし、所望範囲の色を得るＣＬＵＴでは、変換データを更新しなければならない。この更新は、変換データが使用されていない期間に、言い換えれば、ビデオデータがＣＬＵＴからビデオガンに流れ出ない期間に行わなければならない。ＶＧＡ積分回路を使用する現在の多くの安価なコンピュータでは、これは垂直ブランキング期間になされる。垂直ブランキング期間とは、電子銃がフィールドの最後のラインの回復を終了してから次ぎのフィールドの第一ラインを開始するまでの期間である。タイミング関係を完全に評価するには、（ビデオとグラフィック）画像の発生と表示を簡単に論議しなければならない。（通常の大きさのコンピュータ・モニター用の）写真状連続性を得るため人間の目に見える画像を創生するには、５００ｘ５００画素のマトリックスで十分であると定められている。現在の多くの安価なコンピュータ・システムに使用されるＶＧＡグラフィック標準は、６４０ｘ４８０画素の寸法を有する表示マトリックスの効果に接近している。標準鮮明度ＮＴＳＣ放送テレビも、１対のフィールド当たり５２５ラインを有する飛び越しフィールドに依存する表示技術と、１ライン当たり約５００のＲＧＢ色ドットと同等な水平走査帯域幅（アナログ）の効果に接近している。画像は、飛び越しまたは非飛び越しとして知られる２つの走査モードの１つを使用して創生される。飛び越し走査では、電子銃は、第１パスで隔水平ラインを走査し、第２パスで介在ラインを埋める。たとえば、４８０水平ラインのフレーム（１つの完全なスクリーン）では、奇数番号のライン（２４０）が第１パス中になされ、偶数番号のライン（２４０）が第２パス中になされる。非飛び越しモードでは、すべての４８０ラインが上から下に順次ラスター走査される。飛び越しまたは非飛び越しモードが使用されるかどうかに関係なく、電子銃は、（観者の視角から見て）左から右へ水平ラインを引くと導通され、つぎの水平ラインを引くため所定位置になるように右から左に移動すると導通されない。電子銃は、が右から左に移動すると導通されな期間を水平ブランキング期間を呼ぶ。この期間のおよその長さは１１．１μである。フレームの完成後、電子銃がスクリーンの下方左側コーナから上方右側コーナへ戻って移動し、つぎのフレームを引き始める所定位置になる。電子銃はこの期間中は導通されず、上記のように、この期間を垂直ブランキング期間を呼ぶ。この垂直ブランキング期間のおよその長さは１０９０μｓである。上記で指摘したように、従来の表示装置は垂直ブランキング期間中にＣＬＵＴを更新した。より最近の従来のＣＬＵＴ更新案は水平ブランキング期間中に変換データを修正を企図している。このような企図の１つでは、２５６の色は１６のパレットに分割され、各パレットは１６の色を含む。水平走査データの各ラインは、これら１６のパレットの１つを指すヘッダにより進行される。このようにして、２５６の色値は色検索表で得られるが、１つは１度に１６の項目だけの予調整表の選択に限定される。水平ブランキング期間中に色検索表を修正する、この企図は、１部、この期間中に適切に色修正を行うにあたり困難を示している。さらにまた、２５６の色はフレームごとに得られ、色パレット全体に使用されるメモリ量は画素データの実際の水平走査中に使用される量の１６倍である。発明の要約従って、本発明の目的は、水平ブランキング期間中に色検索表を完全に更新することにある。本発明の他の目的は、水平ブランキング期間中に色検索表を選択的に更新することにある。本発明のさらに他の目的は、多段色検索バッファを提供し、これらバッファの出力を結合して、投影に使用される色の総数を増加することにある。本発明のさらに他の目的は、独立のソースから画像データを同時に伝搬し、ビデオ画素データを色検索表に拡大してこれら両信号の少なくとも１部をディスプレーに投影することにある。これら及び関係の目的は、ここに開示され水平ブランキング中ＣＬＵＴ（色検索表）を更新する方法および装置の実施により達成される。本発明によるＣＬＵＴを更新する方法および装置は関連ディスプレーの水平走査・ブランキング期間をモニターする。水平走査期間中、ビデオデータは色検索表で拡大されるかまたは表をバイパスしてバイパス・ユニットで拡大される。本発明のシステムはまた、ビデオ画素データと画像データが同時にディスプレイーの異なる部分に投影されるように、独立ソースから画像データを同時に伝搬できる。ＣＬＵＴの更新は水平ブランキング期間中に行われる。更新案は選択的で、表全体またはその小部分のみを更新できる。ＣＬＵＴは２つのバッファより構成され、そこからの出力の組み合わせにより投影に使用される色数を増大する。本発明のＣＬＵＴ装置および方法の使用により、投影に使用される色数を劇的に増大する。この、および他の明確な効果は以下の詳細な説明を吟味した後により明らかになる。図面の簡単な説明本発明は、同じ符号で同じ部分を示す、図面の参照により、良く理解される。図１はオーディオ／ビデオシステムの全体ブロック線図である。図２は水平走査期間と水平ブランキング期間とそれらのＣＬＵＴダウンロードおよびビデオデータ読み取りへの対応との関係を示す線図である。図３はＣＬＵＴ制御ユニットのブロック線図である。図４は水平走査の視角からの、ある事象のタイミングを示すタイミング線図である。図５は同期・水平カウントユニットの略／ブロック線図である。図６はインターフェースユニットの略図である。図７は図６に関係して使用されるタイミング線図である。図８はＣＬＵＴのブロック線図である。図９は現在／以前回路の略図である。図１０は読み取り可能回路の略図である。図１１はコピー制御回路の略図である。図１２は図８のＣＬＵＴの１部のさらに詳細図である。図１３は読み取りサイクルのタイミング線図である。図１４はコピーサイクルのタイミング線図である。図１５は書き込みサイクルのタイミング線図である。図１６は指令・バイパスユニットのブロック線図である。詳細な説明本発明は、同時に出願され上記に列挙した特許出願に開示されているようなビデオ画像処理・表示システム（これに限定されない）において作動する。本発明を理解するため、本発明が使用されるシステムの概略を示した後、発明のさらに詳細な説明をする。図１を参照すると、好ましい実施例のＣＬＵＴ２００とＣＬＵＴ制御ユニット（ＣＣＵ）２５０を組み入れたビデオ画像処理・表示システム１００のブロック線図が示されている。このようなシステム１００の主要な特徴は、コストが比較的安価で、しかも、リアルタイムで複雑な画像シーンを取り扱いかつ、それらを比較的高解像で表示する機構を提供することである。この特徴が可能出あるのは、一部、システム内に単一積分回路（ＩＣ）チップにＣＬＵＴ２００とＣＣＵ２５０を含む、オーディオ／ビデオ・プロセッサを含むことによる。他に記載無き限り、システム１００のすべてまたは殆どの部分は単一プリント回路板９９に設けられ、回路成分は回路板９９に取り付けられた１つまたは複数個の積分回路（ＩＣ）内に存在する。更に又、他に記載無き限り、回路のすべてまたは殆どは、ＣＭ０Ｓ（相補酸化金属半導体）技術にもとずいている。（図示せざる）オフボード電源は電力を回路板９９に供給する。システム１００は、リアルタイム画像データ処理ユニット（ＩＰＵ）１１０、ビデオアドルス・マニピュレータ１１５、多段独自アドルス可能格納バンクを有するシステムメモリ・ユニット１２０、前記オーディオ／ビデオプロセッサ１４０、オーディオ／ビデオ出力回路１５２およびホームＴＶとしての表示ユニット１６０を含む。システム１００はまた、オペレータ１７０にシステム１００と相互作用させる、ジョイスチック１７５等インターアクチブ装置に接続されるプレーヤバス１７８、ＣＤＲＯＭドライブおよび他のハードウエアに接続される拡張バス１９０、および外部オーディオ／ビデオ入力・制御ユニット１９５も含む。作動に際し、アドレス・マニピュレータ１１５により制御される方法で、ビデオデータがシステムメモリ１２０からＣＬＵＴ２００に読み込まれる。ＣＬＵＴ２００において、このデータは拡張されてから補間回路１５０に送られ、ここで、オーディオ／ビデオ出力回路に出力されてモニターに表示される前に低から高解像に補間される。画像データ処理ユニット（ＩＰＵ）１１０は、アドレス・マニピュレータ１１５からシステムメモリ１２０にアドレス信号をクロックするため使用されるアドレス・マニピュレータ・クロック発生器１０８（１２．２７２７ＭＨｚ）と同期しそれより高い周波数で作動するプロセッサ・クロック発生器１０２（１または２により分割される５０．０９７８９６）により駆動される。ＩＰＵ１１０、英国ケンブリッジのＡｄｖａｎｃｅｄＲＩＳＣＭａｃｈｉｎｅｓＬｔｄ．から入手できる（図示せざる）ＲＩＳＣ形２５ＭＨｚまたは５０ＭＨｚＡＲＭ６０マイクロプロセッサを含む。（図示せざる）複数個のスプライト表現エンジンと（図示せざる）直接メモリアクセス（ＤＭＡ）ハードウエアもＩＰＵ１１０内に設けられている。ＩＰＵ１１０は、システムメモリ１２０内に格納される２進化データ（たとえば、１２５）をアクセスし、格納データを十分な高速で修正して、ビデオ表示ユニット１６０に表示される高解像画像１６５にリアルタイム・アニメーションが生じてるという幻影を観察者１７０に起こさせる。多くの場合、観察者１７０は、観察者のリアルタイム・レスポンスを画像データ処理ユニット（ＩＰＵ）１１０に表すプレーヤバス１７７に信号１７８をフィードバックする、制御パネル１７５上のボタンまたはジョイスチックその他入力手段を作動して生きているような画像１６５に相互作用的に影響を及ぼす。ＩＰＵ１１０は、システムメモリ１２０に連動されて、ＩＰＵ１１０が、サイクル・スチール方式または独立アクセス方式でシステムメモリ１２０内に格納される種々の制御・画像データストラクチャに読み書きアクセスするようになっている。開示発明のためには、ＩＰＵ１１０の内部ストラクチャは重要ではない。下記形式の生きているような低解像画像データストラクチャを得るため高速でシステムメモリ１２０の内容を装荷・修正する手段であればよい。システムメモリ１２０は、本願では、２メガバイトのデータを格納するだけの最小容量を有するが、１６メガバイトに拡張できる。２メガバイトが好ましいが、絶対的な最小または最大格納容量ではない。システムはまた、より大きいまたは小さい容量のシステムメモリでも作動する。例として、システムメモリは、１メガバイトのビデオＲＡＭ（ＶＲＡＭ）と１メガバイトのＤＲＡＭとより構成される。メガバイトのＶＲＡＭは（以下で説明する、２ｘ１５３６００の）現在・以前フレーム・バッファを格納するため必要で、残余のメガバイトはＶＲＡＭでよいが、ＤＲＡＭは安価なため使用される。フラッシ・メモリ等他のメモリ装置も、ＲＡＭに代えて使用に適している。利用されるメモリの形式に関係なく、システム・メモリのアクセスタイムはアドレス・マニピュレータ・クロック発生器１０８とプロセッサ・クロック１０２の要求に一致するよ短くしなければならない。物理的には、システムメモリ１２０は、各バンクがそれ自身のアドレス・ポートと１６ービット幅広データポートを有する、左右の独自アドレス可能バンク１２０Ｌ，１２０Ｒに分割される。これにより、ＣＬＵＴ２００、ＣＣＵ２５０等ハードウエアを、システムメモリ１２０内の２つの別個アドレス可能１６ービット”ハーフワード”に同時アクセスさせる。画像データ処理ユニット（ＩＰＵ）１１０がシステムメモリ１２０内のデータをアクセスしているとき等、殆どの場合、同じアドレスがシステムメモリ１２０の両バンクに与えられ、従って、システムメモリ１２０は、単位３２ービット幅広ワード格納システムとしての機能を有する。しかし、解像エンハンス・サブシステム１５０がシステムメモリ１２０からデータを取り出しているとき、左バンク・アドレス・ワードＡＢ₀は右バンク・アドレス・ワードＡＢ₁と異なるようにすることが出来る。それらはまた、所望により同じにしてもよい。システムメモリ１２０は、低解像、現在フレームバッファ区域（ｃＦＢ）１２５を含む、種々のシステムメモリ・アドレス区域に画像限定データを含むようにプログラムされている。システムメモリ１２０はまた、（図示せざる）他の区域での画像表現制御データ、（図示せざる）さらに他の区域でのＩＰＵ１１０が実行する指令コード、および（図示せざる）ＣＬＵＴダウンロードの色パレットを含む。現在フレームバッファ区域（ｃＦＢ）１２５に加え、システムメモリ１２０は、現在フレームバッファ区域（ｃＦＢ）１２５に格納されているデータと同様な低解像画像データを格納する、以前フレームバッファ（ｐＦＢ）１２６等１つ以上の他のフレームバッファ区域をよく含む。各フレームバッファのサイズは、ラインＸ２４０ライン＝１５３６００バイト当たり２バイト（１６ビット）Ｘ３２０バイトである。所望により、システムメモリ１２０は、また、外部ビデオ・ソースから高解像画像データ（６４０ｘ４８０画素）を格納できる。外部ソースからのビデオは普通、アナログであり、通常、高解像（６４０ｘ４８０）ディジタル・データに変換される。外部ビデオはまた、システムメモリ１２０をバイパスして、オーディオ／ビデオ・プロセッサ１４０に直接入力されてもよい。アクセスタイムをエンハンスするため、システムメモリ１２０は”ページ”に分割され、各ページのサイズは、５１２ｘ３２（１ワード）ビットである。本実施例のシステムメモリ１２０は、１メガバイトのメモリを有するので、５１２ページある。これらページは、少なくとも１部が左バンクと右バンク間で同等に分割される、５１２ページを概念的に形成するように割り当てられる。行アドレスは５１２ページの１つを選択するようにデコードされ、列アドレスは５１２ワードの１つを選択するようにデコードされる。選択された３２ビットワードはついで、適当なシステムバスに置かれる。データがシステムメモリ１２０からシステム幅広バスに転送される手順は、同時出願された、同時係属米国特許出願番号第に詳述されている。システム１００は２つのシステム幅広バス、Ｓ−バスとＤ−バスとを有し、制御信号とシステム１００の構成部分間のデータを通過させる。Ｄ−バスは、主として、ＩＰＵにおけるＣＰＭの制御の下、またはＤＭＡにより、ＩＰＵとシステムメモリ間の（指令を含む）データの伝送に利用される。Ｓ−バスは、主として、システムメモリ１２０からオーディオ／ビデオ・プロセッサ１４０への、数形式のデータと制御信号の伝送に使用され、これら信号をオーディオ／ビデオ・プロセッサ１４０で処理する回路は本発明の重要な部分をなす。これら信号の第１信号は新たなＣＬＵＴダウンロードのＣＬＵＴ色パレットである。色パレットなる用語は、以後、変換データを説明するのに使用される。第２の形式は、リアルタイムでシステムメモリ１２０から読み出されるビデオ画素データであり、いずれもＣＬＵＴ２００により拡張され、またはＣＬＵＴ２００をバイパスする。第３形式は、ＣＬＵＴ２００がバイパスされるかどうか、水平および（または）垂直補間が求められるかどうかを示す、”表示コマンド”と以下称する、制御信号である。ＣＬＵＴ２００がバイパスされていない、またＨブランキング期間中コピーまたは更新されていないとき、ＣＬＵＴ２００は”読みとり”状態で作動しており、これは、この開示では、ビデオ画素データがシステムメモリ１２０から読み出されていることを意味し、ＣＬＵＴ２００により拡張され、補間回路１５０に送られて低解像から高解像にエンハンスされる。補間回路１５０は、非補間、垂直（Ｖ）補間のみ、水平（Ｈ）補間のみ、または、垂直・水平（ＶとＨ）両補間を選択的に行うことが出来るが、最低から最高解像へのエンハンスメントにはＶ・Ｈ両補間が必要である。この最も厳しい場合を、ＣＬＵＴ２００とＣＣＵ２５０のどの信号を補間回路１５０に出力しなければならないかを示すため簡単に説明する。上記のように、システムメモリ１２０は、左右半部分に分割され、各部分は画素限定データの１６ビット”ハーフワード”をＳ−バスに同時に置く。フレームバッファ１２５は、左右両メモリバンク１２０Ｌ、１２０Ｒに創生され、これらフレームバッファは任意に現在または以前として示される。現在および以前フレームバッファ１２５、１２６は補間プロセス中に使用され、システム１００に得られる色数をエンハンスし、総数は、に出願され、出願番号を有する、なる名称の、前記米国特許出願に詳述されている、補間１５０数学の積である。各フレームバッファは、ビデオデータの１つの完全なスクリーンまたは”フレーム”を完成するのに十分なビデオ画素データの７６８００１６ビット・ハーフワードを含む。Ｖ・Ｈ両補間が行われると、これらハーフワード各々は、緑５ビット、赤５ビット、青５ビットおよび一定の画素情報が使用される象限を示す２つの副位置ビットを含む。（なお、単軸補間のみでは、５ビットを使用して、青を表し、補間には１ビットのみを使用する）。システムメモリ１２０からのビデオ画像データの各読みとり中、２つの画素限定ハーフワード信号、Ｒｘ（ＬＲｏ）とＰｘ（ＬＲ１）が、（１４０）からのそれぞれシーリアル・クロック信号ＬＳＣ，ＲＳＣに応答して、それぞれシステムメモリ出力バス１２１、１２２を経てＳ−バス上に置かれる。これらバス１２１、１２２から、画素限定ハーフワードがＳ−バスを越してＣＬＵＴ２００に伝送される。ＣＬＵＴ２００は、事実上、２つの色検索表、現在ＣＬＵＴ２０１と以前ＣＬＵＴ２０２とを含む。フレームバッファ１２５、１２６の場合のように、”以前 ”と”現在”ＣＬＵＴ指示はまた任意である。しかし、以前フレームバッファ１２６から読み出されたビデオ画素データは以前ＣＬＵＴ２０２のみをアクセスし、現在フレームバッファ１２５から読み出されたビデオ画素データは現在ＣＬＵＴ２０１のみをアクセスする。ビデオ画素データの第１・３２ビットワードは、第１以前フレームバッファ画素と第２・フレームバッファ画素との定義を含む。以前フレームバッファ１２６からの１６ビットハーフワードが最初に処理され、そこから、補間データの２ビットまでが取り去られて補間回路１５０に送られる。（Ｖ・Ｈ補間における）緑の５ビット、赤の５ビットおよび青の５ビットは以前ＣＬＵＴ２０２に送られて、ここで、それらは各々、８ビットに拡張され、拡張されたものは補間回路１５０に読み出されて、同期的に２つの副位置ビットになる。つぎに、第１の現在フレームバッファ画素が処理され、同様な方法で、２つの副位置ビットが取り去られ、残りの１４ビットが現在ＣＬＵＴ２０１に送られて、ここで２４ビットに拡張されて、２つの副位置ビットに同期して補間回路１５０に送られる。このプロセスに続いて、補間回路１５０は第１以前画素、第１現在画素、第２以前画素、第２現在画素、等を受け入れる。各対の以前・現在画素が適時に整列されＶ補間を行い、逐次、隣接画素が整列されＨ補間を行う。Ｖ・Ｈ補間が本発明の１つの設計を考慮して例示されているが、本発明を実施する多くのうちの１態様にすぎないことを、反復することが重要である。図２を参照すると、水平走査期間と水平ブランキング期間とそれらのＣＬＵＴダウンロードおよびビデオデータ読み取りへの対応との関係を示す線図が示されている。この線図３００は種々のＣＬＵＴダウンロード計画案を示す。本発明の有意な側面は、ＣＬＵＴが各水平ブランキング期間中完全に新しい色パレットデータによりダウンロードされることにある。一般的なＣＬＵＴダウンロード・プロセスを以下説明する。アドレス・マニュピュレータ１１５は、水平走査の初めに開始するクロック音を計数する水平カウンターを含む。所定数の音に達した後、アドレス・マニュピュレータ１１５は、Ｓ−バスがＣＬＵＴリスト・トランスファに得られ、所望により、１が始まることを知る。ＣＬＵＴリストは色パレットおよび（または）表示コマンドワードの前の初期群の制御ワードより成る。各フレームの第１ラインでは、ＣＬＵＴ２００はある所定値にされる。しかし、これは、オーディオ／ビデオ出力回路１５２は第１の４水平ライン中画像を創生しないからモニター６０に見える画像に影響しない。ライン４の走査後の水平ラインブランキング期間が始まると、有効ＣＬＵＴデータのＣＬＵＴダウンワードが生ずる。ライン１ー４に画像を創生しないオーディオ／ビデオ出力回路の限定は、オーディオ／ビデオ出力回路１５２の限定にすぎず、発明の使用上の限定ではない。ＣＬＵＴダウンロードを制御するため、アドレス・マニュピュレータ１１５は、ＣＬＵＴリスト・アドレス・レジスター（ＣＬＵＴリストは色パレット・ワードを含む）と、現在フレーム・バッファ・アドレス・レジスターと、以前・フレーム・バッファ・アドレス・レジスターとを含む、いくつかのレジスターを含む。物理的に、これらレジスターはＲＡＭの位置を指す。特定のＣＬＵＴダウンロード・カウントを読みとる水平音カウンターに応答して、アドレス・マニュピュレータ１１５は、Ｄ−バスの制御を求め、ＣＬＵＴリスト・アドレス・レジスターのアドレスを、そのアドレスライン１１０、１１４を越えて、システムメモリ１２０に送る。この位置の最初の４つのワードはＣＬＵＴリスト・ダウンロード制御ワードであり、それらは、ＣＬＵＴリスト・ダウンロード・プロセスにたいし許与されたバス時間の４つの音中に読みとられる。ＣＬＵＴリスト・アドレス・レジスターのＣＬＵＴリスト・アドレスは、ついで、色制御ワードまたは表示コマンド・ワードとなる、その後のＣＬＵＴリスト・データ・ワードにたいする点まで更新される。アドレス・マニュピュレータ１１５によりアクセスされる４つの制御ワード３１０は、アクセス順に示すと次ぎのとうりである。ＣＬＵＴＤＭＡ制御ワード：１ビットビット２２、Ｈブランキング期間中スリップ・ストリーム・キャプチュアを可能にする。１ビットビット２１、ビデオＤＭＡの作動を可能にする。１ビットビット２０、スリップ・ストリーム画像またはコマンドデータの２つのＤＭＡチャネルのうち１つを可能にする。１ビットビット１９、２４０または４８０画素が得られるかどうかを指示するため接近走査ラインのビデオモードをセットする。１ビットビット１８、"次ぎのＣＬＵＴリスト・アドレス"が絶対的か相対的かを指示する。１ビットビット１７、その後の走査ラインの"以前ラインビデオ・アドレス" が、モジュロを加算することにより、または各以前に使用された "現在ライン・ビデオ・アドレス"を再使用することにより算出されるかどうかを特定する。１ビットビット１６、"現在ラインビデオ・アドレス"の有効性を指示する (０は通常増分"現在ラインビデオ・アドレス"の使用を意味し、１は現在ＣＬＵＴリストに含まれる新アドレスの使用を意味する。 ) １ビットビット１５、"以前ラインビデオ・アドレス"の有効性を指示する (０は通常増分"以前ラインビデオ・アドレス"の使用を意味し、１は現在ＣＬＵＴリストに含まれる新アドレスの使用を意味する。 ) ６ビットビット１４ー９、このリストー４の左のワードの長さを指示する(４つのワードが現在ロードに既に装架されているので、ー４) ９ビットビット０ー８、次ぎのＣＬＵＴリストの処理前に待機するため走査ライン数を指示する。現在フレーム・バッファ・アドレスこのＣＬＵＴリストの処理後”現在”ライン画素データの取り出しを始める物理的アドレス以前フレーム・バッファ・アドレスこのＣＬＵＴリストの処理後”以前”ライン画素データの取り出しを始める物理的アドレス次ぎのＣＬＵＴリスト・アドレスＣＬＵＴＤＭＡ制御ワードに特記された走査ライン数が伝送された後、次ぎのＣＬＵＴリストを取り出すアドレス。次ぎのＣＬＵＴリスト・アドレスは絶対的または相対的である。特に図２に関係するＣＬＵＴＤＭＡ制御ワード３１１、３１５の２つのフィールドは、ＣＬＵＴリスト長さ（ビット１４ー９）と走査待ち（ビット８ー０）である。名前が示唆するように、ＣＬＵＴリスト長さは、直ぐに続くＣＬＵＴリストの３２ビット色またはコマンドワード数、言い換えると、表示路にダウンロードされる変換データ数を指示する。走査待ちは、この変換データが使用される走査ライン数を指示し、これはまた、ダウンロードを行わないで飛ばすの水平ブランキング期間ー１数である。ＣＬＵＴリストがＣＬＵＴを全体としてまたは選択的に更新するというのは重要である。全体として、この場合、新たな色データがアドレス毎に３つの個々の色表の各々に書き込まれることを意味する。選択的に、新たな色データがあるアドレスについて個々の色表のすべてに、または１つのアドレスのみについて１つの個々色表にのみに、またはそれら間の組み合わせに書き込まれることを意味する。色ワードのデータストラクチャにより、どのようにして、これら識別ダウンロードが達成されるかを概念的に示している。これらワードを処理する回路を、以下、図３により説明する。ＣＬＵＴリスト・ワードビット３１はワードが色パレットワードまたは表示制御（コマンド）ワードかどうかを指示する。ビット３１は色ワードの０である。下記のビットの説明（ビット３０ー０）はビット３１＝０のときのみ有効である。ビット３０ー２９は書き込み可能セレクタービットである。００＝すべての３つのＣＬＵＴに対する書き込み。０１＝青のみの書き込み。１０＝緑のみの書き込み。１１＝赤のみの書き込み。ビット２８ー２４はＣＬＵＴの５つのビットアドレスである。ビット２３ー１６は最上位のビット２３とともに赤色の８つのビットである。ビット１５ー８は最上位のビット１５とともに緑色の８つのビットである。ビット７ー０は最上位のビット７とともに青色の８つのビットである。ビット３１は常に、色パレットワードでは０である。ビット３１の１は、さらに以下で述べるように、オーディオ／ビデオ・プロセッサ１４０またはオーディオ／ビデオ出力回路１５２では表示コマンドワードを指示する。ビット３０ー２９は書き込み可能ビットで、色ビット０ー２３がすべての３つの色表に、または３つの個々色表の１つに書き込まれるかどうかを指示する。ビット２８ー２４はＣＬＵＴの可能な３２のアドレスの１つを指示する。同じ５つのビットはＲＧＢ個々ＣＬＵＴの各々に送り出される。残りの２４のビットは５つのビットアドレスの実際の８つのビット変換値を指示し、上記開示のように割り当てられる。上記のように、各トランスファにおけるＣＬＵＴリスト・ワード数はＣＬＵＴＤＭＡ制御ワード３１１、３１５に指示される。これも上記のように、ＣＬＵＴＤＭＡ制御ワードの第２フィールドは走査待ちフィールドである。走査待ちフィールドにより、水平走査ライン毎に、走査ラインの特定の選択でＣＬＵＴリスト・ダウンワードを、またはフィールド全体について１つのダウンロードのみをさせる。これら可能性は図２に明示され、また以下で説明する。ブロック３１０は、水平ブランキング期間中に処理されるＣＬＵＴ色パレット・コマンドワードを表す。前の走査ラインの走査期間の終了時、ブロック３１０は上記の方法で、アドレス・マニピュレータ１１５によりアクセスされる。このブロック３１０のアドレスは、強制ＣＬＵＴ３０３中、適切なアドレスが装架されるＣＬＵＴリスト・アドレス・レジスターにより与えられる。ワード３１１は、ＣＬＵＴＤＭＡ制御ワードであり、上記列挙のフィールドを含む。ワード３１２と３１３はそれぞれ、現在フレーム・バッファ・アドレスと以前フレーム・バッファ・アドレスとである。ワード３１４は、図２の例においてブロック３４２を指す次ぎのＣＬＵＴリスト・アドレスである。本発明においてダウンロードの融通性を説明する目的で、２つの例をあげる。第１の例は１つの走査ラインの完全なＣＬＵＴダウンロードを示し、第２の例は個々色表の２つの別個の位置のみのダウンロードを示す。個々の色表（２１０ー２１１）については、図８を参照して以下詳細に説明する。第１例の、１つの走査ライン中の完全なＣＬＵＴダウンロードにおいて、ＣＬＵＴＤＭＡ制御ワード３１１は、次ぎのＣＬＵＴダウンロード前に水平ブランキング期間は飛ばされないため、走査待ちフィールドにａ１を含み、３３の長さ（３２色項目と１バックグランド項目）はパレット長さフィールドにあり、ブロック３２０に色パレットワード数を指示する。制御ワード３１２は現在フレーム・バッファの第１ハーフワードを指し、制御ワード３１３はブロック３４０において以前フレーム・バッファの第１ハーフワードを指す。ついでアドレス・マニピュレータ１１５はシステムメモリ１２０からＣＬＵＴ制御ユニット２５０への３３ＣＬＵＴ色ワードのＤＭＡトランスファを始める。この例で、完全なＣＬＵＴダウンロードが行われているので、各色パレット・データ・ワードのビット３０ー２９は００となり、色値ビット０ー２３をＣＬＵＴ２０１に書き込ませる。次ぎの色パレット・アドレス・ワード３１１の内容は、古い色パレット・アドレスを越えて色パレット・アドレス・レジスターに書き込まれる。ＣＬＵＴダウンロードを終了し、必要なアドレス・ポインターを更新すると、ＣＬＵＴ２００はシステムメモリ１２０からのビデオ画素データの次ぎの読み出しの準備ができている。読み出しプロセスは再び、アドレス・マニピュレータ１１５により制御され、アーディオ／ビデオプロセッサ１４０により送られる水平同期化信号によって開始される。トランスファ中、一度に３２ビットがシステムメモリからシフトされる。転送された最初の３２ビットワードは、以前フレーム・バッファからの第１ハーフワードを含み、転送された第２ワードは、現在フレーム・バッファからの第１ハーフワードを含む。このよにして、別の１６ビットハーフワードは現在検索表２０１と以前検索表２０２とを通過し、ここでそれらの色提示が画素当たり２４ビットに拡張される。ついで、補間回路１５０は、以前走査ラインの第１画素、現在走査ラインの第１画素、以前走査ラインの第２画素、現在走査ラインの第２画素、等を受け入れて、補間回路１５０は水平・垂直両補間を行う。水平走査計数が終了すると、補間回路１５０は、次ぎのＣＬＵＴ色パレット・ダウンロードを始める。走査待ちレジスターは質問され、１であるので、次ぎのＣＬＵＴダウンロード前に飛び越すべきラインが無いことを指示し、アドレス補間回路１５０はデータ転送を始め、次ぎの４つのＣＬＵＴダウンロード制御ワード３１５ー３５４はアドレス補間回路１５０に装架される。この例では、ＣＬＵＴ表２０１の２つの値だけが変えられ、新たに構成したＣＬＵＴ２０１は次ぎの４つの走査ラインに使用される。従って、パレット長さレジスターの内容は２で、走査待ちの内容は４である（４つの走査ライン間に３つの水平ブランキング期間がある）。上記の例のように、ＤＭＡトランスファは開始し、パレット長さレジスターが０を含み、２つの色パレット・データワード３５７、３５８が転送されたことを指示するまで続く。第２例に続き、色パレット・データワード３５７は青色表の１ワードのみを変える。こうするため、ビット３０ー２９は０１を読みとり、青ＣＬＵＴ２１２（図８）の書き込み可能を作動させ、ビット２３ー１７の値がビット２８ー２４により特定されたメモリ位置に書かれる。この場合、他の最下位ビットは”ドントケア”である。同様に、色パレットデータワード３５８は緑検索表の１ワードを変える。従って、ビット３０ー２９は１、０で、ビット１５ー８は書き込み値をアドレスビットにより指示された位置に与える。ダウンロードが終了し、新たなパレット・アドレス・ワード３５４が次ぎの色パレット・アドレス・レジスターを次ぎの色パレットの位置の点に更新する。４つの走査ラインが現在ＣＬＵＴ情報に描かれるので、次ぎのＣＬＵＴダウンロードは、他の水平ブランキング期間には行わない。そのため、ワード３５４の内容は水平ブランキング期間３７０中にアクセスされる色パレットを指す。ブロック３５９（一部のみ示す）を走査するために使用される水平計数の終了に向け、アドレス・マニピュレータ１１５は、１かどうかをみるため走査待ちレジスターに質問する。本実施例では、走査ラインレジスターは４に等しく、３つの水平ブランキング期間が次ぎの色パレット転送まで飛び越されることになる。走査ライン・レジスターは１だけ減ずる。水平ブランキング期間３６０中の場合のように、水平ブランキング期間３６２中、走査待ちレジスターは減じ、メモリに連続的に配置される、走査データの次ぎのラインが処理される。この手順は、走査待ちレジスターが１に減ずるまで水平ブランキングタイム３６４中再び繰り返される。第４水平ブランキング期間３７０が生ずると、走査待ちレジスターは質問され、内容＝１が発見されると、ＣＬＵＴダウンロードが開始される。アドレス・マニピュレータ１１５は（ワード３５４により設けられる）色パレット・アドレス・レジスターにより指示された制御ワードをアクセスし、ＣＬＵＴダウンロードを上記のように行う。このとき、色パレットデータ転送を行い、初期制御ワードはその後の現在および以前のフレーム・バッファアドレスを、また次ぎの色パレットのアドレスを指す。図３を参照すると、ＣＬＵＴ２００を設けたＣＬＵＴ制御ユニット２５０の略図が示されている。３２ビットＳ−バスはインターフェース・ユニット（ＩＵ）４００でＣＣＵ２５０に接続される。ディジタル論理がＩＵ４００の内部に設けられ、３２ビット入力を３つの出力の１つに分割する。これら３つの出力のうち第１のものは、制御ユニット４５０またはＣＬＵＴ２００に接続される３２ビット・ワードである。第２出力は、ビデオ画素データと副位置ビットの１６ビットであり、ＣＬＵＴ２００またはバイパス回路５００への入力として選択される、ディマルチプレクサー５１０に接続される。ＩＵ４００の第３出力は、補間回路１５０に伝搬されるスリップーストリームデータのビットである。制御ユニット４５０は、ＣＬＵＴ制御ユニット２５０と、補間回路１５０とオーディオ／ビデオ出力回路１５２とに出力される表示コマンドワードをラッッチする。バイパス回路５００は、ｃｌｕｔ２００を使用したくないときの状態で、ビデオ画素データの１５ビットを２４ビットに拡張するために設けられる。同期化・水平計数ユニット５０は、アドレス・マニピュレータ１１５と、オーディオ／ビデオ・プロセッサ１５０とオーディオ／ビデオ出力回路１５２の間で同期化を行うために設けられている。これらユニットそれぞれを以下詳細に説明する。図４を参照すると、画素データの水平走査のタイミング線図が示されている。図３では、水平カウンター・同期化ユニット５０の略図を示す図５を参照するのが好ましい。回路５０は図４に示す信号を発生するためにある。オーディオ／ビデオ出力回路１５２は、１水平ラインの走査を終了してから次ぎの水平ラインの走査を始める位置にある時水平同期信号を発生する。ゲート５１において、この水平同期信号は、２つの水平計数デコーダ７４と７６の排他的ＯＲ（論理和）によりＡＮＤ（論理積）される。排他的ＯＲ７７は、オーディオ／ビデオ・プロセッサ１４０がオーディオ／ビデオ出力回路１５２からの水平同期を認めるウィンドウを画成する信号を出力する。ゲート５１の出力は回路水平同期信号（ＣＨＳ）である。この信号は、Ｄフリップ・フロップ５２に入力され、Ｈスタートとして出力される。Ｈスタートは、２つの付加的逐次配置フリップ・フロップ５３ー５４を介しゲートされ、これら２つの逐次配置フリップ・フロップ５３ー５４の出力はＨスタートとともにＯＲゲート５６に入力される。ＯＲゲート５６の出力は、フリップ・フロップ５３ー５４を介しＨスタートの伝搬により少なくとも３サイクルにわたり高くクロックされる。ＰＣＳＣと呼ばれるＯＲゲート５６の出力は、アドレス・マニピュレータ１１５に伝送される。アドレス・マニピュレータ１１５に到達するＰＣＳＣ信号が３つの連続サイクルにわたり高いとき、アドレス・マニピュレータ１１５の（図示せざる）水平カウンターが始動する。ＰＳＣＳからの第３連続論理高はまた同期化・水平計数ユニット５０の水平カウンター（”Ｈカウンター）７０を始動させる。このようにして、アドレス・マニピュレータ１１３はオーディオ／ビデオ・プロセッサ１４０と同期化される。ＰＣＳＣ信号は３つの論理高サイクルの直後いくつかの情報ビットを含む。これら論理ビットは、ａ１からフリップ・フロップ５４の出力により可能になる８セレクター５９に連続的に入力される。セレクター５９により設定されるカウントにもとずき、下記を伝送する：フレームの第１水平ラインを指示するＶＺ；ラインが奇数か偶数かを指示する、水平計数の最後のビットであるＶ＃；フィールド０またはフィールド１かを指示するＦ＃；強行ＣＬＵＴを指示するＦＣ：ＶＩＲＳモニター試験信号を発生するかどうかを指示するＶＲ；ＮＴＳＣまたはＰＡＬ形式を指示するＶＤ；フレームの最終水平ラインを指示するＶＬ。図５のタイムラインは次ぎの４つの部分に分割される：同期化、読み込み、コピーおよび書き込み。今述べた同期化部分はマイナス４で始まり、１４音（チック）以下で終わる。読み込み部分は音１１で始まり、デコーダ７１は、Ｈカウンター７０がいつ１１の計数に達したかを検出するように構成されている。この発生にもとずき、デコーダ７１は、読み込み可能（”ＲｅａｄＥＮ”）を、以下で述べるように、ＣＣＵ２５０のいくつかの位置へ送る。アドレス・マニピュレータ１１５は、ＬＳＣまたはＲＳＣの第１システムクロックをおくることによりそのＨカウンターの１１の水平計数に応答する。高解像ラインには６４０画素があり、各画素は２つの音を取るので、１つの水平ラインを走査するには１２８０の音が必要である。従って、読み込み期間は第１１音から約音１２９０までである。第２水平デコーダ７２は、水平カウンター７０がいつ音１２９３に達したかをデコードする。音１２９３により、読み込み作動が終了し、コピー可能信号（” ＣＯＰＹＥＮ”）はデコーダ７２により発生される。コピー可能信号は、現在ＣＬＵＴが以前ＣＬＵＴにコピーされる、コピー部分の開始を定める。ＣＬＵＴコピー作動は約３６音行って、音１３４０により、ＣＬＵＴは新しい色パレットデータのダウンロードにたいし得られる。デコーダ７３は、Ｈカウンター７０がいつ１３４０になるかを検出すうように設定され、この事象の発生により、デコーダ７３は、ロード可能（”ＷｒｉｔｅＥＮ）信号を発生する。ｃｌｕｔダウンロードは５０音以下を取るため、すべての作動は音１４００により終了する。オーディオ／ビデオ出力回路１５２から水平同期化信号を受信するウインドウは音１４００から音１８００まで創生される。これは、Ｈカウンター７０がこの計数に達すると論理高になる、１４００にデコーダ７３を設定することにより行われる。デコーダ７０の出力は排他的ＯＲゲート７７を介しゲート５１に伝搬され水平同期化信号でＡＮＤされる。デコーダ７６は、Ｈカウンター７０がいつ１８００の音計数に達したかを決定するように設定される。この事象の発生により、デコーダ７６の出力は論理レベル高になり、排他的ＯＲ７７は低不能ゲート５１進む。信号はＩＰＵ１１０にも送られ、オーディオ／ビデオ出力回路１１２からの同期化信号が割り当てウインドウ中受信されないことを指示する。図６を参照すると、インターフェース・ユニット（ＩＵ）４００の略図が示され、対応のタイミング線図が図６に示されている。ライン４１１はＳ−バスの１６最上位ビットを伝送し、左側レジスター４２０のデータ入力に接続される。ライン４１２は１６最下位ビットを伝送し、右側レジスター４２１のデータ入力に接続される。これら２つのレジスター４２０、４２１は結合して、３２ビット幅広ＳＣＡＰ信号を出力する３２ビットＳ−バス・キャプチャ・レジスターを形成し、（図示せざる）それ自身の水平ライン・カウンターを使用していつＬＳＣとＲＳＣを送るかを決定する、アドレス・マニピュレータ１１５からのＬＳＣとＲＳＣから導出される信号により可能とされる。ビデオ画素データのＳ−バス転送中、アドレス・マニピュレータ１１５は、ＬＰＳＣ信号をＩＵ４００に送り、ビデオデータが左側またはＳ−バスの最上位１６ビットに存在することを指示する。ＲＰＳＣ信号は、右側または最下位１６ビットに同じことを指示すため送られる。ＬＰＳＣは活低で、Ｄラッチ４０２に接続されるライン４０１に入力される。ＲＰＳＣも活低で、Ｄラッチ４０４に接続されるライン４０３に入力される。これら２つの信号のラッチされたバージョンはそれぞれ、（左側キャプチャでは）ＬＳＣＡＰと（右側キャプチャでは）ＲＳＣＡＰと呼ぶ。２つのゲート４０２、４０４の出力はゲート４０５でＯＲされ、キャプチャ・クロック可能信号（ＣＡＰＣＬＫＥＮ）を発生する。これら信号のタイミングは図７に示されている。レジスター４２０と４２１は確実エッジ・トリガーされ、図７を参照すると、ＬＳＣＡＰの立ち上がりエッジがライン４１１の内容をレジスター４２０にラッチすることが見られる。ＲＳＳＣＡＰの立ち上がりエッジがライン４１２の内容をレジスター４２１にラッチする。アドレス・マニピュレータ１１５は、バスの最上位ビットと最下位ビットを交互に、転送毎にＳ−バスにわたりビデオ画素データの１６ビットのみを送る。これは、別個左右側レジスター４２０、４２１と、左右側キャプチャ信号の交互との理由による。左右側ハーフワードはマルチプレクサー４２５により結合され、Ｉｎｐｕｔ（１５：０）としてライン４２６にわたり送られる１６ビット画素画成ハーフワードのストリームとなる。右側ワードが左側ワードに進むかどうかは重要ではなく、この流れは常に、以前ハーフワード、現在ハーフワード、以前ハーフワード、現在ハーフワード、等である。上記のように、ＣＬＵＴ２００とＣＣＵ２５０は、なし、Ｖだけ、Ｈだけ、または、ＶとＨ補間のデータを処理する。補間モードを選択する情報は各１６ビット画素画成ハーフワードに含まれ、次ぎのように分離される。補間の１軸を指示する、Ｉｎｐｕｔ（１５：０）の最上位ビット（１５）は取り去られて、補間回路１５０に送出される。補間の他軸およぶ（または）青色解像の第５ビットを指示できる、Ｉｎｐｕｔ（１５：０）の最下位ビット（０）は取り去られて、２つのＡＮＤゲート４７８と４７９に接続される。ＡＮＤゲート４７８の第２入力はコマンド・レジスター４７１のビット５に接続される。ビット５が活性であれば、Ｉｎｐｕｔ（１０）は青色解像の第５ビットとして使用される。ＡＮＤゲート４７９の第２入力はコマンド・レジスター４７１のビット４に接続される。ビット４が活性であれば、Ｉｎｐｕｔ（０）を使用して補間の１軸を選択する。従って、Ｉｎｐｕｔ（１５：０）の最下位ビットは、補間、色提示、それら両方または、いずれでもない、ものに使用される。ビデオ画素データは一度に１６ビット伝送されるので、各転送毎に１６ビットが得られる。そのように望むなら、これらビットはスリップーストリーム・データの転送に使用される。低解像のスリップーストリーム・データは画素毎に１６ビットであり、この場合、スリップーストリーム・データの１６ビットだけが、ビデオ画素データの各１６ビット転送に対して転送される。しかし、高解像スリップーストリームは２４ビット幅出あり、転送を行うには２クロック音が必要である。これは、２クロック音が各１６ビット・ビデオ画素データ転送に使用されるため、ＩＵ４００において、可能である。２つの１６ビット負エッジ・トリガー・レジスタ−３４０、３４１を使用して、スリップーストリーム・データの第１の１６ビットをラッチする。負トリガーは、スリップーストリームがシステム・クロックの下がりエッジ中最も安定しているため、使用される（図６の下がりエッジ・インジケータ４３９参照）。ビデオ画素データを含む側と反対側にラッチするために、ＬＳＣＡＰとＲＳＣＡＰはそれぞれゲート４３１と４３２で反転され、それぞれゲート４３３と４３４でＣＡＰＣＬＫＥＮでＯＲされる。得られた信号に、図７においてＬＳＳＣＡＰ（左側スリップーストリーム・キャプチャ）とＲＳＳＣＡＰ（右側スリップーストリーム・キャプチャ）とがラベルされる。たとえば、バスの左側にビデオ画素データの１６ビットがあれば、（その転送サイクル中）ライン４１１が、バスの右側であれば、ライン４１２がスリップーストリーム・データの第１の１６ビットを含む。ＬＳＣＡＰがビデオ画素データをラッチしている同じ期間に、ＲＳＣＡＰはスリップーストリームの第１の１６ビットをラッチしている。活低のＲＳＣＡＰ信号はＤフリップーフロップ４４５によりラッチされる。次ぎの音で、ＲＳＳＣＡＰは、レジスター４４１からの１６スリップーストリーム最下位ビットとライン４１２からの８スリップーストリーム最上位ビットとでラッチする２４ビットレジスタ−４５１を可能にさせる。同様な１６ビット・レジスター４４０、Ｄフリップーフロップ４４２と２４ビット・レジスター４５０を設け、３２ビット・トランスファの左側においてスリップーストリーム・データをラッチする。レジスター４４０、４４２、および４５０はＬＳＳＣＡＰにより可能にされる。２から１のマルチプレクサー４６０を設けて、左側レジスター４５０の出力またはライン４６１への右側レジスター４５１の出力を選択して、そこから、補間回路１５０に逐次伝搬する。前述において、一度に１６ビットが伝送される、ビデオ画素データの転送を述べた。色パレットまたは表示コマンド転送の場合、３２ビットの情報が送られる。３２ビット転送中、バスの両側をラッチするため、アドレス・マニピュレータ１１５は、同時ＬＳＣとＲＳＣ信号を送る。キャプチャ・レジスター４２０、４２１の出力は、ＳＣＡＰ（３１：０）として、３２ビット・インチ・コネクションを経て、表示コマンドと色パレットワードを処理するため表示コマンド・レジスター４７０、４７１と、ＣＬＵＴとに伝送される。回路４００がどのようにして、ワードがコマンド制御か色ワードかを決定するかを、以下に説明する。ＳＣＡＰ（３１：０）の２つの最上位ビットはワードの形式を示す。ビット３１は、制御ワードがあるかどうかを決定する。ビット３０は、制御ワードが主として、オーディオ／ビデオ・プロセッサ１４０のため、またはオーディオ／ビデオ出力回路１５２のためかを決定する。ビット３１の０は色パレット・データワードを指示し、この場合、レジスター４７０と４７１は、ＳＣＡＰ（３１：０）としてＣＬＵＴ２００に伝搬する３２ビット・ワードをラッチしない。２つの制御ワードは、それらをロード信号（活低）でゲートすることによりラッチされる。ビット３１はその反転形式で両レジスター４７０と４７１に入力される。ビット３０は、表示コマンド・レジスター４７１のためには反転されるが、オーディオ／ビデオ出力回路１５２レジスター４７０のためには反転されない。ロード信号の発生時に、ビット３１と３０が設定されれば、その後の表示コマンドが送られるまで、コマンド信号（２９：０）はラッチされ、レジスター４７１に保持される。ビット３１が設定されるがビット３０が設定されなければ、オーディオ／ビデオ出力回路１５２レジスター４７０は可能とされ、ライン（２９ー０）はラッチされる。レジスター４７０の出力はオーディオ／ビデオ出力回路１５２への（図示せざる）コネクションを有する。インターフェース・ユニット４００を説明したので、このユニットから出力される信号を処理する回路を以下説明する。これらは本質的に４つあり、それらは、ＣＬＵＴ読み込み（Ｉｎｐｕｔ（１５：０１））のビデオ画素データ、ＣＬＵＴ書き込み（ＳＣＡＰ（３１：０））の色パレット・データ、オーディオ／ビデオ・プロセッサ１４０の表示コマンド、およびオーディオ／ビデオ出力回路１５２の表示コマンドである。後の方は、発明を理解するためには重要出ないので、説明しない。図８を参照すると、ＣＬＵＴ２００の一般的略図が示されている。明確化のため、個々のＣＬＵＴ２１０の詳細な説明は図１２に示される。図１２の教示は２つの残りのＣＬＵＴ２１１と２１２に適用される。ＣＬＵＴ２００はその３つの主色にたいする次ぎの３つの個々のＣＬＵＴに分割される：赤ＣＬＵＴ２１０，緑ＣＬＵＴ２１１，および青ＣＬＵＴ２１２である。これら３つのＣＬＵＴ２１０、２１１、２１２の各々は、次ぎの３つの２から１のマルチプレクサーを有する：読み込みアドレス・マルチプレクサー２２０、２２１、２２２；書き込みアドレス・マルチプレクサー２３０、２３１、２３２およびデータ入力マルチプレクサー２４０、２４１、２４２。これら３つのＣＬＵＴはまた別個の書き込みと読み込み使用可能がある。なお、ＣＬＵＴ２１０ー２１２は別々に示されている。これは、それらの作動の理解を容易にするためである。ＣＬＵＴの実際の実施例は、単一ＲＡＭにおける隣接メモリ位置がある。読み込みアドレス・マルチプレクサー２２０ー２２２の２つの入力は、第１に、５ビットビデオ画素データ・アドレス、赤ＣＬＵＴ２１０の（１４：１０）、緑ＣＬＵＴ２１１の（９：５）および青ＣＬＵＴ２１２の（４：０）または（４：１）；第２に、現在から以前の色パレットコピーに使用される（図示および後述の）コピー制御回路からのアドルス・ライン（６：０）である。書き込みアドレス・マルチプレクサー２３０ー２３２の２つの入力は、第１に、ａコピー制御回路からのアドレス・ライン（６：０）で、第２に、ＳＣＡＰ（３１：０）からのビット２８ー２４である。データ入力マルチプレクサー２４０ー２４２の２つの入力は、第１に、ビット（２３：１６）が赤ＣＬＵＴ２１０に入力され、ビット（１５：８）が緑ＣＬＵＴ２１１に入力され、ビット（７：０）青ＣＬＵＴ２１２に入力さる、ＳＣＡＰ（２３：０）からの色パレット・データの２４ビットで；第２に、コピー・サイクル中に使用される各ＣＬＵＴ２１０ー２１１の８ビット（７：０）出力である。図３のタイムラインを思い出すと、水平走査または高解像ラインの”読み込み ”期間は約１２８０音（ライン当たり６４０画素につき２音かかる。この期間は、ＣＬＵＴコピー・コピーパレットダウンロード期間とともに、図５を参照して、上記のＨカウンター７０によりモニターされる。読み込み期間中、ＣＬＵＴ２１０ー２１２の各々に接続される、ＲｅａｄＥＮラインは使用可能になり、各読み込みアドレス・マルチプレクサー２２０ー２２２の入力選択は、５ビット・ビデオ画素データ・アドレスからそれぞれ入力を選択するように設定される。ビデオ画素データの５ビット各々は、以前または現在画素用であり、ＬＳＣ・ＲＳＣはこれを決定するため使用される（図９の以前／接続回路２８０参照）。上述のように、左側ハーフワードまたは右側ハーフワードがバスに送られる毎に、ＬＳＣとＲＳＣはアドレス・マニピュレータにより送られる。どの信号が初めにくるかに拘わらず、（図３の）音１１中のクロックは常に、以前が初めにくると指定されているから、以前のビデオが素のクロックとなる。以前または現在画素データを表す信号は、読み込みアドレス・マルチプレクサー２２０ー２２２の５画素アドレス入力ラインの各々に接続される付加的最上位アドレス・ビット（５）の形式である。以前画素データ中、このラインは、下方に引いて、各ＣＬＵＴ２１０ー２１２のアドレス位置を以前部分となるように付勢する。他の付加アドレス・ラインは、バックグランドの各ＣＬＵＴ２１０ー２１２における位置を示すもう１つの最上位ビット（６）である。ラインの水平走査が終了した直後、水平ライン計数は１２９２とほぼ等しいか、またはそれ以下である。新たな色パレットがダウンロードされれば、ＣＬＵＴの現在部分は以前部分にコピーされて、現在部分が新たな色パレットデータを受け入れるようにしなければならない。音１２９３で、コピー・デコーダ７２は使用可能にされ、適切なマルチプレクサー２２０ー２２２入力が選択される。位置１０００００で開始し、位置１１１１１１で終了すると、各ＣＬＵＴ２１０ー２１２の３２現在色パレット・バイトが読み出され、同じクロック・サイクルで、書き戻されて、位置００００００で開始し、０１１１１１で終了する。ＣＬＵＴコピーの後で、第３形式のＣＬＵＴデータ転送、ＣＬＵＴダウンロードを開始する。ＣＬＵＴ読み込みとＣＬＵＴコピーとほぼ同様に、ＣＬＵＴダウンロードまたは書き込み可能信号（”ＷｒｉｔｅＥＮ）が水平タイムラインに沿ってある期間（約１３４０から１４００の間）が発生される。ダウンロードでは、各３２ビット色パレット・データワードはＣＬＵＴ３２に送られる。ビット３２、２９は、書き込みが、すべてのＣＬＵＴまたは青２１２だけ、緑２１１または赤２１０だけになされるかどうかをデコードするデコーダ２２７に接続される。デコーダ２２７の出力は、ＣＬＵＴ２１０ー２１２の適切な書き込み可能に付され、（図示せざる）ＷｒｉｔｅＥＮ信号でＡＮＤされて適切なマルチプレクサー２３０ー２３２を使用可能にする。データラインＳＣＡＰ（２３：０）は上記のようにＣＬＵＴに接続される。どのように種々のマルチプレクサー入力が適切な時に選択され、またどのように適切なアドレス信号がマルチプレクサーに送信されるかの、理解を容易にするため、以前／現在、読み込み・コピー回路を以下説明する。図９を参照すると、ライン４２６（入力（１４：０１））に伝搬される１６ビット・ハーフワードが（図示せざる）以前または現在画素のビデオ画素データを含むかどうかを決定する回路を示す。この回路は本質的にＤフリップーフロップ２８１より成り、ＣＡＰＣＬＫＥＮ信号により設定される。ＣＡＰＣＬＫＥＮが使用されるのは、逐次順序に関係なく、ＬＳＣまたはＲＳＣの最初の発生を示す唐である。ゲート２８１は、第１ＬＳＣまたはＲＳＣ前に必ず生ずるＨスタート信号により使用可能とされる。ゲート２８１の反転出力はＤ入力にフィードバックされて、出力信号が２クロック音中同じ状態に留まることを確認する。これは、新たな以前または現在ハーフワードが１音ごとにのみ得られるからである。図１０を参照すると、読みとり選択回路２９０が示されている。読みとり選択回路２９０は、読みとりマルチプレクサー２２０ー２２２のどの入力がｃｌｕｔ２００への伝搬のため選択されるかを選択する機能を有する。ＣＡＰＣＬＫＥＮが再び使用されるのはＬＳＣまたはＲＳＣの発生を示すからである。しかし、読み取り選択には、読み取り可能後に発生する時のこの信号のみに関係がある。従って、これら２つの信号はゲート２９２で一緒にＡＮＤされ、Ｄフリップーフロップへの設定コマンドとして入力される。このフリップーフロップはＯＲゲート２９３を介しフィードバックされて、読み取り選択、ゲート２９３の出力が、ＣＡＰＣＬＥＮが状態を変えても使用可能のままとなる。コピー可能信号、コピーＥＮはＤラッチ２９３のリセット入力に接続され、水平タイムラインのコピー部分が開始するとラッチを使用不能にする。図１１を参照すると、コピー制御回路２８５が示されている。コピー可能信号（”コピーＥＮ”）はデコーダ７２から、０から３２カウンター２８６に接続される。このカウンター２８６は以前と現在ＣＬＵＴ毎に０ー３１アドレス（４：０）を発生する。アドレス（４：０）を指定する５つの出力ラインは５つの入力ＡＮＤゲート２８７によりＡＮＤされる。カウンターが計数３２に達すると、ＡＮＤゲート２８７の入力各々は、Ｓｗｉｔｃｈ信号の状態を変化させる論理高である。Ｓｗｉｔｃｈ信号を使用して、カウンター２８６により発生するアドレスかバックグランドかを選択する。Ｓｗｉｔｃｈ信号が論理レベル高であると、バックグランド・アドレスが選択される。デコーダ７２から入力されるコピーＥＮは書き込み可能（”ｗｒｉｔｅＥＮ” ）の反転形式でゲート２８８でＡＮＤされる。コピー可能選択信号（”ｃｏｐｙＥＮＳ”）は。、デコーダ７３から入力される書き込み可能が活性でない時だけ有効である。図１２を参照すると、赤ＣＬＵＴ２１０の略図が示されている。赤ＣＬＵＴ２１０は、より詳細であるが乱雑でないＣＬＵＴ作動の説明のため任意に選択される。図１４、１５および１６を参照すると、それぞれＣＬＵＴの読み取り、コピーおよびロードのタイミング線図が示されている。各々、各個ＣＬＵＴは６６ｘ８ビットである。現在部分２１０ｃは３２の８ビットワードを含み、以前部分２１０ｐも３２の８ビットワードを含む。１バイトが現在バックグランドと以前バックグランドに設けられる。各ＣＬＵＴは７アドレスライン（６：０）を有する。５つのライン（４：０）を使用して、位置１０００００から１１１１１１までの現在画素データをアドレスする。また、６つのライン（６：０）を使用して、位置００００００から０１１１１１に格納される以前画素データをアクセスする。以前バックグランド・レベルは位置１００００００に格納され、現在バックグランドは１００００１に格納される。図８に示すマルチプレクサーに加え、第２層のマルチプレクサーは各読み取り２２０ー２２２と書き込み２３０ー２３２アドレス・マルチプレクサーに進む。１組のこれらマルチプレクサー２６１ー２６４は赤ｃｌｕｔ２１０にたいし示されている。これらマルチプレクサーの第１のものは２から１マルチプレクサー２６１である。第１入力ラインは、最上位ビットが０のアドレスの７つのビットを含み、第２最上位ビットは現在／以前回路２８０出力に接続され、残り５つのアドレスラインはＩｎｐｕｔ（１４：１０）である。第２入力ラインは、０のストリングと現在／以前回路２８０出力に接続される最下位ビットとの後に最上位ビット１を有する。第１入力ラインは、以前か現在画素であるかを示す、５ビットのビデオ画素と１ビットを受け入れる。第２入力ラインはバックグランドのアドレスを与える。最下位ビットは再び以前または現在を指定する。マルチプレクサーのセレクターは図１６の、１５から１のＯＲゲート５３０から出力される検出バックグランド信号である。従って、バックグランドが検出されれば、マルチプレクサー２６１はバックグランド・アドレスを選択する。しかし、バックグランドが選択されなければ、５ビットビデオ画素が選択される。レジスター２６５はこのマルチプレクサー２６１の出力に接続されて、タイミング問題を軽減する。次ぎのマルチプレクサー２６２はコピーサイクル中使用され、最上位ビットで０、最下位ビットで１が入力される１アドレスを有し、コピーアドレス信号の５ビットがコピー制御回路２８５から発生される。第２入力ラインは現在バックグランド・アドレスにハード配線される。このマルチプレクサーはコピー制御回路２８５からのＳｗｉｔｃｈ信号により選択される。書き込みマルチプレクサー２３０の後に２つのマルチプレクサー２６３ー２６４がある。これらは共に、２から１のマルチプレクサーであり、マルチプレクサー２６３の第１ラインへの入力は最上位ビットで０、第２最上位ビットで１であり、色パレット・ワードビット（２８：２４）からは５アドレスビットである。第２入力ラインに、現在バックグランド位置を示すハード配線アドレス１０００００１がある。このマルチプレクサー２６３の選択は強カバックグランド、表示コマンド・ワードである。第２マルチプレクサー２６４はその第１入力に２つの最上位ビット位置に００と、コピー制御回路２８５からの５アドレスビットを有する。第２入力ラインは１００００００にハード配線される。このマルチプレクサーのセレクターもコピー制御回路からのスイッチ信号である。図１３を参照すると、読み込みサイクルのタイミング線図が示されている。第１信号は、周波数２５メガヘルツで作動する、システムクロックを示す。用語” チック（音）”はこの明細書では、このクロックの１サイクルをいう。次ぎの３つの信号、ＣＨＳ、ＨスタートおよびＰＣＳＣは同期化と水平カウンターユニット５０について上述した。それらは、ここで、連続性を示し、読み取り作動の開始を例示する。第１のＬＳＣまたはＲＣＳは第１１音中送られ、ＬＳＣＡＰまたはＲＳＣＡＰとして第２音中ラッチされる。例示上、ＬＳＣは最初に伝送されるため、音１１中生ずるものとする。ＬＳＣＡＰは、ＬＳＣに応答して発生される一方ＣＡＰＣＬＫＥＮを発生する。上記以前／現在回路を参照すると、ＣＡＰＣＬＫＥＮはゲート２８１低の出力を駆動して、以前画素が存在することを示す。この出力信号は図１４に示すように２クロックサイクル中低く保持される。１５ビットＩｎｐｕｔ（１４：０）は同じ期間中捕捉され、現在／以前が発生される。２つの音後、信号がＣＬＵＴ２１０ー２１２に現れ、２つの音後、各５（または、青では４）の８ビット拡張値が各ＣＬＵＴ２１０ー２１２の出力に存在する。入力ペンのラッチとＣＬＵＴへのこの信号の到来間の２音遅れにより現在または以前を決定させる。図１４を参照すると、コピーサイクルのタイミング線図が示されている。この図は図１１のコピー制御回路２８５と組み合わせて考えると、良く理解できる。コピー可能信号はサイクル１２９３中トリガーされる。この信号はコピー制御回路２８５に送られ、そこから読み取り、書き込みおよびデータ・マルチプレクサー２２０ー２２２、２３０ー２３２、２４０ー２４２に送られて、”コピー”期間（音１２９３ー１３３９）中適切なアドレス・データ入力ラインを選択する。コピー作動用第１アドレスは、０００００で始動するコピー・カウンター２８６により発生される。上記のように、次ぎの最上位ビットは、読み取りアドレス・マルチプレクサーで高く、書き込みアドレス・マルチプレクサーで低くハード配線される。従って、音１２９４の正エッジだ、で、メモリ位置１０００００の内容は、１０進法で、位置３２から位置０までの、位置００００００に書き込まれる。次ぎの音の正エッジ中、位置１０進３３の内容は位置１０進１に書き込まれ、このプロセスは、現在ＣＬＵＴと現在バックグランドの両方がそれぞれ、以前ＣＬＵＴとバックグランドに書き込まれるまで繰り返され、音１３２６で終了する。ＣＬＵＴコピーにつずき、ＣＬＵＴ２１０ー２１２各々は図１５に示すロードサイクル中新たな色パレット・データを受け入れる準備ができている。ＬＳＣ・ＲＳＣはクロック音毎に同時に送られ、音毎に３２ビット色パレット・データワードを転送する。ＬＳＣとＲＳＣの発生により、低ＣＡＰＣＬＫＥＮを駆動する低になるようＬＳＣＡＰとＲＳＣＡＰをトリガーする。ＣＡＰＣＬＫＥＮは図６の２つのキャプチャ・レジスター４２０、４２１の抑止に接続されている。抑止活性高が論理低であると、キャプチャ・レジスター４２０、４２１は使用可能になり、システムクロックの正エッジ毎にライン４１１と４２１の信号をラッチする。ラッチされたデータは、ＣＬＵＴ２００に伝搬されるＳＣＡＰ（３１：０）として次ぎのサイクル中有効である。なお、しかし、ビット３１が１であれば、ＳＣＡＰ（２９：０）は表示制御レジスター４７０、４７１によりラッチされる。図１５を参照すると、”書き込み”または”ロード”サイクルのタイミング線図が示されている。３２ビット・ワードはＣＬＵＴダウンロード中送られるので、ＬＳＣとＲＳＣはアドレス・マニピュレータ１１５から同時に送られる。クロックパルスＡの正端で、ゲートされ、ＣＡＰＣＬＫＥＮを創生する、それぞれＬＳＣＡＰとＲＳＡＰとなる。ＬＳＣとＲＳＣはクロックパルスごとに送られるので、ＬＳＣＡＰとＲＳＣＡＰは全書き込み期間中低く保持され、同じ期間中左右のキャプチャ・レジスター４２０、４２１を使用可能にする。それらの使用可能状態の結果、左右のキャプチャ・レジスターは、クロック信号の各正エッジの発生時、それらの入力にデータを捕捉する。次ぎのクロック・サイクルＢで、第１の３２ビット・ワードはレジスター４２０、４２１により捕捉され、クロック・サイクルＣで、このワードはＣＬＵＴ２００またはコマンド・レジスター４７０、４７１のＳＣＡＰ（３１：０）として得られる。このプロセスは、ＬＳＣ・ＲＳＣが同時に受け入れられるとき、各後の転送のため繰り返される。図１６を参照すると、表示コマンドユニット４５０とバイパスユニット５００の略図が示されている。表示コマンド・レジスター４７１は上記のように複数個の出力ラインを有する。これらライン０ー１１、１３ー２１と２３の部分は補間回路１５０に直接出力され、ＣＣＵ２５０を衝撃しない。これは、（図示せざる）上記のようにマルチプレクサー選択ラインに接続される。ビット２８がオーディオ／ビデオ出力回路１５２制御レジスター４７０に出力されてその出力ラインを使用不能にする。ビット２５はＣＬＵＴバイパス使用可能である。これはライン５０９によりディマルチプレクサー５０１に接続され、このディマルチプレクサー５０１はＩｎｐｕｔ（１４：０）がライン４２６を越えてＣＬＵＴに入力されるかＣＬＵＴ２００をバイパスするかどうかを選択する。またライン５０９はＮＯＲゲート５０２に入力される。このＮＯＲゲート５０２の入力はＩｎｐｕｔ（１４：０）の最上位ビットである。これら２つの信号が共に活性であると、論理低が、ＯＲゲート５０３を介し伝搬するゲート５０２から出力されてディマルチプレクサー５１０の反復子出力を選択する。ビデオ画素データがＣＬＵＴ２００を通過すると、ＣＬＵＴはそれを１５から２４ビットに拡張する。バイパス・データはＣＬＵＴ２００を通過しないので、別の手段を設けてこのような拡張に備える。反復子５１５は、画素データの５ビット、最上位への３つの位置各々において、ビットを効果的にシフトし、また最下位の元の３ビットを最下位の新たに創生された３ビットにコピーすることにより機能する。これはず１３に示すように各５ビット画素データの３つの最下位ビットをスプライスするがけで行われる。ここで反復子５１５の出力は２４ビットである。ビット２３は透明性をフォースしオーディオ／ビデオ出力回路１５２に接続される。普通の実施では、透明性は、モニター１６０に表示される画像の１部が、他のソースからまたは同じソースからの画像データのウインドウと重なるが他の画像を表示する状態をいう。重なる部分の画素データは透明レベルに押しやられ、重なり画像データは（透明部分は透明のまま、すなわち、バックグランド色で埋められウインドウを創生するが）透明部分に送られる。なお、重なりデータのソースはレジスター４７１（ビット２４）に特記される。ビットにより押しやられるのに加え、透明性は又、２つの条件が存在すれば使用可能になる。第１は、すべてのライン（１４：０）の内容が０であるかどうかである。これは１５入力ＮＯＲゲート５３０により検出される。第２は、バックグランド使用可能、ビット２２がセットされているかどうかである。これら２つの条件が事実なら、ＡＮＤゲート５３１の出力はＯＲゲート５３２を伝搬し、ビット２３に拘わらず透明性にされる。ビット１２は別のデータ拡張機構５４０の使用可能であり、他の機構を使用してビデオデータを、たとえば、各色につき５から８ビットに拡張することを示す。こうような機構を実施するには、使用可能信号をライン５３９に伝搬して機構５４０を使用可能にする。ラインの信号もゲート５０７に送られて、適切なマルチプレクサー５２０入力を選択するのに使用される。本発明を、その特定の実施例について説明したが、さらに変型でき、また、この明細書は、一般に、本発明の原理に従う変化、使用、または適用を保護し、更に、発明が属する技術の周知のまたは通常のプラクチス内には入り、また前述の本質的特徴に適用され、さらに発明の範囲および以下の請求の範囲の限定内に入る、本開示からの逸脱を含むものである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者クブチャンダニテジュジャマトマルアメリカ合衆国カリフォルニア州 94041 マウンテンヴィューイーストダナストリート 200 アパートメントイー112

Claims

【特許請求の範囲】１．投影のため色ビデオデータを拡張するビデオデータ色拡張装置において、入力ビデオデータ信号を拡張する色拡張データを含む色検索表（ＣＬＵＴ）と、前記拡張入力ビデオデータ信号が投影される投影手段の水平ブランキング期間を決定する手段と、前記水平ブランキング期間中、色拡張データを前記ＣＬＵＴ手段にダウンロードする手段とを備えるビデオデータ色拡張装置。２．前記ＣＬＵＴ手段は複数個の個々色ＣＬＵＴ手段を備え、前記個々色ＣＬＵＴ手段各々は複数個のビデオ拡張データエントリを有し、前記ダウンロードする手段は、前記水平ブランキング期間中、前記複数個の個々色ＣＬＵＴ手段の１つにおける前記複数個のビデオ拡張データエントリの１つを選択的にダウンロードできる、請求項１の装置。３．前記ダウンロードする手段は、前記水平ブランキング期間中、前記複数個の個々色ＣＬＵＴ手段のすべてにおける前記複数個のビデオ拡張データエントリのすべてをダウンロードできる、請求項１の装置。４．前記ＣＬＵＴ手段は、第１ＣＬＵＴバッファと色拡張データを含む第２ＣＬＵＴバッファとを含む、複数個のバッファを備え、バッファの各々からの出力の組み合わせによりさらに、投影のため得られる多様な色をエンハンスする請求項１の装置。５．前記第１と第２ＣＬＵＴバッファの各々は複数個の個々色ＣＬＵＴ手段をふくみ、前記個々色ＣＬＵＴ手段各々は複数個のビデオ拡張データエントリを有する、請求項４の装置。６．さらに、前記第１と第２バッファの１つの内容を、前記第１と第２バッファの他方にコピーする手段を有し、前記ダウンロードする手段は、ビデオ拡張データを、前記内容がコピーされる前記ＣＬＵＴバッファにダウンロードする請求項４の装置。７．前記色拡張データ、バックグランド色値を表すデータを含む、請求項１の装置。８．さらに、前記入力ビデオデータ信号の１部を投影で透明にさせる手段を備える、請求項１の装置。９．さらに、第２データ・ストリームにおける独立ソースから第２データ・ストリーム画像データにおける前記ビデオ入力信号を同時に伝搬する手段を備える、請求項１の装置。 10．さらに、前記第１と第２データ・ストリームの１つの少なくとも一部のデータを投影で透明にさせる手段と、透明にされた前記データ部分に代えて、透明にされない前記データ・ストリームの１つにおける少なくとも１部を投影させる手段とを備える、請求項９の装置。 11．前記第２データ・ストリームはリアルタイムで伝搬投影される、請求項９の装置。 12．さらに、前記入力ビデオデータ信号を前記ＣＬＵＴ手段にバイパスさせて、前記ビデオデータが前記ＣＬＵＴ手段により拡張されないようにする、請求項１の装置。 13．投影前にビデオデータのリアルタイム拡張を行うビデオデータ色拡張装置において、入力ビデオデータ信号を拡張する色拡張データを含む、複数個の個々色ＣＬＵＴ手段を持つ、色検索表（ＣＬＵＴ）手段と、前記拡張入力ビデオデータ信号が投影される投影手段の水平ブランキング期間を決定する手段と、前記水平ブランキング期間中、新たな色拡張データを前記ＣＬＵＴ手段にダウンロードする手段とを備える、ビデオデータ色拡張装置。 14．前記複数個の個々色ＣＬＵＴ手段は、複数個のビデオ拡張データエントリを備え、前記ダウンロード手段は、前記水平ブランキング期間中、前記複数個の個々色ＣＬＵＴ手段における前記複数個のビデオ拡張データエントリのすべてにたいし前記複数個の個々色ＣＬＵＴ手段の１つにおけるビデオ拡張データエントリの１つからビデオ拡張データエントリの範囲でビデオ拡張データを選択的にダウンロードできる、請求項１３の装置。 15．前記ＣＬＵＴ手段は、第１ＣＬＵＴバッファと色拡張データを含む第２ＣＬＵＴバッファとを含む、複数個のバッファを備え、バッファの各々からの出力の組み合わせによりさらに、投影のため得られる多様な色をエンハンスする請求項１３の装置。 16．さらに、前記第１と第２バッファの１つの内容を、前記第１と第２バッファの他方にコピーする手段を有し、前記ダウンロードする手段は、ビデオ拡張データを、前記内容がコピーされる前記ＣＬＵＴバッファにダウンロードする請求項１３の装置。 17．前記色拡張データ、バックグランド色値を表すデータを含む、請求項１３の装置。 18．さらに、前記入力ビデオデータ信号の１部を投影で透明にさせる手段を備える、請求項１３の装置。 19．さらに、第２データ・ストリームにおける独立ソースから第２データ・ストリーム画像データにおける前記ビデオ入力信号を同時に伝搬する手段を備える、請求項１３の装置。 20．さらに、前記入力ビデオデータ信号を前記ＣＬＵＴ手段にバイパスさせて、前記ビデオデータが前記ＣＬＵＴ手段により拡張されないようにする、請求項１３の装置。 21．ビデオディスプレイに使用され、ＣＰＵと、データバスを越えてシステムメモリに結合されるグラフィックス操作プロセッサとを含み、ビデオデータがビデオデータ路を介し前記メモリから前記ディスプレイにシステムクロック手段により付与される、マルチメディア・コンピュウターシステムであって、前記ビデオ・ディスプレイ路に位置するビデオデータ拡張装置において、入力ビデオデータ信号を拡張する色拡張データを含む色検索表（ＣＬＵＴ）と、前記拡張入力ビデオデータ信号が投影される投影手段の水平ブランキング期間を決定する手段と、前記水平ブランキング期間中、色拡張データを前記ＣＬＵＴ手段にダウンロードする手段とを備える、ビデオデータ拡張装置。 22．前記ＣＬＵＴ手段は、各々複数個のビデオ拡張データエントリを有する、複数個の個々色ＣＬＵＴ手段を備え、前記ダウンロード手段は、前記水平ブランキング期間中、前記複数個の個々色ＣＬＵＴ手段における前記複数個のビデオ拡張データエントリのすべてにたいし前記複数個の個々色ＣＬＵＴ手段の１つにおけるビデオ拡張データエントリの１つからビデオ拡張データエントリの範囲でビデオ拡張データを選択的にダウンロードできる、請求項２１の装置。 23．前記ＣＬＵＴ手段は、第１ＣＬＵＴバッファと色拡張データを含む第２ＣＬＵＴバッファとを含む、複数個のバッファを備え、バッファの各々からの出力の組み合わせによりさらに、投影のため得られる多様な色をエンハンスする請求項２１の装置。 24．さらに、前記第１と第２バッファの１つの内容を、前記第１と第２バッファの他方にコピーする手段を有し、前記ダウンロードする手段は、ビビデオ拡張データを、前記内容がコピーされる前記ＣＬＵＴバッファにダウンロードする請求項２１の装置。 25．前記色拡張データ、バックグランド色値を表すデータを含む、請求項２１の装置。 26．さらに、前記入力ビデオデータ信号の１部を投影で透明にさせる手段を備える、請求項２１の装置。 27．さらに、第２データ・ストリームにおける独立ソースから第２データ・ストリーム画像データにおける前記ビデオ入力信号を同時に伝搬する手段を備える、請求項２１の装置。 28．さらに、前記入力ビデオデータ信号を前記ＣＬＵＴ手段にバイパスさせて、前記ビデオデータが前記ＣＬＵＴ手段により拡張されないようにする、請求項２１の装置。 29．投影前にビデオデータを拡張する方法において、入力ビデオデータ信号を拡張する色拡張データを含む色検索表（ＣＬＵＴ）設ける工程と、前記拡張入力ビデオデータ信号が投影される投影手段の水平ブランキング期間を決定する工程と、前記水平ブランキング期間中、色拡張データを前記ＣＬＵＴ手段にダウンロードする工程とを備える方法。 30．前記ＣＬＵＴ手段内に複数個の個々色ＣＬＵＴ手段を設ける工程と、前記複数個の個々色ＣＬＵＴ手段の各々に複数個のビデオデータ拡張エントリを備える工程と、前記ダウンローディングは、前記個々色ＣＬＵＴ手段の１つにおける前記複数個のビデオデータ拡張エントリの１つにたいするダウンワードから前記複数個の個々色ＣＬＵＴ手段のすべてにおける前記複数個のビデオデータ拡張エントリのすべてまでの範囲におよぶ選択において、色拡張データを選択的にダウンロードする工程を含む、請求項２９の方法。 31．さらに、前記ＣＬＵＴ手段内に第１と第２ＣＬＵＴバッファを設ける工程と、前記第１と第２ＣＬＵＴバッファからの出力を組み合せて投影のため得られる多様な色をエンハンスする工程とを備える、請求項２９の方法。 32．さらに、前記色拡張データにバックグランド色値を表すデータを格納する工程を備える、請求項２９の方法。 33．さらに、前記入力ビデオデータ信号の１部を投影で透明にさせる工程を備える、請求項２９の方法。 34．さらに、第２データ・ストリームにおける独立ソースから第２データ・ストリーム画像データにおける前記ビデオ入力信号を同時に伝搬する工程を備える、請求項２９の方法。 35．さらに、前記第１と第２データ・ストリームの１つの一部を透明にさせる手段と、透明にされた前記データ部分に代えて、透明データの１部を持たない前記データ・ストリームの１つの１部を投影さ工程とを備える、請求項２９の方法。 36．さらに、前記入力ビデオデータ信号で前記ＣＬＵＴ手段をバイパスする工程を備える、請求項２９の方法。 37．ビデオディスプレイに使用され、ＣＰＵと、データバスを越えてシステムメモリに結合されるグラフィックス操作プロセッサとを含み、ビデオデータがビデオデータ路を介し前記メモリから前記ディスプレイにシステムクロック手段により付与される、マルチメディア・コンピュウターシステムであって、投影前に前記ビデオデータを拡張するため前記ビデオデータを作動する方法において、入力ビデオデータ信号を拡張する色拡張データを含む色検索表（ＣＬＵＴ）を設ける工程と、前記拡張入力ビデオデータ信号が投影される投影手段の水平ブランキング期間をの発生を決定する手段と、前記水平ブランキング期間中、色拡張データを前記ＣＬＵＴ手段にダウンロードする手段工程とを備える、方法。 38．前記ＣＬＵＴ手段内に複数個の個々色ＣＬＵＴ手段を設ける工程と、前記複数個の個々色ＣＬＵＴ手段の各々に複数個のビデオデータ拡張エントリを備える工程と、前記ダウンローディングは、前記個々色ＣＬＵＴ手段の１つにおける前記複数個のビデオデータ拡張エントリの１つにたいするダウンワードから前記複数個の個々色ＣＬＵＴ手段のすべてにおける前記複数個のビデオデータ拡張エントリのすべてまでの範囲におよぶ選択において、色拡張データを選択的にダウンロードする工程を含む、請求項３７の方法。 39．さらに、前記ＣＬＵＴ手段内に第１と第２ＣＬＵＴバッファを設ける工程と、前記第１と第２ＣＬＵＴバッファからの出力を組み合せて投影のため得られる多様な色をエンハンスする工程とを備える、請求項３７の方法。 40．さらに、前記色拡張データにバックグランド色値を表すデータを格納する工程を備える、請求項３７の方法。 41．さらに、前記入力ビデオデータ信号の１部を投影で透明にさせる工程を備える、請求項３７の方法。 42．さらに、第２データ・ストリームにおける独立ソースから第２データ・ストリーム画像データにおける前記ビデオ入力信号を同時に伝搬する工程を備える、請求項３７の方法。 43．さらに、前記第１と第２データ・ストリームの１つの一部を透明にさせる手段と、透明にされた前記データ部分に代えて、透明データの１部を持たない前記データ・ストリームの１つの１部を投影さ工程とを備える、請求項４２の方法。 44．さらに、前記入力ビデオデータ信号で前記ＣＬＵＴ手段をバイパスする工程を備える、請求項２９の方法。