JP3056514B2 - 画像表示装置およびそれに用いる外部記憶装置 - Google Patents

画像表示装置およびそれに用いる外部記憶装置

Info

Publication number
JP3056514B2
JP3056514B2 JP2225670A JP22567090A JP3056514B2 JP 3056514 B2 JP3056514 B2 JP 3056514B2 JP 2225670 A JP2225670 A JP 2225670A JP 22567090 A JP22567090 A JP 22567090A JP 3056514 B2 JP3056514 B2 JP 3056514B2
Authority
JP
Japan
Prior art keywords
data
still image
image
priority
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2225670A
Other languages
English (en)
Other versions
JPH04106594A (ja
Inventor
雅博 大竹
豊文 高橋
聡 西海
久美子 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nintendo Co Ltd
Ricoh Co Ltd
Original Assignee
Nintendo Co Ltd
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nintendo Co Ltd, Ricoh Co Ltd filed Critical Nintendo Co Ltd
Priority to JP2225670A priority Critical patent/JP3056514B2/ja
Priority to KR1019910014817A priority patent/KR100218987B1/ko
Priority to CA002049900A priority patent/CA2049900C/en
Priority to ES91307822T priority patent/ES2126567T3/es
Priority to DE69130847T priority patent/DE69130847T2/de
Priority to EP91307822A priority patent/EP0473390B1/en
Publication of JPH04106594A publication Critical patent/JPH04106594A/ja
Priority to US08/831,754 priority patent/US5708457A/en
Application granted granted Critical
Publication of JP3056514B2 publication Critical patent/JP3056514B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
    • A63F13/10—
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/45—Controlling the progress of the video game
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/50—Controlling the output signals based on the game progress
    • A63F13/52—Controlling the output signals based on the game progress involving aspects of the displayed game scene
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/20—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game characterised by details of the game platform
    • A63F2300/203—Image generating hardware
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2300/00—Features of games using an electronically generated display having two or more dimensions, e.g. on a television screen, showing representations related to the game
    • A63F2300/60—Methods for processing data by generating or executing the game program
    • A63F2300/66—Methods for processing data by generating or executing the game program for rendering three dimensional images

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像表示装置に関する。より特定的には、
この発明は、複数の静止画セル（および動画）を重ね合
わせてモニタ画面上に表示する、画像表示装置およびそ
れに用いる外部記憶装置に関する。
〔従来技術〕
たとえば平成２年２月19日付で出願公告された特公平
２−7478号（これはアメリカ合衆国特許第4,824,106号
に対応する）には、TVゲーム機等に利用されて有効な画
像表示装置が開示されている。この従来技術において
は、動画（Object）と背景ないし静止画（Still pictur
e）とを重ね合わせて表示する場合、どちらをモニタ画
面の手前側に表示するかを決定するために、“0"または
“1"で表される優先データを付与し、マルチプレクサで
は、優先データが“1"の動画または静止画を選択し、表
示していた。
複数の静止画セルを用いる場合、上述の従来技術を利
用して静止画セルを前後入れ換えて表示することができ
る。しかしながら、この方法は、各静止画セル全体を入
れ換えできるだけでである。一方、ゲームの多様性を増
すためにまたは視覚的効果向上のために、複数の静止画
セルを部分的たとえばキャラクタ毎に入れ換えて表示し
たいという要求が出てきた。
このような要求に応えるためには、上述の従来技術を
用いた場合、静止画画像データを垂直（vertical:V）ブ
ランキング期間中に書き換えるようにすればよい。
〔発明が解決しようとする課題〕
しかしながら、書き換えるべき静止画画像データは、
全部の静止画セルのモニタ画面全体である。特に、静止
画セルの数が多い場合には、その書き換えるべきデータ
量は膨大である。したがって、従来技術においては、事
実上、複数の静止画セル部分的に優先順位を変えて表示
することはできなかった。
それゆえに、この発明の主たる目的は、複数の静止画
セルを重ね合わせるとき、静止画セルの部分を前後入れ
換えて表示することができる、画像表示装置およびそれ
に用いる外部記憶装置を提供することである。
〔課題を解決するための手段〕
この発明に従った画像表示位装置は、各々が複数の静
止画キャラクタからなる複数の静止画セルを重ねた状態
で表示する画像表示装置であって、所定の優先順位が予
め付与された複数の静止画セルの各々に関連して表示す
べき静止画キャラクタの画像データを発生する静止画画
像データ発生手段、静止画画像データ発生手段によって
発生された各静止画キャラクタについて静止画キャラク
タの画像データとは異なりかつ重なった状態で静止画キ
ャラクタを表示する際にキャラクタ毎の優先順位の設定
を指示する第１優先順位データを付与する第１優先順位
データ付与手段、静止画セルに付与されている所定の優
先順位に基づいて少なくとも２つの静止画セルを選択
し、かつ第１優先順位データがキャラクタ毎の優先順位
の設定を指示したとき、所定の優先順位と第１優先順位
データとに基づいて選択された静止画セルの静止画キャ
ラクタのうち最も高い優先順位を持つ１つの静止画キャ
ラクタの画像データを選択的に出力する選択手段、およ
び選択手段によって選択的に出力された静止画キャラク
タを表示する表示手段を備える、画像表示装置である。
この発明に従った外部記憶装置は、静止画画像データ
発生手段によって発生された静止画画像データに基づい
て各々が複数の静止画キャラクタからなる複数の静止画
セルを重ねた状態でモニタ画面上に表位する画像表示装
置に関連して用いられる外部記憶装置であって、表示す
べき静止画キャラクタを指定する静止画キャラクタコー
ドを記憶する静止画キャラクタコード記憶手段を備え、
静止画画像データ発生手段は所定の優先順位が予め付与
された複数の静止画セルに関連する静止画キャラクタコ
ードに基づいて静止画キャラクタの画像データを発生
し、静止画画像データ発生手段によって発生された各静
止画キャラクタについて静止画キャラクタのデータとは
異なりかつ重なった状態で静止画キャラクタを表示する
際にキャラクタ毎の優先順位の設定を指示する第１優先
順位データを記憶しかつ付与する第１優先順位データ記
憶手段をさらに備え、画像表示装置は、静止画セルに付
与されている所定の優先順位に基づいて少なくとも２つ
の静止画セルを選択し、かつ第１優先順位データがキャ
ラクタ毎の優先順位の設定を指示したとき、所定の優先
順位と第１優先順位データとに基づいて選択された静止
画セルの静止画キャラクタのうち最も高い優先順位を持
つ１つの静止画キャラクタの画像データを選択的に出力
する選択手段を含む、外部記憶装置である。
この発明に従った他の画像表示装置は、各々が複数の
静止画キャラクタからなる複数の静止画セルを重ねた状
態で表示する画像表示装置であって、所定の優先順位が
予め付与された複数の静止画セルの各々に関連して表示
すべき静止画キャラクタの画像データを発生する静止画
画像データ記憶手段、静止画画像データ記憶手段の各静
止画キャラクタについて静止画キャラクタのデータとは
異なりかつ重なった状態で静止画キャラクタを表示する
際にキャラクタ毎の優先順位の設定を指示する第１優先
順位データを記憶しかつ付与する第１優先順位データ記
憶手段、静止画セルに付与されている所定の優先順位に
基づいて少なくとも２つの静止画セルを選択し、かつ第
１優先順位データがキャラクタ毎の優先順位の設定を指
示したとき、所定の優先順位と第１優先順位データとに
基づいて選択された静止画セルの静止画キャラクタのう
ち最も高い優先順位を持つ１つの静止画キャラクタの画
像データを選択的に出力する選択手段、および選択手段
によって選択的に出力されたセルキャラクタを表示する
表示手段を備える、画像表示装置である。
この発明に従ったさらに他の画像表示装置は、各々が
複数の静止画キャラクタからなる複数の静止画セルを重
ねた状態で表示する画像表示装置であって、所定の優先
順位が予め付与された複数の静止画セルの各々に関連し
て表示すべき静止画キャラクタの画像データを発生する
静止画画像データ発生手段、表示すべき複数の静止画セ
ルの数および重なり順序を指定するモード信号を発生す
るモード信号発生手段、複数の静止画セルの各々につい
て静止画キャラクタのデータとは異なる第１優先順位デ
ータを付与する第１優先順位データ付与手段、動画キャ
ラクタの画像データを発生する動画画像データ発生手
段、動画キャラクタに関連して第２優先順位データを付
与する第２優先順位データ付与手段、およびモード信
号，動画キャラクタデータ，静止画キャラクタデータ，
第１の優先順位データおよび第２の優先順位データに応
答して、第１の線順位データおよび第２の優先順位デー
タ基づいて、最も高い優先順位を持つ静止画キャラクタ
の画像データまたは動画キャラクタの画像データを選択
的に出力する選択制御手段を備える、画像表示装置であ
る。
この発明に従ったその他の画像表示装置は、各々が複
数の静止画キャラクタからなる複数の静止画セルを重ね
た状態で表示する画像表示装置であって、所定の優先順
位が予め付与された複数の静止画セルの各々に関連して
表示すべき複数の静止画キャラクタの画像データを記憶
する静止画画像データ記憶手段、複数の静止画キャラク
タの各々を表示すべき画面上の位置を指定する静止画ネ
ームを記憶する静止画ネーム記憶手段、静止画ネームに
よって指定された画面上の位置に表示される静止画キャ
ラクタ毎に静止画画像データ記憶手段の静止画キャラク
タの画像データとは異なりかつ重なった状態で静止画キ
ャラクタを表示する際にキャラクタ毎の優先順位の設定
を指示する第１優先順位データを付与する第１優先順位
データ付与手段、静止画セルに付与されている所定の優
先順位に基づいて少なくとも２つの静止画セルを選択
し、かつ第１優先順位データがキャラクタ毎の優先順位
の設定を指示したとき、所定の優先順位と第１優先順位
データとに基づいて選択された静止画セルの静止画キャ
ラクタのうち最も高い優先順位を持つ１つの静止画キャ
ラクタの画像データを選択的に出力する選択手段、およ
び選択手段によって選択的に出力された静止画キャラク
タを表示する表示手段を備える、画像表示装置である。
〔作用〕
静止画画像データ発生手段は、たとえば、静止画パタ
ーンデータとキャラクタデータとに基づいてモニタ上の
表示位置に応じて、各静止画セルの静止画キャラクタの
画像データ（たとえばグラフィックデータまたはドット
データ）を発生する。マイクロプロセサまたはCPUは、
プログラムに従って、各静止画キャラクタの画像データ
に対して第１の優先データを付与する。選択手段は、た
とえば、プライオリティエンコーダおよびデコーダを含
み、プライオリティエンコーダが優先順位の最も高い静
止画キャラクタを選択し、その番号をデコーダに与え
る。デコーダでは、その番号をデコードして、ゲート制
御信号を出力する。したがって、デコーダから出力され
たゲート制御信号に応じて、選択手段に入力された各静
止画キャラクタの画像データのうち、最も高い優先順位
を有するものがゲートから出力される。
〔発明の効果〕
この発明によれば、静止画セルの各キャラクタ毎に第
１の優先データを付与し、それに基づいて選択手段が優
先順位の最も高い１つの静止画セルの静止画キャラクタ
の画像データを選択的に出力するようにしているので、
簡単に、各静止画セルのキャラクタ毎に前後を入れ換え
て表示することができる。
この発明の上述の目的，その他の目的，特徴および利
点は、図面を参照して行う以下の実施例の詳細な説明か
ら一層明らかとなろう。
〔実施例〕
第１図を参照して、CPU10は、たとえば着脱式のメモ
リカートリッジに含まれるプログラムデータ記憶装置14
からのプログラムデータに従って、ビデオプロセサ12な
どの画像表示装置の全体的な動作を制御する。このCPU1
0としては、たとえば、株式会社リコー製の集積回路“R
F5A22"のような16ビットのマイクロプロセサが利用され
る。
ビデオプロセサ12は、マイクロプロセサないしCPU10
からのプログラムに基づく指示に従って、ビデオデータ
記憶装置16からのグラフィックデータ（ドットデータ）
を読み出して、TVインタフェース18に与える。このビデ
オデータ記憶装置16は、たとえば64KバイトのSRAM（Sta
tic Ramdom Access Memory）からなり、背景パターン領
域16aおよびキャラクタデータ領域16bを含む。このよう
に背景パターン領域16aおよびキャラクタデータ領域16b
を１つのSRAMで構成した理由は、動作速度が速いことお
よび記憶領域の大きさをキャラクタ（オブジェクト）お
よび背景パターンに対して任意に設定できるからであ
る。
TVインタフェース18は、ビデオプロセサ12からのグラ
フィックデータをRGB信号またはTV信号に変換して、モ
ニタ20に与える。したがって、モニタ20の画面上には、
プログラムデータ記憶装置14に予め設定されているプロ
グラムの進行に伴って、ビデオゲームの動画（オブジェ
クト）や静止画（背景画像）が表示される。
ビデオプロセサ12はCPUインタフェース22を含み、こ
のCPUインタフェース22は、アドレスデコーダ24,モード
レジスタ26およびモードデコーダ28を含む。アドレスデ
コーダ24はCPU10からそのアドレスバスに出力されるア
ドレスデータをデコードし、モードレジスタ26にラッチ
信号を与えるとともに、他の必要なタイミング信号VRAM
DT,VRAMDTWR,VRAMADおよびOBJDTなどを出力する。モー
ドレジスタ26はCPU10からそのデータバスに出力される
モードデータをアドレスデコーダ24からのラッチ信号に
応答してラッチし、それをモードデコーダ28に与える。
モードデコーダ28は、モードレジスタ26からのモードデ
ータをデコードして、後に第11A図−第11D図を参照して
説明する各モードを表すモード信号M0−M3を出力する。
なお、モードレジスタ26からは、特定の背景画セル（こ
の実施例では後述の第３背景画セルBG3）をモニタ20の
画面上最も手前側に表示するかどうかを示す信号BG3TOP
も出力される。ただし、この信号BG3TOPとしては、モー
ドレジスタ26の最上位ビットがそのまま出力される。
ビデオプロセサ12には、第２図に示すようなタイミン
グ信号発生回路30が設けられていて、このタイミング信
号発生回路30は、たとえば21.47727MHzの基本クロック
を受け、この基本クロックをたとえばカウンタ，デコー
ダ，論理回路等で処理することによって、必要なタイミ
ング信号を作成し、ビデオプロセサ12に含まれる各回路
に与える。たとえば、上述の基本クロックが1/2分周さ
れると、タイミング信号/10M（この明細書において記号
“/"は反転を意味する）が得られる。この信号/10Mがさ
らに1/2分周された信号がモニタ20（第１図）の画面上
の１ドット（ピクセル）の表示期間に相当する。したが
って、この信号をカウントすることによって、モニタ20
の画面上の垂直方向の位置（Ｖ位置）および水平方向の
位置（Ｈ位置）を示すＶ位置データおよびＨ位置データ
が得られる。
タイミング信号BGENは後述の背景画データ発生回路32
（第３図）に与えられてビデオデータ記憶装置16にアド
レスを与えるタイミングを規定し、タイミング信号OBJE
Nは後述の動画データ発生回路34に与えられビデオデー
タ記憶装置16にアドレスを与えるタイミングを規定す
る。タイミング信号ADSWは背景画データ発生回路32にお
けるアドレス切換を指令する信号である。タイミング信
号NDRは、後述のネームレジスタ44（第３図）のラッチ
信号として機能する。タイミング信号PDRは後述の優先
データレジスタ46（第３図）のラッチ信号として機能す
る。タイミング信号DDRは、後述のドットデータレジス
タ50（第３図）のラッチ信号として機能する。タイミン
グ信号PSLOADは、後述のP/S変換器52および優先データ
ラッチ54（第３図）に与えられるラッチ信号である。タ
イミング信号PSSHFTはP/S変換器52（第３図）に与えら
れ、P/S変換器52の変換指令信号として機能する。
タイミング信号DDLDは、後述のドットデータレジスタ
70（第５図）のラッチ信号として機能する。タイミング
信号PRLDは、後述の優先データレジスタ66（第５図）の
ラッチ信号として機能する。タイミング信号PSSHは後述
のラインバッファアドレス回路64およびP/S変換器72
（第５図）に与えられ、P/S変換器72はそのタイミング
信号PSSHを受けてキャラクタデータをシフトし、ライン
バッファアドレス回路64はP/S変換器72がデータをシフ
トするのに同期して後述のラインバッファ74（第５図）
のアドレス値をインクリメントする。タイミング信号PS
LDはP/S変換器72のラッチ信号として機能する。タイミ
ング信号HBは水平ブランキング期間を表す信号であり、
第５図に示す動画データ発生回路32に与えられ、この水
平ブランキング期間に動画データの書き換えが行われ
る。
第１図に示す背景画データ発生回路32の詳細が第３図
に示される。ビデオデータ記憶装置16の背景パターン領
域16aには第４図で示す背景（静止画）パターンデータ
が背景（静止画）キャラクタ毎に記憶される。すなわ
ち、１つのキャラクタを示す背景キャラクタデータは、
10ビットのネームデータ（キャラクタコード）,3ビット
のカラーデータ,1ビットの優先データおよび２ビットの
フリップデータが含まれる。このような背景パターンデ
ータは、アドレスデコーダ24（第１図）からの信号VRAM
DTWRに応答して、背景画データ発生回路32を通して、CP
U10によってビデオデータ記憶装置16に書き込まれる。
イニシャライズされたときまたは垂直ブランキング期
間において、CPU10（第１図）は、プログラムデータ記
憶装置14に内蔵されているプログラムに従って、データ
バスにキャラクタの画面上の位置に対応したVRAMアドレ
ス値を出力するとともに、アドレスバスにアドレスラッ
チ36に対応するポートアドレスを出力する。アドレスデ
コーダ24は、そのポートアドレスを受けて、アドレスラ
ッチ36にラッチ信号VRAMADを出力する。アドレスラッチ
36は、信号VRAMADを受けて、そのときCPU10から出力さ
れているアドレス値をラッチする。その後、CPU10は、
プログラムに従って、データバスにキャラクタの種類を
示すネームデータおよびそのキャラクタの優先順位を示
す優先データを出力するとともに、アドレスバスに、ビ
デオデータ記憶装置16に対応するポートアドレスを出力
する。アドレスデコーダ24は、そのポートアドレスを受
けて、データゲート38およびアドレス切換回路40に信号
VRAMDTを与えるとともに、ビデオデータ記憶装置16に対
して信号VRAMDTWRを与える。データゲート38は、信号VR
AMDTを受けて、そのときCPU10からデータバスに送出さ
れているデータをビデオデータ記憶装置16に出力する。
アドレス切換回路40は、アドレスデコーダからの信号VR
AMDTおよびタイミング信号発生回路30（第２図）からの
信号BGENを受けて、アドレスラッチ36の内容をビデオデ
ータ記憶装置（VRAM）16に与える。ビデオデータ記憶装
置16は、信号VRAMDTWRに応答して、アドレス切換回路40
から出力されるアドレスに、CPU10からのネームデータ
や優先データ（第４図）を書き込む。このようにして、
イニシャライズされるときまたはＶブランキング期間中
に、ビデオデータ記憶装置16にCPU10から第４図に示す
背景パターンデータが書き込まれる。
ビデオデータ記憶装置16からは、水平走査期間中に、
第４図に示す背景パターンデータが読み出される。すな
わち、VRAMアドレス演算回路42は、タイミング信号発生
回路30からのＨ位置データおよびＶ位置データに基づい
て、モニタ20（第１図）の画面上の走査線の位置に対応
するビデオデータ記憶装置16内の背景パターン領域16a
のアドレス値を算出し、そのアドレス値をアドレス切換
回路40に与える。アドレス切換回路40は、タイミング信
号発生回路30からの信号ADSWおよびBGENを受けて、VRAM
アドレス演算回路42からのアドレス値をビデオデータ記
憶装置16に出力する。アドレス値が与えられると、ビデ
オデータ記憶装置16からは、第４図に示す背景パターン
データが出力される。背景パターンデータに含まれるネ
ームデータは、タイミング信号発生回路30からの信号ND
Rに応答して、ネームレジスタ44にラッチされる。優先
データはタイミング信号発生回路30からの信号PDRに応
答して、優先データレジスタ46にラッチされる。
キャラクタデータアドレス演算回路48は、ネームレジ
スタ44にラッチされたキャラクタコードすなわちネーム
データとタイミング信号発生回路30から与えられるＶ位
置データとに基づいて、画面上の走査線の位置に対応す
るビデオデータ記憶装置16内のキャラクタデータ領域16
bのアドレス値を算出し、そのアドレス値をアドレス切
換回路40に出力する。アドレス切換回路40は、タイミン
グ信号発生回路30からの信号ADSWおよびBGENに応答し
て、キャラクタデータアドレス演算回路48からのアドレ
ス値をビデオデータ記憶装置16に与える。応じて、ビデ
オデータ記憶装置16からは、そのネームデータで表され
るキャラクタを構成するグラフィックデータ（ドットデ
ータ）が出力される。このドットデータはタイミング信
号発生回路30からの信号NDRに応答して、ドットデータ
レジスタ50にラッチされる。１ドット当たり複数ビット
のデータが必要な場合は、そのビット数に応じた回数だ
け先のキャラクタデータアドレス演算回路48によるビデ
オデータ記憶装置16の読み出しを繰り返し、各ビットに
対応するドットデータをドットデータレジスタ50にラッ
チする。さらに、複数の背景画セルを表示する場合、そ
の背景画（静止画）セルの数に応じた回数だけ上述のネ
ームデータおよび優先データの読み出しとドットデータ
の読み出しとを繰り返し、それぞれの静止画セルに対応
する優先データおよびドットデータを優先データレジス
タ46およびドットデータレジスタ50にラッチする。
このようにしてドットデータレジスタ50にラッチされ
た背景画キャラクタのドットデータは、タイミング信号
発生回路30からの信号PSLOAD信号に応答して、P/S変換
器52によってラッチされる。同時に、優先データラッチ
54によって優先データレジスタ46に格納されている優先
データがラッチされる。P/S変換器52および優先データ
ラッチ54は、それぞれ、背景画セルの数に対応する数だ
け用意されており、それぞれの背景画セルのドットデー
タおよび優先データは、同時に、P/S変換器52および優
先データラッチ54にラッチされる。なお、この実施例で
は、最大４つの背景画セルを表示することができるよう
にされていて、どの背景画セルを用いるかがモードデコ
ーダ28（第１図）からの信号M0−M3によって決定され
る。
P/S変換器52は、タイミング信号発生回路30からの信
号PSSHFTに応答して、先にラッチしたドットデータを、
１ドット単位の画像データに変換する。同時に、優先デ
ータラッチ54は、優先データを後続の合成回路76（第１
図）に出力する。
第１図に示す動画データ発生回路34の詳細が第５図に
示される。第５図に示す動画データ発生回路34は、OAM
（Object Attribute Memory）56を含み、このOAM56は、
たとえば、34ビット×128の記憶容量を有し、合計128個
のオブジェクトのオブジェクトデータ（属性データ）を
記憶することができる。オブジェクトデータは、第６図
に示すように、合計34ビットからなり、９ビットのオブ
ジェクト指定デーア（ネームデータ）,8ビットのＶ位置
データ,9ビットのＨ位置データ,3ビットのカラーデー
タ,2ビットの優先データ,2ビットのフリップデータおよ
び１ビットのオブジェクトサイズ選択データを含む。OA
M56のアドレスがOAMアドレス回路58によって指定され
る。
すなわち、イニシャライズされるときまたはＶブラン
キング期間において、CPU10（第１図）はプログラムデ
ータ記憶装置14（第１図）に内蔵されているプログラム
に従って、そのデータバスにOAMアドレス値を出力する
とともに、アドレスバスにOAMアドレス回路58に相当す
るポートアドレスを出力する。アドレスデコーダ24（第
１図）はそのポートアドレスを受けて、OAMアドレス回
路58にラッチ信号OBJADを出力する。OAMアドレス回路58
は、この信号OBJADに応答して、CPU10からそのとき出力
されているOAM56のアドレス値をラッチする。その後、C
PU10は、そのデータバスに動画（オブジェクト）の種類
や位置を示すオブジェクトデータとそのオブジェクトの
優先順位を示す優先データを出力するとともに、そのア
ドレスバスにOAM56に相当するポートアドレスを出力す
る。したがって、アドレスデコーダ24からは信号OBJDT
が出力され、この信号OBJDTに応答して、OAM56のOAMア
ドレス回路58で示されるアドレスに、CPU10からのオブ
ジェクトデータおよび優先データ（属性データ）が書き
込まれる。
このOAMアドレス回路58は、タイミング信号発生回路3
0からの信号HBを受けてインレンジ検出モードとなり、
このインレンジ検出モードにおいて、OAMアドレス回路5
8は、“0"から“最大オブジェクト数−1"までのアドレ
スを、順次、OAM56に与える。OAM56は、OAMアドレス回
路58からの順次のアドレスを受け、オブジェクトデータ
（第６図）に含まれるＶ位置データおよびＨ位置データ
をインレンジ検出回路60に与える。インレンジ検出回路
60では、タイミング信号発生回路30からのＶ位置データ
に基づいて、そのオブジェクトが次の走査線で表示され
るべきオブジェクトであるかどうかを判断し、表示すべ
きオブジェクトについてのみOAMアドレス回路58にイン
レンジ検出信号を与える。OAMアドレス回路58は、イン
レンジ検出回路60からのインレンジ検出信号を受けて、
インレンジしているオブジェクトデータが記憶されてい
るOAM56のアドレスを内部のメモリ（図示せず）に書き
込む。
Ｖブランキング期間になると、OAMアドレス回路58
は、タイミング信号発生回路30からの信号HBに応答し
て、バッファ書込モードとなる。このモードにおいて
は、インレンジ検出回路60によってインレンジ状態にあ
ると判断されたオブジェクトのオブジェクトデータのア
ドレスが、順次、OAM56に与えられる。OAM56は、OAMア
ドレス回路58からのアドレスを受けて、第６図に示すよ
うなオブジェクトデータのうち、ネームデータおよび位
置データをキャラクタデータアドレス演算回路62に出力
し、位置データをラインバッファアドレス回路64に与
え、優先データを優先データレスタ66に与える。優先デ
ータレジスタ66は、タイミング信号発生回路30からの信
号PRLDを受けて、優先データをラッチする。キャラクタ
データアドレス演算回路62は、オブジェクトのネームデ
ータおよび位置データならびにタイミング信号発生回路
30からのＶ位置データに基づいて、ビデオデータ記憶装
置16内のキャラクタデータ領域16b（第１図）のアドレ
ス値を算出する。このアドレス値がアドレス切換回路68
に与えられる。アドレス切換回路68は、タイミング信号
発生回路30からの信号OBJENに応答して、キャラクタデ
ータアドレス演算回路62から出力されるアドレス値をキ
ャラクタデータ記憶装置16に与える。
したがって、キャラクタデータ記憶装置16からは、そ
のキャラクタのグラフィックデータ（ドットデータ）が
出力され、それがドットデータレジスタ70に与えられ
る。ドットデータレジスタ70は、タイミング信号発生回
路30からの信号DDLDに応答して、キャラクタデータ記憶
装置16から出力されるそのオブジェクトのドットデータ
をラッチする。P/S変換器72は、タイミング信号発生回
路30からの信号PSLDに応答して、ドットデータレジスタ
70のドットデータをロードする。
ラインバッファアドレス回路64は、タイミング信号発
生回路30からの信号HBに応答してラインバッファ書込モ
ードに設定される。このモードにおいて、ラインバッフ
ァアドレス回路64は、OAM56から入力されたオブジェク
トデータに含まれる位置データに基づいて、ラインバッ
ファ74のアドレス値を算出する。ラインバッファ74は、
ラインバッファアドレス回路64からのアドレスを受け
て、P/S変換器72からのドットデータおよび優先データ
レジスタ66からの優先データを記憶する。
ラインバッファ74が１ドット分のドットデータを記憶
した後、P/S変換器72は、タイミング信号発生回路30か
らの信号PSSHに応答して、ドットデータをシフトし、１
ドット単位の画像データをラインバッファ74に与える。
また、ラインバッファアドレス回路64は、P/S変換器72
におけるデータのシフトと同期して、アドレス値をイン
クリメントする。
水平走査期間に入ると、ラインバッファアドレス回路
64は、タイミング信号発生回路30からの信号HBに応答し
て、ラインバッファ読出モードに設定される。このモー
ドにおいて、ラインバッファアドレス回路64は、“0"か
ら“水平方向の最大ドット数−1"までのアドレス値を、
順次ラインバッファ74に与える。応じて、ラインバッフ
ァ74からは、順次、オブジェクトドットデータおよび優
先データが出力され、後続の合成回路76（第１図）に与
えられる。
このようにして、背景画データ発生回路32からは背景
画のキャラクタ毎のドットデータおよび優先データが出
力され、動画データ発生回路34からはオブジェクトキャ
ラクタのドットデータおよび優先データが出力される。
これらのデータは第１図に示す合成回路76に与えられ
る。すなわち、それぞれのドットデータは、透明検出回
路78および画像データ選択回路80に与えられ、優先デー
タは画像データ制御回路82に与えられる。この画像デー
タ制御回路82には、CPUインタフェースからの信号M0−M
3およびBG3TPOが与えられる。
透明検出回路78は、第７図に示すように、５つのORゲ
ート84,86,88,90および92を含む。ORゲート84には、背
景画データ発生回路30のP/S変換器52（第３図）からの
第１の背景画セルBG1のドットデータの反転が入力さ
れ、ORゲート86には第２の背景画セルBG2のドットデー
タの反転が入力され、ORゲート88には第３の背景画セル
BG3のドットデータの反転が入力され、そしてORゲート9
0には第４の背景画セルBG4のドットデータの反転が入力
される。なお、これら背景画セルBG1−BG4のドットデー
タは、２−８ビットである。一方、４ビットであるオブ
ジェクトのドットデータの反転がORゲート92に与えられ
る。ORゲート84,86,88,90および92からは、各々の入力
が全て“0"のとき、各キャラクタが透明であると判断し
て、優先データを無効にするための信号/BG1CLR,/BG2CL
R,/BG3CLR,/BG4CLRおよび/OBJCLRが出力され、これらの
信号が画像データ制御回路82（第１図および第８図）に
与えられる。
透明検出回路78からの信号/BG1CLRは、第８図に示す
画像データ制御回路82のNANDゲート94および96のそれぞ
れの一方入力に与えられる。NANDゲート94および96のそ
れぞれの他方入力には第１背景画セルの優先データBG1P
RIおよびその反転が与えられる。同じように、透明検出
回路78からの信号/BG2CLRはNANDゲート98および100に入
力され、第２背景画セルの優先データBG2PRIおよびその
反転がNANDゲート98および100の他方入力に与えられ
る。透明検出回路78からの信号/BG3CLRがNANDゲート102
および104に与えられ、第３背景画セルの優先データBG3
PRIおよびその反転がNANDゲート102および104の他方入
力に与えられる。信号/BG4CLRがNANDゲート106および10
8に与えられ、第４背景画セルの優先データBG4PRIおよ
びその反転がこれらのNANDゲート106および108の他方入
力に与えられる。さらに、透明検出回路からの信号/OBJ
CLRが４つのNANDゲート110,112,114および116のそれぞ
れの一方入力に与えられる。そして、オブジェクトデー
タに含まれる優先データOBJPRI（２ビット）がデコーダ
118に与えられる。このデコーダ118は、２ビットの優先
デコーダOBJPRIをデコードして４つの状態を示す信号を
出力し、その信号が、それぞれ、NANDゲート110,112,11
4および116の他方入力に与えられる。
モードデコーダ28（第１図）からの信号M0およびM1の
反転がORゲート120の２入力として与えられるととも
に、信号M1がNORゲート122の１入力として与えられる。
このNORゲート122の１入力として、さらに、信号BG3TOP
の反転が与えられ、さらに、上述のNANDゲート102の出
力の反転が与えられる。NANDゲート112,114および116の
それぞれの出力が反転されてORゲート124,126および128
のそれぞれの一方入力に与えられ、ORゲート120の出力
が反転されてこれらORゲート124−128のそれぞれの他方
入力に与えられる。
プライオリティエンコーダ130は優先データが有効な
画像の中から最も優先順位の高いものを選び、その番号
を後続のデコーダ132に与える。このプライオリティエ
ンコーダ130は16個の入力P0−P15を有する。そして、入
力P0が接地される。入力P1,P2,P3,P4,P5,P6,P7,P8,P9,P
10,P11,P12,P13,P14およびP15には、それぞれ、NANDゲ
ート108,104,116,106,102,114,100,96,112,98,94および
110,およびORゲート128,124および126の出力が与えられ
る。
このようにして、それぞれの優先データはそれぞれの
NANDゲートおよびORゲートでデコードされ、複数の画像
出力信号となるが、優先データで示されるただ１つの画
像出力信号が有効となる。優先データは各画面（静止画
セルおよびオブジェクト）毎にあるため、有効となる画
像出力信号は画面数だけ存在する。一方、透明検出回路
78からのクリア信号によって透明な画像データを有する
画面の画像出力信号は全て無効化され、透明でないドッ
トデータを有する画面の画像出力信号だけが有効化され
る。そして、それぞれの画像出力信号はモード信号とと
もにNANDゲートに入力され、モード信号M0およびM1の値
によってさらに有効化あるいは無効化されてプライオリ
ティエンコーダ130に入力される。したがって、プライ
オリティエンコーダ130で有効化される信号は（ａ）そ
のときのモードで設定されている数の背景画および動画
の優先データであり、（ｂ）優先データの値によって各
画面（セル）に固有の複数の画面位置から１つの画面位
置だけをそれぞれ選択することによって発生する画像出
力信号であり、（ｃ）画像データが透明でない画面の画
像出力信号であり、そして（ｄ）モードデータによる基
本的な優先順位の設定で有効化された画像出力信号であ
る。このようにして、プライオリティエンコーダ130
は、有効な画像出力信号の中から最も優先順位の高いも
のを選択することになる。
そして、プライオリティエンコーダ130から出力され
る信号はデコーダ132に与えられ、このデコーダ132は、
プライオリティエンコーダからの番号をデコードして、
全ての画像出力信号の中から番号で示されるただ１つの
画像出力信号だけを有効化する。このようにして有効化
されたただ１つの画像出力信号は、ANDゲート134−140
によって、どのドットデータを出力するかを示すドット
データ出力選択信号として、データラッチ144にラッチ
される。したがって、このデータラッチ144からは、ド
ットデータ出力選択信号/OBJSEL,/BG1SEL,/BG2SEL,/BG3
SELおよび/BG4SELが出力される。
なお、プライオリティエンコーダ130の優先データ入
力端子P0には、必ず、背景色データの出力信号が入力さ
れているため、全ての画像出力信号が無効化されたとき
は、背景色データ選択信号/BACKが出力される。これら
選択信号は画像データ選択回路80（第１図および第９
図）に与えられる。
その詳細を第９図に示す第９図に示す画像データ選択
回路80は、６つのトランステートバッファ146−156を含
み、さらに、背景色データ発生回路158を有する。トラ
イステートバッファ146には背景画データ発生回路32か
らのBG1ドットデータが入力され、その制御入力として
は画像データ制御回路82からの信号/BG1SELが与えられ
る。同じように、トライステートバッファ148,150,152
ならびに154には、それぞれ、BG2ドットデータおよび信
号/BG2SEL,BG3ドットデータおよび信号/BG3SEL,BG4ドッ
トデータおよび信号/BG4SELならびにOBJドットデータお
よび信号/OBJSELが与えられる。そして、トライステー
トバッファ156には、背景色データ発生回路158からの出
力すなわち背景色データが与えられ、その制御入力には
背景色選択信号/BACKが与えられる。したがって、この
画像データ選択回路80は、画像データ制御回路82によっ
てただ１つ有効化された画像出力信号に対応するドット
データまたは背景色データを選択してそれをカラーデー
タとして後続のビデオ信号発生回路160に与える。
なお、画像データ選択回路80は第10図に示すように変
更されてもよい。この第10図において、各トライステー
トバッファ146−154の出力および背景色選択信号/BACK
が背景色データ発生回路158のANDゲートに与えられる。
したがって、背景色選択信号/BACKがローレベルのとき
にのみトライステートバッファ146−154のいずれかから
出力されるドットデータが選択される。
このようにして画像データ選択回路80から出力される
カラーデータが第１図に示すビデオ信号発生回路160に
与えられる。このビデオ信号発生回路160はカラーRAM16
2およびD/A変換器164を含む。カラーRAM162は、ドット
データをアドレスとしてカラーデータを引き出すカラー
テーブルであり、このカラーテーブルは、最初に、CPU1
0によって書き込まれる。したがって、画像データ選択
回路80からのカラーデータに従って選択されたカラー信
号が、D/A変換器に与えられ、そのカラーデータを電圧
レベルに変換してTVインタフェース18に与える。
このようにして、キャラクタ毎に優先順位を付与し、
それに基づいて優先順位を決定することによって、各キ
ャラクタ単位で最も優先順位の高い画像データがモニタ
20（第１図）上に表示されることになる。このことにつ
いて、第11A図−第11D図を参照して、詳細に説明する。
第11A図はモードデコーダ28（第１図）からの信号M0
によって規定されるモード０の場合を示し、この場合に
は、第1,第2,第３および第４背景画セルBG1,BG2,BG3お
よびBG4が全て用いられる。
そして、各背景画セルの背景パターンデータ（第３
図）の優先データPRIが全て“0"として設定されている
場合、そのネームコードで表される背景画セルのキャラ
クタは、第11A図において点線で示すように、モニタ画
面の手前側から奥に向かって順に、背景画セルBG1,BG2,
BG3およびBG4が表示され、モニタ画面の最も奥には第９
図または第10図で作成された背景色データによって背景
色が表示される。
そして、第２背景画セルBG2のそのキャラクタの優先
データが“1"として設定されていて、他の背景画セルBG
1,BG2,BG3およびBG4の優先データが“0"として設定され
ている場合、第２背景画セルBG2のそのキャラクタは、
第11A図において実線で示すように、第１背景画セルBG1
よりモニタ画面の手前側に表示される。すなわち、この
場合には、第２背景画セルBG2の当該キャラクタが優先
的に表示される。
同じように、第４背景画セルBG4のキャラクタの優先
データのみが“1"として設定されている場合、その第４
背景画セルBG4の当該キャラクタは、第11A図において実
線で示すように、第３背景画セルBG3のキャラクタより
手前側に表示される。
なお、このモード０においては、第３背景画セルBG3
をモニタ画面の最も手前側に表示すべき信号BG3TOPは無
効である。
そして、オブジェクトについては、第６図に示すオブ
ジェクトデータ（属性データ）に含まれる優先データPR
Iが“11"として設定されているときには、背景パターン
データの優先データの如何に拘わらず、全ての背景画セ
ルよりモニタ画面の手前側にオブジェクトキャラクタが
表示される。オブジェクトデータの優先データが“10"
として設定されているとき、そのオブジェクトは、第１
背景画セルBG1および第２背景画セルBG2のいずれの優先
データも“0"として設定されていれば、モニタ画面の最
も手前側に表示される。オブジェクトデータに含まれる
優先データが“01"として設定されている場合には、優
先データが“0"として設定されている第２背景画セルBG
2より後方に表示される。そして、オブジェクトデータ
に含まれる優先データが“00"として設定されている場
合には、第３背景画セルBG3の優先データが“0"として
設定されている場合に、その第３背景画セルBG3のキャ
ラクタより前方に表示される。
第11B図に示すモード１は、モードデコーダ28（第１
図）からの信号M1によって規定される。この場合、第11
A図で用いられた第４背景画セルBG4は用いられず、第３
背景画セルをモニタ画面の最も手前側に表示すべき信号
BG3TOPが有効化される。したがって、この信号BG3TOPが
モードレジスタ26（第１図）にCPU10から設定されたと
き、第３背景画セルBG3は、第11B図において実線で示す
ように、モニタ画面の最も手前側に表示される。しかし
ながら、この信号BG3TOPが“0"として設定されている場
合、第３背景画セルPG3のキャラクタは、その優先デー
タPRIの如何に拘わらず、モニタ画面の最も奥側に表示
される。
なお、第３背景画セルBG3としては、たとえば文字な
どのように色数の少ない画面として設定される。そし
て、この第３背景画セルBG3について、それを最も手前
側に表示する信号BG3TOPが設定されたときには、その第
３背景画セル全体が最も手前側に表示される。
そして、第1,第２および第３背景画セルの背景パター
ンデータの優先データPRI（第４図）がいずれも“0"と
して設定されかつ信号BG3TOPが“0"として設定されてい
るときには、第11B図で示すように、モニタ画面の手前
側から順に第1,第２および第３背景画セルBG1,BG2およ
びBG3が表示される。もし、第２背景画セルの優先デー
タが“1"として設定されれば、第11A図と同様に、第２
背景画セルBG2の当該キャラクタは第１背景画セルBG1よ
り手前側に表示される。そして、オブジェクトについて
は第11A図で説明したとおりである。
第11C図を参照して、このモード２は、モードレジス
タ28（第１図）からの信号M2によって規定され、第１お
よび第２背景画セルBG1およびBG2のみが用いられる。し
たがって、このモード２においては、第３および第４背
景画セルBG3およびBG4ならびに信号BG3TOPは無効であ
る。そして、第１および第２の背景画セルBG1およびBG2
の優先データがいずれも“0"として設定されていると
き、第11C図に示すように、モニタ画面の手前側から順
に第１背景画セルBG1および第２背景画セルBG2のキャラ
クタが表示される。第２背景画セルBG2の優先データが
“1"として設定されているとき、第２背景画セルBG2の
当該キャラクタは第１背景画セルBG1より手前側に表示
される。
なお、オブジェクトについては、オブジェクトデータ
に含まれる優先データが“11"のときは、優先データが
“1"の第１背景画セルBG1のキャラクタより手前側に表
示される。オブジェクトデータの優先データが“10"と
して設定されているときには、そのオブジェクトは優先
データが“1"の第１背景画セルBG1の当該キャラクタよ
り奥でかつ優先データが“1"として設定されている第２
背景画セルBG2の当該キャラクタより手前側に表示され
る。そして、オブジェクトデータの優先データが“01"
として設定されているときには、そのオブジェクトは優
先データが“1"の第２背景画セルと優先データが“0"の
第１背景画セルBG1との間に表示される。オブジェクト
データの優先データが“00"として設定されているとき
には、そのオブジェクトはともに優先データが“0"とし
て設定されている第１および第２の背景画セルBG1およ
びBG2の間に表示される。
第11D図に示すモード３はモードレジスタ28（第１
図）からの信号M3によって規定され、このモード３にお
いては、第１背景画セルBG1のみが使用される。したが
って、第２−第４背景画セルBG2−BG4ならびに信号BG3T
OPは無効である。このモード３においては、オブジェク
トデータの優先データが“11"として設定されていると
きには、当該オブジェクトは優先データが“1"として設
定されている第１背景画セルBG1より手前側に表示され
る。しかしながら、オブジェクトデータの優先データが
“10"または“01"として設定されている場合には、その
オブジェクトは優先データが“1"として設定されている
第１背景画セルBG1のキャラクタより奥に表示される。
しかしながら、第１背景画セルBG1の優先データが“0"
として設定されている場合には、優先データが“10"ま
たは“01"として設定されているオブジェクトが手前側
に表示される。そして、優先データが“00"として設定
されたオブジェクトは、モニタ画面の最も奥側に表示さ
れる。
なお、上述の実施例においては外部メモリとしてメモ
リカートリッジを用いたが、この発明においてはCD−RO
Mのような外部記憶装置も利用可能である。メモリカー
ドリッジを用いる場合には、そのメモリカードリッジに
内蔵されている半導体メモリに先に説明したキャラクタ
データ，優先データおよびモードデータ等を含むプログ
ラムデータ等が記憶され、CPU10はそのプログラムデー
タに基づいて動画キャラクタおよび背景画キャラクタの
それぞれの制御データを発生してビデオプロセサ12に与
える。
これに対して、CD−ROMを使用する場合には、CD−ROM
（図示せず）に、上述のようなプログラムデータ等がデ
ィジタルデータとして光学的に記録される。また、CD−
ROMの記録データを光学的に読み取るための光学読取装
置が適宜のコネクタたとえば拡張コネクタ（図示せず）
に接続される。CD−ROMを用いるときにもメモリカート
リッジは用いられるが、この場合、メモリカートリッジ
には、光学読取装置の動作を制御するための起動プログ
ラムを記憶したROM（図示せず）やCD−ROMから読み出さ
れたプログラムデータを一時記憶するためのバッファRA
M（図示せず）が含まれる。そして、表示動作の開始に
先立って、CPU10はその起動プログラムに基づいて光学
読取装置に制御データを与え、CD−ROMの記録データを
読み出させる。CD−ROMから読み出されたキャラクタデ
ータの一部がキャラクタRAMに転送され、同じく、プロ
グラムデータがメモリカートリッジ内のバッファRAMに
転送される。光学読取装置によって読み出されたCD−RO
Mのデータが一旦それぞれのメモリに転送された後にお
いては、CPU10およびビデオプロセサ12はそれぞれのメ
モリをアクセスすることによって表示動作を実行する。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すブロック図である。 第２図は第１図実施例のタイミング信号発生回路を示す
ブロック図である。 第３図は第１図実施例の背景画データ発生回路を示すブ
ロック図である。 第４図は背景パターンデータのデータフォーマットの一
例を示す図解図である。 第５図は第１図実施例の動画データ発生回路を示すブロ
ック図である。 第６図はオブジェクトデータ（属性データ）のデータフ
ォーマットの一例を示す図解図である。 第７図は第１図実施例の合成回路に含まれる透明検出回
路を示す回路図である。 第８図は第１図実施例の合成回路に含まれる画像データ
制御回路を示すブロック図である。 第９図は第１図実施例の合成回路に含まれる画像データ
選択回路を示す回路図である。 第10図は第９図実施例の変形例を示す回路図である。 第11A図−第11D図は、それぞれ、この実施例における異
なる表示状態を示す図解図であり、第11A図がモード０
を、第11B図モード１を、第11C図がモード２を、そして
第11D図がモード３を示す。 図において、10はCPU（マイクロプロセサ）、12はビデ
オプロセサ、14はプログラムデータ記憶装置、16はビデ
オデータ記憶装置、16aは背景パターン領域、16bはキャ
ラクタデータ領域、18はTVインタフェース、20はモニ
タ、22はCPUインタフェース、32は背景画データ発生回
路、34は動画データ発生回路、76は合成回路、78は透明
検出回路、80は画像データ選択回路、82は画像データ制
御回路、160はビデオ信号発生回路を示す。
フロントページの続き (72)発明者 西海 聡 京都府京都市東山区福稲上高松町60番地 任天堂株式会社内 (72)発明者 北川 久美子 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (56)参考文献 特開 昭60−257495（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 - 5/40

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】各々が複数の静止画キャラクタからなる複
    数の静止画セルを重ねた状態で表示する画像表示装置で
    あって、 所定の優先順位が予め付与された前記複数の静止画セル
    の各々に関連して表示すべき静止画キャラクタの画像デ
    ータを発生する静止画画像データ発生手段、 前記静止画画像データ発生手段によって発生された各静
    止画キャラクタについて静止画キャラクタの画像データ
    とは異なりかつ重なった状態で静止画キャラクタを表示
    する際にキャラクタ毎の優先順位の設定を指示する第１
    優先順位データを付与する第１優先順位データ付与手
    段、 前記静止画セルに付与されている前記所定の優先順位に
    基づいて少なくとも２つの静止画セルを選択し、かつ前
    記第１優先順位データが前記キャラクタ毎の優先順位の
    設定を指示したとき、前記所定の優先順位と前記第１優
    先順位データとに基づいて選択された静止画セルの静止
    画キャラクタのうち最も高い優先順位を持つ１つの静止
    画キャラクタの画像データを選択的に出力する選択手
    段、および 前記選択手段によって選択的に出力された静止画キャラ
    クタを表示する表示手段を備える、画像表示装置。
  2. 【請求項２】表示すべき静止画セルの数を指定するモー
    ド信号を発生するモード信号発生手段をさらに備え、 前記静止画画像データ発生手段は前記モード信号によっ
    て指定された静止画セルに関連する静止画キャラクタの
    画像データを発生し、前記選択手段は前記所定の優先順
    位と前記第１の優先順位データとに基づいて当該モード
    おいて最も高い優先順位を持つ静止画セルの静止画キャ
    ラクタの画像データを選択する、請求項１記載の画像表
    示装置。
  3. 【請求項３】前記静止画画像データ発生手段から出力さ
    れた前記画像データに基づいて静止画キャラクタが透明
    画像であるかどうかを検出する透明検出手段をさらに備
    え、 前記選択手段は前記透明検出手段によって透明であるこ
    とが検出された静止画キャラクタの画像データを除いて
    前記優先順位を判断する、請求項１または２記載の画像
    表示装置。
  4. 【請求項４】前記選択手段は前記透明検出手段によって
    すべての前記静止画キャラクタが透明であることが検出
    されたとき特定の画像データを発生する特定画像データ
    発生手段をさらに備える、請求項３記載の画像表示装
    置。
  5. 【請求項５】動画キャラクタの画像データを発生する動
    画データ発生手段、および 前記動画データ発生手段からの動画キャラクタの前記画
    像データに対して第２の優先順位データを付与する第２
    の優先順位データ付与手段をさらに備え、 前記選択手段は前記第１の優先順位データおよび前記第
    ２の優先順位データに基づいて前記１つの静止画キャラ
    クタの画像データまたは前記動画キャラクタの画像デー
    タを選択的に出力する、請求項１ないし４のいずれかに
    記載の画像表示装置。
  6. 【請求項６】表示すべき静止画セルの数を指定するモー
    ド信号を発生するモード信号発生手段をさらに備え、 前記静止画画像データ発生手段は前記モード信号によっ
    て指定された静止画セルに関連する静止画キャラクタの
    画像データを発生し、前記選択手段は前記所定の優先順
    位と前記第１の優先順位データと前記第２の優先順位デ
    ータとに基づいて当該モードにおいて最も高い優先順位
    を持つ静止画セルの静止画キャラクタの画像データまた
    は前記動画キャラクタの画像データ選択する、請求項５
    記載の画像表示装置。
  7. 【請求項７】静止画画像データ発生手段によって発生さ
    れた静止画画像データに基づいて各々が複数の静止画キ
    ャラクタからなる複数の静止画セルを重ねた状態でモニ
    タ画面上に表示する画像表示装置に関連して用いられる
    外部記憶装置であって、 表示すべき静止画キャラクタを指定する静止画キャラク
    タコードを記憶する静止画キャラクタコード記憶手段を
    備え、 前記静止画画像データ発生手段は所定の優先順位が予め
    付与された前記複数の静止画セルに関連する静止画キャ
    ラクタコードに基づいて前記静止画キャラクタの画像デ
    ータを発生し、 前記静止画画像データ発生手段によって発生された各静
    止画キャラクタについて静止画キャラクタのデータとは
    異なりかつ重なった状態で静止画キャラクタを表示する
    際にキャラクタ毎の優先順位の設定を指示する第１優先
    順位データを記憶しかつ付与する第１優先順位データ記
    憶手段をさらに備え、 前記画像表示装置は、前記静止画セルに付与されている
    前記所定の優先順位に基づいて少なくとも２つの静止画
    セルを選択し、かつ前記第１優先順位データが前記キャ
    ラクタ毎の優先順位の設定を指示したとき、前記所定の
    優先順位と前記第１優先順位データとに基づいて選択さ
    れた静止画セルの静止画キャラクタのうち最も高い優先
    順位を持つ１つの静止画キャラクタの画像データを選択
    的に出力する選択手段を含む、外部記憶装置。
  8. 【請求項８】表示すべき静止画セルの数を指定するモー
    ド信号を記憶するモード信号記憶手段をさらに備え、 前記静止画画像データ発生手段は前記モード信号によっ
    て指定された静止画セルに関連する静止画キャラクタの
    画像データを発生し、前記選択手段は前記所定の優先順
    位と前記第１の優先順位データとに基づいて当該モード
    における最も高い優先順位を持つ静止画セルの静止画キ
    ャラクタの画像データを選択する、請求項７記載の外部
    記憶装置。
  9. 【請求項９】動画キャラクタの画像データを記憶する動
    画データ記憶手段、および 前記動画データ発生手段からの動画キャラクタの前記画
    像データに対して第２の優先順位データを記憶しかつ付
    与する第２の優先順位データ記憶手段をさらに備え、 前記選択手段は前記第１の優先順位データおよび前記第
    ２の優先順位データに基づいて前記１つの静止画キャラ
    クタの画像データまたは前記動画キャラクタの画像デー
    タを選択的に出力する、請求項７または８記載の外部記
    憶装置。
  10. 【請求項１０】各々が複数の静止画キャラクタからなる
    複数の静止画セルを重ねた状態で表示する画像表示装置
    であって、 所定の優先順位が予め付与された前記複数の静止画セル
    の各々に関連して表示すべき静止画キャラクタの画像デ
    ータを発生する静止画画像データ記憶手段、 前記静止画画像データ記憶手段の各静止画キャラクタに
    ついて静止画キャラクタのデータとは異なりかつ重なっ
    た状態で静止画キャラクタを表示する際にキャラクタ毎
    の優先順位の設定を指示する第１優先順位データを記憶
    しかつ付与する第１優先順位データ記憶手段、 前記静止画セルに付与されている前記所定の優先順位に
    基づいて少なくとも２つの静止画セルを選択し、かつ前
    記第１優先順位データが前記キャラクタ毎の優先順位の
    設定を指示したとき、前記所定の優先順位と前記第１優
    先順位データとに基づいて選択された静止画セルの静止
    画キャラクタのうち最も高い優先順位を持つ１つの静止
    画キャラクタの画像データを選択的に出力する選択手
    段、および 前記選択手段によって選択的に出力されたセルキャラク
    タを表示する表示手段を備える、画像表示装置。
  11. 【請求項１１】各々が複数の静止画キャラクタからなる
    複数の静止画セルを重ねた状態で表示する画像表示装置
    であって、 所定の優先順位が予め付与された前記複数の静止画セル
    の各々に関連して表示すべき静止画キャラクタの画像デ
    ータを発生する静止画画像データ発生手段、 表示すべき複数の静止画セルの数および重なり順序を指
    定するモード信号を発生するモード信号発生手段、 前記複数の静止画セルの各々について静止画キャラクタ
    のデータとは異なる第１優先順位データを付与する第１
    優先順位データ付与手段、 動画キャラクタの画像データを発生する動画画像データ
    発生手段、 前記動画キャラクタに関連して第２優先順位データを付
    与する第２優先順位データ付与手段、および 前記モード信号，動画キャラクタデータ，静止画キャラ
    クタデータ，第１の優先順位データおよび前記第２の優
    先順位データに応答して、前記第１の優先順位データお
    よび前記第２の優先順位データ基づいて、最も高い優先
    順位を持つ静止画キャラクタの画像データまたは前記動
    画キャラクタの画像データを選択的に出力する選択制御
    手段を備える、画像表示装置。
  12. 【請求項１２】各々が複数の静止画キャラクタからなる
    複数の静止画セルを重ねた状態で表示する画像表示装置
    であって、 所定の優先順位が予め付与された前記複数の静止画セル
    の各々に関連して表示すべき複数の静止画キャラクタの
    画像データを記憶する静止画画像データ記憶手段、 前記複数の静止画キャラクタの各々を表示すべき画面上
    の位置を指定する静止画ネームを記憶する静止画ネーム
    記憶手段、 前記静止画ネームによって指定された画面上の位置に表
    示される静止画キャラクタ毎に静止画画像データ記憶手
    段の静止画キャラクタの画像データとは異なりかつ重な
    った状態で静止画キャラクタを表示する際にキャラクタ
    毎の優先順位の設定を指示する第１優先順位データを付
    与する第１優先順位データ付与手段、 前記静止画セルに付与されている前記所定の優先順位に
    基づいて少なくとも２つの静止画セルを選択し、かつ前
    記第１優先順位データが前記キャラクタ毎の優先順位の
    設定を指示したとき、前記所定の優先順位と前記第１優
    先順位データとに基づいて選択された静止画セルの静止
    画キャラクタのうち最も高い優先順位を持つ１つの静止
    画キャラクタの画像データを選択的に出力する選択手
    段、および 前記選択手段によって選択的に出力された静止画キャラ
    クタを表示する表示手段を備える、画像表示装置。
JP2225670A 1990-08-27 1990-08-27 画像表示装置およびそれに用いる外部記憶装置 Expired - Fee Related JP3056514B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2225670A JP3056514B2 (ja) 1990-08-27 1990-08-27 画像表示装置およびそれに用いる外部記憶装置
CA002049900A CA2049900C (en) 1990-08-27 1991-08-26 Video display apparatus and external storage device used therein
KR1019910014817A KR100218987B1 (ko) 1990-08-27 1991-08-26 화상표시장치
DE69130847T DE69130847T2 (de) 1990-08-27 1991-08-27 Überlagerung von aus Zeichen bestehenden Standbildern
ES91307822T ES2126567T3 (es) 1990-08-27 1991-08-27 Superposicion de imagenes fijas consistentes en caracteres.
EP91307822A EP0473390B1 (en) 1990-08-27 1991-08-27 Superimposition of still pictures consisting of characters
US08/831,754 US5708457A (en) 1990-08-27 1997-04-01 Video display apparatus and external storage device used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2225670A JP3056514B2 (ja) 1990-08-27 1990-08-27 画像表示装置およびそれに用いる外部記憶装置

Publications (2)

Publication Number Publication Date
JPH04106594A JPH04106594A (ja) 1992-04-08
JP3056514B2 true JP3056514B2 (ja) 2000-06-26

Family

ID=16832945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2225670A Expired - Fee Related JP3056514B2 (ja) 1990-08-27 1990-08-27 画像表示装置およびそれに用いる外部記憶装置

Country Status (7)

Country Link
US (1) US5708457A (ja)
EP (1) EP0473390B1 (ja)
JP (1) JP3056514B2 (ja)
KR (1) KR100218987B1 (ja)
CA (1) CA2049900C (ja)
DE (1) DE69130847T2 (ja)
ES (1) ES2126567T3 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0590784A3 (en) * 1992-09-30 1994-11-30 Hudson Soft Co Ltd Image processing device.
KR960700484A (ko) * 1993-05-21 1996-01-20 이리마지리 쇼이찌로 화상처리 장치 및 방법(image processing device and method)
BR9405396A (pt) * 1993-06-03 1999-09-08 Sega Enterprises Kk Aparelho e método para a reprodução de dados de disco, método e gravação de dados em disco e disco.
WO1995001629A1 (fr) * 1993-06-30 1995-01-12 Sega Enterprises, Ltd. Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images
AU683095B2 (en) * 1993-12-27 1997-10-30 Kabushiki Kaisha Ace Denken Image displaying game machine and image display controlling method
EP0761265A4 (en) * 1994-12-30 2005-03-16 Sega Corp VIDEO GAME SYSTEM FOR GAME SIMULATION OF A COMICHEFT
JPH096326A (ja) * 1995-06-23 1997-01-10 Konami Co Ltd 画像表示装置
US6331856B1 (en) 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US7630570B1 (en) * 1998-05-06 2009-12-08 At&T Intellectual Property Ii, L.P. Method and apparatus to prioritize video information during coding and decoding
US6252906B1 (en) 1998-07-31 2001-06-26 Thomson Licensing S.A. Decimation of a high definition video signal
JP2995703B1 (ja) * 1998-10-08 1999-12-27 コナミ株式会社 画像作成装置、画像作成装置における表示場面切替方法、画像作成装置における表示場面切替プログラムが記録された可読記録媒体及びビデオゲーム装置
US6768774B1 (en) * 1998-11-09 2004-07-27 Broadcom Corporation Video and graphics system with video scaling
US6798420B1 (en) * 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6853385B1 (en) * 1999-11-09 2005-02-08 Broadcom Corporation Video, audio and graphics decode, composite and display system
US7446774B1 (en) 1998-11-09 2008-11-04 Broadcom Corporation Video and graphics system with an integrated system bridge controller
US6570579B1 (en) * 1998-11-09 2003-05-27 Broadcom Corporation Graphics display system
US6573905B1 (en) * 1999-11-09 2003-06-03 Broadcom Corporation Video and graphics system with parallel processing of graphics windows
US6661422B1 (en) * 1998-11-09 2003-12-09 Broadcom Corporation Video and graphics system with MPEG specific data transfer commands
US7982740B2 (en) 1998-11-09 2011-07-19 Broadcom Corporation Low resolution graphics mode support using window descriptors
US6636222B1 (en) * 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US7445551B1 (en) * 2000-05-24 2008-11-04 Nintendo Co., Ltd. Memory for video game system and emulator using the memory
US6810463B2 (en) * 2000-05-24 2004-10-26 Nintendo Co., Ltd. Gaming machine that is usable with different game cartridge types
JP2003288071A (ja) * 2002-03-28 2003-10-10 Fujitsu Ltd 画像処理装置および半導体装置
US7529519B2 (en) * 2003-02-10 2009-05-05 Leapfrog Enterprises, Inc. Interactive handheld educational apparatus with stylus
US7249950B2 (en) 2003-10-10 2007-07-31 Leapfrog Enterprises, Inc. Display apparatus for teaching writing
US8016681B2 (en) * 2004-03-31 2011-09-13 Nintendo Co., Ltd. Memory card for a game console
US8267780B2 (en) * 2004-03-31 2012-09-18 Nintendo Co., Ltd. Game console and memory card
US7837558B2 (en) 2004-03-31 2010-11-23 Nintendo Co., Ltd. Game console and emulator for the game console
US7771280B2 (en) * 2004-03-31 2010-08-10 Nintendo Co., Ltd. Game console connector and emulator for the game console
US11278793B2 (en) 2004-03-31 2022-03-22 Nintendo Co., Ltd. Game console
US7620530B2 (en) * 2004-11-16 2009-11-17 Nvidia Corporation System with PPU/GPU architecture

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296476A (en) * 1979-01-08 1981-10-20 Atari, Inc. Data processing system with programmable graphics generator
GB2133257B (en) * 1982-12-22 1987-07-29 Ricoh Kk T v game system
US4561659A (en) * 1983-01-06 1985-12-31 Commodore Business Machines, Inc. Display logic circuit for multiple object priority
US4780710A (en) * 1983-07-08 1988-10-25 Sharp Kabushiki Kaisha Multiwindow display circuit
US4758892A (en) * 1984-04-27 1988-07-19 Ampex Corporation System for producing a video combine from multiple video images
JPH0638652B2 (ja) * 1985-12-28 1994-05-18 ソニー株式会社 テレビジヨン受像機
US4874164A (en) * 1986-07-18 1989-10-17 Commodore-Amiga, Inc. Personal computer apparatus for block transfer of bit-mapped image data
US4905168A (en) * 1986-10-15 1990-02-27 Atari Games Corporation Object processing for video system using slips and linked list
US4905147A (en) * 1986-10-15 1990-02-27 Logg George E Collision detection system for video system
US4847604A (en) * 1987-08-27 1989-07-11 Doyle Michael D Method and apparatus for identifying features of an image on a video display
EP0357813A1 (de) * 1988-09-05 1990-03-14 Siemens Aktiengesellschaft Verfahren zur Bild-In-Bild-Einblendung bei Bildschirmgeräten und Vorrichtung zur Durchführung des Verfahrens
US4947257A (en) * 1988-10-04 1990-08-07 Bell Communications Research, Inc. Raster assembly processor
US5016876A (en) * 1988-10-14 1991-05-21 Williams Electronics Games, Inc. Video display co-processor for use in a video game

Also Published As

Publication number Publication date
KR920005610A (ko) 1992-03-28
JPH04106594A (ja) 1992-04-08
KR100218987B1 (ko) 1999-09-01
CA2049900A1 (en) 1992-02-28
US5708457A (en) 1998-01-13
EP0473390B1 (en) 1999-02-03
ES2126567T3 (es) 1999-04-01
EP0473390A2 (en) 1992-03-04
EP0473390A3 (en) 1993-01-13
CA2049900C (en) 1999-02-16
DE69130847T2 (de) 1999-08-19
DE69130847D1 (de) 1999-03-18

Similar Documents

Publication Publication Date Title
JP3056514B2 (ja) 画像表示装置およびそれに用いる外部記憶装置
US5495266A (en) Still picture display apparatus and external storage device used therein
US4104624A (en) Microprocessor controlled CRT display system
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
EP0592120B1 (en) Image processing system
US5254984A (en) VGA controller for displaying images having selective components from multiple image planes
EP0491468B1 (en) Display range control apparatus and external storage unit for use therewith
JPS62288984A (ja) ビデオ表示装置
JPH07154692A (ja) モニタ画面一体型ビデオカメラ
JP3285860B2 (ja) モザイク画像表示装置
EP0590785B1 (en) Processing apparatus for sound and image data
US6172686B1 (en) Graphic processor and method for displaying a plurality of figures in motion with three dimensional overlay
US4626839A (en) Programmable video display generator
US5774108A (en) Processing system with display screen scrolling
JPS5881064A (ja) ビデオスクロ−ル表示装置
JP2582743B2 (ja) 画像処理装置
JPS6022184A (ja) 表示装置の制御方式
JPH08502836A (ja) 水平ブランキング中ｃｌｕｔ（色検索表）を更新する方法および装置
JP3557067B2 (ja) 走査型画像生成回路手段
JP3264941B2 (ja) 画像表示制御方法及び装置
JP2642350B2 (ja) 表示制御装置
JPS5881065A (ja) 多重ビデオスクロール表示装置
JPH087547B2 (ja) 表示メモリアドレス装置
JPH08336105A (ja) 画像データ表示制御方法及びこれを用いた画像表示制御装置
JPH096319A (ja) 画像表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees