JPH08320673A - 液晶表示装置における階調制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 低コストで高品質な階調表示を行なえる液晶
表示装置の階調制御方法を提供する。 【構成】 液晶表示パネル２４と、階調データに応じた
液晶駆動パルスを作成して液晶を駆動する駆動回路２２
と、該駆動回路に対して階調データおよび同期信号を供
給する階調制御回路１７およびコントローラ１９とを備
え、液晶に印加する駆動パルス数を制御することで実効
電圧を変化させて階調表示を行なうようにした液晶表示
装置において、上記階調制御回路１７にデジタル表示デ
ータを記憶する画像メモリ３１と前記画像メモリから読
み出された表示データをこれよりもビット数の少ない階
調データに変換するデータ変換用メモリ３２とを設ける
とともに、１フレームを複数のフィールドで構成し、１
フレーム内の同一の表示データをその階調レベルに応じ
てフィールドごとに所定の階調データに変換し、変換さ
れた階調データに応じたパルス数の駆動パルスを作成し
て液晶を駆動させるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置における
階調制御技術に関し、特に表示制御装置内部の階調デー
タのビット数よりも少ないビット数の階調データで作動
する液晶ドライバを駆動して階調表示を行なうことがで
きる液晶表示装置に関する。

【０００２】

【従来の技術】従来、液晶表示装置における階調表示を
行なう制御方法としては、複数フレームで１サイクルを
構成して階調データに応じて点灯回数を変えることで階
調表示を行なうフレーム間引き法と、印加電圧信号のパ
ルス幅を階調データに応じて変えることで階調表示を行
なうパルス幅変調方式とがある。例えばＳＴＮ（SuperT
wisted Nematic）液晶を用いた静止画像系の液晶表示装
置ではフレーム間引き法が、またＴＮ（Twisted Nemati
c）液晶を用いた動画像系ではパルス幅変調方式が用い
られていた。

【０００３】一般に、ＳＴＮ液晶ではフレーム周波数を
高くして駆動すると高コントラストの表示が得られる。
一方、ＴＮ液晶では一般に３ビット（８階調）のドライ
バを用いてパルス幅変調方式で液晶を駆動していた。階
調数が一定ならば高コントロラストになるほどに各階調
差は大きくなり、モアレ縞等の発生による画質の低下が
目立つようになる。

【０００４】

【発明が解決しようとする課題】従来の液晶表示装置に
おける階調表示制御のうちフレーム間引き法は比較的簡
単な回路で階調表示を行なえるものの、表示しようとす
る階調数に比例して１サイクルを構成するフレーム数が
多くなるため、動画の表示には不向きであった。また、
パルス幅変調方式は、液晶に正確な実効電圧を印加する
ことができるというメリットがあるものの、液晶ドライ
バの回路構成が複雑となりコストアップになるという欠
点があった。

【０００５】本発明は、上記のような課題に鑑みてなさ
れたもので、その目的とするところは、低コストで高品
質な階調表示を行なえる液晶表示装置の階調制御方法を
提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、液晶表示パネルと、階調データに応じた
液晶駆動パルスを作成して液晶を駆動する液晶駆動手段
と、 上記液晶駆動手段に対して階調データおよび同期
信号を供給する表示制御手段と、を備えた液晶表示装置
において、上記表示制御手段には、デジタル表示データ
を記憶する読み出し書き込み可能な表示データ記憶手段
と、前記表示データ記憶手段から読み出された表示デー
タをこれよりもビット数の少ない階調データに変換する
データ変換手段とを設けるとともに、１フレームを複数
のフィールドで構成し、１フレーム内の同一の表示デー
タをその階調レベルに応じてフィールドごとに所定の階
調データに変換し、変換された階調データに応じたパル
ス数の駆動パルスを作成して液晶を駆動させるようにし
たものである（請求項１）。

【０００７】また、前記表示データ記憶手段に読み込ま
れる単位時間当たりの表示データの読み込み処理速度に
比較して、前記階調データに変換するデータ変換手段へ
の単位時間当たりの書き込み処理速度は、前記１フレー
ムを複数フィールドに構成した数値を倍数とした速度で
書き込みを行なうようにしてもよい（請求項２）。

【０００８】さらに、上記変換用テーブルには、１フレ
ームを構成する複数フィールドのうち前半のフィールド
においてより多くの駆動パルスを生成させるようなデー
タを記載しておくようにしてもよい（請求項３）。

【０００９】

【作用】請求項１の発明によれば、複数のフィールドで
１フレームを構成しているため、表示データのビット数
よりも液晶駆動回路の取り扱う階調データのビット数が
少ない場合にも、表示データの有する階調レベルに準じ
た階調表示を行なうことができ、これによって、液晶駆
動回路の構成を簡略化もしくは簡単な構成の液晶駆動回
路を使用することができるようになり、低コストで高品
質の階調表示が可能な液晶表示装置を実現することがで
きる。

【００１０】請求項２の発明によれば、１フレームを複
数フィールドで構成した場合にも、表示データを供給す
る側の回路は何ら変更することなく本発明を適用するこ
とができ、これによって、低コストで高品質の階調表示
が可能な液晶表示装置を実現することができる。

【００１１】請求項３の発明によれば、実効電圧は同じ
でも液晶の駆動開始直後に駆動パルスが印加されるよう
になるため、液晶の立ち上がりスピードを速くすること
ができ、動画表示においては画像の追従性を向上させる
ことができる。

【００１２】

【実施例】以下、本発明を実施例に基づいて具体的に説
明する。図１は、本発明の液晶表示装置を適用して好適
なシステムの一例としての液晶テレビ１１の構成を示
す。図１における液晶テレビ１１は、アンテナ１２、チ
ューナ１３、受信回路１４、同期回路１５、Ａ／Ｄ変換
器１６、階調制御回路１７、コントローラ１９、インタ
ーフェース回路２０などからなる表示制御系と、信号側
駆動回路２２、走査側駆動回路２３、液晶表示パネル２
４などからなる液晶モジュール２１とにより構成されて
いる。

【００１３】アンテナ１２は、受信電波をチューナ１３
に供給し、チューナ１３は、コントローラ１９から入力
されるチューニング制御信号ＴＣに従って指定チャネル
を選択して、アンテナ１２から供給される受信電波を中
間周波数信号に変換して受信回路１４に出力する。

【００１４】受信回路１４は、中間周波数増幅回路、映
像検波回路、映像増幅回路、クロマ回路等から構成され
ており、チューナ１３から入力される中間周波信号を映
像検波回路により映像検波を行なってカラー映像信号を
取り出し、このカラー映像信号の中から音声信号を取り
出して図示しない音声回路に出力するとともに、映像増
幅回路によりカラー映像信号を増幅してクロマ回路に渡
し、クロマ回路において、受信カラー映像信号からＲ，
Ｇ，Ｂ（レッド，グリーン，ブルー）の各色映像信号を
分離してＡ／Ｄ変換器１６に出力する。

【００１５】同期回路１５は、受信カラー映像信号の中
から水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃ
を取り出してコントローラ１９に出力する。Ａ／Ｄ変換
器１６は、図示しないサンプリング回路とコンパレータ
回路とエンコーダ回路等から構成されている。機能的に
はＲ，Ｇ，Ｂのアナログ信号をサンプリングしてコンパ
レータにより基準電圧と比較することでＡ／Ｄ変換（Ｒ
HH〜ＲLLの範囲で等分）した後、エンコーダ回路で例え
ば５ビットのデジタル表示データに変換する。

【００１６】階調制御回路１７は、所望のタイミングパ
ターンからなる階調制御クロックＣＫＣＢを作成すると
ともに、Ａ／Ｄ変換器１６から入力されるＲ、Ｇ、Ｂの
各５ビットの表示データを３ビットの階調データに変換
して、液晶モジュール２１の信号側駆動回路２２に供給
して液晶セルを駆動させる。つまり、この実施例では、
階調制御回路１７から階調制御クロックＣＫＣＢと３ビ
ットの階調データを信号側駆動回路２２へ供給して、信
号側駆動回路２２で階調データの階調レベルに応じたパ
ルス数分の液晶駆動パルスを１水平期間毎に生成し、こ
のパルスに応じて液晶パネル２４の信号線を駆動して階
調制御を行なうようにしている。

【００１７】コントローラ１９は、ＣＰＵ（Central Pr
ocessing Unit ）が内蔵されていて、液晶テレビ１１全
体の動作を制御するもので、例えば、水平同期信号（Ｈ
ｓｙｎｃ）と垂直同期信号（Ｖｓｙｎｃ）とに基づいて
液晶表示パネル２４に画像表示させたり、サンプリング
クロックを生成してＡ／Ｄ変換器１６に供給したり、階
調制御回路１７に対して２つの異なる位相を持った内部
基本クロックＣＫ１、ＣＫ２や表示データから階調デー
タへのデータ変換のための制御信号を供給したりする。

【００１８】インターフェース回路２０は、コントロー
ラ１９から入力される水平同期信号と垂直同期信号と
を、液晶モジュール２１の信号側駆動回路２２と走査側
駆動回路２３にそれぞれ供給して、液晶パネル２４の走
査線を順次走査しながら信号線を駆動して液晶表示パネ
ル２４に画像表示させる。

【００１９】上記垂直同期信号は、走査電極走査開始タ
イミングと走査電極の選択幅を決定するＣＤＢ信号と、
液晶をフレーム毎に交流駆動するための走査反転信号で
あるＣＦＢ信号と、前記ＣＤＢ信号を走査側駆動回路２
３内で順次シフトするＣＮＢ信号とから成っている。

【００２０】また、水平同期信号は、階調制御回路１７
から供給された階調データを信号側駆動回路２２にラッ
チさせて、蓄えた階調データに基づいて１水平期間ごと
に液晶駆動パルスを生成させて液晶表示パネル２４の信
号線に出力させるＣＫＮ信号と、Ａ／Ｄ変換器１６にお
ける表示データのサンプリングを開始させるＳＴＩ信号
と、液晶パネルをフレーム毎に交流駆動するためのＣＫ
Ｆ信号と、階調制御回路１７および信号側駆動回路２２
の基本クロック信号であるＣＫ１，ＣＫ２信号とから成
っている。

【００２１】液晶モジュール２１は、液晶表示パネル２
４と、これに封止された液晶を駆動する液晶ドライバと
しての信号側駆動回路２２と、走査側駆動回路２３とで
構成されている。

【００２２】液晶表示パネル２４は、ここでは、例えば
ガラス板で構成された２枚の透明基板間にＴＮ液晶を封
入し各基板の対向面にＩＴＯからなる信号電極と走査電
極とをそれぞれ直交方向に配置した単純マトリックス型
の液晶表示パネルが使用されている。

【００２３】信号側駆動回路２２は、階調制御回路１７
から出力される３ビットの階調データおよび階調制御ク
ロックＣＫＣＢに基づいて階調データに対応された階調
レベルに応じたパルス数を有することによりパルス幅制
御（ＰＷＭ）された液晶駆動パルスを形成し、この液晶
駆動パルスを液晶表示パネル２４の各信号電極に所定の
タイミングで印加することにより、階調表示させる。

【００２４】走査側駆動回路２３は、走査信号を発生さ
せて、液晶表示パネル２４の複数の走査電極に順次供給
して選択状態とし、上記信号電極と交差する各画素位置
の液晶に所定の電圧を印加して液晶を駆動させる。

【００２５】図２は、Ａ／Ｄ変換器１６から供給される
５ビットの表示データを信号側駆動回路２２に供給され
て液晶駆動パルスのパルス幅を制御するための３ビット
の階調データに変換するとともに、基準となる階調制御
クロックＣＫＣＢを形成する図１の階調制御回路１７の
ブロック図である。

【００２６】この実施例の階調制御回路１７は、１フレ
ーム分の画素データを記憶する画像メモリ３１、データ
変換用メモリ３２、バイナリカウンタ３３、デコード回
路３４、オアゲート回路３５、フリップフロップ回路３
６、バッファ３７などから構成されている。

【００２７】上記画像メモリ３１は、特に限定されるも
のでないが、この実施例ではデュアルポートＲＡＭによ
り構成されており、コントローラ１９から供給されるア
ドレス信号および書込み制御信号ＷＥに従って６０Ｈｚ
のような速度でＡ／Ｄ変換器１６から供給される５ビッ
トの表示データを順次取り込んで記憶する。また、この
画像メモリ３１は、コントローラ１９から供給されるア
ウトイネーブル信号ＯＥに従って２４０Ｈｚのような速
度（書込み速度の４倍）で記憶されている５ビットの表
示データを順次出力する。

【００２８】上記データ変換用メモリ３２は、ＲＯＭ
（リード・オンリ・メモリ）で構成され、内部に表１に
示すようなデータ変換テーブルが格納されている。

【００２９】

【表１】

【００３０】上記画像メモリ３１から出力される５ビッ
トの表示データは、上記データ変換用メモリ３２の下位
側のアドレス入力端子Ａ０〜Ａ４に入力されているとと
もに、上記コントローラ１９から供給される２ビットの
フィールド切換信号ＦＣＳ１，ＦＣＳ２が上位側のアド
レス入力端子Ａ５，Ａ６に入力され、これら７ビットの
アドレス信号に対応したアドレスに格納されている３ビ
ットの階調データが、データ変換用メモリ３２から出力
される。

【００３１】ここで、上記データ変換用メモリ３２によ
るデータ変換動作を、表１の変換テーブルおよび図３の
タイミングチャートを用いて詳細に説明する。コントロ
ーラ１９から供給される２ビットのフィールド切換信号
ＦＣＳ１，ＦＣＳ２が共にロウレベルすなわちＲＯＭ３
２のアドレスＡ５，Ａ６が「０，０」のときは、画像メ
モリ３１から供給される５ビットの表示データに応じて
表１の第２欄の第１フィールドに格納されている０から
７までの８段階のレベルを示す３ビットのデータがＲＯ
Ｍ３２から読み出される。

【００３２】また、コントローラ１９から供給される２
ビットのフィールド切換信号ＦＣＳ１，ＦＣＳ２がハイ
レベルトとロウレベルすなわちＲＯＭ３２のアドレスＡ
５，Ａ６が「１，０」のときは、画像メモリ３１から供
給される５ビットの表示データに応じて表１の第３欄の
第２フィールドに格納されている０から７までの８段階
のレベルを示す３ビットのデータがＲＯＭ３２から読み
出される。

【００３３】コントローラ１９から供給される２ビット
のフィールド切換信号ＦＣＳ１，ＦＣＳ２がロウレベル
とハイレベルすなわちＲＯＭ３２のアドレスＡ５，Ａ６
が「０，１」のときは、画像メモリ３１から供給される
５ビットの表示データに応じて表１の第４欄の第３フィ
ールドに格納されている０から７までの８段階のレベル
を示す３ビットのデータがＲＯＭ３２から読み出され
る。

【００３４】コントローラ１９から供給される２ビット
のフィールド切換信号ＦＣＳ１，ＦＣＳ２が共にハイレ
ベルすなわちＲＯＭ３２のアドレスＡ５，Ａ６が「１，
１」のときは、画像メモリ３１から供給される５ビット
の表示データに応じて表１の第５欄の第４フィールドに
格納されている０から７までの８段階のレベルを示す３
ビットのデータがＲＯＭ３２から読み出される。

【００３５】コントローラ１９から供給される２ビット
のフィールド切換信号ＦＣＳ１，ＦＣＳ２は、図３に示
すように、まず共にロウレベルすなわちＲＯＭ３２のア
ドレスＡ５，Ａ６が「０，０」とされ、この状態で画像
メモリ３１内の１フレーム分の表示データが一通り読み
出されてそれぞれ表示データをアドレスとしてＲＯＭ３
２の第１フィールドから対応する３ビットの階調データ
が出力される。なお、図３には、便宜上５画素分の表示
データの読み出しとデータ変換のタイミングを示した
が、実際には１フィールド期間中に画像メモリ３１内の
１フレーム分の表示データが１通り読み出されて３ビッ
トの階調データに変換されて出力されるように動作す
る。

【００３６】次に、コントローラ１９から供給されるフ
ィールド切換信号ＦＣＳ１，ＦＣＳ２は、図３に示すよ
うに、ハイレベルとロウレベルすなわちＲＯＭ３２のア
ドレスＡ５，Ａ６が「１，０」とされ、この状態で再び
画像メモリ３１内の１フレーム分の表示データが一通り
読み出されてそれぞれ表示データをアドレスとしてＲＯ
Ｍ３２の第２フィールドから対応する３ビットの階調デ
ータが出力される。

【００３７】続いて、コントローラ１９から供給される
フィールド切換信号ＦＣＳ１，ＦＣＳ２は、図３に示す
ように、ロウレベルとハイレベルすなわちＲＯＭ３２の
アドレスＡ５，Ａ６が「０，１」とされ、この状態で再
び画像メモリ３１内の１フレーム分の表示データが一通
り読み出されてそれぞれ表示データをアドレスとしてＲ
ＯＭ３２の第１フィールドから対応する３ビットの階調
データが出力される。

【００３８】最後に、コントローラ１９から供給される
フィールド切換信号ＦＣＳ１，ＦＣＳ２は、図３に示す
ように、共にハイレベルすなわちＲＯＭ３２のアドレス
Ａ５，Ａ６が「１，１」とされ、この状態で画像メモリ
３１内の１フレーム分の表示データが一通り読み出され
てそれぞれ表示データをアドレスとしてＲＯＭ３２の第
１フィールドから対応する３ビットの階調データが出力
される。

【００３９】この実施例は、上記のようにして画像メモ
リ３１が１通り４回アクセスされることによって、液晶
表示パネル２４における１フレームの表示が完了するよ
うに構成されている。ところで、１つの階調データに応
じて液晶駆動パルスのパルス幅を調整して液晶セルの実
効電圧を制御して階調表示を行なう従来のＰＷＭ階調制
御方式にあっては、３ビットの階調データにより制御で
きる階調は８段階である。従って、３２階調を表わす５
ビットの表示データを単純に３ビットに変換すると、例
えば表１の第１欄の要求階調「２７」，「２８」，「２
９」，「３０」は、それに対応する第２欄（第１フィー
ルド）の階調データに顕現されているように、同じ階調
「７」になってしまう。

【００４０】しかるに、この実施例では、第２フィール
ドでは要求階調「２７」と「２８」に対して一つ下の階
調データ「６」を出力させ、第３フィールドでは要求階
調「２７」に対して階調データ「６」を出力させ、第４
フィールドでは要求階調「２７」，「２８」，「３０」
に対して階調データ「６」を出力させるようにしてい
る。従って、４フィールドを１フレームとすることで、
出力される階調データが３ビット（８階調）であっても
要求階調「２７」，「２８」，「２９」，「３０」を区
別することができ、表１のデータ変換テーブル全体で２
９階調の表示を実現させることができる。ただし、要求
階調は３２階調である。そこで、この実施例では、特に
限定されないが、表１の上下すなわち要求階調「０」，
「１」を表示階調「０」に対応させ、要求階調「３
０」，「３１」を表示階調「２８」に対応させるように
設定した。

【００４１】上記変換用メモリ３２から出力された３ビ
ットの階調データが入力される信号側駆動回路２２は、
最も階調レベルの高い階調データ「７」を受けると、階
調制御回路１７から供給される図４（Ｃ）のような７個
のパルスを有する階調制御クロックＣＫＣＢに従って液
晶パネルの対応する信号線を駆動する。また、階調デー
タ「６」を受信すると、図４（Ｃ）の階調制御クロック
に基づいて同図（Ｄ）のような６個のパルスを有する液
晶駆動パルスを形成して対応する信号線を駆動する。

【００４２】以下同様にして、階調データ「５」を受信
すると図４（Ｅ）のような５個のパルスを有する液晶駆
動パルスを形成して対応する信号線を駆動し、階調デー
タ「４」を受信すると図４（Ｆ）のような４個のパルス
を有する液晶駆動パルスを形成し、階調データ「３」を
受信すると図４（Ｇ）のような３個のパルスを有する液
晶駆動パルスを形成し階調データ「２」を受信すると図
４（Ｈ）のような２個のパルスを有する液晶駆動パルス
を形成し、階調データ「１」を受信すると図４（Ｉ）の
ような１個のパルスを有する液晶駆動パルスを形成して
それぞれ対応する信号線を駆動する。

【００４３】さらに、階調データが「０」のときは駆動
パルスを全く形成しない。これによって、信号側駆動回
路２２は、受信した階調データの階調レベルに応じた実
効電圧で対応する液晶セルを駆動し、４フィールドを１
フレームとする２９段階の階調表示を行なうことができ
る。

【００４４】次に、図２の階調制御回路１７における階
調制御クロックＣＫＣＢの生成について説明する。階調
制御回路１７を構成する上記バイナリカウンタ３３は、
コントローラ１９から供給される基本クロックＣＫ１が
クロック端子ＣＫに入力され、バイナリカウンタ３３の
リセット端子Ｒには１水平区間示すクロックＣＫＮ１が
入力され、これによって当該バイナリカウンタ３３は１
水平期間毎に１回リセットされる。このバイナリカウン
タ３３は、８ビットの同期式立下がりバイナリカウンタ
であって、クロックＣＫＮ１によるリセット後に基本ク
ロックパルスＣＫ１に基づいて順次カウントを行ない、
バイナリカウンタ３３の８つの出力ラインから８ビット
のカウント値がパラレルでデコード回路３４に出力され
る。

【００４５】デコード回路３４は、上記バイナリカウン
タ３３からパラレルで出力される８ビットのカウント値
に基づいて、図４（Ｃ）に示すように１Ｈ区間に７個の
パルスを有する液晶の実効電圧を制御するための基準と
なる階調制御クロックＣＫＣＢを作成する。

【００４６】すなわち、デコード回路３４内には６個の
単位デコード回路と、各単位デコード回路毎に８個ずつ
のエクスクルシブ・オアゲートが設けられていて、８ビ
ットのデコード値と８ビットのカウント値のそれぞれの
一致／不一致を見ている。そして、その各エクスクルシ
ブ・オアの出力は、各デコード回路毎にアンド回路で結
ばれていて、８ビットのデコード値とカウント値とが全
て一致した場合に「Ｈ」が出力される。従って、各単位
デコード回路に与えれるデコード値を適宜に設定するこ
とにより、図４（Ｃ）に示すようなタイミングで１Ｈ区
間（１水平走査区間）に６回ハイレベルからロウレベル
に変化するような階調制御クロックＣＫＣＢを生成する
ことができる。

【００４７】本実施例においては、図４（Ｃ）に示すよ
うに、液晶駆動パルスのパルス幅を階調毎に変化させて
いる。これは、使用される液晶の特性を考慮したためで
ある。すなわち、この実施例の液晶表示パネル２４に使
用される液晶の輝度特性は、図５に示すように完全にリ
ニアな特性を有しておらず、しきい値ＶｏｆｆとＶｏｎ
の近傍で曲線の傾きが小さくなっているのを考慮したも
のである。図４（Ｃ）に示すようなパルス幅とすること
により、階調データに応じた輝度変化の度合いを均等に
することができる。

【００４８】なお、上記実施例では、階調制御回路１７
から階調制御クロックＣＫＣＢと３ビットの階調データ
を信号側駆動回路２２へ供給して、信号側駆動回路２２
で階調データの示す階調レベルに応じたパルス数分の液
晶駆動パルスを１Ｈ毎に信号線に出力して階調制御を行
なうようにしているが、階調制御回路１７側でＡ／Ｄ変
換器１６から供給される５ビットの表示データを３ビッ
トの階調データに変換するとともにこの階調データと階
調制御クロックＣＫＣＢとに基づいて階調レベルに対応
したパルス数を有する駆動信号（図４Ｃ〜Ｉ）に変換し
てから信号側駆動回路２２へ供給するようにしても良
い。

【００４９】また、上記実施例においてはＡ／Ｄ変換器
１６から出力される５ビットの表示データを３ビットの
階調データに変換して２９段階の階調制御を行なう場合
を例にとって説明したが、この発明はそれに限定される
ものでなく、Ａ／Ｄ変換器の出力が４ビットあるいは６
ビットである場合その他Ａ／Ｄ変換器の出力ビット数と
液晶駆動回路の階調表示ビット数が異なる場合に広く適
用することができる。

【００５０】次に、本発明の他の実施例を説明する。図
６は、図２に示されている階調制御回路１７の画像メモ
リ３１をデュアルポートＲＡＭで構成する代わりに、２
つのスタティックＲＡＭで構成した実施例を示す。デュ
アルポートＲＡＭを使用した第１の実施例では表示デー
タの読み出しを行ないながら同時にＡ／Ｄ変換器１６か
ら供給される表示データの書き込みを行なえる。しかる
に、スタティックＲＡＭを使用した場合には、１つのＲ
ＡＭに対して上記のような並行動作を行なうことができ
ない。

【００５１】そこで、この実施例では、ＲＡＭ ＡとＲ
ＡＭ Ｂの２つのスタテッィクＲＡＭを用意し、例えば
奇数フィードの表示のときにはＲＡＭ Ａに書き込みを
行ない、偶数フィールドの表示のときにはＲＡＭ Ｂに
書き込みを行なうようにコントローラ１９からの制御信
号によってＲＡＭを切り換え制御する。すなわち、図７
に示すように、ＲＡＭ Ｂから表示データの読み出しを
行なっている間にＲＡＭ Ａでは表示データの書き込み
を行ないこれを交互に繰り返すようにしている。

【００５２】これによって、Ａ／Ｄ変換器１６から供給
される表示データの記憶と表示駆動のためのデータ出力
との同時処理および連続した表示データ出力が可能とな
る。また、高価なデュアルポートＲＡＭの代わりに安価
なスタテッィクＲＡＭを使用するため、システム全体と
してのコストの低減が可能となる。

【００５３】また、上記実施例においては、例えば表１
の要求階調「２」の行に示されているように、第４フィ
ールドで液晶駆動パルスを与えているすなわちサイクル
後半に液晶駆動の重み付けがなされているが、サイクル
の前半に液晶駆動の重み付けがなされた変換テーブル
（例えば要求階調「２」に関しては言えば第１フィール
ドに「１」が立つようにされたデータ変換テーブル）を
作成して使用するようにしても良い。このように、サイ
クルの前半に重み付けがなされた変換テーブルを使用す
ると、液晶の立ち上がりスピードを速くすることがで
き、動画表示においては画像の追従性を向上させること
ができるという利点がある。

【００５４】なお、上記実施例では、５ビットの表示デ
ータを３ビットの階調データに変換する手段として変換
テーブルを格納したＲＯＭによって構成したが、論理回
路によってデータ変換手段を構成することも可能であ
る。

【００５５】また、上記実施例では、本発明を液晶テレ
ビに適用した場合について説明したが、これに限定され
るものではなく、これ以外の液晶表示装置に適用するこ
ともできる。

【００５６】

【発明の効果】本発明に係る液晶表示装置における階調
制御方法によれば、液晶表示パネルと、階調データに応
じた液晶駆動パルスを作成して液晶を駆動する液晶駆動
手段と、上記液晶駆動手段に対して階調データおよび同
期信号を供給する表示制御手段と、を備えた液晶表示装
置において、上記表示制御手段には、デジタル表示デー
タを記憶する読み出し書き込み可能な表示データ記憶手
段と、前記表示データ記憶手段から読み出された表示デ
ータをこれよりもビット数の少ない階調データに変換す
るデータ変換手段とを設けるとともに、１フレームを複
数のフィールドで構成し、１フレーム内の同一の表示デ
ータをその階調レベルに応じてフィールドごとに所定の
階調データに変換し、変換された階調データに応じたパ
ルス数の駆動パルスを作成して液晶を駆動させるように
したので、複数のフィールドで１フレームを構成してい
るため、表示データのビット数よりも液晶駆動回路の取
り扱う階調データのビット数が少ない場合にも、表示デ
ータの有する階調レベルに準じた階調表示を行なうこと
ができ、これによって、液晶駆動回路の構成を簡略化も
しくは簡単な構成の液晶駆動回路を使用することができ
るようになり、低コストで高品質の階調表示が可能な液
晶表示装置を実現することができるという効果がある。

【００５７】また、本発明によれば、例えば、請求項２
に記載されるように、前記表示データ記憶手段に読み込
まれる単位時間当たりの表示データの読み込み処理速度
に比較して、前記階調データに変換するデータ変換手段
への単位時間当たりの書き込み処理速度は、前記１フレ
ームを複数フィールドに構成した数値を倍数とした速度
で書き込みを行なうようにしたので、１フレームを複数
フィールドで構成した場合にも、表示データを供給する
側の回路は何ら変更することなく本発明を適用すること
ができ、これによって低コストで高品質の階調表示が可
能な液晶表示装置を実現することができるという効果が
ある。

【００５８】さらに、本発明によれば、例えば、請求項
３に記載されるように、上記変換用テーブルに、１フレ
ームを構成する複数フィールドのうち前半のフィールド
においてより多くの駆動パルスを生成させるようなデー
タを記載しておくようにしたので、実効電圧は同じでも
液晶の駆動開始直後に駆動パルスが印加されるようにな
るため、液晶の立ち上がりスピードを速くすることがで
き、動画表示においては画像の追従性を向上させること
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明を適用して好適な液晶テレビの構成例を
示すブロック図。

【図２】本発明の第１の実施例に係る階調制御回路のブ
ロック図。

【図３】第１実施例の階調制御回路の動作タイミングを
示すタイミングチャート。

【図４】本実施例における液晶駆動パルスの一例を示す
波形図。

【図５】ＴＮ液晶に印加される実効電圧と輝度との関係
を示す輝度特性図。

【図６】本発明の第２の実施例にかかる階調制御回路の
ブロック図。

【図７】第２実施例の階調制御回路の動作タイミングを
示すタイミングチャート。

【符号の説明】

１１ 液晶テレビ １２ アンテナ １３ チューナ １４ 受信回路 １５ 同期回路 １６ Ａ／Ｄ変換器 １７ 階調制御回路 １９ コントローラ ２０ インターフェース回路 ２１ 液晶モジュール ２２ 信号側駆動回路 ２３ 走査側駆動回路 ２４ 液晶表示パネル ３１ 画像メモリ（表示データ記憶手段） ３２ データ変換用メモリ（データ変換手段） ３３ バイナリカウンタ ３４ デコード回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】液晶表示パネルと、 階調データに応じた液晶駆動パルスを作成して液晶を駆
   動する液晶駆動手段と、上記液晶駆動手段に対して階調
   データおよび同期信号を供給する表示制御手段と、を備
   えた液晶表示装置において、 上記表示制御手段には、デジタル表示データを記憶する
   読み出し書き込み可能な表示データ記憶手段と、前記表
   示データ記憶手段から読み出された表示データをこれよ
   りもビット数の少ない階調データに変換するデータ変換
   手段とを設けるとともに、 １フレームを複数のフィールドで構成し、１フレーム内
   の同一の表示データをその階調レベルに応じてフィール
   ドごとに所定の階調データに変換し、変換された階調デ
   ータに応じたパルス数の駆動パルスを作成して液晶を駆
   動させるようにしたことを特徴とする液晶表示装置にお
   ける階調制御方法。
2. 【請求項２】前記表示データ記憶手段に読み込まれる単
   位時間当たりの表示データの読み込み処理速度に比較し
   て、前記階調データに変換するデータ変換手段への単位
   時間当たりの書き込み処理速度は、前記１フレームを複
   数フィールドに構成した数値を倍数とした速度で書き込
   みを行なうようにしたことを特徴とする請求項１に記載
   の液晶表示装置における階調制御方法。
3. 【請求項３】上記変換用テーブルには、１フレームを構
   成する複数フィールドのうち前半のフィールドにおいて
   より多くの駆動パルスを生成させるようなデータを記載
   しておくようにしたことを特徴とする請求項２に記載の
   液晶表示装置における階調制御方法。