JPS627552B2

JPS627552B2 -

Info

Publication number: JPS627552B2
Application number: JP54070341A
Authority: JP
Inventors: Tetsuji Oguchi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1979-06-05
Filing date: 1979-06-05
Publication date: 1987-02-18
Also published as: US4356482A; JPS55163578A

Description

【発明の詳細な説明】本発明は陰極線管（CRT：カソードレイチユ
ーブ）等に表示される画像を形成する画像信号の
制御方式に関し、特にリフレツシユ動作が要求さ
れるダイナミツクメモリを用いて画像の拡大表示
を行う画像制御方式に関する。

近年、デイジタル処理のマイクロプロセツサを
用いて画像信号を制御し、CRT等の表示面上に
ラスタースキヤン方式により文字、図形等のパタ
ーンを表示させる画像制御装置が数多く作成され
ている。

この画像制御装置は表示すべき映像パターンデ
ータをメモリの中に記憶し、ラスター走査に対応
して表示順に読み出しを実行するものであるが、
メモリとして半導体集積回路メモリが一般に用い
られている。半導体集積回路メモリには１定周期
毎に記憶内容の再書き込み（リフレツシユ）を必
要とするダイナミツク型メモリとリフレツシユの
必要がなく自己保持機能をもつスタテイツク型メ
モリとがあるが、低価格で提供できかつ記憶容量
の大きいダイナミツク型メモリが画像制御装置の
映像メモリとして有用である。しかしながら、こ
の場合リフレツシユ動作を円滑に行なわなけれ
ば、パターン表示は極めて短時間で消えてしまつ
たり、画像が部分的に表示できなくなるという大
きな問題点がある。

従来ダイナミツク型メモリとして書き込み及び
読み出しが可能なRAM（ランダムアクセスメモ
リ）を映像メモリに用いた場合、CRT画面上で
のラスター走査と映像メモリへのアドレス進行と
は第１図に示すような方式で行なわれていた。即
ち、CRT画面上を走査する第１走査線の出力時
に、この走査方向に沿つてアドレス000〜03F
（16進表示）番地に格納されている映像データが
順次読み出されて第１図のアドレスと対応する位
置に画像パターンとして映出される。以下アドレ
ス040〜07F番地、080〜0BF番地、………に格納
されている映像データは第２、第３の走査線出力
に対応して映像メモリから読み出されて画面上に
パターン化される。この様に、映像メモリに格納
されている映像データがアドレス順に連続して読
み出される場合には、読み出されるタイミング期
間で読み出された映像データがメモリへ帰還され
て自動的に再書き込みされる。即ちデータの読み
出しとリフレツシユとは同時に行なわれる。

しかしながら、CRT画面上に設定される最小
絵素区画（単位アドレス位置）に表示されるパタ
ーンを縦横方向に連続して例えば２倍に拡大して
表示させる時には、映像メモリのアドレス進行は
表示画面に対して第２図に示すように横に２倍、
縦に２倍の周期で読み出されて実行されることに
なる。この場合、同図から明らかなように、表示
される映像データのアドレス進行が、000〜
01F、次に040〜05Fとなる場合には、中間の020
〜03Fまでのアドレスは読み出されないことにな
る。従つてこの020〜03F番地に記憶されている
映像データに対しては何らかの形で読み出してリ
フレツシユしなければならない。

これを解決するために従来は第３図に示すよう
なアドレス進行を行ない画面上に表示されない映
像データに対する特別のリフレツシユ期間を設け
ていた。即ち第３図に示す斜線部において表示さ
れない映像データを読み出し、この読み出したデ
ータがCRT表示部へ出力されないようにして、
リフレツシユ動作を実行していた。このため、第
３図では偶数番目の走査線出力期間は必然的にリ
フレツシユ期間に割り当てざるを得なかつた。従
つて、従来の方式によれば、横方向に連続して拡
大表示することはできても、縦方向には連続して
拡大表示することができなかつた。即ち、横方向
に拡大表示を行なつた時には、前記の偶数番目の
走査線上にはパターンを表示することができなか
つた。換言すれば、画面上の全ドツトにパターン
を表示することができないという欠点を有する。

この様に従来映像メモリとしてダイナミツク型
メモリを用いた場合には、リフレツシユ時のパタ
ーン表示ができないため画面上に連続して拡大パ
ターンを表示することができないという不都合が
あつた。この欠点は図形、文字等を表示する場
合、パターンが見にくくなるという視覚上の難点
となつて現われていた。

本発明の目的は、縦横双方向に自由に拡大素示
ができ、かつリフレツシユ時にも画面上に所望の
パターンを表示してキメの細かい連続的画像を表
示できる画像制御方式を提供することにある。

本発明は、表示画面上の所定の位置に表示され
るパターンの画像信号あるいは該パターンを形成
するための画像制御信号を記憶部から読み出す画
像制御方式において、前記パターンを前記表示画
面上で拡大表示する時、該拡大表示すべきパター
ンの画像信号あるいは画像制御信号を前記記憶部
から読み出す第１の期間と、該読み出された前記
画像信号あるいは画像制御信号に基づくパターン
が拡大表示される第２の期間とを有し、前記記憶
部内の画像信号あるいは画像制御信号のうち少な
くとも１つを前記第２の期間において再書き込み
することを特徴とする画像制御方式である。

以下、第４図以下の図面を参照して本発明の画
像制御方式の一実施例を詳細に説明する。

第４図は本実施例の制御方式を用いた画像制御
装置の要部を示す回路ブロツク図で、拡大すべき
パターンの倍率を設定する拡大係数保持レジスタ
１と、映像メモリ５に対してリフレツシユ用アド
レスを出力するリフレツシユカウンタ２と、映像
データのアドレスを出力する映像メモリアドレス
レジスタ３と、拡大係数保持レジスタ１の内容に
よつてリフレツシユカウンタ２と映像メモリアド
レスレジスタ３との出力の切換を行なう切換回路
ブロツク４と、映像すべきパターンデータを選択
したCRT表示部へ伝えるゲート部６とを有し、
映像メモリ５からの出力データバスはゲート部６
へ映像データを送るバス７とリフレツシユ用デー
タを帰還するバス８とを含む。更に切換ゲート４
の内部構成は拡大係数保持レジスタ１からの信号
を一方に入力するANDゲート９とこの信号をイ
ンバータ１１によつて反転して一方に入力する
ANDゲート１０と、これら２つのANDゲート
９，１０の出力を入力し、リフレツシユアドレス
あるいは映像データ出力用アドレスのいづれか一
方を映像メモリ５へ供給するORゲート１２とを
含み、各ANDゲート９，１０の他の入力端に
は、リフレツシユカウンタ２、映像メモリアドレ
スカウンタ３が各々接続される。

画像制御装置としては、第４図に示す回路手段
の他にCRT画面上を順次走査する走査線に対応
して、該走査線上に表示すべきパターンデータの
アドレスを映像メモリレジスタへ設定する手段、
リフレツシユ用アドレスをリフレツシユカウンタ
へ設定する手段、又拡大係数保持レジスタへ拡大
データを設定する手段等を有し、これらはマイク
ロプロセツサによつて制御される。更に映像メモ
リ５にパターン名を示すデータを設定する場合に
は、この映像メモリ５からの出力はパターン発生
装置へ送られる。パターン発生装置とは前記パタ
ーン名データをアドレスとして、画面上に表示さ
れるパターンを形成する総ての絵素パターンを格
納している記憶部（例えば１絵素が７×８のドツ
トマトリクスパターンとして記憶されている
ROMを指す）である。一方、CRT表示部へ送る
パターン情報を一画面毎に編集して映像メモリへ
格納させる場合には、この映像メモリからの出力
ビツトは正規のパターンデータとして出力され、
直列ビツト情報に変換され同期信号と共に搬送信
号としてCRT表示部へ送られる。

第４図に示す回路ブロツクを含む本実施例の画
像制御装置によれば、CRT画面上に映像メモリ
に格納されているパターンデータをそのアドレス
順に連続して表示する場合には拡大係数保持レジ
スタ１とリフレツシユカウンタ２とはリセツト状
態に保たれており、映像メモリアドレスレジスタ
３の内容を順次１づつ加算して連続的にアドレス
指定することにより映像メモリ５からデータを読
み出すことにより、ゲート部６を介して該データ
をCRT表示部へ送ると同時にバス８を介して読
み出されたデータをメモリへ帰還せしめ再書き込
み（リフレツシユ）を行なう。これは従来第１図
で示した動作と実質的に同じ動作である。従つ
て、映像メモリアドレスレジスタ３は読み出しサ
イクル１周期毎に連続したアドレスを出力し、一
方リフレツシユカウンタ２はリセツト状態に保持
されたままで、計数動作を実行しない（第５
図）。次に第１走査線上で横方向に例えば２倍の
拡大表示を行なう時は、拡大係数保持レジスタ１
に２倍拡大データ（２進数で「01」）を設定する
とともに映像メモリアドレスレジスタ３から拡大
すべきパターンのアドレスを最初の読み出しサイ
クルで映像メモリ５へ送る。この時メモリ５から
読み出された拡大パターンデータはバス７を介し
てゲート部６へ送られ、ここからCRT部へ出力
されるとともにバス８を介してリフレツシユもな
されることができる。次の読み出しサイクル時に
は拡大係数保持レジスタ１からＨレベル信号を出
力することによつてANDゲート１０を閉じ、リ
フレツシユカウンタからリフレツシユアドレスを
ANDゲート９を介してメモリ５へ送る。この時
はメモリ５の出力段のゲート部は閉じられ、メモ
リ５から読み出されたデータがバス８を介して帰
還されリフレツシユのみを行なう。更に次の読み
出しサイクルでは拡大係数保持レジスタ１の内容
が１減算されリセツトされた状態にあるので、次
に表示すべきパターンのアドレスがANDゲート
１０を介してメモリへ送られる。尚この表示パタ
ーンも２倍に拡大して表示したい時には拡大係数
保持レジスタ１に更に２倍データを書き込めばよ
い（第６図）。以下同様に横方向へ拡大表示を行
なうとともに表示されないパターンデータに対し
ては拡大表示期間にリフレツシユカウンタ２から
リフレツシユ用アドレスを高速で順次供給するこ
とにより表示を消すことなくリフレツシユができ
る。

更に横方向拡大のみならず縦方向に対しても拡
大表示する時には、次の第２走査線期間で前述と
同様の動作を行なえばよい。これにより、縦横に
対して画面がとぎれることなく連続して拡大表示
が行なえるとともに、表示されないデータに対し
ても円滑にリフレツシユを行なうことができる。

尚、拡大表示方式としては種々の方式が提案さ
れているが本実施例ではCRT表示部へ出力する
パターンデータ出力のクロツク周波数を遅くする
ことにより拡大表示を行なう例を提示し、第７図
にその具体例を挙げて説明する。同図において第
４図と同一の参照数字を符した回路ブロツクは第
４図において説明した回路動作と同一の動作を行
なうものである。

第７図において、ドツトタイイミングクロツク
発生器２０は基本クロツクを発生して、シフトク
ロツク発生器２１とアドレスクロツク発生器２２
に送る。アドレスクロツク発生器２２は映像メモ
リアドレスレジスタ３とリフレツシユカウンタ２
に読み出し制御信号を与える。一方シフトクロツ
ク発生器２１は、映像データ直列−並列変換シフ
トレジスタ２４へシフトクロツクを与えるととも
に、ラツチクロツク発生器２３へもシフトクロツ
クを与える。ラツチクロツク発生器２３からは映
像メモリ５から読み出される映像データを表示用
データとしてシフトレジスタ２４へ書き込む時に
ラツチタイミング信号がシフトレジスタ２４へ送
られる。前述のシフトクロツク発生器２１は拡大
係数保持レジスタ１で制御され、ドツトタイミン
グクロツク信号を拡大係数に応じて変化せしめる
機能を有する。

かかる構成によれば、映像データのアドレスと
リフレツシユ用アドレスとの出力状態は第８図、
第９図のようなタイミング図で示される。

即ち、映像メモリ５から連続的に表示用データ
を読み出しこれに基づくCRT表示を実行する場
合は拡大係数保持レジスタ１に１倍表示データ
「00」を設定する。これにより、リフレツシユカ
ウンタは前述した様にリセツト状態に保たれ、ア
ドレスレジスタ３のみが読み出し制御される。こ
の読み出し制御はドツトタイミングクロツク発生
器２０で作られる例えば20MHzのタイミングク
ロツク信号がアドレスクロツク発生器によつて1/
１０に分周され2MHzのアドレスクロツクとしてア
ドレスレジスタ３に出力される。従つてアドレス
レジスタ３からは2MHzを１周期として映像メモ
リ５へアドレスデータが000、001、002………と
順次連続的に供給される。一方拡大係数保持レジ
スタ１には１倍表示データ「00」が設定されてい
るため、シフトクロツク発生器２１は20MHzの
ドツトタイミングクロツクをそのままシフトレジ
スタ２４とラツチクロツク発生器２３へ出力す
る。ラツチクロツク発生器はアドレスクロツクと
同期して2MHz周期でラツチ信号を出力し、映像
メモリ５から読み出される表示用映像データをシ
フトレジスタ２４へ並列に書き込む。20MHzの
シフトクロツクに同期として直列映像信号として
出力される表示用映像データはCRT表示部へビ
デオ信号として供給される。更に映像メモリ５か
ら読み出される前記映像データはバス７を介して
シフトレジスタ２４へ供給されるとともに、バス
８を介して帰還されメモリ５へ再書き込みされる
（第８図）。

次に、例えば２倍の拡大表示を行なう時は拡大
係数保持レジスタ１に２倍表示用データ「01」を
設定するとともに、拡大すべき映像パターンを示
す映像データをアドレスレジスタにより読み出
す。読み出された映像データはアドレスクロツク
周期の最後に同期して出力されるラツチ信号によ
り並列にシフトレジスタ２４へ書き込まれるとと
もにバス８を介してリフレツシユされる。次のア
ドレスクロツク期期はリフレツシユカウンタ２か
ら出力されるリフレツシユ用アドレスが映像メモ
リ５へ供給され、指定されたデータがバス８を介
してリフレツシユされるが、ラツチ信号が出力さ
れないためシフトレジスタ２４へは書き込まれな
い。この期間では、２倍表示のためシフトクロツ
ク発生器２１から読み出されるシフトクロツクは
1/2分周された10MHzの周波数でシフトレジスタ
へ送られる。従つてCRT画面上ではアドレスク
ロツク２周期分に渡つて「000」番地に格納され
ていた映像データが２倍に拡大表示される。ラツ
チ信号はシフトクロツク10パルスを計数して１パ
ルスを出力するカウンタ動作を行なうため、アド
レスクロツク２周期毎に表示用データをシフトレ
ジスタ２４へ書き込む。これによつて画面上でパ
ターンが切れることなく連続した拡大表示ができ
る（第９図）。更に縦方向に対して拡大表示させ
る時は前述の動作を繰り返せばよい。これは第１
０図に示す通りである。

この様に本実施例によれば、拡大用表示データ
が読み出される毎に拡大期間分リフレツシユ動作
が実行され、かつこのリフレツシユ動作時に読み
出されるデータはCRT画面上には表示されない
ので連続した拡大表示ができ、リフレツシユ期間
中にもパターンを表示することができる。

リフレツシユカウンタ２としては、０から順次
１づつ加算計数を行なえる通常のプログラムカウ
ンタでよく、表示データが拡大して表示されてい
る期間に、映像メモリをアドレス０から１づつ順
次アドレス指定するものである。ここで一画面の
表示周期を16ｍｓとした時は、リフレツシユ周期
は２ｍｓ、４ｍｓ、８ｍｓ等高速に設定できる。
更に映像メモリが1Kバイト容量で128バイトづつ
の８個のメモリブロツク（メモリチツプ）から成
つている時は、リフレツシユカウンタは０〜128
のアドレス計算ができるものであれば１アドレス
で８個のメモリブロツクの共通するアドレスを同
時にリフレツシユできる。

この様に、リフレツシユカウンタで映像メモリ
の全アドレスに対してリフレツシユ動作を行なつ
ているので、表示用データを読み出す時に同時に
行なうリフレツシユは必ずしも必要ではない。こ
れはシフトレジスタ２４と映像メモリ５との間の
バス７にゲートを設けて、表示用データ読み出し
時とリフレツシユ用データ読み出し時とでタイミ
ング制御してゲートの開閉を制御し、表示用デー
タ読み出し時のみシフトレジスタ２４と映像メモ
リ５とを電気的に接続すれば達成できる。

尚、拡大係数保持レジスタに「010」「011」…
…を設定した場合には３倍、４倍……の各拡大表
示ができる。この拡大データを順次１づつ減算
し、その結果と基準データ「000」との一致を検
出することにより、所望の拡大周期が得られるこ
とは明白である。

更に映像メモリ５として一画面分あるいはそれ
以上の映像データを格納すべく大容量のメモリを
複数チツプで構成した場合した場合にも、各チツ
プの同一アドレスに書き込まれたデータは同時に
リフレツシユできることはいうまでもない。又、
クロツク発生器はシフトレジスタ構成でもカウン
タ構成でもよく、所望の分周値が得られる機能を
持つものであればよい。拡大表示方式としては本
実施例で提案した以外に、各画素パターンを分割
して夫々を拡大しつなぎ合わせる方式や、拡大用
映像データを記憶する別のメモリ手段等を有する
方式等種々の方式があるが、本発明はリフレツシ
ユが必要なダイナミツクメモリを用いた画像制御
装置にはすべて適用できるものである。

【図面の簡単な説明】

第１図は通常表示時の映像メモリアドレスと画
面との対応図、第２図は２倍拡大表示時において
強制リフレツシユを行なわない場合の映像メモリ
アドレスと画面との対応図、第３図は２倍拡大表
示時において従来方式による強制リフレツシユを
行なつた場合の映像メモリアドレスと画面との対
応を示す図、第１０図は２倍拡大表示時において
本発明の一実施例によるリフレツシユを行なつた
場合の映像メモリアドレスと画面との対応図、第
４図は本発明の一実施例を示す画像制御装置の要
部回路ブロツク図。第５図、第６図はそれぞれ通
常表示時及び２倍拡大表示時におけるリフレツシ
ユタイミング図、第７図は本実施例の具体例を示
すブロツク図、第８図、第９図は夫々その動作タ
イミング図を示す。１……拡大係数保持レジス
タ、２……リフレツシユカウンタ、３……映像メ
モリアドレスレジスタ、４……切換ゲートブロツ
ク、５……映像メモリ、６……ゲート、７，８…
…バス、９，１０……ANDゲート、１１……イ
ンバータ、１２……ORゲート、２０……ドツト
タイミングクロツク発生器、２１……シフトクロ
ツク発生器、２２……アドレスクロツク発生器、
２３……ラツチクロツク発生器、２４……映像デ
ータ並列−直列変換シフトレジスタ。

Claims

【特許請求の範囲】

１表示画面上の所定の位置に表示されるパター
ンの画像信号あるいはこの画像信号をアドレス指
定するための画像制御信号を記憶部から続み出し
て表示画面上に表示する画像制御方式において、
前記パターンを前記表示画面上で拡大表示する
時、第１の期間でこの拡大表示すべきパターンの
前記画像信号あるいは画像制御信号を前記記憶部
から読み出して前記表示画面に表示し、前記第１
の期間に連続する第２の期間で前記表示面面上に
前記拡大表示すべきパターンを前記第１の期間に
連続して表示するとともに前記記憶部内に格納さ
れている前記画像信号あるいは画像制御信号の記
憶内容を再生することを特徴とする画像制御方
式。